JP2614846B2 - 誤り補正方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、１ワードが少なくとも上位と下位との２つ
以上のシンボルより成るディジタル信号の誤り補正方法
に関する。

〔発明の概要〕

本発明は、１ワードが少なくとも上位と下位との２つ
以上のシンボルより成る入力ディジタル信号の誤り補正
方法において、上位シンボル以外のシンボルがエラーの
とき、補間処理により得られたワードの上位シンボルと
入力ディジタル信号のワードの上位シンボルとを比較
し、これらが一致しないときには入力ワードの上位シン
ボルをそのまま出力ワードの上位シンボルに用いるとと
もに下位シンボルには中間値を用いることにより、大レ
ベル時などの補間精度劣化を防止し、常に高精度の補正
を可能としたものである。

〔従来の技術〕

例えば、所謂CD（コンパクトディスク）においては、
アナログオーディオ信号をサンプリングし、量子化及び
符号化を行って１サンプルデータ（１ワード）が16ビッ
トのPCMディジタル信号を形成し、この16ビットのオー
ディオPCM信号を上位８ビット、下位８ビットの２つの
シンボルに分割して所定の誤り訂正符号化処理を施した
後、ディスク状光学記録媒体に記録しており、また再生
の際には、シンボル毎に誤り訂正等の復号化処理を施し
ている。このように、１ワードを少なくとも上位、下位
のシンボルに分割して伝送（記録媒体に対する記録再生
も含む）する場合において、上位、下位のいずれかのシ
ンボルに例えば訂正不能なエラーが生じた場合には、対
応する元のワード自体をエラーワードとなし、前後のワ
ードの平均値や前値ホールド等の補間処理によってエラ
ー補正を行っている。

〔発明が解決しようとする問題点〕

ところで、このような補間処理を行うと、もとのワー
ドに比べて精度が劣化し、特に連続的な訂正不能ワード
エラーが生じた場合には、極端に精度が低下する。ま
た、１ワードの下位シンボルのみに訂正不能エラーがあ
る場合でもワード全体がエラーとされるため、信号レベ
ルが大きくなった場合に、有効な上位シンボルについて
も補間処理データが採用されることになり、精度が大き
く劣化するという問題点があった。

本発明は、このような従来の実情に鑑みてなされたも
のであり、１ワードが２以上に分割されて伝送（記録、
再生も含む）されたディジタル信号の誤り補正を、精度
の低下なく行え、大レベル時はより高精度の補正が可能
な誤り補正方法の提供を目的とするものである。

〔問題点を解決するための手段〕

本発明の誤り補正方法は、上述の問題点を解決するた
めに、１ワードが少なくとも上位と下位との２つ以上の
シンボルに分割されて伝送（記録、再生も含む）されて
得られた入力ディジタル信号を誤り補正する方法におい
て、上記入力ディジタル信号の１ワードの上位シンボル
以外のシンボルに誤り（例えば訂正不能エラー）が残存
するとき、入力ディジタル信号の当該ワード（入力ワー
ド）を補間処理して得られた補間処理出力ワードの上位
シンボルと、入力ワードの上位シンボルとを比較し、こ
れらが一致するときには上記補間処理されたワードを出
力し、不一致のときには入力ワードの上位シンボルを出
力ワードの上位シンボルとするとともに下位シンボルは
固定の中間値を下位シンボルとして出力することを特徴
としている。

〔作 用〕

信号レベルが小さく、例えば上位シンボルの値が０と
なるようなときに、下位シンボルに訂正不能エラーが生
じた場合には、入力ワードの上位シンボルと補間処理さ
れた上位シンボルとが一致して通常の補間処理が行われ
るのに対し、信号レベルが大きいときには、上位シンボ
ルの値が時間的に変化するから、下位シンボルに訂正不
能エラーが生じた場合でも入力ワードの上位シンボルと
補間処理された上位シンボルとが不一致となることがあ
るが、訂正不能エラーの生じていない上位シンボルをそ
のまま用いることにより、補間処理による精度劣化を抑
えることができる。

〔実施例〕

次に、本発明の一実施例となる誤り補正方法につい
て、第１図を参照しながら説明する。

この第１図においては、例えば所謂CD（コンパクトデ
ィスク）のオーディオPCM信号のように、１ワード16ビ
ットが上位８ビット、下位８ビットのシンボルに分割さ
れて伝送されたディジタル信号に対する誤り補正の例を
示しており、入力端子1Uには上位８ビットのシンボル
が、入力端子1Lには下位８ビットのシンボルがそれぞれ
供給されている。

これらの上位８ビット及び下位８ビットの各シンボル
は、少なくともエラー検出機能を有する機能ブロック2
U、2Lにそれぞれ送られ、各シンボル内のエラーの有
無、さらには訂正不能エラーの有無が検出される。この
実施例の機能ブロック2U、2Lとしては、誤り訂正復号処
理機能を有するものを想定しており、訂正可能なエラー
のときは訂正処理を行って出力してエラーフラグを立て
ず、エラー訂正が不可能なときのみエラーフラグを立て
る（例えば“1"とする）ようにしている。なお、機能ブ
ロック2U、2Lのエラー訂正能力は任意に設定すればよ
く、例えばエラー検出のみを行ってもよく、要は、各機
能ブロック2U、2Lからのシンボルデータ出力中にエラー
が残存しているか否かに応じて、エラーフラグを例えば
“1"あるいは“0"とするものである。

次に、機能ブロック2Lからの下位８ビットのシンボル
は、切換選択回路（セレクタ）３の一方の入力端子に送
られる。このセレクタ３の他方の入力端子４には、８ビ
ットディジタルデータの中間値“10000000"が供給され
ている。このセレクタ３は、下位側の機能ブロック2Lか
らの上記エラーフラグに応じて各入力を切換選択して出
力するものであり、エラー（訂正不能エラー）無しでエ
ラーフラグが“0"のときには、機能ブロック2Lからの下
位８ビットのシンボルを選択して出力し、エラー有り
（エラーフラグ“1"）のときには、入力端子４からの適
当な８ビットデータを選択して出力する。なお、このセ
レクタ３は無くともよく、エラーの有無にかかわらず機
能ブロック2Lからの下位８ビットをそのまま次段に送る
ようにしてもよい。

次に、上位側の機能ブロック2Uからの上位８ビットの
シンボル及びセレクタ３からの下位８ビットのシンボル
は、補間処理回路５に送られて、１ワード16ビットのデ
ータに対しての補間処理、すなわち、前後のサンプルワ
ードの各データの平均値をとったり、あるいは前値ホー
ルドしたりするような補間処理動作が行われる。補間処
理回路５において補間処理された１ワード16ビットのデ
ータのうちの上位８ビットのシンボルは、比較器６に送
られて、機能ブロック2Uからの上記入力データの上位８
ビットのシンボルと比較される。これらの各上位シンボ
ルが一致するとき、比較器６からの一致出力“1"が、論
理和回路（OR回路）８を介して切換選択回路（セレク
タ）７の切換制御端子に送られる。

セレクタ７は、上記機能ブロック2Uからの上位８ビッ
トシンボル及びセレクタ３からの下位８ビットシンボル
より成る１ワード16ビットのデータと、補間処理回路５
からの補間処理された１ワード16ビットのデータとのい
ずれか一方を選択して出力端子９に送るものである。こ
のセレクタ７への切換制御信号を出力するOR回路８に
は、上記比較器６からの一致出力及び上記上位側の機能
ブロック2Uからのエラーフラグが供給されており、OR回
路出力が“1"のときには、補間処理回路５からのワード
が選択される。従って、上位８ビットのシンボルに訂正
不能エラーが有るときには、OR回路出力は“1"で、補間
処理されたワードが選択されて出力され、上位８ビット
のシンボルに訂正不能エラーが無いときには、比較器６
の一致出力が“1"である限り補間処理されたワードが選
択されて出力される。そして、上位８ビットのシンボル
に訂正不能エラーが無く、かつ比較器６で不一致が検出
されたときに、機能ブロック2Uからの上位８ビットシン
ボル及びセレクタ３からの下位８ビットシンボルより成
る１ワード16ビットのデータが選択されて出力端子９よ
り取り出される。

なお、第１図中のブロックＡ及びＢは、上位８ビット
と下位８ビットとを結合して１ワード16ビットのデータ
とすることを明瞭化するために図示したものであり、回
路ブロック等の具体構成とは異なるものである。

以上のような構成において、入力された16ビットワー
ド（入力ワード）の上位８ビットシンボルにエラーが残
存する（機能ブロック2Uからの８ビットデータ出力にエ
ラーが残存する）ときには、機能ブロック2Uからのエラ
ーフラグ“1"がOR回路８を介してセレクタ７に送られ、
セレクタ７は、補間処理回路５からの（ブロックＢを介
して２つのシンボルが結合された）16ビットワードを選
択し、出力端子９に送る。これに対して、入力ワードの
上位８ビットにエラーが残存してないとき、すなわち機
能ブロック2Uにおいてエラー訂正が施され、８ビットデ
ータ出力にエラーが無いときには、エラーフラグは“0"
となるから、比較器６からOR回路８を介して得られる出
力に応じてセレクタ７の切換選択動作が制御される。こ
の場合、機能ブロック2Uからの８ビットシンボルと、補
間処理回路５からのワードの上位８ビットシンボルとが
一致するとき、比較出力は“1"となってセレクタ７は補
間処理回路５からの16ビットワードを選択し、各シンボ
ルが一致しないとき、比較出力は“0"となってセレクタ
７は他方の16ビットワード、すなわち、機能ブロック2U
からの上位８ビットシンボル及びセレクタ３からの下位
８ビットシンボルから成る（ブロックＡにて２つのシン
ボルが結合された）16ビットワードを選択し、出力端子
９に送る。

これは、機能ブロック2Uからの上位８ビットシンボル
のエラーフラグが“0"で出力データにエラーが無いと
き、この上位シンボルについては元のデータに一致する
ものとなっており、補間データの上位シンボルが一致し
ないということは、補間精度が悪いことになる。このた
め、上位シンボルが一致しないときには補間データを用
いず、機能ブロック2Uからの出力データを最終的な補正
出力データの上位８ビットとしてそのまま用いることに
より、補間による精度劣化を防止することができる。こ
のときの８ビットシンボルに、上述したような８ビット
データの中間値である“10000000"を用いることによ
り、誤差を最も小さくすることができる。

ここで、上位シンボルのエラーフラグが“0"のときに
無条件にセレクタ７で入力データ側を選択するようにす
ると、例えば信号レベルが小さくて下位シンボルのデー
タが有力となるレベルのときの補間が行われなくなり、
かえって精度劣化の原因となる。このため、上位シンボ
ルの補間データに誤差が生じるような大信号レベルのと
きにのみ、セレクタ７で入力データの上位シンボルを選
択するようにしている。

なお、本発明は上記実施例のみに限定されるものでは
なく、例えば、上位、中位、、下位のように１ワードを
３分割した場合でも本発明を容易に適用でき、下位のみ
エラーのときには入力ワードの上位及び中位のデータを
用いるようにし、中位がエラーのときには上位のデータ
を用いるようにして、補間処理による精度の劣化を防止
することができる。さらに、４以上に分割した場合にも
同様に本発明を適用することができる。また、１ワー
ド、１シンボルのビット数は実施例に限定されないこと
は勿論である。

〔発明の効果〕

本発明の誤り補正方法によれば、１ワードの上位側シ
ンボルが正しい（訂正処理も含めてエラー無しとなる）
ときには、この上位側のシンボルを必ず用いるように
し、主として大信号レベル時の補間に伴う精度劣化を防
止するとともに、補間データワードの上位側が一致する
ときには該補間データワードを用いて、小信号レベル時
の精度低下も防いでいる。また、補間データワードの上
位側が不一致の場合には、下位シンボルに中間値を用い
ることにより、最も平均誤差が少ない出力を得ている。

【図面の簡単な説明】

第１図は本発明の一実施例を説明するためのブロック図
である。 1U……上位シンボル入力端子 1L……下位シンボル入力端子 2U、2L……エラー検出機能ブロック ３……セレクタ ５……補間処理回路 ６……比較器 ７……セレクタ ８……OR回路

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】１ワードが少なくとも上位と下位の２つ以
   上のシンボルより成る入力ディジタル信号を誤り補正す
   る方法において、 上記入力ディジタル信号の１ワードの上位シンボル以外
   に誤りがあるとき、 入力ワードを補間処理して得られた補間処理出力ワード
   の上位シンボルと、入力ワードの上位シンボルとを比較
   し、 上記比較結果が一致するときには上記補間処理されたワ
   ードを出力し、 不一致のときには入力ワードの上位シンボルを出力ワー
   ドの上位シンボルとすると共に下位シンボルは固定の中
   間値を出力ワードの下位シンボルとして出力することを
   特徴とする誤り訂正方法。