JPS63234461A - 誤り制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 複数の誤り訂正符号化または復号化を１つの誤り制御プ
ロセッサを用いて演算処理を行う誤り制御装置に関する
ものである。

〔従来の技術〕

この種の誤り制御装置は、回転ヘッドによって磁気テー
プに＃斜したトラックとしてディジタル信号を記録する
もの、固定ヘッドによって磁気テ−プの長手方向に延長
するトラックとしてディジタル信号を記録するもの、さ
らにレーザーピックアップによりイレーザブル光ディス
クにディジタル信号を記録するもの等のディジタル記録
再生装置の誤り制御部に使われておりいずれにおいても
、磁気テープ、光ディスク等の記録媒体への記録再生時
に発生する誤りを検出、訂正を行うために誤り制御部は
複雑な構成となっている。

従来の誤り制御装置を２チヤンネルのディジタルオーデ
ィオ信号を、８トラツクの固定ヘッドで磁気テープに記
録再生するＰＣＭ記録再生装置を例として説明する。第
３図はそのようなＰＣＭ記録再生装置における記録フォ
ーマットを示す説明図で、図において、８は磁気テープ
、９−１〜９−６はオーディオデータが記録される情報
トラック、９−７．９−８はオーディオデータの誤り訂
正のための冗長信号が記録される冗長トラックである。

またＳは各トラック９−１〜９−８上の同期マーク、Ｉ
Ｄ１　、ＩＤ２は情報トラック９−１゜９−２上の識別
データ、ＢＡＩ　、Ｂｉ２は情報トラック９−３．９−
４上のブロック番号、ＰＤ１〜ＰＤ６は情報トラック９
−１〜９−６上のディジタルオーディオデータであり、
Ｃ２Ｐ１　、Ｃ２Ｐ２はディジタルオーディオデータの
誤り訂正の念めのＣ２パリティ（リード・ソロモン符号
のチェックシンボル）で、冗長トラック９−７．９−８
上に、前ｉ己ディジタルオーディオデータＰＤＩ〜ＰＤ
６の所定の配列に対して符加される。Ｃ３Ｐ１〜Ｃ３Ｐ
４は識別データＩＤ１　、ＩＤ２、及びブロック番号Ｂ
Ａ１　、Ｂｉ２の誤り訂正のためのＣ３パリテイ（リー
ド・ソロモン符号のチェックシンボル）である。さらに
ＣＩ　Ｐｌは識別データより１．ディジタルオーディオ
データＰＤ１に対してトラック長手方向に符加されるＣ
１パリティ（短縮化巡回符号（以下、ＣＲＣＣという）
のチェックビット）、ＣＩＰ２〜ＣＩ　Ｐ８も同様の各
トラック９−２〜９−８の０１パリテイである。各トラ
ンク毎に同期マークＳから０１パリテイまでｔフレーム
と称し、このフレームが８トラツク分集まって１つの符
号ブロックを構成している。

上述の記録フォーマットによれば、１符号ブロック中２
トラックまでの誤りを訂正することが知られている。従
ってどれか１つのトラックの記録の状態が悪くて符号誤
りが多発しても充分訂正できる。また、１トラツクが完
全に故障して動作不能に陥って、更に他のトラックにド
ロップアウトが発生しても訂正出来るので、ディジタル
記録再生装置としては安定性を大巾に増加したことにな
る。

このような記録フォーマットのディジタル記録再生装置
の構成を第４図に示す。図において１０はアナログ信号
の入力端子、１１はこの入力端子１０に接続されたアナ
ログ・ディジタル変換器（以下、ｋつ変換器という）、
１２はデータの並びかえを行なうため、前記ルの変換器
１１に接続されたインターリーブ回路、１３はこのイン
ターリーブ回路１２に接続されたＣ２符号器、１４は前
記識別データＩＤ、及びブロック番号ＢＡを発生するＩ
Ｄ、ＢＡ発生器、１５は前記Ｃ２符号器１３及びＩＤ、
ＢＡ発生器１４に接続され念Ｃ３符号器、１６はこのＣ
３符゛号器１５に接続され念Ｃ１符号器、１７はこのＣ
１符号器１６に接続された同期信号付加回路、１８はこ
の同期信号付加回路１７に接続されて、ディジタルデー
タを磁気テープ８上に記録するパターンに変換する変調
器、１９はこの変調器１８に接続された記録アンプ、２
０はこの記録アンプ１９に接続された記録ヘッドである
。また、２１は再生ヘッド、２２はこの再生ヘッド２１
に接続され念再生アンプ、２３はこの再生アンプ２２に
接続されて、磁気テープ８で再生した信号をディジタル
データに戻す復調器、２４はこの復調器２３に接続され
て、磁気テープと走行メカニズムで発生するワウフラッ
タ、ジッタ等を除去する時間軸補正回路、２５はこの時
間軸補正回路２４に接続され７’ｈＣ１復号器、２６は
このＣ１復号器２５に接続されたＣ３復号器、６はこの
Ｃ３復号器２６に接続されて、当該Ｃ３復号器２６で？
Ｊ４！ｌｌ訂正し九ブロック番号にしたがってブロック
配列を再構成するブロック配列補正回路、２Ｔはこのブ
ロック配ダリ補正回路６に接続され之Ｃ２復号器、２８
はこのＣ２復号器２７に接続されたディンターリーブ回
路、２９はこのディンターリーブ回路２８に接続された
ディジタル・アナログ変換器（以下、Ｄ／Ａ変換器とい
う）、３０はこのＤ／Ａ変換器２９のアナログ信号の出
力端子であり、３１は前記時間軸補正回路２４とブロッ
ク配列補正回路６からの制御信号により磁気テープ８０
走行スピードを制御するキャプスタンモータである。

次に動作について説明する。入力端子１０から入力され
たアナログ信号は、んΦ変換器１１でディジタルデータ
に変換される。このディジタルデータはインターリーブ
回路１２でバースト誤りが発生し定場合の対策としてデ
ータ順序の並びかえ゛を行い、次にＣ２符号器１３でＣ
２パリティによるリードφンロモン符号化を行う。ＩＤ
、ＢＡ発生器１４で発生させた識別データＩＤ、及びブ
ロック番号ＢＡは第３図で示した所定の位置に混入され
、Ｃ３符号器１５でＣ３パリテイによるり−ド・ソロモ
ン符号化が行われる。続いてＣ１符号器１６で各フレー
ム毎にＣＲＣＣ誤り検査符号が付加されるりこのように
して誤り訂正符号化されたディジタルデータには、同期
信号付加回路１１で同期マークＳが付加され、賓調器１
８で磁気テープ８に記録するパターンに変調されて記録
アンプ１９で増幅され、記録ヘッド２０から磁気テープ
８に記録される。

次に再生側の動作を説明する。再生ヘッド２１で再生さ
れた信号は、再生アンプ２２で増幅され、復調器２３で
ディジタルデータに復調され念後、時間軸補正回路２４
でワウフラッタ、ジッタ等が吸収される。ついで、Ｃ１
復号器２５では誉−プ長手方向の誤りを検出後、Ｃ３復
号器２６で識別データＩＤ、及びブロック番号ＢＡを訂
正し、ブロック配列補正回路６で訂正後のブロック番号
ＢＡを基準に元のブロックを確実に再構成する。この機
能は外乱等によシサーボ応答が乱れ、時間軸補正回路２
４の能力限界を越え、また編集処理され九磁気テープを
再生し不要なブロックが挿入され次り、必要なブロック
が飛ばされたりし危場合に、元のブロックに再構成する
ための亀のである。

元のブロックに再構成されたデータ列はＣ２復号器２７
で誤りの訂正、検出を行い、最後にルへ変換器２９へ送
られ、元のアナログ信号に変換されて出力端子３０より
出力される。３１のキャプスタンモータでは時間軸補正
回路２４と、ブロック配列補正回路６よりの制御信号で
再生信号量が平均して一定になるように磁気テープ８０
走行速度を制御している。

以上の構成のディジタル記録再生装置における誤り制御
部（第４図に破線で囲んだ部分）ではＣ２パリティ、Ｃ
３パリテイに同種のリード・ソロモン符号を採用してい
るにもかかわらず、符号器。

復号器を各ブロックごとに持たなければならず、リード
ウェア竜が多くなシ装置全体が複雑になる問題点があっ
た。

そこでよく知られているプログラムにより各種の符号器
、復号器に対応できる誤り制御プロセッサを用いて時分
割処理を行うように改良された誤り制御装置の構成ｔ−
第５図に示す。これは第４図における破線で囲んだ部分
に対応するものである。

図において、３２はＣ２符号化、Ｃ３符号化、Ｃ２復号
化の３種順のプログラムを装備し、２ビツトの制御信号
ａによりどのモードにでも切り換えられる誤り制御プロ
セッサであり、３はこの誤り制御プロセッサ３２とのイ
ンターフェースを持ち、Ｃ２符号化を行うＣ２符号化用
メモリー、４はＣ２符号化用メモリー３と同様に、Ｃ３
符号化金行うＣ３符号化用メモリー、５も同様に誤り制
御プロセッサ３２とのインターフェースを持ちＣ２復号
化を行うＣ２復号化メモリーである。また、３３は誤り
制御プロセッサ３２に対し、どのモードの処理を実行す
るかを指示する２ビツトの制御信号ａを出力するととも
に、各符号化、復号化メモリー３，４．５と誤り制御プ
ロセッサ３２とのインターフェースを制御するイネーブ
ル制御信号ｄ。

ｅ、ｆを出力する時分割処理コントローラである。

次に動作について説明する。ここで、時分割処理コント
ローラ３３を中心とした動作を理解するための各信号の
タイミングを第６図に示す。まず、時分割処理コントロ
ーラより０３符号化を実行するために（Ｃ３符号化、Ｃ
２符号化、Ｃ２復号化の実行の順番は不問）、Ｃ３符号
化用メモリー４に対してインターフェースのイネーブル
制御信号ｄ’ｔアクティブ、即ちローレベルにし、誤り
制御プロセッサ１に対してはＣ３符号化処理のプログラ
ム制御信号ａを出力する。次に時分割処理コントローラ
３３はＣ２符号化用メモリー３に対してイネーブル制御
信号ｅを出力し、同時に制御プロセッサ１に対してＣ２
符号化処理のプログラム制御信号ａを出力する。次にＣ
２復号化についても同様に、時分割処理コントローラ３
３はイネーブル制御信号ｆを出力し、同時にＣ２復号化
処理プログラム制御信号ａを出力する。時分割処理コン
トローラ３３ではこの３種類のプログラム処理が所定の
符号化、復号化時間内に終了するように分割する。しか
しながら、この構成では、誤り制御プロセッサ３２にお
いて符号化、復号化処理に必要となる実行時間は演算ア
ルゴリズムやプログラム構成等により異なり、プログラ
ムのデバッグ等でも多少演算時間が変化するので、時分
割処理コントローラ３３が各々の符号化、復号化に割り
当てる時間には第６図に斜ｉ’を施して示すマージンが
必要となる。このために誤り制御プロセッサ３２を時分
割使用しても、このマージン分だけは実行効率が悪くな
ってしまう。

さらに、Ｃ２，Ｃ３符号は、同じリード・ソロモン符号
であるので同じ誤り制御プロセッサを用いて処理するこ
とが可能であるが、前述したように、ブロック配列補正
回路６でブロック番号によりブロックを再配列するとい
う操作を行うため、不要なブロックが挿入されたり、必
要なブロックが飛ばされた場合でも、再生信号者？一定
にする必要がある。そこで、第４図における復調器２３
からブロック配列補正回路６までを、別ブロックにし、
ブロック配列補正回路６に入力される信号ｉｌを制御し
ている。従って、Ｃ３復号器２６については、他のＣ２
符号器１３、Ｃ３符号器１５、Ｃ２復号器２７と周期が
異なり、第５図における時分割処理コントローラ３３０
機能ではＣ３復号器２６を誤り制御プロセッサ３２に取
り込むことはできず、第５図の構成のようにＣ３復号器
２６を別に専用に持つことになる。

〔発明が解決しようとする問題点〕

従来の誤り制御装置は、以上のように構成されているの
で、各符号の符号化、復号化毎に符号器。

復号器を設けなければならず、ハードウェア量が多くな
って装置が複雑になり、ま次プロセッサタイプの符号器
、復号器を用いて時分割処理を実行し、符号器、復号器
の数を減少させた場合でも、周期の異なる符号化、復号
化部に対しては個別に用いる必要があり、ハードウェア
を共用化できず、さらに各々の符号化、復号化時間にマ
ージン分もたせなければならず、実行効率が悪くなるな
どの問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、周期の異なる処理をも含めた複数の符号化、
復号化処理を１つのプロセッサタイプの符号器、復号器
を用いて実現できるとともに、実行効率をも改善し之誤
り制御装置を得ることを目的とする。　　　′ 〔問題点を解決するための手段〕 この発明に係る誤り制御装置は、切り替え信号によって
複数種類の誤り訂正または復号化の処理の各々に対応す
る誤り制御プロセッサと、この誤り制御プロセッサの時
分割処理を行う時分割処理コントローラとを備え、この
時分割処理プロセッサ？非同期割込を可能にしたもので
ある。

〔作用〕

この発明における時分割処理コントローラは、誤り制御
プロセッサに対してどの符号化、復号化処理を実行する
かを指示するとともに、非同期割込によって周期の異な
る処理をも含めた符号化。

復号化処理を１つの誤り制御プロセッサで実行すること
を可能とする。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図は、第４図における破線で囲んだ誤り制御部に、対応
する誤り制御装置の構成を示すブロック図であり、図に
おいて、１はＣ２符号化。

Ｃ３符号化、Ｃ２復号化、Ｃ３復号化の４種類のプログ
ラムを装備し、２ビツトの制御信号ａによりどのモード
にも切り換えられ、スタート信号すにより演算処理？開
始し、演算処理中は演算生信号Ｃを出力する誤り制御プ
ロセッサである。２は割込リクエスト信号りより、各符
号化、復号化の優先順位を判断し、誤り制御プロセッサ
１にどのモードの処理を実行するかを指示する制御信号
ａと演算スタート信号すを出力するとともに、各符号化
、復号化メモリーａ、４．ｓｍび６と誤り制御プロセッ
サ１とのインターフェースを制御するイネーブル制御信
号（１＋ｅ＋ｆｓｇを出力し、さらに誤り制御プロセッ
サ１からの演算生信号Ｃ１に受は取り演算が終了すると
次のモードに移行するように構成された割込可能な時分
割処理コントローラである。３は前記誤り制御プロセッ
サ１とのインターフェースを持ち、Ｃ２符号化を行うＣ
２符号化用メモリー、４はＣ２符号化用メモリー３と同
様にＣ３符号化を行うＣ３符号化用メモリー、５は同様
に誤り制御プロセッサ１とのインターフェースを持ち、
Ｃ２復号化を行うＣ２復号化用メモリー、６はＣ２復号
化用メモリー５と同様にＣ３復号化を行うＣ３復号化用
メモリーである。

次に動作について説明する。まず、時分割処理コントロ
ーラ２における符号化、復号化処理の優先順位を定める
。本実施例では周期の異なるＣ３復号を優先順位１とす
る。これは同じブロック番号ＢＡ１ｆ！：もつ再生デー
タに対しては、ブロック配列補正回路６において再配列
操作を実行す、る、と再生データネ足となり、これを解
消するために１．−気テープ８の走行スピードを上げて
対応するようになっているが、この場合一時的にＣ３復
号だけ間隔が早くなり、通常の符号化、復号化周期に２
回のＣ３復号を実行しなければならない場合が生じる。

従ってＣ３復号の周期がどの程度早くなるのか、また全
体の符号化、復号化周期に対して実際の誤り制御プロセ
ッサ１の演算時間はどの程度必要となるのかなどとの兼
ね合いに関係するが、Ｃ３復号を確実に実行するために
優先順位を高くする。次に残る３種の符号化、復号化処
理についてはどの順位でもよいが、ここではＣ３符号化
。

Ｃ２符号化、Ｃ２復号化の順に優先順位を付ける。

但し、符号化、復号化が与えられた周期内に十分に処理
できる場合はこれでよいが、以下のシステムでは異なる
。

一般的に復号化の処理時間は誤りの状態により大きく変
化し、誤りの数が多い程復号時間がかかる場合が多い。

通常は一番復号時間が長くなる場合を考慮して与えられ
た処理時間以内に全ての符号化、復号化処理が終了する
ように設計するが、与えられた処理時間に余裕がない場
合は、誤った全データを訂正するのではなく、訂正が間
に合わなかったデータに関しては補正（音楽信号のよう
に相関のあるデータでは前後のデータから補正値を作り
出しこのデータと用いる）するシステムがあり、符号化
、復号化システムでは符号化は必ず行う必要があるので
、このシステムでは符号化の優先順位を復号化の優先順
位より高くして、符号化を必ず先に実行する。

第２図に時分割処理コントローラ２ｔ−中心とした動作
を理解するための各信号のタイミングを示す。符号化、
復号化周期Ａ−Ｂ区間を順に説明する。まずＡ点におい
ては優先順位１のＣ３復号割込リクエスト信号りがない
ので次に優先順位の高いＣ３符号化を実行するために誤
り制御プロセッサ１に対して、モード切換信号ａと、演
算スタート信号ｂｆ：出力するとともに、Ｃ３符号化用
メモリー４のインターフェースに対するイネーブル制御
信号ｄｔ−アクテイブ即ちローレベルにする。その結果
、誤り制御プロセッサ１よりの演算生信号Ｃがアクティ
ブになりＣ３符号化の演算が開始される。次に演算が終
了すると演算生信号Ｃが非アクティブ、即ちハイレベル
に戻り、この信号を受けた時分割処理コントローラ２は
、まずＣ３符号化メモリー４のイネーブル制御信号ｄを
非アクティブに戻す。この間にはＣ３復号割込リクエス
ト信号りはないので次に優先順位の高いＣ２符号化を実
行する九めに、時分割処理プロセッサ２は誤）制御プロ
セッサ１に対して、モード切換信号ａと演算スタート信
号ｂｔ−出力するとともにＣ２符号化用メモリー３のイ
ンターフェースに対スルイネーブル制御信号ｅをアクテ
ィブ、即ちローレベルにする。その結果誤り制御プロセ
ッサ１よりの演算生信号Ｃがアクティブになり、Ｃ２符
号化の演算が開始される。Ｃ２符号化の演算が終了する
と、演算生信号Ｃが非アクティブ、即ちハイレベルに戻
り、時分割処理コントローラ２は、Ｃ２符号化メモリー
３のイネーブル制御信号ｄ’＆非アクティブに戻す。こ
のＣ２符号化演算中にＣ３復号割込リクエスト信号りが
入力され九ので時分割処理コントローラ２は次にＣ３復
号を選択する。時分割処理コントローラ２はモード切り
換え信号ぺ演算スタート信号６と、Ｃ３復号化メモリー
γのイネーブル制御信号ｇｋ出力し、誤り制御プロセッ
サ１からの演算生信号Ｃを監視し、同様にしてＣ３復号
演算を実行し、Ｃ３復号演算が終了すると最後に優先順
位の一番低いＣ２復号化を同様なタイミングで実行する
。

なお上記実施例ではＣ２符号化演算中にＣ３復号割込リ
クエスト信号ｈｔ入力させ次が、どの位置に割込信号が
入力されてもよく、本実施例では割込信号が入力されれ
ば、現在処理している演算が終了すれば必ず次に割込処
理を実行する。

ま念、上記実施例では割込処理は１種類であったが、割
込の種類は２種類以上あってもよく、各割込処理にも優
先順位つけておけば同様のタイミングで処理が可能であ
る。

さらに、上記実施例では、処理対象がＣ２，Ｃ３の符号
化、復号化の４種であつ念が、２種以上であれば本発明
を適用できる。

また、上記実施例では、プログラムの変更で各種の符号
化、復号化に対応できる誤り制御プロセッサを使用した
場合について説明したが、ハードウェアの一部を変更す
ることにより各種の符号化。

復号化に対応できる誤り制御器を使用した場合であって
もよく、上記実施例と同様の効果を奏する。

〔発明の効果〕

以上のように、この発明によれば複数種の符号化、復号
化処理を実行できる誤り制御器と、非同期割込全可能に
した時分割処理コントローラとを装備し、複数の符号化
、復号化処理を１つの誤り制御器を用いて処理できるよ
うに構成し念ので、装置が安価にでき、また、信頼性の
高いものが得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による誤り制御装置を示す
構成図、第２図はその各信号のタイミングを示す説明図
、第３図はこの種の誤り制御装置金もつディジタル記録
再生装置の記録フォーマットを示す説明図、第４図は従
来の誤り制御装置で構成されたディジタル記録再生装置
を示す構成図、第５図は誤り制御プロセッサと時分割処
理コントロー５を用い九従来の誤り制御装置を示す構成
図、第６図はその各信号のタイミングを示す説明図であ
る。 図において、１は誤り制御プロセッサ、２は時分割処理
コントａ−５，３はＣ２符号化用メモリー、４はＣ３符
号化用メモリー、５はＣ２復号化用メモリー、ＴはＣ３
復号化用メモリー。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人　　三菱″ｉ機株式会社 −一！ （外２名）

Claims (4)

【特許請求の範囲】
1. （１）入力される切り替え信号に基づいて、複数種類の
   誤り訂正または復号化の処理を実行する誤り制御プロセ
   ッサと、前記誤り制御プロセッサとのインターフェース
   を有して前記誤り訂正符号化を行う符号化用メモリーと
   、前記誤り制御プロセッサとのインターフェースを有し
   て前記誤り訂正復号化を行う復号化メモリーと、前記誤
   り制御プロセッサに前記切り替え信号を送出し、かつ非
   同期割込が可能な時分割処理コントローラとを備えた誤
   り制御装置。
2. （２）前記時分割処理コントローラは、前記各誤り訂正
   符号化または復号化に優先順位を付け、前記誤り制御プ
   ロセッサにおいて１つの前記誤り訂正符号化あるいは復
   号化の処理が終了すると、次に優先順位の高い前記誤り
   訂正符号化あるいは復号化を実行させるコントロール手
   段を有することを特徴とする特許請求の範囲第１項記載
   の誤り制御装置。
3. （３）前記複数種類の誤り訂正符号化または復号化とし
   て、符号化あるいは復号化周期が早くなるものを含む場
   合、当該誤り訂正符号化または復号化には高い優先順位
   を設定することを特徴とする特許請求の範囲第２項記載
   の誤り制御装置。
4. （４）前記誤り訂正符号化の優先順位を、前記誤り訂正
   復号化の優先順位より高く設定したことを特徴とする特
   許請求の範囲第３項記載の誤り制御装置。