FI86493C - Televisionsmottagare med ett av en mikroprocessor styrt manoeverdon och med en kopplingsnaetdel. - Google Patents
Televisionsmottagare med ett av en mikroprocessor styrt manoeverdon och med en kopplingsnaetdel. Download PDFInfo
- Publication number
- FI86493C FI86493C FI883559A FI883559A FI86493C FI 86493 C FI86493 C FI 86493C FI 883559 A FI883559 A FI 883559A FI 883559 A FI883559 A FI 883559A FI 86493 C FI86493 C FI 86493C
- Authority
- FI
- Finland
- Prior art keywords
- output
- input
- switching network
- network part
- microprocessor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
- Circuits Of Receivers In General (AREA)
- Selective Calling Equipment (AREA)
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
- Food Preservation Except Freezing, Refrigeration, And Drying (AREA)
- Television Systems (AREA)
- Details Of Television Systems (AREA)
Description
1 86493
Televisiovastaanotin, jossa on mikroprosessoriohjattu ohjausosa ja kytkentäverkko-osa 5 Esillä oleva keksintö kohdistuu laitteeseen televisiovas- taanottimen ohjaamiseksi, jossa on kytkentäverkko-osa, amp-litudisuodin, johon FBAS-signaali tuodaan ja jossa on ensimmäinen lähtö juovataajuuspulsseja varten ja toinen lähtö kuvataajuuspulsseja varten, sekä mikroprosessori ja PLL-tek-10 niikan mukainen kellogeneraattori, jolloin kellogeneraattorin lähtö on liitetty mikroprosessorin kellotuloon sekä taajuus jakajan välityksellä ensimmäisen vaihevertailuasteen ensimmäiseen tuloon ja taajuusjakajan lähtö on kytketty sahalaita j ännitepiiriin ja vertikaalilogiikan ensimmäiseen 15 tuloon, jonka vertikaalilogiikan toinen tulo on liitetty amplitudisuotimen toiseen lähtöön ja vertikaalilogiikkapii-rin lähtö on liitetty logiikkakytkimen ensimmäiseen tuloon, jonka kytkimen ensimmäinen lähtö on liitetty ensimmäisen vaihevertailuasteen toiseen tuloon.
20
Sekä mikroprosessori että kytkentäverkko-osa ja poikkeu-tusasteet tarvitsevat kellosignaalin, jonka avulla mikroprosessori käsittelee ohjelmaa määrättyjen toimintajaksojen • : : mukaan tai jonka avulla usein sulkutyyppiseksi muuttajaksi : :^25 muodostettua kytkentäverkko-osaa kello-ohjataan ainakin juo-r vataajuudella tai sen monikerralla ja poikkeutusasteille syötetään tästä muodostetut ohjaussignaalit. Mikroprosesso-- - rin tapauksessa kellotaajuuden kehittämiseksi tarvitaan ki- ; ! destabiloitu oskillaattori, joka antaa esim. 4 mHz taajuu- ' '30 den. Kytkentäverkko-osaa varten käytetään joskus keraamisella resonaattorilla varustettua oskillaattoria, joka antaa esim. taajuuden 500 kHz. Myös RC- tai LC-oskillaattoreita - voidaan käyttää. Jakamalla tämä taajuus saadaan juovataa- .·. : juus, jota käytetään myös vaakapoikkeutusasteen ja pysty- ---3b poikkeutusasteen ohjaamiseen.
Keksintö perustuu tehtävään yksinkertaistaa kytkentäverkko-osan ja poikkeutusasteiden ohjausta sekä mikroprosessorin 2 86493 kellotaajuuden kehittämistä. Tämä tehtävä ratkaistaan siten, ja on keksinnölle tunnusomaista, että se käsittää toisen vaihevertailuasteen, jonka ensimmäiseen tuloon viedään saha-laitajännitepiiristä saatavat signaalit ja jonka toiseen 5 tuloon viedään televisiovastaanottimen juovapaluupulssit, ja että toisen vaihevertailuasteen lähtö on liitetty logiikka-kytkimen toiseen tuloon ja sahalaitajännitepiirin lähtö on liitetty pulssinleveysmodulaattorin tuloon, jonka modulaattorin lähtö on kytketty logiikkakytkimen kolmanteen tuloon, 10 ja että logiikkakytkimessä on lähtöjä vertikaaliasteen, ho-risontaaliasteen sekä kytkentäverkko-osan ohjaamiseksi, jolloin logiikkakytkimen kukin lähtö asteiden ohjaamiseksi voidaan kytkeä päälle tai pois viivästyksen välityksellä ja kukin lähtö kytkentäverkko-osan ohjaamiseksi voidaan kytkeä 15 päälle tai pois mikroprosessorin lähdön välityksellä. Vaatimuksissa 2-4 on esitetty keksinnön muita edullisia toteutus-muotoja.
Keksintöä selitetään seuraavassa erääseen suoritusesimerk-20 kiin liittyen oheisen piirustuksen avulla.
Piirustuksen kuvio esittää keksinnön kannalta oleellisia piiriosia lohkokaavioesityksenä.
:25 Viitenumerolla 16 on merkitty mikroprosessori, joka muuntaa j ;'· televisiovastaanottimessa muun muassa ilmaisimen 2 vastaan ottamat kaukosäätösignaalit ohjaussignaaleiksi, jotka muodostetaan digitaali-analogia-muuntimen 3 välityksellä analogisiksi ohjaussignaaleiksi A tai joita käytetään väyläjohdon '30 välityksellä ohjaustoimintojen ohjaukseen. Asetetut arvot voidaan esittää digitaalisella tai analogisella näytöllä 4. Mikroprosessori 16, joka on esim. HITACHI-yhtiön tyyppiä HD4049118P, tarvitsee toimintataajuutta vastaavan kellosig--· ’ naalin, joka kehitetään tässä jänniteohjatun oskillaattorin ,•••35 (VCO) avulla ja syötetään mikroprosessorille 16. Kellotaa juus kehitetään esitetyssä suoritusesimerkissä tunnetulla PLL-tekniikalla siten, että tätä taajuutta verrataan taa-juusjakajan 6 välityksellä vaihevertailuasteessa 7 vertailu- 3 86493 taajuuteen. Televisiovastaanottimessa on myös ainakin yksi taajuudeltaan ja vaiheeltaan synkronoitu oskillaattori, joka kehittää signaalit kytkentäverkko-osan 8 ohjaamiseksi ja juovapoikkeutusta varten ja mahdollisesti vertikaalilogiik-5 kaa 12 varten. Vertikaalikogiikka 12 voi olla rakennettu esim. Count-down-piirin muotoon. Tällainen vertikaalilogiik-ka on selitetty yksityiskohtaisesti esim. DE-patenttijulkaisussa 31 27 493. Keksinnön mukaan tähän tarvittavalta erilliseltä oskillaattorilta vältytään siten, että mikro-10 prosessorin 16 kello-oskillaattoria 5 käytetään samalla kytkentäverkko-osan 8 ja poikkeusasteiden 10 ja 11 ohjaamiseen. Tätä varten kello-oskillaattori 5 tahdistetaan televisiosignaalin FBAS juovataajuuteen. FBAS-signaali johdetaan ampli-tudisuotimen 9 välityksellä PLL-piirin vaihevertailuasteelle 15 7, niin että taajuusjakajalla 6 jaettu oskillaattorin 5 taa juus lukittuu FBAS-signaalin juovataajuuteen.
Tästä juovataajuisestas signaalista muodostetaan piirissä 17 juovataajuinen saha-aaltosignaali. Tämä saha-aaltosignaali 20 johdetaan pulssinleveysmodulaattorin 15 toiseen tuloon.
Pulssinleveysmodulaattorin 15 toiseen tuloon on tuotu mittausinformaatio Ulst kytkentäverkko-osasta 8, niin että saadaan tästä mittausinformaatiosta riippuva pulssinleveysmodu-.·' : loitu signaali kytkentäverkko-osan 8 ohjaamiseksi.
: : 25
: ·’; Piirin 17 signaalia verrataan lisäksi juovanpaluuseen ZR
vaihevertailuasteessa 18, josta saadaan ohjaussignaali vaa-kapoikkeutusasteelle 10. Asteiden 12, 15 ja 18 signaalit johdetaan kytkimelle 13, jossa on kolme tuloa ja kolme läh-30 töä ja joka voidaan kytkeä päälle ja pois digitaalisella ohjaussignaalilla. Tällainen kytkin voi olla rakennettu esim. Motorola-yhtiön MC 14081 -tyyppisen integroidun piirin muotoon, jollainen piiri on esitetty käsikirjassa Semicon-ductor Library C-MOS, Volume 5, 1976, sivut 5-150. Voidaan .•*•35 myös ajatella vain yhtä lähtöä ohjaussignaaleja varten, jolloin yhdistetty ohjaussignaali on muodostettu kolmitilasig-; ” naaliksi. Tällainen signaali käsittää kolme eri tasoa, jois ta kukin vastaa yhtä ohjaussignaalia. Eri tasot voidaan 4 86493 muuntaa tasoilmaisinpiirissä takaisin kolmeksi eri signaaliksi .
Edellä selitetyllä laitteella televisiovastaanotin voidaan 5 kytkeä yksinkertaisella tavalla päälle ja pois siten, että kytkentäverkko-osan 8 ja vaaka- 10 ja pystypoikkeutusasteen 11 ohjauspulssit voidaan kytkeä päälle ja pois mikroprosessorin 16 ohjaaman kytkinasteen 13 avulla. Kytkentäenergian säästämiseksi voidaan käyttää poikkeutusasteiden ohjauspuls-10 sien ajallista viivästystä siten, että ne tulevat viivästys-piirin 14 kautta vasta kytkentäverkko-osan 8 toimintaan kytkemisen jälkeen. Tämä mahdollistaa energiaa säästävän Standby- toiminnan.
15 Mikroprosessori 16 sekä muut komponentit 5, 6, 7, 9, 12, 13, 14, 15, 17 ja 18 voidaan yhdistää yhdeksi uudenlaiseksi viitenumerolla 1 merkityksi integroiduksi piiriksi.
Claims (4)
1. Laite televisiovastaanottimen ohjaamiseksi, jossa on kytkentäverkko-osa (8), amplitudisuodin (9), johon FBAS-sig-naali tuodaan ja jossa on ensimmäinen lähtö juovataajuus- 5 pulsseja varten ja toinen lähtö kuvataajuuspulsseja varten, sekä mikroprosessori (16) ja PLL-tekniikan mukainen kello-generaattori (5), jolloin kellogeneraattorin (5) lähtö on liitetty mikroprosessorin (16) kellotuloon (C) sekä taajuus-jakajan (6) välityksellä ensimmäisen vaihevertailuasteen (7) 10 ensimmäiseen tuloon ja taajuusjakajan (6) lähtö on kytketty sahalaitajännitepiiriin (17) ja vertikaalilogiikan (12) ensimmäiseen tuloon, jonka vertikaalilogiikan toinen tulo on liitetty amplitudisuotimen (9) toiseen lähtöön ja vertikaa-lilogiikkapiirin (12) lähtö on liitetty logiikkakytkimen 15 (13) ensimmäiseen tuloon, jonka kytkimen ensimmäinen lähtö on liitetty ensimmäisen vaihevertailuasteen (7) toiseen tuloon, tunnettu siitä, että se käsittää toisen vaihevertailuasteen (18), jonka ensimmäiseen tuloon viedään sahalaita-jännitepiiristä (17) saatavat signaalit ja jonka toiseen 20 tuloon viedään televisiovastaanottimen juovapaluupulssit (ZR), ja siitä, että toisen vaihevertailuasteen (18) lähtö on liitetty logiikkakytkimen toiseen tuloon ja sahalaitajän-nitepiirin (17) lähtö on liitetty pulssinleveysmodulaattorin (15) tuloon, jonka modulaattorin lähtö on kytketty logiikka-• 25 kytkimen (13) kolmanteen tuloon, ja siitä, että logiikkakyt-- kimessä (13) on lähtöjä vertikaaliasteen (11), horisontaali- asteen (10) sekä kytkentäverkko-osan (8) ohjaamiseksi, jolloin logiikkakytkimen (13) kukin lähtö asteiden (10, 11) ohjaamiseksi voidaan kytkeä päälle tai pois viivästyksen :30 (14) välityksellä ja kukin lähtö kytkentäverkko-osan (8) ohjaamiseksi voidaan kytkeä päälle tai pois mikroprosessorin : (16) lähdön (ON; OFF) välityksellä.
2. Patenttivaatimuksen 1 mukainen laite, tunnettu siitä, *35 että vaakapoikkeutuksen (10) ja kytkentäverkko-osan (8) oh- jaussignaalit yhdistetään yhdeksi signaaliksi. 6 86493
3. Patenttivaatimuksen 1 mukainen laite, tunnettu siitä, että rakenneosat (5, 6, 7, 9, 12, 13, 14, 15, 16, 17, 18) yhdistetään integroiduksi komponentiksi.
4. Patenttivaatimuksen 1 mukainen laite, tunnettu siitä, että vaakapoikkeutuksen (10), pystypoikkeutuksen (11) sekä kytkentäverkko-osan (8) ohjaussignaalit ovat annettavissa integroidun komponentin (1) yhdestä ainoasta lähdöstä kolmi-tilasignaalin muodossa. 10
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3641303 | 1986-12-03 | ||
| DE19863641303 DE3641303A1 (de) | 1986-12-03 | 1986-12-03 | Fernsehempfaenger mit einem mikroprozessorgesteuerten bedienteil und mit einem schaltnetzteil |
| EP8700741 | 1987-11-28 | ||
| PCT/EP1987/000741 WO1988004504A1 (en) | 1986-12-03 | 1987-11-28 | Television receiver with a micro-computer controlled operating part and a switching network part |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| FI883559A FI883559A (fi) | 1988-07-29 |
| FI883559A0 FI883559A0 (fi) | 1988-07-29 |
| FI86493B FI86493B (fi) | 1992-05-15 |
| FI86493C true FI86493C (fi) | 1992-08-25 |
Family
ID=6315370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI883559A FI86493C (fi) | 1986-12-03 | 1988-07-29 | Televisionsmottagare med ett av en mikroprocessor styrt manoeverdon och med en kopplingsnaetdel. |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US4896214A (fi) |
| EP (2) | EP0273211B1 (fi) |
| JP (1) | JP3037337B2 (fi) |
| KR (1) | KR960005923B1 (fi) |
| AT (1) | ATE95361T1 (fi) |
| AU (1) | AU603178B2 (fi) |
| BR (1) | BR8707564A (fi) |
| DE (2) | DE3641303A1 (fi) |
| DK (1) | DK431788A (fi) |
| ES (1) | ES2044897T3 (fi) |
| FI (1) | FI86493C (fi) |
| WO (1) | WO1988004504A1 (fi) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9113922D0 (en) * | 1991-06-27 | 1991-08-14 | Thomson Consumer Electronics | Television sync disable circuit |
| US6002444A (en) | 1994-05-20 | 1999-12-14 | United Video Properties, Inc. | Video clip program guide |
| JPH099174A (ja) * | 1995-06-21 | 1997-01-10 | Sanken Electric Co Ltd | スイッチング型の電源装置 |
| KR0186083B1 (ko) * | 1995-08-12 | 1999-04-15 | 문정환 | 반도체 소자의 소자격리방법 |
| US6037994A (en) * | 1997-05-09 | 2000-03-14 | Lg Electronics, Inc. | Sync signal processing device for combined video appliance |
| JP4020304B2 (ja) * | 2002-08-09 | 2007-12-12 | 株式会社東芝 | 地絡方向継電器および地絡方向継電装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4245251A (en) * | 1979-05-09 | 1981-01-13 | Rca Corporation | AFPC Phase detector with no output from alternate sync pulses |
| US4292654A (en) * | 1979-12-20 | 1981-09-29 | Rca Corporation | Deflection system and switched-mode power supply using a common ramp generator |
| US4464679A (en) * | 1981-07-06 | 1984-08-07 | Rca Corporation | Method and apparatus for operating a microprocessor in synchronism with a video signal |
| US4498098A (en) * | 1982-06-02 | 1985-02-05 | Digital Equipment Corporation | Apparatus for combining a video signal with graphics and text from a computer |
| US4580165A (en) * | 1984-04-12 | 1986-04-01 | General Electric Company | Graphic video overlay system providing stable computer graphics overlayed with video image |
| US4727362A (en) * | 1984-07-16 | 1988-02-23 | International Business Machines Corporation | Digital display system |
| JPS6199477A (ja) * | 1984-10-19 | 1986-05-17 | Sony Corp | 放電保護回路 |
| US4595953A (en) * | 1984-10-31 | 1986-06-17 | Rca Corporation | Television receiver having character generator with burst locked pixel clock and correction for non-standard video signals |
| JPH0652943B2 (ja) * | 1985-01-18 | 1994-07-06 | ソニー株式会社 | 映像機器 |
| US4680622A (en) * | 1985-02-11 | 1987-07-14 | Ncr Corporation | Apparatus and method for mixing video signals for simultaneous presentation |
-
1986
- 1986-12-03 DE DE19863641303 patent/DE3641303A1/de not_active Withdrawn
-
1987
- 1987-11-28 JP JP63500534A patent/JP3037337B2/ja not_active Expired - Fee Related
- 1987-11-28 AU AU10592/88A patent/AU603178B2/en not_active Ceased
- 1987-11-28 DE DE87117628T patent/DE3787632D1/de not_active Expired - Fee Related
- 1987-11-28 ES ES87117628T patent/ES2044897T3/es not_active Expired - Lifetime
- 1987-11-28 EP EP87117628A patent/EP0273211B1/de not_active Expired - Lifetime
- 1987-11-28 KR KR1019880700913A patent/KR960005923B1/ko not_active IP Right Cessation
- 1987-11-28 WO PCT/EP1987/000741 patent/WO1988004504A1/de active IP Right Grant
- 1987-11-28 BR BR8707564A patent/BR8707564A/pt not_active IP Right Cessation
- 1987-11-28 US US07/250,719 patent/US4896214A/en not_active Expired - Lifetime
- 1987-11-28 AT AT87117628T patent/ATE95361T1/de not_active IP Right Cessation
- 1987-11-28 EP EP88900219A patent/EP0295277A1/de active Pending
-
1988
- 1988-07-29 FI FI883559A patent/FI86493C/fi not_active IP Right Cessation
- 1988-08-02 DK DK431788A patent/DK431788A/da not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| ES2044897T3 (es) | 1994-01-16 |
| US4896214A (en) | 1990-01-23 |
| ATE95361T1 (de) | 1993-10-15 |
| DK431788D0 (da) | 1988-08-02 |
| BR8707564A (pt) | 1989-02-21 |
| KR960005923B1 (ko) | 1996-05-03 |
| DE3641303A1 (de) | 1988-06-16 |
| FI86493B (fi) | 1992-05-15 |
| WO1988004504A1 (en) | 1988-06-16 |
| KR890700293A (ko) | 1989-03-11 |
| AU603178B2 (en) | 1990-11-08 |
| DE3787632D1 (de) | 1993-11-04 |
| FI883559A (fi) | 1988-07-29 |
| DK431788A (da) | 1988-08-02 |
| FI883559A0 (fi) | 1988-07-29 |
| JP3037337B2 (ja) | 2000-04-24 |
| EP0273211B1 (de) | 1993-09-29 |
| AU1059288A (en) | 1988-06-30 |
| JPH01501591A (ja) | 1989-06-01 |
| EP0295277A1 (de) | 1988-12-21 |
| EP0273211A1 (de) | 1988-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806878A (en) | Phase comparator lock detect circuit and a synthesizer using same | |
| JPH11234122A (ja) | ディジタルｐｌｌ回路とクロックの生成方法 | |
| US6188258B1 (en) | Clock generating circuitry | |
| JPH0682484A (ja) | 等価時間サンプリング装置 | |
| FI86493C (fi) | Televisionsmottagare med ett av en mikroprocessor styrt manoeverdon och med en kopplingsnaetdel. | |
| JP3652009B2 (ja) | クロックジェネレータ | |
| US6018273A (en) | Externally-synchronized voltage-controlled oscillator in phase locked loop | |
| KR100360958B1 (ko) | Hout 위치 제어 회로 및 멀티 싱크 모니터 | |
| JPH0590962A (ja) | 周波数シンセサイザ | |
| US4489279A (en) | Variable-frequency oscillator having a crystal oscillator | |
| KR0160725B1 (ko) | 수평동기신호 동기장치 | |
| JPH0832833A (ja) | ビデオシステムパルス生成回路 | |
| JP2541109B2 (ja) | Ｐｌｌ方式オフセット周波数合成回路 | |
| JPH05199498A (ja) | クロツク発生回路 | |
| JP2600866B2 (ja) | 位相比較装置 | |
| KR200142415Y1 (ko) | 전하결합소자 카메라의 동기장치 | |
| JPH098656A (ja) | 周波数シンセサイザ及び周波数シンセサイズ方法 | |
| JPS6076813A (ja) | Ｐｌｌ回路 | |
| JP2600714Y2 (ja) | Ｒｆモジュレータのキャリア信号およびテスト信号発生回路 | |
| EP0664618A1 (en) | Local oscillation frequency synthesizer | |
| JPH06291652A (ja) | Ｐｌｌ回路とそれを用いた液晶表示装置 | |
| JPH04288778A (ja) | ゲンロック装置 | |
| JPH10173518A (ja) | Ｐｌｌ回路およびそれを用いた画像表示装置 | |
| JPH07234655A (ja) | シフトパルス回路 | |
| GB2183960A (en) | Synchronizing signal generating apparatus for PAL system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM | Patent lapsed | ||
| MM | Patent lapsed |
Owner name: DEUTSCHE THOMSON-BRANDT GMBH |