ES2929495T3

ES2929495T3 - Circuitos lógicos

Info

Publication number: ES2929495T3
Application number: ES21155499T
Authority: ES
Inventors: Stephen D Panshin; Scott A Linn
Original assignee: Hewlett Packard Development Co LP
Current assignee: Hewlett Packard Development Co LP
Priority date: 2018-12-03
Filing date: 2019-02-11
Publication date: 2022-11-29
Anticipated expiration: 2039-02-11
Also published as: EP3835965B1; CN111527483A; CN111527484A; AU2018452006A1; CN111880387B; US11256654B2; PL3767480T3; CN114148092A; JP2022511652A; TW202026894A; EP3688601B1; WO2020117196A1; CA3114001C; IL281933B2; DK3688601T3; EP3688602B1; PT3688601T; CA3114001A1; ZA202101623B; ES2912900T3

Abstract

Un paquete de circuitos lógicos para asociarse con un componente de aparato de impresión reemplazable comprende: lógica y una interfaz de bus de datos en serie, donde la interfaz de bus de datos en serie es para interactuar con un bus de datos en serie de un aparato de impresión, y donde la lógica es, en respuesta a un primer comando enviado al paquete de circuitos lógicos a través del bus de datos en serie conectado a la interfaz del bus de datos en serie, el primer comando incluye un período de tiempo, para generar una condición de bajo voltaje en el bus de datos en serie por una duración basada en el período de tiempo y, después de la duración, vuelve a una condición de voltaje predeterminada en el bus de datos en serie. (Traducción automática con Google Translate, sin valor legal)

Description

DESCRIPCIÓN

Circuitos lógicos

Antecedentes

Los protocolos de bus de datos en serie, tales como el protocolo de circuitos inter-integrados (I2C o I2C, cuya notación se adopta en la presente memoria) y el protocolo de interfaz periférica en serie (SPI) permiten que al menos un circuito integrado (IC) 'maestro' se comunique con al menos un IC 'esclavo', por ejemplo, a través de un bus. I2C y otros protocolos de comunicación comunican datos según un período de reloj. Por ejemplo, puede generarse una señal de voltaje, donde el valor del voltaje se asocia con los datos. Por ejemplo, un valor de tensión por encima de x puede indicar un “ 1” lógico, mientras que un valor de tensión por debajo de x voltios puede indicar un “ 0” lógico, donde x es un valor numérico predeterminado. Al generar una tensión apropiada en cada serie de períodos de reloj, los datos se pueden comunicar a través de un bus u otro enlace de comunicación.

Algunos sistemas de impresión 2D y 3D incluyen uno o más componentes de aparato de impresión reemplazable, tales como contenedores de material de impresión (por ejemplo, cartuchos de chorro de tinta, cartuchos de tóner, suministros de tinta, suministros de material de construcción, etc.), conjuntos de cabezal de impresión de chorro de tinta y similares. En algunos ejemplos, los circuitos lógicos asociados con los componentes del aparato de impresión reemplazable se comunican con los circuitos lógicos del aparato de impresión donde se encuentran instalados, por ejemplo al comunicar información tal como su identidad, capacidades, estado y similar.

En algunos ejemplos, estas comunicaciones utilizan comunicaciones 12C. En tales ejemplos, el IC maestro generalmente se puede proporcionar como parte del aparato de impresión (al que se puede denominar como 'dispositivo principal') y un componente de aparato de impresión reemplazable comprendería un IC 'esclavo', aunque no es necesariamente el caso en todos los ejemplos. Puede haber una pluralidad de IC esclavos que se conectan a un enlace de comunicación I2C (por ejemplo, contenedores de diferentes colores de agente de impresión). Los IC esclavos pueden comprender circuitos lógicos para realizar operaciones de datos antes de responder a las solicitudes de los circuitos lógicos del sistema de impresión.

El documento US-9582443 describe un procesador de canal de control en serie que facilita la comunicación entre entidades remotas de diferentes protocolos de comunicación, mediante el uso de una instrucción de temporización.

En algunos ejemplos, puede destinarse para detectar la ubicación física de los dispositivos esclavos que se conectan a lo largo de un bus serie. Por ejemplo, puede destinarse que los dispositivos tales como los componentes de aparato de impresión reemplazable ocupen una determinada posición física designada dentro de un aparato de impresión. Por ejemplo, en un aparato de impresión con dispositivos de suministro de tinta conectados a un bus serie, puede haber una posición esperada para, por ejemplo, un cartucho negro, un cartucho amarillo, un cartucho cian y un cartucho magenta, cada uno de los cuales puede tener una dirección particular bajo un protocolo de comunicación. Al detectar si los cartuchos de color de tinta específicos se instalaron incorrectamente o se intercambiaron, se puede evitar la impresión con colores incorrectos o no deseados. Una descripción de patente anterior es la publicación de la solicitud de patente de los Estados Unidos número US 2011/0029705.

Resumen de la invención

La invención se expone en las reivindicaciones adjuntas.

Breve descripción de los dibujos

Se describirán ahora ejemplos no limitativos con referencia a los dibujos adjuntos, en los que:

La Figura 1 es un ejemplo de un sistema de impresión;

La Figura 2 es un ejemplo de un componente del aparato de impresión reemplazable;

La Figura 3 muestra un ejemplo de un aparato de impresión;

La Figura 4 muestra un ejemplo de un método de funcionamiento de circuitos lógicos asociados con un componente de aparato de impresión reemplazable;

La Figura 4A muestra otro ejemplo de un método de funcionamiento de circuitos lógicos asociados con un componente de aparato de impresión reemplazable;

La Figura 5 muestra un ejemplo esquemático de circuitos lógicos de aparato de impresión y de circuitos lógicos asociados con componentes de aparato de impresión reemplazables conectados a un bus serie;

La Figura 6 muestra un ejemplo de otro método de funcionamiento de circuitos lógicos asociados con un componente de aparato de impresión reemplazable;

La Figura 7 muestra un ejemplo de un paquete de circuitos lógicos;

La Figura 7A otro ejemplo de un método de funcionamiento de circuitos lógicos asociados con un componente de aparato de impresión reemplazable;

La Figura 7B muestra otro ejemplo de un paquete de circuitos lógicos; y y

La Figura 8 muestra un ejemplo de un componente de aparato de impresión reemplazable que comprende un paquete de circuitos lógicos.

Descripción detallada

Algunos ejemplos de aplicaciones de comunicaciones I2C se describen en la presente descripción en el contexto de un aparato de impresión. Sin embargo, no todos los ejemplos se limitan a tales aplicaciones y, al menos algunos de los principios que se exponen en la presente descripción pueden usarse en otros contextos.

En algunos ejemplos, los circuitos lógicos dentro de un aparato de impresión pueden recibir información de los circuitos lógicos asociados con un componente de aparato de impresión reemplazable a través de una interfaz de comunicación y/o pueden enviar comandos al componente de aparato de impresión reemplazable. Aparatos de impresión de ejemplo incluyen aparatos de formación de imágenes bidimensionales y aparatos de fabricación de aditivos tridimensionales, tales como impresoras de inyección de tinta, impresoras de tóner seco, impresoras de tóner líquido, impresoras de inyección de tinta de lecho de polvo 3D, etc. Componentes de aparatos de impresión de ejemplo incluyen tanques de tinta; botellas de tinta; cabezales de impresión cartuchos de cabezales de impresión de inyección de tinta; depósitos de tóner seco; cartuchos de tóner seco; cartuchos de fotoconductores; cartuchos de proceso; depósitos de tóner líquido; agentes de impresión tridimensional que incluyen tintas, agentes estimulantes, adhesivos, inhibidores, etc.; material de construcción de impresión tridimensional; componentes de servicio de aparatos de impresión; y/o cualquier otro componente que pueda ser reemplazable con respecto a un aparato de impresión principal y pueda contener o no material de impresión. En esta descripción, el material de impresión o el agente de impresión puede incluir tinta, tóner seco o líquido, agentes de impresión tridimensionales, material de construcción tridimensional (plásticos, metal, etc.), fibras, etc. Los depósitos que se mencionaron anteriormente pueden contener un material de impresión a color.

Las comunicaciones entre el aparato de impresión y los componentes de aparato de impresión reemplazable instalados en el aparato pueden proporcionar varias funciones. Por ejemplo, la identidad, funcionalidad y/o estado de un componente del aparato de impresión reemplazable y/o los circuitos lógicos asociados con el mismo pueden comunicarse a los circuitos lógicos de un aparato de impresión a través de una interfaz de comunicación. Por ejemplo, un circuito lógico asociado con (o proporcionado sobre o en) un contenedor de agente de impresión puede comunicar una identidad tal como el número de serie de un producto y/o una marca, y/o características de identificación tales como el color, el mapa de color, la receta de reconstrucción del mapa de color, el volumen máximo de agente de impresión o la funcionalidad para un aparato de impresión en el que se encuentra instalado, véase, por ejemplo, las publicaciones de solicitud de patente internacionales Núm. WO2016028272, WO2018/009235 o WO2015016860 o la publicación de patente Europea Núm. EP0941856. Se puede proporcionar un estado, tal como un nivel de llenado, a través de una interfaz de comunicación, por ejemplo, de manera que un aparato de impresión pueda generar una indicación del nivel de llenado a un usuario. En algunos ejemplos, un proceso de validación puede llevarse a cabo mediante un aparato de impresión. Por ejemplo, el aparato de impresión puede verificar que un componente de aparato de impresión reemplazable proviene de una fuente autorizada, para garantizar la calidad del mismo. Por ejemplo, los circuitos lógicos asociados con un componente de aparato de impresión reemplazable pueden almacenar claves secretas y pueden configurarse para generar claves de sesión, identificadores de clave de sesión y/o códigos de autenticación de mensajes para generar respuestas criptográficas autenticadas a la impresora, véase por ejemplo la patente de los Estados Unidos Núm. 9619663. La lógica también puede incluir mecanismos de autenticación adicionales tales como hardware dedicado para calcular respuestas dentro de ventanas de tiempo predefinidas, relativamente cortas, ver, por ejemplo, la patente de los Estados Unidos Núm. 9561662. En algunos ejemplos, el proceso de validación puede incluir una verificación de integridad para asegurar que el componente del aparato de impresión reemplazable y/o los circuitos lógicos asociados con el mismo funcionan como se espera.

A su vez, las instrucciones para realizar tareas pueden enviarse a los circuitos lógicos de un componente del aparato de impresión desde los circuitos lógicos asociados con un aparato de impresión a través de la interfaz de comunicación. Por ejemplo, estos pueden incluir instrucciones para realizar una función de autenticación o de cifrado, una función de detección del nivel de material de impresión, tareas de impresión u otras tareas.

En al menos algunos de los ejemplos descritos a continuación, se describe un paquete de circuitos lógicos. El paquete de circuitos lógicos se asocia con un componente de aparato de impresión reemplazable, por ejemplo, que se fija al mismo o se dispone al menos parcialmente dentro de la carcasa del mismo y, se adapta para comunicar datos con un controlador de aparato de impresión a través de un bus que se proporciona como parte del aparato de impresión.

Un “paquete de circuitos lógicos” , como se usa el término en la presente descripción, se refiere a uno o más circuitos lógicos que pueden interconectarse o enlazarse comunicativamente entre sí. Cuando se proporciona más de un circuito lógico, estos pueden encapsularse como una sola unidad, o pueden encapsularse por separado, o no encapsularse, o alguna combinación de los mismos. Cada paquete puede configurarse para comunicarse a través de una interfaz de bus serie.

En algunos ejemplos, cada paquete de circuitos lógicos se proporciona con al menos un procesador y una memoria. En un ejemplo, el paquete de circuitos lógicos puede ser, o puede funcionar como, un microcontrolador o un microcontrolador seguro. En uso, el paquete de circuitos lógicos se puede adherir o integrar al componente reemplazable del aparato de impresión.

En algunos ejemplos, el paquete de circuitos lógicos puede responder a varios tipos de solicitudes (o comandos) desde un host (por ejemplo, un aparato de impresión). Una solicitud puede comprender una solicitud de datos, por ejemplo, información de identificación y/o autenticación (por ejemplo, una solicitud de “ lectura” ). En otros ejemplos, una solicitud puede comprender una solicitud de “escritura” . Otra solicitud desde un dispositivo principal puede ser una solicitud para realizar una acción, tal como realizar al menos una medición o efectuar una tarea de impresión o similar. Otro tipo de solicitud puede ser una solicitud para una acción de procesamiento de datos.

En un ejemplo de interacción, un dispositivo principal puede enviar un comando a un paquete de circuitos lógicos asociado con un componente de aparato de impresión reemplazable, que puede ejecutar el comando y cargar los datos resultantes en una memoria (en algunos ejemplos, en un espacio de memoria temporal y/o un registro específico de una memoria). Un dispositivo principal puede enviar un comando adicional para leer la respuesta, de manera que la respuesta se transmite como datos en serie a través de un bus conectado. Tal proceso podría usarse, por ejemplo, para adquirir los datos que se almacenan en una memoria del paquete de circuitos lógicos. Por ejemplo, la primera solicitud puede ser una solicitud para un identificador de ese paquete y puede resultar en que el paquete cargue el identificador en una memoria temporal. Una solicitud de “ lectura” posterior puede resultar en que los datos se lean desde el espacio de memoria temporal y se transmitan como una señal de datos en serie.

En al menos algunos ejemplos, una pluralidad de tales paquetes de circuitos lógicos (cada uno de los cuales puede asociarse con un componente de aparato de impresión reemplazable diferente) puede conectarse a un bus I2C.

La Figura 1 es un ejemplo de un sistema de impresión 100. El sistema de impresión 100 comprende un aparato de impresión 102 en comunicación con un componente de aparato de impresión reemplazable 104 a través de un enlace de comunicación 106. Aunque para mayor claridad, el componente del aparato de impresión reemplazable 104 se muestra como una parte externa al aparato de impresión 102, en algunos ejemplos, el componente del aparato de impresión reemplazable 104 puede alojarse dentro del aparato de impresión. El aparato de impresión 102 puede ser cualquier tipo de aparato de impresión 2D o aparato de impresión 3 d .

El componente del aparato de impresión reemplazable 104 puede contener, por ejemplo, un recurso consumible del aparato de impresión 102, o un componente que probablemente tenga una vida útil inferior (en algunos ejemplos, considerablemente inferior) a la del aparato de impresión 102. Por ejemplo, el componente de aparato de impresión 104 puede almacenar físicamente tinta, tóner, agente de impresión 3D o polvo de construcción de impresión 3d y puede destinarse al reemplazo después de un agotamiento sustancial. El componente de aparato de impresión reemplazable 104 puede comprender, por ejemplo, un contenedor o cartucho de material de impresión (que puede ser un contenedor de material de construcción para impresión 3D, o un contenedor de agente de impresión líquido para impresión 2D o 3D). En algunos ejemplos, el componente de aparato de impresión reemplazable 104 puede comprender un cabezal de impresión u otro componente de distribución. Aunque en este ejemplo se muestra un único componente de aparato de impresión reemplazable 104, en otros ejemplos puede haber una pluralidad de componentes de aparato de impresión reemplazables, por ejemplo, que comprenden contenedores de agentes de impresión de diferentes colores, cabezales de impresión (que pueden ser partes integrales en los contenedores), o similar.

En algunos ejemplos, el enlace de comunicación 106 puede comprender un bus serie, por ejemplo un bus con capacidad I2C o compatible (en la presente descripción en lo adelante, un bus I2C).

La Figura 2 muestra un ejemplo de un componente del aparato de impresión reemplazable 200, que puede proporcionar el componente del aparato de impresión reemplazable 104 de la Figura 1. El componente de aparato de impresión reemplazable 200 comprende una interfaz de datos 202 integrada en un paquete de circuitos lógicos 204. Durante el uso del componente del aparato de impresión reemplazable 200, el paquete de circuitos lógicos 204 decodifica los datos recibidos a través de la interfaz de datos 202. La interfaz de datos 202 comprende una interfaz I2C.

En algunos ejemplos, el paquete de circuitos lógicos 204 puede configurarse además para codificar datos para su transmisión a través de la interfaz de datos 202. En algunos ejemplos, se puede proporcionar más de una interfaz de datos 202 para un solo componente 200.

En algunos ejemplos, el paquete de circuitos lógicos 204 puede configurarse para actuar como “esclavo” en las comunicaciones I2C.

El componente de aparato de impresión reemplazable 200 en este ejemplo comprende un depósito de material de impresión 206, que puede contener cualquiera de los ejemplos de materiales de impresión discutidos anteriormente.

La Figura 3 muestra un ejemplo de un aparato de impresión 300. El aparato de impresión 300 puede proporcionar el aparato de impresión 102 de la Figura 1. El aparato de impresión 300 comprende un controlador 304 que comprende una interfaz 302 para comunicarse con un componente de aparato de impresión reemplazable y un bus de comunicación 306. El controlador 304 comprende circuitos lógicos. En una realización preferida según las reivindicaciones independientes, la interfaz 302 es una interfaz I2C y el bus de comunicación 306 es un bus de comunicación con capacidad I2C.

En algunos ejemplos, el controlador 304 se puede configurar para actuar como un host, o como principal, en comunicaciones I2C. El controlador 304 puede generar y enviar comandos a, al menos, un componente del aparato de impresión reemplazable 200 y, puede recibir y decodificar las respuestas recibidas desde el mismo.

Dicho aparato de impresión 102, 300 y los componentes de aparato de impresión reemplazable 104, 200, y/o el paquete de circuitos lógicos del mismo, pueden fabricarse y/o venderse por separado. En un ejemplo, un usuario puede adquirir un aparato de impresión 102, 300 y conservar el aparato 102, 300 durante varios años, mientras que una pluralidad de componentes reemplazables del aparato de impresión 104, 200 puede adquirirse en esos años, por ejemplo, se usa el agente de impresión para crear una salida impresa. Por lo tanto, puede haber al menos un grado de compatibilidad hacia adelante y/o hacia atrás entre el aparato de impresión 102, 300 y los componentes reemplazables del aparato de impresión 104, 200.

Las Figuras 4 y 4A son ejemplos diferentes de un método que puede llevarse a cabo mediante un paquete de circuitos lógicos asociado con un componente de aparato de impresión reemplazable. En algunos ejemplos, el método puede llevarse a cabo de manera que un aparato de impresión en el que se instala el componente de aparato de impresión reemplazable pueda determinar la ubicación física del componente de aparato de impresión reemplazable. Si bien los métodos que se exponen en la presente descripción podrían usarse con protocolos de comunicación distintos de I2C, tal como el protocolo de interfaz periférica en serie (SPI), se puede observar que en los protocolos I2C, una pluralidad de dispositivos se conectan en serie en un solo bus sin ningún medio para la determinación o declaración inmediata de su ubicación física u orden. Sin embargo, al considerar, por ejemplo, SPI, existen dos configuraciones de cableado, en paralelo y en cadena tipo margarita. En la configuración de cableado en paralelo, existe una línea separada dedicada a cada circuito lógico 'esclavo' y en la configuración en cadena tipo margarita, los dispositivos se cablean secuencialmente en un orden específico, de manera que su posición relativa puede validarse de alguna otra manera. Por lo tanto, el método que se expone en la presente descripción puede tener una utilidad particular con los protocolos en los que, de otro modo, resulta difícil verificar una ubicación física de un dispositivo, tal como I2C. Sin embargo, no se limita al mismo.

En el ejemplo de la Figura 4, el bloque 402 comprende recibir un primer comando que se envió a una dirección de circuitos lógicos asociados con un componente de aparato de impresión reemplazable a través de un bus de datos en serie, por ejemplo un bus I2C. En algunos ejemplos, el primer comando puede indicar un modo de funcionamiento. En algunos ejemplos, el primer comando indica un período de tiempo. La dirección es una dirección de interfaz de bus I2C, almacenada y/o cableada a los circuitos lógicos/paquete de circuitos lógicos. El primer comando se envía a la dirección mediante un controlador del aparato de impresión. El primer comando puede ser un comando predeterminado.

El bloque 404 comprende generar, mediante los circuitos lógicos, una condición de bajo voltaje en el bus de datos en serie. Como se establece con mayor detalle a continuación, esto puede comprender, efectivamente, proporcionar una conexión entre el bus de datos en serie (y más particularmente, una línea de datos del bus de datos en serie) y tierra. En un ejemplo, la baja tensión es una tensión nominal de tierra o de referencia, tal como aproximadamente 0 V. Como también se expondrá a continuación, la baja tensión es menor que un estado o condición de tensión alta o predeterminada.

El bloque 406 comprende monitorear la duración de la condición de bajo voltaje mediante la utilización de un temporizador de los circuitos lógicos. El temporizador puede comprender un temporizador integral, interno en los circuitos lógicos, por ejemplo, que comprende un circuito de Condensador-Resistencia (RC) configurado para actuar como un temporizador, puertas lógicas configuradas con un contador, un oscilador de cristal o de anillo, un bucle de bloqueo de fase (también conocido como bucle de fase fija) o similar, o cualquier temporizador que forme lógicamente parte de circuitos lógicos proporcionados en asociación con el componente de aparato de impresión reemplazable. El temporizador puede proporcionar una señal de reloj interna que se proporciona incluso en ausencia de una señal de reloj en el bus de datos en serie. El temporizador puede contar y por lo tanto permitir la determinación de la duración del período del temporizador que se especifica en el primer comando.

El temporizador puede dedicarse para medir el período de tiempo del comando. En cierto ejemplo, el temporizador se dedica para medir el tiempo independientemente de otros ciclos de propósito general en un paquete de circuitos lógicos I2C en funcionamiento, tal como los ciclos de reloj I2C y/o los ciclos de procesamiento de una unidad de procesamiento central de un aparato principal o de los circuitos lógicos. Por ejemplo, el temporizador puede configurarse para contar más rápido que la frecuencia del reloj y puede iniciar y detener el conteo independientemente de la temporización de la señal de reloj. El temporizador puede configurarse para contar independientemente de la velocidad del procesador de la unidad de procesamiento central de los circuitos lógicos/aparato principal, por ejemplo, con especificaciones nominales que no se relacionan con la unidad de procesamiento central.

En otros ejemplos, los circuitos lógicos/paquete de circuitos lógicos pueden monitorear el período de tiempo en base al monitoreo de un temporizador externo, tal como el reloj externo, o al monitoreo de señales de onda externas o internas, señales oscilantes, etc., que en ciertos casos podrían ser adecuadas para determinar la duración del período de tiempo. En un ejemplo, el temporizador del paquete de circuitos lógicos puede ser un temporizador que se conecta de forma inalámbrica con los circuitos lógicos (y como tal, un temporizador podría compartirse por varios circuitos lógicos).

El método puede comprender liberar el bus, o retirar la condición de bajo voltaje, al final de un período de tiempo de forma tal que el bus de datos en serie asuma un estado o condición de voltaje diferente, alto y/o predeterminado). Esto puede comprender, por ejemplo, interrumpir una conexión a tierra. Fuera del período de tiempo, por ejemplo, antes y después de la duración del período de tiempo iniciado en respuesta al primer comando, los circuitos lógicos/paquete de circuitos lógicos pueden generar una condición de alto voltaje. Alternativamente, tal condición de alto voltaje puede ser una condición predeterminada creada al incluir una resistencia de polarización en el bus, como se describe a continuación.

Para considerar, por ejemplo, un bus de datos I2C, este comprende dos líneas de comunicación: una línea de datos en serie (SDA) y una línea de reloj en serie (SCL). La SDA y la SCL pueden ser líneas bidireccionales, que se conectan a una tensión de alimentación positiva a través de una fuente de corriente o de una resistencia de polarización.

Sin una señal en la línea (es decir, sin una señal de reloj en el SCL y/o sin una señal de datos en la línea de datos), ambas líneas pueden encontrarse de forma predeterminada en un estado de ALTO voltaje. El valor exacto de la tensión en el estado de alta tensión depende de muchos factores de operación, pero en algunos ejemplos puede ser de unos pocos voltios, por ejemplo, entre aproximadamente 3 y 6 voltios. Por lo tanto, mientras que en general el “alto” voltaje puede ser relativamente bajo, este es alto en comparación con un estado de voltaje “bajo” del bus, que puede ser, por ejemplo, inferior a 1 voltio.

El dispositivo maestro/principal (por ejemplo, en el presente contexto, circuitos de procesamiento o un controlador de un aparato de impresión en el que se instala el aparato de impresión reemplazable) puede generar una señal de reloj al bajar el voltaje de la línea SCL a un estado BAJO, por ejemplo, al utilizar una configuración de drenaje abierto para, en efecto, proporcionar un cortocircuito a tierra. Por ejemplo, un interruptor (tal como un transistor de efecto de campo) puede activarse (cerrarse) para provocar un estado de baja tensión y luego volverse a abrir para permitir que una resistencia de polarización en la línea eleve la tensión al estado ALTO. En otros ejemplos, puede usarse una configuración de colector abierto en la que puede usarse un transistor de unión bipolar (BJT) para un efecto similar. La temporización entre la caída de tensión y la subida de tensión proporciona una señal de reloj que se controla mediante los circuitos de procesamiento del dispositivo maestro.

Para transmitir datos, el dispositivo maestro o el esclavo (en este ejemplo, los circuitos lógicos asociados con el aparato de impresión reemplazable) puede controlar selectivamente el voltaje en la SDA de una manera similar al ponerla en un nivel BAJO (por ejemplo, al proporcionar una conexión a tierra) o al permitir un estado de 'ALTA impedancia' (por ejemplo, al interrumpir la conexión a tierra). Esto se sincroniza con la señal de reloj: según el protocolo I2C, el estado de la línea SDA cuando la línea SCL se encuentra en un nivel ALTO proporciona al menos un bit de datos. Por lo general, si la línea SDA se encuentra en un nivel BAJO (y estable) cuando la SCL se encuentra en un nivel ALTO, esto significa un 0 binario y si la línea SDA se encuentra en un nivel ALTO (y estable) cuando la SCL se encuentra en un nivel ALTO, esto significa un 1 binario, aunque esto es una cuestión de convención por lo que, en un sistema dado, podría cambiarse.

En un ejemplo del método de la Figura 4, en lugar de proporcionar una señal de datos que se sincroniza para que coincida con la línea SCL en un nivel alto, no se considera el estado de la línea SCL. En cambio, el voltaje se baja durante un tiempo que se monitorea mediante un temporizador de los circuitos lógicos (nuevamente, por ejemplo, al proporcionar una conexión a tierra), luego se 'libera' o se permite que asuma el estado ALTO predeterminado (por ejemplo, al interrumpir esa conexión). De hecho, en algunas modalidades, puede que el dispositivo maestro no proporcione señal de reloj durante al menos parte, y en algunos ejemplos, la totalidad de la duración de la condición de baja tensión.

Como se mencionó anteriormente, este método es útil en el contexto de la detección de la ubicación física de los componentes de aparato de impresión reemplazable, como se describe con referencia a la Figura 5. Por ejemplo, este método puede ser útil para detectar si un componente de aparato de impresión reemplazable, tal como un suministro de material de impresión, se encuentra instalado en una posición deseada. En algunos ejemplos, esto puede eliminar o reducir la utilización de la “adecuación mecánica” , en la que un componente de aparato de impresión reemplazable se forma particularmente para coincidir con una “ ranura” que tiene una forma complementaria. Esto, a su vez, reduce las complejidades de fabricación, ya que los componentes de aparato de impresión reemplazables, por ejemplo, de diferentes tipos de material de impresión, tales como diferentes colores, pueden tener un diseño físico común. En algunos ejemplos, se puede utilizar una combinación de adecuación mecánica y de las técnicas descritas en la presente descripción. Por ejemplo, como en algunas aplicaciones, el colorante negro (K) tiende a suministrarse con más frecuencia que otros colores (por ejemplo, en contextos donde el texto se imprime a menudo), los cartuchos de suministro de material de impresión negro pueden ser físicamente más grandes que, por ejemplo, los cartuchos de suministro de material de impresión, cian, magenta o amarillo en un juego de cartuchos CMYK. Por lo tanto, en algunos ejemplos, la adecuación mecánica (por ejemplo, puramente por el tamaño del cartucho negro en comparación con los otros colores) puede utilizarse para un cartucho negro, lo que puede ser suficiente para garantizar que los cartuchos negros se coloquen en la 'ranura' prevista y, las técnicas descritas en la presente memoria pueden utilizarse para garantizar que los cartuchos de otros colores se coloquen como se previó.

En algunos ejemplos, una función de monitoreo del período de tiempo, por ejemplo, mediante el temporizador, puede utilizarse para otros propósitos. Por ejemplo, el paquete de circuitos lógicos puede configurarse para tener más de una dirección I2C, por ejemplo, para facilitar la comunicación con diferentes circuitos lógicos o con diferentes funciones incluidas en el paquete a través de la misma interfaz de bus I2C del paquete de circuitos lógicos (por ejemplo, a través de la misma plataforma única de interconexión de datos y, de la misma plataforma única de energía, de la misma plataforma única de tierra y/o de la misma plataforma única de reloj). Por ejemplo, las comunicaciones predeterminadas de lectura/ escritura de datos y la generación y/o detección de baja tensión pueden asociarse con una dirección primaria del paquete de circuitos lógicos, que es la dirección del paquete que se mencionó anteriormente. El paquete de circuitos lógicos puede adaptarse además para poder “conmutar” temporalmente (es decir, responder a los comandos dirigidos al mismo) a una dirección I2C secundaria, por ejemplo, nueva y/o temporal, al recibir un comando correspondiente. A tal cambio de dirección I2C puede precederlo un comando que incluye un segundo período de tiempo. Este segundo período de tiempo puede monitorearse mediante el paquete de circuitos lógicos, por ejemplo mediante el uso del temporizador, para determinar el tiempo durante el cual el paquete de circuitos lógicos debe responder a los comandos que se reciben a través de la dirección secundaria. Por ejemplo, los circuitos lógicos pueden asociarse con la dirección primaria (por ejemplo, una “primera” o “predeterminada” ) durante un primer período de tiempo y con la dirección secundaria durante un segundo período de tiempo, en donde el primer y segundo período de tiempo puede monitorearse mediante el uso del temporizador. En este contexto, el primer período de tiempo puede ser cualquier período de tiempo fuera del segundo período de tiempo. En ciertos ejemplos prácticos, este segundo período de tiempo puede ser mayor que el período de tiempo para generar la condición de baja tensión, para facilitar el tiempo suficiente para la comunicación de datos a través de la dirección secundaria, cuyo período de tiempo puede ser mayor que, por ejemplo, la detección de la ubicación de instalación de un componente de aparato de impresión reemplazable de esta descripción. La activación de al menos una dirección diferente puede comprender configurar (por ejemplo, escribir, reescribir o cambiar), o activar la configuración de, una dirección diferente (por ejemplo, una segunda dirección temporal nueva), por ejemplo al escribir la dirección diferente en una porción de memoria que indica una dirección del paquete de circuitos lógicos.

Los circuitos lógicos pueden configurarse para proporcionar un primer conjunto de respuestas, o para operar en un primer modo, en respuesta a las instrucciones enviadas a una primera dirección y para proporcionar un segundo conjunto de respuestas, o para operar en un segundo modo, en respuesta a las instrucciones enviadas a una dirección secundaria. En otras palabras, la dirección puede activar diferentes funciones que proporcionan los circuitos. En algunos ejemplos, el primer conjunto de respuestas es accesible en respuesta a los comandos enviados a la primera dirección y no en respuesta a los comandos enviados a la dirección secundaria y el segundo conjunto de respuestas se encuentra disponible en respuesta a los comandos enviados a la dirección secundaria y no en respuesta a los comandos enviados a la primera dirección. En algunos ejemplos, el primer conjunto del primer conjunto de respuestas puede autenticarse criptográficamente (por ejemplo, acompañado de una autenticación de mensaje, o de otro modo 'firmado' criptográficamente y/o cifrado) y el segundo conjunto de respuestas no se autentica criptográficamente. En algunos ejemplos, dicha segunda dirección puede usarse para acceder a otras celdas o sensores o similares, que pueden proporcionarse o de otra manera asociarse con los circuitos lógicos.

Al planificar múltiples propósitos para la función de monitoreo del período de tiempo, los tiempos para ejecutar estas tareas múltiples (por ejemplo, detección de la ubicación y la comunicación de la dirección secundaria) se pueden especificar en dependencia de las características de la plataforma de cada aparato de impresión, por ejemplo, incluyendo la velocidad, las capacidades, las especificaciones del paquete de circuitos lógicos, la cantidad de posibles componentes reemplazables conectables a un solo bus, la velocidad de bus, etc.

La Figura 4A muestra otro ejemplo de un método de funcionamiento de circuitos lógicos asociados con un componente de aparato de impresión reemplazable. En un ejemplo, este método se puede llevar a cabo sin monitorear una duración y/o un temporizador.

El bloque 402A de la Figura 4A comprende recibir un primer comando similar a la Figura 4. El bloque 404A de la Figura 4A comprende identificar el período de tiempo desde el primer comando y seleccionar o establecer una duración de la condición de baja tensión en base al período de tiempo. Como se expondrá con mayor detalle a continuación, se puede seleccionar o configurar un circuito de retardo correspondiente al período de tiempo recibido, de manera que el circuito de retardo puede usarse para generar la condición de baja tensión hasta el final de la duración.

El bloque 406A comprende generar la condición de baja tensión durante la duración seleccionada o establecida. Por ejemplo, el circuito de retardo de los circuitos lógicos incluye un interruptor de línea de retardo que se conecta a la línea SDA. Al recibir el primer comando, la lógica puede habilitar el interruptor de línea de retardo, que generará la condición de baja tensión en la línea SDA hasta que su lógica interna expire, momento en el que el interruptor de línea de retardo ya no generará la condición de baja tensión en la línea SDA. La duración entre la habilitación y la expiración puede ser aproximadamente la misma, o marginalmente menor o mayor que el período de tiempo identificado, por ejemplo, suficiente para facilitar el muestreo mediante el aparato de impresión como se explicará a continuación. En otro ejemplo, la condición de baja tensión puede generarse de manera similar a la de la Figura 4, por ejemplo, mediante el uso de un temporizador similar dentro de la lógica que expira y conmuta al final de su duración establecida, u otros esquemas de conmutación diferentes pueden usarse.

El bloque 408A comprende regresar a la condición de tensión predeterminada, después de que expire la duración asociada con el período de tiempo. Por ejemplo, la condición de baja tensión puede eliminarse de modo que el bus de datos en serie vuelva a asumir su estado o condición de tensión alta y/o predeterminada. En un ejemplo, la condición de baja tensión puede eliminarse sin monitorear de manera proactiva un temporizador. Más bien, la condición de baja tensión puede eliminarse al expirar el circuito de retardo y/o al conmutar a la condición de tensión predeterminada.

El método de ejemplo de la Figura 4 y el método de ejemplo de la Figura 4A pueden repetirse en respuesta a un evento, tal como, por ejemplo, (i) el reinicio de un aparato de impresión, (ii) la instalación o reinstalación del componente de aparato de impresión reemplazable en un aparato de impresión, (iii) la instalación de otros componentes de aparato de impresión reemplazables en el mismo aparato de impresión en el que está instalado el componente de aparato de impresión actual, o (iv) entre trabajos de impresión o eventos de servicio, etc. Por diferentes razones, los circuitos lógicos reciben un primer comando que especifica un primer período de tiempo en un primer evento, y un primer comando que especifica un segundo período de tiempo diferente en un evento posterior (que puede ser el mismo evento en un punto de tiempo diferente o un evento diferente). Por lo tanto, en respuesta a otro primer comando (por ejemplo, el bloque 402A) enviado a la misma dirección (predeterminada) de los mismos circuitos lógicos a través del bus de datos en serie en un momento diferente, en donde el primer comando especifica un segundo período de tiempo diferente al primer período de tiempo, los circuitos lógicos pueden generar nuevamente la condición de baja tensión en el bus de datos en serie (por ejemplo, el bloque 406A), esta vez por una segunda duración en base al segundo período de tiempo, la segunda duración diferente de la primera duración en base al primer periodo de tiempo. Para diferentes primeros comandos en diferentes momentos (por ejemplo, tres, cuatro, cinco o muchos más primeros comandos), donde cada vez se especifica un período de tiempo diferente, se puede generar la condición de baja tensión para cada vez, de una duración correspondiente diferente. En ciertos ejemplos, la condición de baja tensión puede generarse para diferentes duraciones sin monitorear un temporizador.

La Figura 5 muestra un ejemplo de un bus serie 500 que comprende cuatro líneas en total: dos líneas activas, SDA y SCL, como se describió anteriormente, una conexión de fuente de Voltaje Vdd y una conexión a tierra GND. Las líneas activas son bidireccionales. La conexión de fuente de Tensión Vdd se conecta a la primera fuente de tensión 502 y la línea SDA se conecta a una segunda fuente de tensión 504 a través de una resistencia de polarización 506.

Un dispositivo maestro 508, que comprende por ejemplo un controlador de aparato de impresión asociado con un convertidor analógico a digital 510, se conecta al bus 500. El bus 500, el dispositivo maestro 508 y el convertidor analógico a digital 510 pueden proporcionarse mediante un aparato de impresión. El dispositivo maestro 508 comprende circuitos de procesamiento asociados con (en algunos ejemplos, proporcionados dentro de) un aparato de impresión. Cuatro 'dispositivos esclavos' 512a-d, que comprenden circuitos lógicos asociados con, en este ejemplo fijados a, componentes de aparato de impresión reemplazable 514a-d, también se conectan al bus 500. En este ejemplo, cada uno de los componentes de aparato de impresión reemplazables 514a-d comprende un cartucho de tinta de un color dado.

En este ejemplo, cada dispositivo esclavo 512a-d conectado al bus 500 tiene su propia dirección única y, puede ser un receptor y/o transmisor. En funcionamiento típico, las señales de reloj en serie y las señales de datos en serie se proporcionan desde el dispositivo maestro 508 a través de la línea de señal de reloj SCL y la línea de datos SDA, mientras que la tensión de operación para los dispositivos esclavos se proporciona entre la línea de fuente de tensión Vdd y la línea a tierra GND. Las señales de datos también pueden enviarse desde un dispositivo esclavo 512 hacia el dispositivo maestro 508.

En un ejemplo, una comunicación que comienza con una condición de INICIO y finaliza con la condición de PARADA puede denominarse “ paquete” I2C. En un ejemplo de un paquete I2C enviado por el dispositivo maestro 508, este puede contener una dirección del dispositivo esclavo, una indicación de si el comando es un comando de lectura o de escritura (en algunos ejemplos, estos pueden formar juntos un byte), un código de comando (que puede ser un segundo byte de datos) y, en algunos ejemplos, cualquier dato de comando adicional (por ejemplo, parámetros de comando adicionales, códigos de autenticación de mensajes (MAC), comprobaciones de redundancia cíclica (CRC) y similares, que pueden ser uno o más bytes de datos posteriores.

En un ejemplo de funcionamiento cuando se lleva a cabo el método de la Figura 4, el dispositivo maestro 508 puede emitir primero una condición de INICIO, que actúa como una señal de “ atención” para todos los dispositivos esclavos conectados 512. Esto puede, por ejemplo, caracterizarse por una caída de tensión en la línea SDA mientras que la tensión SCL es ALTA. El dispositivo maestro 508 puede enviar entonces un byte que incluye la dirección del dispositivo esclavo 512 a la que el dispositivo maestro 508 desea acceder y un bit que proporciona una indicación de si el acceso es una operación de lectura o de escritura.

Después de recibir el byte de dirección, todos los dispositivos esclavos 512a-d lo compararán con su propia dirección. Si no existe coincidencia, el dispositivo esclavo 512 generalmente esperará la siguiente condición de INICIO que inicia el dispositivo maestro 508.

Sin embargo, si la dirección coincide, los circuitos de ese dispositivo esclavo 512a-d recibirán la información de comando subsiguiente y luego producirán una señal de respuesta de reconocimiento (una señal “ACK” ) (que puede comprender poner la línea SDA en un nivel BAJO en un período de reloj particular).

En algunos ejemplos establecidos en la presente descripción, el comando puede ser un comando que provoque que el dispositivo esclavo 512 genere una condición de bajo voltaje durante un período de tiempo. La condición de baja tensión puede provocarse después de la generación de la señal de respuesta ACK. El dispositivo maestro 508 puede generar entonces una condición de PARADA.

Una vez que el dispositivo maestro 508 recibe la señal de reconocimiento (y en algunos ejemplos después de la generación de una condición de PARADA), el dispositivo maestro 508 puede buscar confirmar que el dispositivo esclavo 512 ha generado una condición de voltaje BAJO en la SDA (y, en algunos ejemplos, puede dejar de enviar la señal de reloj en la SCL mientras se espera esta condición de voltaje BAJO).

En este ejemplo, se proporciona una red de divisor de voltaje resistivo en la SDA del bus serie 500 para permitir la determinación electrónica de las posiciones físicas respectivas de los dispositivos esclavos 512. Específicamente, se proporciona una serie de resistencias divisoras 516a-d en la línea de datos SDA y existe una conexión 518 desde la línea de datos SDA hacia el convertidor analógico a digital (ADC) 510. Esta configuración crea una red divisora en escalera (o red de resistencias en escalera) que provoca que el voltaje de una señal de cada dispositivo 512 varíe en dependencia de la posición física del dispositivo 512, ya que los dispositivos 512 se conectan a la red divisora en diferentes puntos. Por ejemplo, una señal desde el dispositivo esclavo 512d pasará a través de cuatro de las resistencias divisoras 516, mientras que una señal desde el dispositivo esclavo 512a pasará sólo a través de una de las resistencias divisoras 516a. Al detectar el valor de tensión, se puede determinar la posición del dispositivo esclavo 512 que crea la condición de baja tensión. En otras palabras, cada dispositivo esclavo 512 crea una condición de baja tensión diferente. La tensión se puede detectar mediante el uso del ADC 510. El ADC 510 incluye circuitos que convierten una tensión analógica en una señal digital que indica el nivel de tensión. Esta señal digital la usa el dispositivo maestro 508 para diferenciar electrónicamente la ubicación física de los dispositivos esclavos 512 en el bus en base al nivel de tensión de las señales de los dispositivos esclavos 512. La tensión puede compararse con una tensión esperada para un dispositivo 512 que tiene en uso la dirección en el comando.

El ADC 510 puede recibir señales de control y proporcionar datos al dispositivo maestro 508 a través de un enlace de comunicación (que puede ser otro bus de comunicación). Si bien el ADC 510 se muestra separado del dispositivo maestro 508, el ADC 510 puede ser parte del dispositivo maestro 508 físicamente, o puede encontrarse en una ubicación separada.

El ADC 510 y la red divisora en escalera pueden configurarse para funcionar para permitir la diferenciación de la ubicación al detectar el orden de voltaje de los dispositivos en el bus 500, sin interferir con la identificación de los estados ALTO y BAJO utilizados en la transferencia de datos. En otras palabras, todas las bajas tensiones características que se producen en el bus por cada dispositivo esclavo 512 pueden encontrarse relativamente distantes del umbral para caracterizar cada bit de datos como ALTO o BAJO.

Para considerar un ejemplo, el dispositivo maestro 508 puede configurarse para detectar que cualquier señal inferior a un valor umbral se encuentra en una condición de voltaje BAJO al recibir datos. Por ejemplo, cualquier tensión inferior a 2 V, o inferior a 1 V, cuando una tensión SCL es ALTA, puede identificarse como un bit de datos BAJO (en algunos ejemplos, un 0), mientras que los valores superiores a este umbral pueden identificarse como un bit de datos ALTO (en algunos ejemplos, un 1). En algunos ejemplos, el umbral para detectar un bit de datos BAJO es una tensión inferior a 1,3 V.

Sin embargo, el dispositivo maestro 508, al utilizar el voltaje convertido del ADC 510, se puede configurar para distinguir entre señales específicas que son inferiores a este umbral y alguna cantidad superior a cero (o nominalmente 0 V) (por ejemplo, hasta aproximadamente unos pocos cientos de milivoltios (mv)) para permitir la identificación posicional. Cada resistencia divisora 516 puede tener una resistencia suficiente de modo que la tensión que se crea entre la suma de las resistencias divisoras 516 y la resistencia de polarización 504 sea una tensión inferior al umbral de tensión BAJO. Sin embargo, la resistencia de las resistencias divisoras 516 puede seleccionarse para que sea lo suficientemente pequeña como para que la identificación de las señales de voltaje ALTO desde el dispositivo maestro 508 durante el funcionamiento normal no se comprometa excesivamente, es decir, el voltaje ALTO permanece relativamente cerca del voltaje máximo proporcionado por la segunda fuente de voltaje 504.

En una realización, cada una de las resistencias divisoras 516 tiene una resistencia de aproximadamente 51 ohmios, aunque este es sólo uno de los muchos niveles de resistencia que se pueden utilizar y, los niveles de resistencia pueden variar entre las diferentes resistencias 516. En dicho ejemplo, la primera y la segunda fuentes de tensión 502, 504 pueden proporcionar cada una aproximadamente 3,3 voltios y la resistencia de polarización 506 puede ser una resistencia de aproximadamente 1000 ohmios (1 Kohm), es decir, un valor de resistencia significativamente mayor que las resistencias divisoras 516.

En otras palabras, las resistencias divisoras 516 podrían actuar como resistencias de polarización “ adicionales” individuales en la línea SDA, al evitar que caiga a un valor nominal de 0V. Esto puede proporcionar, por ejemplo, una diferencia de tensión de aproximadamente 100-200 mV dados los valores especificados anteriormente. Esto se puede medir en términos de “ recuentos” mediante el ADC 510. Por ejemplo, en un sistema de 3,3 V, donde se proporciona un ADC de 9 bits, esto a su vez significa que cada recuento representa aproximadamente 6 mV (que se determina al dividir 3,3 V entre 512). Por lo tanto, se puede esperar que el ADC 510 registre aproximadamente 20 recuentos para el cartucho de tensión más baja a aproximadamente 80 recuentos para la tensión más alta.

Como se ha indicado anteriormente, puede darse el caso de que al menos a algunos componentes de aparato de impresión reemplazable se les pueda verificar su posición al utilizar la adecuación mecánica en lugar de los métodos establecidos en la presente descripción. Por lo tanto, la cantidad de niveles de tensión detectados puede ser menor que la cantidad de, por ejemplo, cartuchos de suministro de impresión usados.

Puede observarse que, como existen direcciones particulares asociadas con los componentes de aparato de impresión reemplazable 514a-d, se puede enviar un comando específico a, digamos 514a, se muestrea el voltaje y luego se repite el proceso para cada uno de los componentes de aparato de impresión reemplazable 514b, c y d a su vez. Si los componentes de aparato de impresión reemplazables 514a-d se encuentran en sus ubicaciones esperadas, puede esperarse que haya un cambio progresivo en el valor de tensión de menor a mayor si se mide en ese orden. Sin embargo, si los componentes de aparato de impresión reemplazables 514a-d no se encuentran en las ubicaciones esperadas, este patrón (o más generalmente, las tensiones relativas esperadas) no se verá y puede generarse una advertencia.

En la práctica, el período de tiempo durante el cual la línea SDA se mantiene en un nivel bajo puede exceder un período de tiempo de muestreo. Por ejemplo, un dispositivo maestro 508 puede ordenar a un dispositivo esclavo 512 que mantenga la línea SDA en un nivel bajo durante 50 ms. Durante este tiempo, el SDA 510 del aparato principal puede muestrear la línea de datos SDA un cierto número de veces, por ejemplo, entre 3 y 10 veces. En algunos ejemplos, si al menos una de estas lecturas no se encuentra dentro de un cierto rango de umbral, el comando se puede ejecutar nuevamente y se pueden adquirir nuevas muestras. En otros ejemplos, se pueden tomar muestras hasta que haya un número umbral de muestras “buenas” . En algunos de dichos ejemplos, puede haber un número máximo de muestras permitidas antes de que se declare un estado de error, por ejemplo, las muestras continuarán hasta que se hayan adquirido 5 muestras, lo que se encuentra dentro de un rango esperado o se haya tomado un máximo de 10 muestras. Si no se adquiere un conjunto de muestras “bueno” , puede que se indique un error. Las muestras pueden promediarse para generar un valor representativo para ese componente de aparato de impresión reemplazable 514a-d.

El período de muestreo puede ser relativamente corto. Por ejemplo, después de que se haya ordenado al dispositivo esclavo 512 que mantenga en un nivel bajo la línea SDA, el dispositivo maestro 508 puede esperar antes de muestrear el bus para permitir que el bus se estabilice (por ejemplo, durante aproximadamente 10 ms). La adquisición de muestras puede tener lugar en aproximadamente 1 ms. Sin embargo, la línea SDA puede mantenerse en un nivel bajo durante un período más largo, por ejemplo 50 ms, para permitir la repetición de la prueba o similar. Este período puede especificarse en, o en algunos ejemplos asociados con (por ejemplo, por referencia a una tabla de búsqueda o registro conservado en el dispositivo esclavo 512) el primer comando.

Por lo tanto, no es necesario que la línea SDA se mantenga en un nivel bajo durante la totalidad de un período de tiempo especificado por o en el primer comando, cuando corresponda. Sin embargo, puede darse el caso de que, al menos estadísticamente, el dispositivo esclavo 512 deba mantener la línea SDA en un nivel bajo de manera que el período de muestreo ocurra probablemente durante el tiempo en el cual la línea SDA se mantiene en un nivel bajo, en al menos uno de un conjunto permisible de intentos.

Se apreciará que la línea SDA podría mantenerse en un nivel bajo, en efecto, al enviar una señal de datos formada por una sucesión de bits de datos asociados con un estado de bajo voltaje (por ejemplo, una sucesión de 0 bits). Esto dará como resultado que la línea SDA se mantenga en un nivel bajo durante un período de tiempo. Sin embargo, al enviar una señal de datos, el dispositivo esclavo 512 puede dirigirse a la señal en la SCL, en lugar de a su propio temporizador interno, para determinar cuándo liberar la línea SDA para permitir que regrese a un estado de nivel ALTO (es decir, cuándo retirar la condición de baja tensión, de manera que el bus de datos en serie asuma un estado o condición de tensión diferente, alta y/o predeterminada). Sin embargo, en los métodos que se exponen en la presente descripción, la condición de baja tensión que se aplica después del primer comando se aplica independientemente de cualquier señal de reloj en el bus SCL (y en algunos casos en ausencia de dicha señal de reloj en el bus SCL).

Las Figuras 6 y 7A muestran ejemplos de un método de funcionamiento de circuitos lógicos (por ejemplo, un paquete de circuitos lógicos como se describió anteriormente) asociado con un componente de aparato de impresión reemplazable. En ambos ejemplos, con referencia a los respectivos bloques 602 y 702A, los circuitos lógicos reciben, a través de un bus de datos I2C, un primer comando que especifica un primer período de tiempo. En este ejemplo, el primer comando también comprende una indicación de la condición de INICIO, una dirección de un paquete de circuitos lógicos, un campo de identificación que indica un comando de escritura y una indicación de una condición de parada (por ejemplo, una tensión creciente en una línea de datos durante una porción ALTA de un pulso de reloj).

En algunos ejemplos, el período de tiempo puede seleccionarse en base a los atributos del dispositivo principal o de los circuitos del mismo. En general, un período de tiempo puede ser suficientemente largo para permitir la captura de buenas muestras, pero no tan largo como para prolongar excesivamente el tiempo que se necesita para verificar una posición del componente de aparato de impresión reemplazable.

Continuando con la Figura 6, el bloque 604 comprende generar, mediante los circuitos lógicos, una condición de baja tensión en una línea de datos en serie de un bus I2C después de recibir la indicación de la condición de PARADA (que sigue la transmisión del comando) y durante sustancialmente la duración del primer período de tiempo. Como se señaló anteriormente, mientras que en algunos ejemplos, la condición de bajo voltaje puede generarse durante la totalidad del período de tiempo, en algunos ejemplos, el método puede comprender permitir que la línea de datos en serie 'se encuentre en un estado de alta impedancia' durante una parte del primer período de tiempo, es decir, la línea puede mantenerse en un nivel bajo de forma interrumpida. En algunos ejemplos, la línea de datos en serie puede mantenerse en un nivel bajo durante al menos el 60 % del primer período de tiempo, o al menos el 70 % del primer período de tiempo, o al menos el 80 % del primer período de tiempo, o al menos el 90 % del primer período de tiempo, o al menos el 95 % del primer período de tiempo. En algunos ejemplos, la tensión se mantiene en un nivel bajo en una proporción suficiente para coincidir de manera confiable con un período de muestreo. La duración de la condición de baja tensión comprende al menos un período de muestreo, en donde el muestreo se lleva a cabo mediante los circuitos de procesamiento de un aparato de impresión, como se ha descrito anteriormente. Además, si la línea de datos se mantiene en un nivel bajo durante un período de tiempo excesivamente largo, esto bloquea las comunicaciones y puede, por ejemplo, provocar que un aparato principal genere un error de tiempo límite o similar.

La generación de la condición de bajo voltaje después de recibir la indicación de la condición de PARADA significa que el bus no se bloqueará durante la transmisión en curso de un paquete de datos.

En este ejemplo, generar la condición de bajo voltaje coincide con un estado en el que no existe señal de reloj en el bus de datos en serie y, el bloque 606 comprende monitorear la duración de la condición de bajo voltaje mediante la utilización de un temporizador integral de los circuitos lógicos.

El método comprende además, en el bloque 608, en respuesta a una solicitud de lectura que tiene un campo de identificación que indica un modo de lectura, realizar, mediante los circuitos lógicos, una operación de lectura. En otras palabras, además de las características especiales descritas en la presente descripción, los circuitos lógicos pueden funcionar como un dispositivo esclavo I2C. Los circuitos lógicos pueden exhibir otras características de un dispositivo esclavo I2C, por ejemplo, al participar en intercambios de autenticación y/o validación, al recibir o al actuar en comandos de lectura y/o escritura, al realizar tareas de procesamiento y similares.

En un ejemplo donde los circuitos lógicos se adaptan para usar una función secundaria adicional diferente y/o una dirección secundaria, la función secundaria puede comprender habilitar o energizar un quinto terminal o línea, por ejemplo, para conectarse a un subcircuito. La dirección secundaria puede ser cualquier dirección diferente a la dirección predeterminada (o la primera o “ primaria” ) de los circuitos lógicos. En consecuencia, el método puede comprender además, en el bloque 610, habilitar una función secundaria y/o una dirección durante otro período de tiempo (por ejemplo, más largo) que se especifica en un tercer comando que se dirige a la dirección predeterminada de los circuitos lógicos. Los circuitos lógicos pueden configurarse para, en respuesta al tercer comando, responder subsecuentemente a los comandos dirigidos a la dirección secundaria y, durante ese otro período de tiempo, restablecer su dirección secundaria a una nueva dirección secundaria hasta que expire la duración.

En un ejemplo, el tercer comando especifica otro período de tiempo (por ejemplo, más largo) para usar una función secundaria asociada con la dirección secundaria. En consecuencia, los circuitos lógicos responden a los comandos que se dirigen a la dirección secundaria durante el período de tiempo especificado. En un ejemplo, pueden usarse diferentes direcciones secundarias durante el período de tiempo especificado, por ejemplo, cada sesión comienza con una dirección secundaria predeterminada y luego conmuta a una dirección secundaria nueva (por ejemplo, aleatoria u otra) en base a la nueva dirección secundaria especificada en un comando subsecuente después del tercer comando. De nuevo, las comunicaciones a través de la dirección secundaria pueden habilitarse por una duración en base al período de tiempo especificado, pero cuya duración no necesita corresponder exactamente con ese período de tiempo, como se explica con referencia al bloque 604. Diferentes periodos de tiempo pueden especificarse en diferentes terceros comandos, de manera que los circuitos lógicos pueden configurarse para permitir comunicaciones a través de la dirección secundaria durante diferentes duraciones correspondientes. Durante estas duraciones, es posible que los circuitos lógicos no respondan a los comandos a través de su primera dirección predeterminada.

En otro ejemplo correspondiente al bloque 610, los circuitos lógicos pueden, en base al tercer comando que especifica el período de tiempo, habilitar una función secundaria para el período de tiempo especificado sin habilitar una dirección secundaria. Por ejemplo, la función secundaria incluye energizar o habilitar un subcircuito, por ejemplo, que incluye un quinto terminal o línea, separada de las líneas de interfaz del aparato de impresión de energía, tierra, reloj y datos. En un ejemplo adicional, la dirección secundaria se habilita mediante el uso de un segundo circuito lógico conectable o conectado que se asocia con la función secundaria, que puede, en un estado intermedio de los circuitos lógicos, desconectarse del resto de los circuitos lógicos y, en una estado de operación de los circuitos lógicos, conectarse al resto de los circuitos lógicos como parte del paquete.

En un ejemplo, los circuitos lógicos están configurados para monitorear la duración del período de tiempo que se especifica en el tercer comando, por ejemplo, mediante el uso del temporizador. Los circuitos lógicos pueden configurarse para, después de la duración, volver a la dirección y/o función predeterminada. En otro ejemplo, los circuitos lógicos no tienen que monitorear la duración. Más bien, se adaptan para establecer o seleccionar un circuito de retardo, para que tenga una duración correspondiente al (“otro” ) período de tiempo del tercer comando, de modo que los circuitos lógicos vuelvan a la dirección predeterminada después de la duración establecida o seleccionada correspondiente al período de tiempo del tercer comando.

La Figura 7 es un ejemplo de un paquete de circuitos lógicos 700 para la asociación con un componente de aparato de impresión reemplazable que comprende una lógica 702, una interfaz de bus de datos en serie 704, un temporizador 706 y, en este ejemplo, una memoria 708. Durante el uso del paquete de circuitos lógicos 700, la lógica 702, en respuesta a un primer comando enviado al paquete de circuitos lógicos 700 a través de un bus de datos en serie conectado a la interfaz de bus de datos en serie 704, configura el paquete de circuitos lógicos 700 en este ejemplo para generar una condición de baja tensión en el bus de datos en serie y monitorea la duración del período de tiempo mediante el uso del temporizador 706. En algunos ejemplos, el temporizador 706 puede estar en comunicación con la lógica 702, por ejemplo, a través de un enlace cableado o inalámbrico. En algunos ejemplos, el temporizador 706 se puede proporcionar en un sustrato común con la lógica 702.

En algunos ejemplos, la lógica 702 puede configurarse para monitorear la duración del período de tiempo sin referencia a una señal de reloj del bus de datos en serie. La interfaz de bus de datos en serie 704 comprende una interfaz de bus de datos I2C.

El primer comando especifica un período de tiempo y, la lógica 702 está configurada para generar una condición de baja tensión en el bus de datos en serie durante sustancialmente la duración del primer período de tiempo. La lógica 702 puede llevar a cabo cualquier aspecto de los métodos descritos en relación con las Figuras 4 a 6 anteriores.

En respuesta a un segundo comando, la lógica 702 puede configurarse para escribir los datos recibidos a través de la interfaz de bus de datos en serie 704 en la memoria 708. En respuesta a una solicitud de lectura, la lógica 702 puede configurarse para leer los datos de la memoria 708 y para transmitir una señal de datos a través de la interfaz de bus de datos en serie 704.

La Figura 7A muestra un ejemplo de un método de operación de circuitos lógicos, que tiene ciertos aspectos que son diferentes al método de ejemplo de la Figura 6. En un ejemplo, el método de la Figura 7A puede ejecutarse sin monitorizar un temporizador. El bloque 702A de la Figura 7A corresponde al bloque 602 de la Figura 6.

El bloque 704A de la Figura 7A comprende establecer o seleccionar un circuito de retardo (véase, por ejemplo, la Figura 7B) en base al período de tiempo especificado, período de tiempo que, como se explicó anteriormente, puede variar entre diferentes primeros comandos. El circuito de retardo se usa para generar la condición de baja tensión del bloque 706A. Una configuración del circuito de retardo puede incluir establecer el tiempo de retardo (o “expiración” ) o la duración de un circuito de retardo, cuya duración, en algunos casos, aún no está preestablecida, para facilitar el regreso o el cambio a la condición de tensión predeterminada (por ejemplo, alta) después de esa duración. Una selección del circuito de retardo incluye seleccionar uno de una pluralidad de circuitos de retardo que se incluyen en los circuitos lógicos, en donde cada circuito de retardo tiene una duración característica preestablecida diferente para generar la condición de baja tensión para facilitar el uso del circuito de retardo seleccionado y regresar o cambiar a la condición de tensión predeterminada (por ejemplo, alta) después de la duración seleccionada. El(los) circuito(s) de retardo de ejemplo pueden configurarse o seleccionarse, respectivamente, de modo que la duración de la condición de baja tensión corresponda al período de tiempo del primer comando. En consecuencia, la duración se puede variar en correspondencia con diferentes períodos de tiempo que se especifican en diferentes primeros comandos. En cierto ejemplo, el circuito de retardo puede incluir un temporizador o un interruptor de línea de retardo u otros circuitos que están preestablecidos o son configurables para un cierto retardo de tiempo para facilitar volver a la condición de tensión predeterminada después de la duración, por ejemplo, sin necesidad de monitorear un temporizador.

El bloque 706A corresponde al bloque 604 de la Figura 6. En ciertos ejemplos, durante la ejecución de la característica de los bloques 604 y 706A de las Figuras 6 y 7A, respectivamente, los circuitos lógicos no responden a otros comandos. En otras palabras, los circuitos lógicos pueden no responder a los comandos mientras generan la condición de baja tensión.

El bloque 708A comprende regresar a la condición de tensión predeterminada (por ejemplo, alta) en la línea SDA. Los circuitos lógicos pueden regresar a la condición de tensión predeterminada sin monitorear un temporizador, por ejemplo, en base a una expiración y/o un cambio del circuito de retardo al final de la duración.

El bloque 710A de la Figura 7A corresponde al bloque 608 de la Figura 6. El bloque 712A de la Figura 7A corresponde al bloque 610 de la Figura 6. Con referencia al bloque 712A, en un ejemplo, no se monitorea la duración asociada con el período de tiempo del tercer comando. Por ejemplo, se puede configurar un circuito de retardo, o se puede seleccionar un circuito de retardo de una pluralidad de circuitos de retardo, para que expire al final de la duración respectiva (que puede variar entre diferentes terceros comandos) para que vuelva a la dirección predeterminada o función predeterminada después de la duración (por ejemplo, variable).

La Figura 7B es otro ejemplo de los circuitos lógicos 700B o un paquete de circuitos lógicos para la asociación con un componente de aparato de impresión reemplazable que comprende la lógica 702B y un circuito de retardo 706B, una interfaz de bus de datos en serie (por ejemplo, línea) 704B y, en este ejemplo, una memoria 708B. En un ejemplo, el paquete de circuitos lógicos 700B de la Figura 7B ofrece un paquete alternativo o diferente con respecto al paquete de circuitos lógicos 700 de la Figura 7. En otro ejemplo, el paquete de circuitos lógicos 700B no usa una función de monitoreo.

En uso, el paquete de circuitos lógicos 700B puede configurarse para, en respuesta a un primer comando enviado al paquete de circuitos lógicos 700B a través de un bus de datos en serie conectado a la interfaz del bus de datos en serie 704B, generar una condición de baja tensión en el bus de datos en serie. La interfaz de bus de datos en serie 704B puede comprender una interfaz de bus de datos I2C. Como se explicó, el primer comando puede especificar un período de tiempo y la lógica 702B puede configurarse para generar una condición de baja tensión en el bus de datos en serie durante sustancialmente la duración del primer período de tiempo. La lógica 702B y los circuitos lógicos 700B pueden llevar a cabo cualquier aspecto de los métodos descritos en relación con las Figuras 4A a 7A anteriores.

En respuesta a un segundo comando, la lógica 702B puede configurarse para escribir los datos que se reciben a través de la interfaz de bus de datos en serie 704B en la memoria 708. En respuesta a una solicitud de lectura, la lógica 702B puede configurarse para leer los datos de la memoria 708B y transmitir una señal de datos a través de la interfaz de bus de datos en serie 704B.

La lógica 702B puede incluir además el circuito de retardo 706B. En un ejemplo, el circuito de retardo 706B representa una pluralidad de circuitos de retardo. En un ejemplo, el circuito de retardo 706B puede incluir una pluralidad de interruptores de línea de retardo, cada uno que se configura para expirar después de una duración característica. Un ejemplo de un interruptor de línea de retardo incluye un transistor con una compuerta flotante con fugas, o un circuito RC y un comparador, por ejemplo, similar a los aspectos del temporizador explicado anteriormente. En ciertos ejemplos, el circuito de retardo puede incluir hardware que es similar o igual a un temporizador tal como se explicó anteriormente con referencia al bloque 406 de la Figura 4. En un ejemplo, el circuito de retardo 706B se conecta a la interfaz de bus de datos en serie 704B, por ejemplo, se interpone entre la interfaz de bus de datos en serie y la lógica del microcontrolador, aunque pueden implementarse otras formas de cablear el circuito de retardo mientras se logran los mismos efectos. En un ejemplo, la lógica 702B se configura para, al recibir el primer comando, seleccionar el interruptor de línea de retardo que corresponde con el período de tiempo especificado y habilitarlo. El interruptor de línea de retardo que se selecciona y habilita se adapta para generar la condición de baja tensión en la línea SDA 704B, hasta que expire, momento en el que el interruptor dejará de generar la condición de baja tensión en la interfaz de bus de datos SDA 704B. El interruptor de línea de retardo que se selecciona y habilita se puede adaptar para desconectar la (el resto de la) lógica 702B del bus serie SDA durante la generación de la condición de baja tensión, hasta que expire, de modo que las comunicaciones a través del bus SDA no sean posibles durante dicha condición de baja tensión. Por tanto, la condición de baja tensión puede generarse a través de diferentes circuitos de retardo, cada circuito de retardo que tiene una duración característica diferente, de modo que la condición de baja tensión puede generarse para diferentes duraciones correspondientes a cada circuito de retardo y cada período de tiempo recibido. En ciertos ejemplos, durante el tiempo en que se genera la condición de baja tensión, las comunicaciones por el bus SDA 704B pueden no ser posibles.

La memoria 708B puede almacenar una tabla de búsqueda (LUT) y/o un algoritmo que relaciona cada circuito de retardo (por ejemplo, interruptor de línea de retardo) con un período de tiempo o rango de períodos de tiempo. La lógica 702B puede configurarse para, al recibir el primer comando, seleccionar el circuito de retardo que corresponde al período de tiempo recibido mediante el uso de la LUT y/o el algoritmo.

En otro ejemplo, un circuito de retardo puede adaptarse para establecerse en diferentes duraciones, sin una función de monitoreo, mediante el uso de la lógica interna. Por ejemplo, el circuito de retardo incluye varios interruptores de línea de retardo y/u otros interruptores de parada, por ejemplo en serie, de manera que, dependiendo de la duración que se requiere, se puede configurar o seleccionar un interruptor de parada respectivo. El número de interruptores de línea de retardo que se usa para generar la condición de baja tensión depende del interruptor que se seleccione, de manera que la duración del retardo se determina por las duraciones acumuladas de los diferentes interruptores de línea de retardo usados, y de manera que la duración acumulada se puede configurar según el período de tiempo recibido. Se pueden usar otros ejemplos de esquemas de conmutación para establecer una duración de generación de baja tensión según un período de tiempo recibido. El experto entenderá que es posible usar como parte de la lógica 702B un circuito de retardo único y configurable para múltiples duraciones de tiempo diferentes o, una pluralidad de, por ejemplo, circuitos de retardo fijos y/o paralelos, cada uno asociado con duraciones de tiempo de retardo características diferentes.

La Figura 8 muestra un ejemplo de un componente de aparato de impresión reemplazable que comprende un paquete de circuitos lógicos como se muestra en la Figura 7. En este ejemplo, el componente de aparato de impresión reemplazable es un cartucho de impresión 800 que tiene una carcasa 802 que tiene un ancho inferior a su altura. Una salida de líquido de impresión 804 (en este ejemplo, una salida que se proporciona en la parte inferior del cartucho 800), la entrada de aire 806 y la cavidad 808 se proporcionan en una cara frontal del cartucho 800. La cavidad 808 se extiende a través de la parte superior del cartucho 800 y los contactos de bus I2C 810 de un paquete de circuitos lógicos 812 (por ejemplo, un paquete de circuitos lógicos 700 como se describe anteriormente) se proporcionan a un lado de la cavidad 808 contra la pared interior de la pared lateral de la carcasa 802 adyacente a la parte superior y frontal de la carcasa 802. En este ejemplo, el paquete de circuitos lógicos 812 se proporciona contra el lado interior de la pared lateral.

Los ejemplos en la presente descripción se pueden proporcionar como métodos, sistemas o instrucciones legibles por máquina, tales como cualquier combinación de software, hardware, microprograma o similares. Dichas instrucciones legibles por máquina pueden incluirse en un medio de almacenamiento legible por máquina (que incluye, pero no se limita a, almacenamiento en disco, CD-ROM, almacenamiento óptico, etc.) que tiene códigos de programa legibles por máquina en el mismo o del mismo.

La presente descripción se describe con referencia a diagramas de flujo y a diagramas de bloques del método, dispositivos y sistemas según ejemplos de la presente descripción. Aunque los diagramas de flujo descritos anteriormente muestran un orden de ejecución específico, el orden de ejecución puede diferir del que se muestra. Los bloques descritos en relación con un diagrama de flujo pueden combinarse con los de otro diagrama de flujo. Se entenderá que al menos algunos bloques en los diagramas de flujo y en los diagramas de bloques, así como combinaciones de los mismos, pueden realizarse mediante instrucciones legibles por máquina.

Las instrucciones legibles por máquina pueden, por ejemplo, ejecutarse mediante un ordenador de propósito general, un ordenador de propósito especial, un procesador integrado o procesadores de otros dispositivos programables de procesamiento de datos para realizar las funciones descritas en la descripción y en los diagramas. En particular, un procesador o circuitos de procesamiento pueden ejecutar las instrucciones legibles por máquina. Por lo tanto, los módulos funcionales del aparato y los dispositivos (por ejemplo, circuitos lógicos y/o controladores) pueden implementarse mediante un procesador que ejecuta instrucciones legibles por máquina almacenadas en una memoria, o mediante un procesador que funciona según instrucciones integradas en los circuitos lógicos. El término “ procesador” debe interpretarse de manera amplia para incluir una CPU, una unidad de procesamiento, ASIC, una unidad lógica o un conjunto de compuertas programables, etc. Los métodos y módulos funcionales pueden todos realizarse mediante un solo procesador o dividirse entre varios procesadores.

Tales instrucciones legibles por máquina también pueden almacenarse en un almacenamiento legible por máquina (por ejemplo, un medio tangible legible por máquina) que puede guiar al ordenador u otros dispositivos programables de procesamiento de datos para funcionar en un modo específico.

Dichas instrucciones legibles por máquina también pueden cargarse en un ordenador u otros dispositivos programables de procesamiento de datos, de modo que el ordenador u otros dispositivos programables de procesamiento de datos realicen una serie de operaciones para producir un procesamiento implementado por ordenador, por lo tanto, las instrucciones ejecutadas en el ordenador u otros dispositivos programables realizan funciones especificadas por los bloques en los diagramas de flujo y/o en los diagramas de bloques.

Además, las enseñanzas en la presente descripción pueden implementarse en la forma de un producto de software de ordenador, donde el producto de software de ordenador se almacena en un medio de almacenamiento y comprende una pluralidad de instrucciones para hacer que un dispositivo informático implemente los métodos enumerados en los ejemplos de la presente descripción.

Claims

REIVINDICACIONES

i. Un método caracterizado por comprender,

en respuesta a un primer comando enviado a una dirección de los circuitos lógicos asociados con un componente de aparato de impresión reemplazable (104, 200, 514) a través de un bus de datos en serie (500) compatible con I2C, en donde el primer comando especifica un primer período de tiempo, generar, mediante los circuitos lógicos, una condición de baja tensión en el bus de datos en serie (500) durante una primera duración en base al primer período de tiempo; y en respuesta a otro primer comando enviado a la misma dirección de los mismos circuitos lógicos a través del bus de datos en serie (500) en un punto de tiempo diferente, en donde el otro primer comando especifica un segundo período de tiempo diferente que el primer período de tiempo, generar, mediante los circuitos lógicos, una condición de baja tensión en el bus de datos en serie (500) durante una duración correspondientemente diferente en base al segundo período de tiempo en donde la generación de la condición de baja tensión coincide con un estado en el que no existe señal de reloj en el bus de datos en serie (500).
2. Un método según la reivindicación anterior, que comprende además eliminar la condición de baja tensión, de manera que el bus de datos en serie (500) asuma un estado o condición de tensión alta y/o predeterminada diferente, después de la duración.
3. Un método según la reivindicación anterior, que comprende además habilitar un circuito de retardo (706B) configurado para mantener la condición de baja tensión durante diferentes duraciones en base a los respectivos diferentes períodos de tiempo recibidos.
4. Un método según la reivindicación 2 o 3, que comprende generar y eliminar la condición de baja tensión sin monitorear la duración del período de tiempo.
5. Un método según cualquiera de las reivindicaciones 2 a 4 que comprende usar un temporizador (706) para mantener la condición de baja tensión.
6. Un método según cualquiera de las reivindicaciones 2-5, que comprende generar la condición de baja tensión en el bus de datos en serie (500) durante sustancialmente la duración del período de tiempo especificado en uno respectivo de dichos comandos.
7. Un método según cualquier reivindicación anterior, excepto la reivindicación 4, que comprende monitorear la condición de baja tensión.
8. Un método según cualquier reivindicación anterior, que comprende generar la condición de baja tensión en una línea de datos en serie del bus de datos en serie (500).
9. Un método según cualquier reivindicación anterior, en donde la duración de la condición de baja tensión comprende al menos un período de muestreo, en donde el muestreo se lleva a cabo mediante los circuitos de procesamiento de un aparato de impresión (102, 300) durante el período de muestreo.
10. Un método según cualquiera de las reivindicaciones anteriores, en donde el primer comando comprende un campo de identificación que indica un comando de escritura y una indicación de una condición de parada, comprendiendo además el método generar, mediante los circuitos lógicos, una condición de baja tensión en el bus de datos en serie (500) después de recibir la indicación de la condición de parada.
11. Un método según la reivindicación 10, que comprende, además, después de la duración, en respuesta a un comando de lectura/escritura, realizar, mediante los circuitos lógicos, una operación de lectura/escritura.
12. Un método según cualquier reivindicación anterior, en donde un valor de tensión de la condición de baja tensión indica una posición del componente de aparato de impresión reemplazable (104, 200, 514) en el aparato de impresión (102, 300).
13. Circuitos lógicos (204, 700, 700B, 812) que comprenden uno o más circuitos lógicos para la asociación con un componente de aparato de impresión reemplazable (104, 200, 514) que comprende:

lógica (702, 702B) y una interfaz de bus de datos en serie I2C (704, 704B),

en donde la interfaz de bus de datos en serie (704, 704B) debe interactuar con un bus de datos en serie (500) de un aparato de impresión (102, 300), y,

caracterizados porque la lógica (702, 702B), en respuesta a un primer comando enviado a los circuitos lógicos a través del bus de datos en serie (500), se conecta a la interfaz del bus de datos en serie (704, 704B), incluyendo el primer comando un período de tiempo, para generar una condición de baja tensión en el bus de datos en serie (500) durante una duración en base al período de tiempo y, después de la duración, regresar a una condición de tensión predeterminada en el bus de datos en serie (500),

en donde la lógica (702, 702B) está configurada para generar la condición de baja tensión durante diferentes duraciones en base a los diferentes períodos de tiempo recibidos respectivos, y sin referencia a una señal de reloj del bus de datos en serie (500).
14. Circuitos lógicos (204, 700, 700B, 812) de la reivindicación 13, en donde la lógica (702, 702B), en respuesta a otro primer comando enviado a los circuitos lógicos (204, 700, 700B, 812) a través del bus de datos en serie (500), se conecta a la interfaz de bus de datos en serie (704, 704B), incluyendo el otro primer comando un segundo período de tiempo que es diferente que el primer período de tiempo, para generar una condición de baja tensión en el bus de datos en serie (500) durante una segunda duración en base al segundo período de tiempo, siendo la segunda duración diferente que la primera duración y, después de la segunda duración, regresar a una tensión predeterminada en el bus de datos en serie (500).
15. Circuitos lógicos (204, 700, 700B, 812) de la reivindicación 13 o 14, que comprenden un interruptor para regresar a la tensión predeterminada después de una duración de tiempo en base al período de tiempo recibido.
16. Circuitos lógicos (204, 700, 700B, 812) de cualquiera de las reivindicaciones 13-15, en donde la lógica (702, 702B) está configurada para, durante la condición de baja tensión, no responder a los comandos.
17. Circuitos lógicos (204, 700, 700B, 812) de cualquiera de las reivindicaciones 13-16, comprendiendo la lógica (702, 702B) una pluralidad de circuitos de retardo, para generar una condición de baja tensión en el bus de datos en serie (500),

cada circuito de retardo (706B) asociado con una duración característica de modo que diferentes circuitos de retardo de la pluralidad de circuitos de retardo se asocian con diferentes duraciones, en donde la lógica (702, 702B) debe seleccionar un circuito de retardo (706B) en base al período de tiempo recibido.
18. Circuitos lógicos (204, 700, 700B, 812) de cualquiera de las reivindicaciones 13-17, comprendiendo la lógica (702, 702B) un circuito de retardo configurable (706B) para

generar la condición de baja tensión en el bus de datos en serie (500) durante una duración variable y establecer la duración en base al período de tiempo recibido.
19. Circuitos lógicos (204, 700, 700B, 812) de cualquiera de las reivindicaciones 13-18, en donde el o cada circuito de retardo (706B) está configurado para expirar después de una duración de tiempo, en donde la lógica (702, 702B) debe regresar a la tensión predeterminada cuando expira el circuito de retardo (706B).
20. Circuitos lógicos (204, 700, 700B, 812) de la reivindicación 18 o 19, que comprenden una memoria (708, 708b) que almacena una tabla de búsqueda o algoritmo para seleccionar o configurar el circuito de retardo (706B).
21. Circuitos lógicos (204, 700, 700B, 812) según cualquiera de las reivindicaciones 13-20 configurados para generar la condición de baja tensión en el bus de datos en serie (500) en base al período de tiempo sin monitorear una duración de un período de tiempo.
22. Circuitos lógicos (204, 700, 700B, 812) de cualquiera de las reivindicaciones 13-21, en donde la lógica (702, 702B) está configurada para generar la condición de baja tensión durante diferentes duraciones en base a respectivos diferentes períodos de tiempo recibidos, de los cuales cada duración corresponde a un rango de período de tiempo diferente.
23. Circuitos lógicos (204, 700, 700B, 812) según cualquiera de las reivindicaciones 13-22 configurados para monitorear una duración de un período de tiempo
24. Circuitos lógicos (204, 700, 700B, 812) según cualquiera de las reivindicaciones 13-23 que comprenden además un temporizador (706).
25. Circuitos lógicos (204, 700, 700B, 812) según la reivindicación 24, en donde la lógica (702, 702B) debe monitorear la duración del período de tiempo mediante el uso del temporizador (706).
26. Circuitos lógicos (204, 700, 700B, 812) según cualquiera de las reivindicaciones 13-25, en donde la lógica (702, 702B) debe eliminar la condición de baja tensión en el bus de datos en serie (500) al final del período de tiempo.
27. Circuitos lógicos (204, 700, 700B, 812) según cualquiera de las reivindicaciones 13-26, en donde la lógica (702, 702B) está configurada para, fuera del período de tiempo, provocar que el bus de datos en serie (500) asuma un estado o condición de tensión diferente, alta y/o predeterminada.
28. Circuitos lógicos según cualquiera de las reivindicaciones 14-27, en donde el primer comando comprende la dirección lógica y finaliza con una condición de parada, y la lógica genera la condición de baja tensión al recibir la condición de parada.
29. Circuitos lógicos según cualquiera de las reivindicaciones 13-28,

en donde la lógica debe generar una condición de baja tensión en el bus de datos en serie durante sustancialmente la duración del período de tiempo.
30. Circuitos lógicos según cualquiera de las reivindicaciones 13-29, que comprende además una memoria, en donde, en respuesta a una solicitud de lectura o escritura fuera de dicha duración, la lógica debe leer de o escribir datos en la memoria y transmitir una señal de datos a través de la interfaz de bus de datos en serie.
31. Circuitos lógicos según cualquiera de las reivindicaciones 13-30 configurados para recibir otro comando que especifica otro período de tiempo y asociado con una función secundaria y, al recibir ese comando, energiza o habilita un quinto terminal o línea, separada de las líneas de interfaz del aparato de impresión de energía, tierra, reloj y datos, durante una duración en base al otro período de tiempo especificado.
32. Circuitos lógicos según cualquiera de las reivindicaciones 13-31 configurados para

comunicarse a través de más de una dirección I2C a través de la misma interfaz de bus I2C, recibir otro comando a través de una dirección predeterminada, el otro comando diferente que el primer comando y que especifica otro período de tiempo; y

responder a los comandos posteriores dirigidos a una dirección I2C secundaria durante una duración en base al otro período de tiempo.
33. Circuitos lógicos de la reivindicación 32, en donde los circuitos lógicos están configurados para, en respuesta a un comando posterior dirigido a la dirección secundaria y que especifica una nueva dirección secundaria que es nuevamente diferente que las direcciones anteriores, usar la nueva dirección secundaria, durante el resto de la duración en base al otro período de tiempo.
34. Circuitos lógicos de la reivindicación 32 o 33, en donde la lógica está configurada para monitorear o establecer la duración en base al período de tiempo especificado en el otro comando mediante el uso de al menos uno de un circuito de retardo y un temporizador.
35. Un cartucho de aparato de impresión reemplazable para conectarse a un aparato de impresión, que comprende un depósito que contiene un material de impresión y los circuitos lógicos de cualquiera de las reivindicaciones 13 34.