JP2010208288A - 画像形成装置 - Google Patents

Abstract

【課題】カートリッジが着脱可能な画像形成装置において、カートリッジ検出に係り、コントローラと接続する信号線を簡素化するとともに、カートリッジ検出に係るノイズの影響を低減する。
【解決手段】画像形成装置１は、コントローラ１１とカートリッジ基板Ｋ５とを接続するシリアルバス（ＳＣＬ、ＳＤＡ）を有し、カートリッジ基板Ｋ５は、カートリッジ基板Ｋ５へのカートリッジの着脱に応じた電圧値を出力するセンサと、シリアルバスを介してコントローラ１１と接続するとともに、センサが出力する電圧値を所定の閾値をもとに２値化した２値化データを、シリアル通信方式でコントローラ１１へ通知するセンサリーダＫ５１とを備える。コントローラ１１は、センサリーダＫ５１から通知された２値化データに基づいて、カートリッジ基板Ｋ５におけるカートリッジの着脱の有無を検出する。
【選択図】図２

Description

本発明は、画像形成装置に関する。

従来、プリンタやコピー機などの画像形成装置は、インクカートリッジ、トナーカートリッジ、両面を行うための両面ユニットなどのオプション装置（以下、単に「カートリッジ」と呼ぶ。）を、本体に着脱可能に備えるものがある。カートリッジには管理情報などを記憶する不揮発性メモリが備えられており、画像形成装置は、センサでカートリッジの装着を検出し、この検出に応じて自装置の制御を司るコントローラが不揮発性メモリから管理情報を読み出して使用している。この画像形成装置のカートリッジ検出に関する有用な従来技術としては、特許文献１〜１０が知られている。

特許文献１、２には、コントローラと、カートリッジに搭載されたＥＥＰＲＯＭとの間のデータ送受信を行う制御ＩＣとＲＡＭの構成が開示されている。特許文献３には、管理情報を記憶するＲＯＭを搭載するカートリッジの構成と、カートリッジの着脱の有無を検出する検出センサが搭載され、検出センサが出力する検出信号が画像形成装置のＣＰＵに直接入力する構成が開示されている。特許文献４、６には、カートリッジの情報管理の目的で、ＲＯＭをカートリッジに搭載する構成が開示されている。特許文献５には、ドアの開閉とカートリッジの有無の検出をそれぞれ別信号でＣＰＵに直接入力する構成が開示されている。特許文献７には、カートリッジ検出の目的で分圧電圧を検出し、カートリッジの有無を検出する構成が開示されている。特許文献８〜１０には、検出センサの信号検出の目的で、センサ信号をパラレル入力し、シリアルデータに変換してコントローラに出力するデバイスを内蔵する構成が開示されている。

しかしながら、上記従来技術では、カートリッジが着脱する位置からコントローラまでの信号線の数が着脱可能なカートリッジ数だけ必要となるため、着脱可能なカートリッジ数が増えるに従って信号線の数も増加していた。特に、カートリッジ検出に係る分圧電圧をコントローラに通知し、その分圧電圧に応じてコントローラがカートリッジの有無を検出する場合は、信号線の数の増加や、カートリッジの装着部とコントローラとの位置が離れることでノイズや誤差変動の影響を受けやすくなり、誤検出を招く虞があった。

本発明は、上記に鑑みてなされたものであって、カートリッジが着脱可能な画像形成装置において、カートリッジ検出に係り、コントローラと接続する信号線を簡素化するとともに、カートリッジ検出に係るノイズの影響を低減する技術を提供することである。

上述した課題を解決し、目的を達成するために、本発明は、画像形成装置本体の制御を司るコントローラと、書き換え可能な不揮発性メモリを有するカートリッジが着脱可能な着脱部と、前記コントローラと前記着脱部とを接続するとともに、前記コントローラが前記着脱部に装着されたカートリッジの不揮発性メモリに対するデータの読み出し又は書き込みをシリアル通信方式で行うためのシリアルバスと、を有し、前記着脱部は、当該着脱部へのカートリッジの着脱に応じた電圧値を出力するセンサと、前記シリアルバスを介して前記コントローラと接続するとともに、前記センサが出力する電圧値を所定の閾値をもとに２値化した２値化データを、シリアル通信方式で前記コントローラへ通知するセンサリーダとを備え、前記コントローラは、前記センサリーダから通知された２値化データに基づいて、前記着脱部におけるカートリッジの着脱の有無を検出することを特徴とする。

また、本発明は、画像形成装置本体の制御を司るコントローラと、近接無線通信によるデータの読み出し又は書き込み可能なＩＣタグを有するカートリッジが着脱可能な着脱部と、前記コントローラが、前記着脱部に装着されたカートリッジのＩＣタグに対して近接無線通信でデータの読み出し又は書き込みを行う通信部と、前記コントローラと前記着脱部とを接続するシリアルバスと、を有し、前記着脱部は、当該着脱部へのカートリッジの着脱に応じた電圧値を出力するセンサと、前記コントローラとシリアルバスを介して接続するとともに、前記センサが出力する電圧値を所定の閾値をもとに２値化した２値化データを、シリアル通信方式で前記コントローラへ通知するセンサリーダとを備え、前記コントローラは、前記センサリーダから通知された２値化データに基づいて、前記着脱部におけるカートリッジの着脱の有無を検出することを特徴とする。

本発明によればカートリッジが着脱可能な画像形成装置において、カートリッジ検出に係り、コントローラと接続する信号線を簡素化するとともに、カートリッジ検出に係るノイズの影響を低減する、という効果を奏する。

図１は、第１の実施形態に係る画像形成装置の構成を示す図である。 図２は、第１の実施形態に係る画像形成装置の電気的な接続構成を示す図である。 図３は、従来の画像形成装置の電気的な接続構成を示す図である。 図４は、従来の画像形成装置の電気的な接続構成を示す図である。 図５は、従来の画像形成装置の電気的な接続構成を示す図である。 図６は、シリアル通信方式を用いたランダムアドレス読み出しを示す図である。 図７は、シリアル通信方式を用いたシーケンシャルアドレス読み出しを示す図である。 図８は、シリアル通信方式を用いた従来のランダムアドレス読み出しを示す図である。 図９は、シリアル通信方式を用いたカレントアドレス読み出しを示す図である。 図１０は、シリアル通信方式を用いたシーケンシャルアドレス読み出しを示す図である。 図１１は、シリアル通信方式を用いたシーケンシャルアドレス読み出しを示す図である。 図１２は、シリアル通信方式を用いたシーケンシャルアドレス読み出しを示す図である。 図１３は、ＥＥＰＲＯＭの構成を示すブロック図である。 図１４は、センサリーダの構成を示すブロック図である。 図１５は、センサリーダの構成を示すブロック図である。 図１６は、センサリーダの構成を示すブロック図である。 図１７は、センサリーダの構成を示すブロック図である。 図１８は、変形例に係るシリアル通信方式を用いたランダムアドレス書き込みを示す図である。 図１９は、変形例に係るシリアル通信方式を用いたランダムアドレス書き込みを示す図である。 図２０は、検出論理の概要を説明する図である。 図２１は、検出論理の概要を説明する図である。 図２２は、検出論理の概要を説明する図である。 図２３は、検出論理の概要を説明する図である。 図２４は、検出論理の概要を説明する図である。 図２５は、検出論理の概要を説明する図である。 図２６は、検出論理の概要を説明する図である。 図２７は、変形例に係るセンサリーダの構成を示すブロック図である。 図２８は、変形例に係る２値化回路の処理を示すブロック図である。 図２９は、変形例に係る２値化回路の処理を示すブロック図である。 図３０は、変形例に係るセンサリーダの構成を示すブロック図である。 図３１は、第２の実施形態に係る画像形成装置の電気的な接続構成を示す図である。 図３２は、従来の画像形成装置の電気的な接続構成を示す図である。 図３３は、第３の実施形態に係る画像形成装置の電気的な接続構成を示す図である。

以下に添付図面を参照して、この発明にかかる画像形成装置の最良な実施の形態を詳細に説明する。

［第１の実施形態］
図１は、本発明の第１の実施形態に係る画像形成装置１の構成を示す図である。図１に示すように、画像形成装置１は、筐体１０において、コントローラ１１、カートリッジ格納部１２を備える。

コントローラ１１は、ＣＰＵ（Central Processing Unit）やマイクロコントローラ等のＩＣ（Integrated Circuit）であり、画像形成装置１本体の制御を司る。カートリッジ格納部１２は、インクカートリッジなどであるカートリッジＫ０〜Ｋ４を格納する。

具体的には、カートリッジ格納部１２において、カートリッジＫ０〜Ｋ４はカートリッジ基板Ｋ５に装着される。カートリッジ基板Ｋ５は、信号線１３によりコントローラ１１と電気的に接続されており、カートリッジＫ０〜Ｋ４とコントローラ１１間の信号伝送を中継すると同時に、カートリッジＫ０〜Ｋ４上のデバイスやセンサと直接コンタクトする基板である。カートリッジ格納部１２の一面（図中の手前の面）には、ヒンジ（図示しない）などにより開閉可能であって、カートリッジ格納部１２に格納されたカートリッジを覆うためのカバー部材であるカートリッジカバーＫ６が設けられている。

図２は、画像形成装置１の電気的な接続構成を示す図である。図２に示すように、画像形成装置１において、カートリッジＫ０〜Ｋ４はカートリッジ基板Ｋ５と接続され、カートリッジ基板Ｋ５とコントローラ１１とはシリアルバス（ＳＣＬ：シリアルクロック信号、ＳＤＡ：シリアルデータ信号）である信号線１３により接続されている。

カートリッジＫ０〜Ｋ４の各々は、管理情報などのデータを記憶するためのＥＥＰＲＯＭ（Electrically Erasable and Programmable ROM）と、着脱の有無に係る信号電圧を出力するセンサとを備えている。ＥＥＰＲＯＭは、書き換え可能な不揮発性メモリであり、シリアルバスによるデータの読み出し／書き込みが可能である。

具体的には、カートリッジＫ０は、シリアルバスに接続するＥＥＰＲＯＭ Ｋ０１と、着脱の有無を示す信号電圧ＣＨ０を出力するセンサＫ０２とを備える。同様に、カートリッジＫ１はＥＥＰＲＯＭ Ｋ１１と信号電圧ＣＨ１を出力するセンサＫ１２とを備え、カートリッジＫ２はＥＥＰＲＯＭ Ｋ２１と信号電圧ＣＨ２を出力するセンサＫ２２とを備え、カートリッジＫ３はＥＥＰＲＯＭ Ｋ３１と信号電圧ＣＨ３を出力するセンサＫ３２とを備え、カートリッジＫ４はＥＥＰＲＯＭ Ｋ４１と信号電圧ＣＨ４を出力するセンサＫ４２とを備える。

カートリッジ基板Ｋ５は、カートリッジＫ０〜Ｋ４から出力された信号電圧ＣＨ１〜ＣＨ４に基づいた、カートリッジＫ０〜Ｋ４の着脱に応じた２値化データを、シリアルバスを介してコントローラ１１へ通知するセンサリーダＫ５１を備える。具体的には、センサリーダＫ５１は、カートリッジＫ０〜Ｋ４から出力された信号電圧ＣＨ１〜ＣＨ４が所定の閾値に達しているか否かを判定することでカートリッジＫ０〜Ｋ４の着脱の有無を示す２値化データを生成し、この生成した２値化データをシリアルバスを介してコントローラ１１へ出力する。

コントローラ１１は、シリアルバスと接続するＩＣ１１１と、画像形成装置１の動作を中央制御するＣＰＵ１１３を備える。ＩＣ１１１は、シリアルバスを介してセンサリーダＫ５１から入力する信号に基づいて、カートリッジＫ０〜Ｋ４の着脱の有無を検出する。また、ＩＣ１１１は、シリアルバスを介して接続するＥＥＰＲＯＭ Ｋ０１〜Ｋ４１からのデータ読み出し／書き込みを行うＥＥＰＲＯＭリーダライタ１１２を備える。ＣＰＵ１１３は、ＩＣ１１１の制御を行うとともに、インクジェット方式で用紙に画像を形成するための記録ヘッド（図示しない）などを備えた画像形成部１４を制御する。

上述したように、画像形成装置１は、カートリッジＫ０〜Ｋ４が着脱するカートリッジ基板Ｋ５とコントローラ１１とを接続する信号線１３がシリアルバスであり、このシリアルバスを介してカートリッジＫ０〜Ｋ４のＥＥＰＲＯＭ Ｋ０１〜Ｋ４１とコントローラ１１とが接続される構成である。また、カートリッジ基板Ｋ５におけるカートリッジＫ０〜Ｋ４の着脱の有無は、センサリーダＫ５１により２値化された後にシリアルバスを介してコントローラ１１へ通知される構成である。

ここで、従来の画像形成装置における電気的な接続構成と、本実施形態に係る電気的な接続構成とを比較して説明する。図３〜５は、従来の画像形成装置における電気的な接続構成を示す図である。図３に示すように、従来の画像形成装置では、各カートリッジの着脱の有無を検出するためのセンサの出力は、カートリッジ基板を介して直接コントローラのセンサリーダに入力する構成となっている。このため、カートリッジ基板とコントローラとの間の信号線には、シリアルバスの他に、各センサの信号電圧を伝送する線も必要となる。

また、図４、５に示す構成では、カートリッジ基板又はコントローラに設けられたＥＥＰＲＯＭリーダライタにより、カートリッジ基板に着脱する各カートリッジの検出を行っている。具体的には、ＥＥＰＲＯＭリーダライタにより、各カートリッジに備えられたＥＥＰＲＯＭに対する多値に亘る読み出し／書き出し処理をシリアルバスを介して順次行い、その読み出し／書き出し処理が可能なカートリッジを検出している。このため、図４、５に示す構成では、カートリッジ検出のために、全てのカートリッジに対してシリアルバスを介した通信を行う必要がある。

これに対して、画像形成装置１は、カートリッジの数にかかわらず、カートリッジ基板Ｋ５とコントローラ１１とはシリアルバスのみで接続されることとなり、カートリッジ基板Ｋ５とコントローラ１１とを接続する信号線を簡素化できる。また、カートリッジ基板Ｋ５におけるカートリッジＫ０〜Ｋ４の着脱の有無は、センサからの信号電圧が直接コントローラ１１へ出力されて検出されるのではなく、センサリーダＫ５１により２値化された後に信号線１３を介してコントローラ１１へ通知される。したがって、センサリーダＫ５１とコントローラ１１との間におけるノイズや誤差変動の影響を低減したカートリッジ検出を行うことができる。また、画像形成装置１では、全てのカートリッジに対してシリアルバスを介した通信をコントローラ１１が行う必要がなく、カートリッジ検出に要する時間を短縮することができる。

次に、カートリッジＫ０〜Ｋ４の着脱の有無がセンサリーダＫ５１からコントローラ１１へ通知される際の、センサリーダＫ５１とコントローラ１１との間でシリアルバスを介して行われる通信（シリアル通信）について詳細に説明する。図６は、シリアル通信方式を用いたランダムアドレス読み出しを示す図である。

図６に示すように、画像形成装置１では、シリアル通信方式を用いたランダムアドレス読み出しによりセンサリーダＫ５１からコントローラ１１へ通知が行われる。なお、シリアル通信の基本手順は、Ｉ２Ｃ（Inter-Integrated Circuit）通信方式であってよい。具体的には、ＳＴＡＲＴコマンド、デバイスアドレス、デバイス内アドレス、リードデータ、ＷＲＩＴＥコマンド、ＲＥＡＤコマンド、ＡＣＫコマンド、ＮＯＡＣＫコマンド、ＳＴＯＰコマンドがシリアルデータ（ＳＤＡ）信号として、シリアルクロック（ＳＣＬ）信号に同期して通知される。

なお、ＳＴＡＲＴコマンドは、直後にデバイスアドレスが来ることを通知するコマンドである。デバイスアドレスは、共通のシリアルバスに並列接続されるデバイスのうち、特定のデバイスを指定するためのアドレスであり、例えば７ｂｉｔで表現される。デバイス内アドレスは、共通のシリアルバスに並列接続されるデバイスのうち、特定のデバイスを指定した後に、そのデバイスの内部アドレスを指定するためのアドレスであり、例えば８ｂｉｔで表現される。リードデータは、指定されたアドレスから読み出されたデータである。ＷＲＩＴＥコマンドは、デバイスアドレスで指定したデバイスをＷＲＩＴＥ動作させるためのコマンドである。ＲＥＡＤコマンドは、デバイスアドレスで指定したデバイスをＲＥＡＤ動作させるためのコマンドである。ＡＣＫコマンドは、アドレスやデータを送信する送信デバイスに対して、受信デバイスが、正常にアドレスやデータを受信したことを示す応答コマンドである。ＮＯＡＣＫコマンドは、データの送受信に対して、直前のデータ送受信で送受信が完了したことを示す応答コマンドである。ＳＴＯＰコマンドは、デバイスアドレスで指定したデバイスへの読み出し／書き込み処理が完了したことを示す停止コマンドである。このＳＴＯＰコマンドの通知により、共通のシリアルバスに並列接続されているデバイスのデバイス特定が解除され、再度のデバイス特定が可能となる。

センサリーダＫ５１には、センサＫ０２〜Ｋ４２の信号電圧ＣＨ０〜ＣＨ４に応じて、例えばカートリッジが有る場合に「１：ＯＮ」、カートリッジが無い場合に「０：ＯＦＦ」とした２値化データがレジスタに格納されている。コントローラ１１は、上述したコマンドによるランダムアドレス読み出しを１回行うことで、指定したアドレスのデータを８ｂｉｔ分（ＣＨ０〜ＣＨ７）読み出すことができ、８個分のカートリッジ検出を行うことができる。

図７は、シリアル通信方式を用いたシーケンシャルアドレス読み出しを示す図である。図７に示すように、画像形成装置１では、シリアル通信方式を用いたシーケンシャルアドレス読み出しによりセンサリーダＫ５１からコントローラ１１へ通知が行われてもよい。シーケンシャル読み出しとは、ワードアドレス順に連続してデータを読み出す読み出し方式である。図７の例では、レジスタに格納されたデータを８ｂｉｔ分（ＣＨ０〜ＣＨ７）読み出した後、ＡＣＫコマンドを使うことでアドレスが１アドレス分（８ｂｉｔ分）インクリメントされて、次のアドレス（ＣＨ８〜ＣＨ１５）の読み出しが行われる。

図８は、シリアル通信方式を用いた従来のランダムアドレス読み出しを示す図である。図４、５に例示した構成における、ＥＥＰＲＯＭリーダライタと、各カートリッジに備えられたＥＥＰＲＯＭとのシリアル通信では、１つのカートリッジに対して図８に例示したランダムアドレス読み出しが行われることとなる。したがって、図６に例示した本実施形態では１回のランダムアドレス読み出しで済むところ、図８の従来例ではカートリッジ基板Ｋ５に着脱可能なカートリッジの個数分の読み出し時間（図２に例示した構成では５倍）が必要となる。

また、図７に例示したシーケンシャルアドレス読み出しを行う場合は、図６に例示したランダムアドレス読み出しと比較すると、１回の読み出し時間は２５パーセント程度増加するが、検出可能なカートリッジ数は２倍となる。したがって、本実施形態では、カートリッジ数、センサ数が増加するほどに高速化のメリットが生じることとなる。

図９は、シリアル通信方式を用いたカレントアドレス読み出しを示す図である。図９に示すように、画像形成装置１では、シリアル通信方式を用いたカレントアドレス読み出しによりセンサリーダＫ５１からコントローラ１１へ通知が行われてもよい。カレントアドレス読み出しとは、内部のアドレスを指定することなく、読み出し／書き込み動作でインクリメントされるアドレスカウンタに応じたカレントアドレスのデータを読み出す読み出し方式である。なお、最終アドレスまでアクセスした場合、カレントアドレスはロールオーバ（ループ）して開始アドレスに戻る。

したがって、カレントアドレス読み出しでは、センサリーダＫ５１の内部アドレスを指定する必要がないため、より高速な読み出しが可能となる。特に、センサが８つまでである場合は、１アドレス（８ｂｉｔ）分の読み出しが行われればよく、アドレスを特定しなくても常に読み出されるアドレスとリードデータ値が同一となる、カレントアドレス読み出しが好適である。

図１０は、シリアル通信方式を用いたシーケンシャルアドレス読み出しを示す図である。図１０に示すように、画像形成装置１では、シーケンシャルアドレス読み出しにおいて、リードデータ内にカウンタ値を含めてもよい。具体的には、ＣＨ０〜ＣＨ６のアドレス読み出しについては「０」を、ＣＨ７〜ＣＨ１３のアドレス読み出しについては「１」を含め、読み出し処理の度に「０」→「１」→「０」…とループして交互に読み出しが行われる。コントローラ１１では、このカウンタ値を参照することで、どのアドレスのリードデータであるかを確認することができる。

図１１、１２は、シリアル通信方式を用いたシーケンシャルアドレス読み出しを示す図である。図１１に示すように、リードデータ内に含めるカウンタ値は「００」、「０１」、「１０」、「１１」の４つの値であり、読み出し処理の度に「００」→「０１」→「１０」→「１１」→「００」…とカウントされてもよい。この場合は、コントローラ１１において、４アドレス分のリードデータを確認できる。また、図１２に示すように、カウンタ値が「００」、「０１」、「１０」の３つの値であり、読み出し処理の度に「００」→「０１」→「１０」→「００」…とカウントされてもよい。この場合は、コントローラ１１において、３アドレス分のリードデータを確認できる。

センサリーダＫ５１とコントローラ１１との間でシリアルバスを介して行われる通信（シリアル通信）は、図６〜１２のいずれのシリアル通信方式であってよい。着脱可能なカートリッジ数などに応じたシリアル通信方式を選択してよく、読み出し時間が短くなるシリアル通信方式を選択してよい。例えばカートリッジ数が８個以下である場合は図９に例示したシリアル通信方式を選択することで、読み出し時間を最短とすることができる。

次に、カートリッジＫ０〜Ｋ４に備えられたＥＥＰＲＯＭ Ｋ０１〜Ｋ４１の構成について説明する。図１３は、ＥＥＰＲＯＭ Ｋ０１〜Ｋ４１の構成を示すブロック図である。図１３に示すように、ＥＥＰＲＯＭ Ｋ０１〜Ｋ４１は、シリアル通信制御ブロックＫ１００、レジスタＫ１０１、Ｋ１０２を備える。

シリアル通信制御ブロックＫ１００は、シリアルバスを介し、前述したシリアル通信方式でデータ通信を行うとともに、その通信データに応じたレジスタＫ１０１の読み出し／書き込み処理を行う。レジスタＫ１０１は、管理情報などのメモリデータを格納する。レジスタＫ１０２はデバイスコードを格納する。デバイスコードは、シリアルバス上に複数のデバイスが存在することを想定し、特定のデバイスのみにシリアル通信が可能となるよう、各デバイスに割り当てられたコードデータである。デバイスコードは、シリアルバス上で通信が競合することなきよう、ユニークなコードが割り当てられる。

次に、センサリーダＫ５１の構成について説明する。図１４は、センサリーダＫ５１の構成を示すブロック図である。図１４に示すように、センサリーダＫ５１は、２値化回路Ｋ５１１、レジスタＫ５１２、シリアル通信制御ブロックＫ５１３、レジスタＫ５１４を備える。

２値化回路Ｋ５１１は、センサＫ０２〜Ｋ４２から入力する信号電圧（ＣＨ０〜ＣＨ７）を、所定の閾値に基づいて２値化する。第１レジスタとしてのレジスタＫ５１２は、２値化回路Ｋ５１１が２値化したセンサデータ（ＣＨ０〜ＣＨ７の２値化データ、８ｂｉｔ分）を格納する。シリアル通信制御ブロックＫ５１３は、シリアルバスを介し、前述したシリアル通信方式でデータ通信を行うとともに、その通信データに応じたレジスタＫ５１２の読み出し処理を行う。レジスタＫ５１４は、デバイスコードを格納する。上述したセンサリーダＫ５１の構成は、特に図６、７に例示したシリアル通信方式での読み出し処理に適したものである。

図１５は、センサリーダＫ５１ａの構成を示すブロック図である。図１６に示すように、センサリーダＫ５１ａでは、信号電圧（ＣＨ０〜ＣＨ７）を２値化する２値化回路Ｋ５１１ａ１と、信号電圧（ＣＨ８〜ＣＨ１５）を２値化する２値化回路Ｋ５１１ａ２とを備え、別々の回路パスで各センサからの信号電圧を２値化している。また、センサリーダＫ５１ａは、２値化回路Ｋ５１１ａ１が２値化したセンサデータを格納するレジスタＫ５１２ａ１と、２値化回路Ｋ５１１ａ２が２値化したセンサデータを格納するレジスタＫ５１２ａ２とを備える。シリアル通信制御ブロックＫ５１３は、２値化回路Ｋ５１１ａ１、５１２ａ２の２アドレス分の読み出し処理を行う。上述したセンサリーダＫ５１ａの構成は、特に図６、７、９に例示したシリアル通信方式での読み出し処理に適したものである。

図１６は、センサリーダＫ５１ｂの構成を示すブロック図である。図１６に示すように、センサリーダＫ５１ｂは、信号電圧（ＣＨ０〜ＣＨ６）を２値化する２値化回路Ｋ５１１ｂ１と、信号電圧（ＣＨ７〜ＣＨ１３）を２値化する２値化回路Ｋ５１１ｂ２とを備える。また、センサリーダＫ５１ｂは、２値化回路Ｋ５１１ｂ１が２値化したセンサデータをカウンタ値「０」とともに格納するレジスタＫ５１２ｂ１と、２値化回路Ｋ５１１ｂ２が２値化したセンサデータをカウンタ値「１」とともに格納するレジスタＫ５１２ｂ２とを備える。シリアル通信制御ブロックＫ５１３は、２値化回路Ｋ５１１ｂ１、５１１ｂ２の２アドレス分のシーケンシャルアドレス読み出し処理を行う。上述したセンサリーダＫ５１ｂの構成は、特に図１０に例示したシリアル通信方式での読み出し処理に適したものである。

図１７は、センサリーダＫ５１ｃの構成を示すブロック図である。図１７に示すように、センサリーダＫ５１ｃは、信号電圧（ＣＨ０〜ＣＨ５）を２値化する２値化回路Ｋ５１１ｃ１、信号電圧（ＣＨ６〜ＣＨ１１）を２値化する２値化回路Ｋ５１１ｃ２、信号電圧（ＣＨ１２〜ＣＨ１７）を２値化する２値化回路Ｋ５１１ｃ３及び信号電圧（ＣＨ１８〜ＣＨ２３）を２値化する２値化回路Ｋ５１１ｃ４を備える。

また、センサリーダＫ５１ｃは、２値化回路Ｋ５１１ｃ１が２値化したセンサデータをカウンタ値「００」とともに格納するレジスタＫ５１２ｃ１、２値化回路Ｋ５１１ｃ２が２値化したセンサデータをカウンタ値「０１」とともに格納するレジスタＫ５１２ｃ２、２値化回路Ｋ５１１ｃ３が２値化したセンサデータをカウンタ値「１０」とともに格納するレジスタＫ５１２ｃ３及び２値化回路Ｋ５１１ｃ４が２値化したセンサデータをカウンタ値「１１」とともに格納するレジスタＫ５１２ｃ４を備える。シリアル通信制御ブロックＫ５１３は、２値化回路Ｋ５１１ｃ１〜Ｋ５１１ｃ４の４アドレス分のシーケンシャルアドレス読み出し処理を行う。上述したセンサリーダＫ５１ｃの構成は、特に図１１、１２に例示したシリアル通信方式での読み出し処理に適したものである。

センサリーダの構成は、図１４〜１７を参照して説明したいずれであってもよい。また、センサリーダでは、シリアル通信制御ブロックがコントローラ１１からのコマンドに応じたモードでのアドレス読み出しを行ってもよい。すなわち、センサリーダは、コントローラ１１の制御の下、ランダムアドレス読み出しを行うモード、カレントアドレス読み出しを行うモード、シーケンシャルアドレス読み出しを行うモードのいずれかのモードへの切り替えが可能であってよい。

［変形例］
次に、上述した画像形成装置１の変形例として、コントローラ１１の制御の下、各カートリッジのセンサから出力される信号電圧の２値化に係る閾値を設定可能な例について説明する。具体的には、センサリーダには２値化に係る閾値の上限値と下限値を格納するレジスタが設けられており、コントローラ１１は、そのレジスタに格納された上限値と下限値の書き換えを、シリアル通信方式を用いたランダムアドレス書き込みで行う。また、２値化回路がセンサからの信号電圧を２値化する際にはコントローラ１１が書き込んだレジスタの設定値を参照する。

図１８、１９は、変形例に係るシリアル通信方式を用いたランダムアドレス書き込みを示す図である。図１８に示すように、コントローラ１１は、デバイス内アドレスに上記レジスタのアドレスを通知するとともに、２値化に係る閾値の上限値（検出Ｌｖ ＭＡＸ（８ｂｉｔ））と下限値（検出Ｌｖ ＭＩＮ（８ｂｉｔ））をライトデータとして通知することで、閾値の設定を行う。この場合は、８ｂｉｔの２５６階調にて閾値の設定を行うことができる。このため、例えばセンサが０〜３．３３Ｖの範囲で信号電圧を出力する場合は、３．３３÷２５５から、１階調が約０．０１３程度となる。

また、図１９に示すように、コントローラ１１は、デバイス内アドレスに上記レジスタのアドレスを通知するとともに、２値化に係る閾値の上限値（検出Ｌｖ ＭＡＸ（４ｂｉｔ））と下限値（検出Ｌｖ ＭＩＮ（４ｂｉｔ））をライトデータとして通知してもよい。この場合は、４ｂｉｔの１６階調にて閾値の設定を行うことができる。このため、例えばセンサが０〜３．３３Ｖの範囲で信号電圧を出力する場合は、３．３３÷１５から、１階調が約０．２２２程度となる。

図２０〜２６は、閾値に応じた検出論理の概要を示す図である。具体的には、図２０は閾値の設定が無い場合、図２１〜図２３は閾値が８ｂｉｔ、図２４〜図２６は閾値が４ｂｉｔで設定される場合であり、図２１、２４は上限値（検出Ｌｖ ＭＡＸ）＞下限値（検出Ｌｖ ＭＩＮ）の関係で設定される場合、図２２、２５は上限値（検出Ｌｖ ＭＡＸ）＜下限値（検出Ｌｖ ＭＩＮ）の関係で設定される場合、図２３、２６は上限値（検出Ｌｖ ＭＡＸ）＝下限値（検出Ｌｖ ＭＩＮ）の関係で設定される場合を示す。

図２０に示すように、２値化に係る閾値の上限値（検出Ｌｖ ＭＡＸ）と下限値（検出Ｌｖ ＭＩＮ）とが設定されていない場合は、例えばセンサが信号電圧を出力する範囲（Ｖｃｃ）の半分（５０％）を閾値として２値化してよい。

また、図２１、２４に示すように、閾値が上限値（検出Ｌｖ ＭＡＸ）＞下限値（検出Ｌｖ ＭＩＮ）の関係で設定される場合は、その上限値と下限値で設定された間の信号電圧が２値化の際の検出領域となる。また、図２２、２５に示すように、閾値が上限値（検出Ｌｖ ＭＡＸ）＜下限値（検出Ｌｖ ＭＩＮ）の関係で設定される場合は、上限値からＧＮＤ（接地電位）の間と、下限値から上限電位（Ｖｃｃ）の間の信号電圧が２値化の際の検出領域となる。また、図２３、２６に示すように、閾値が上限値（検出Ｌｖ ＭＡＸ）＝下限値（検出Ｌｖ ＭＩＮ）の関係で設定される場合は、設定された値から上限電位（Ｖｃｃ）の間の信号電圧が２値化の際の検出領域となる。

図２７は、変形例に係るセンサリーダＫ５１ｄの構成を示すブロック図である。図２７に示すように、センサリーダＫ５１ｄは、２値化に係る閾値の上限値（検出Ｌｖ ＭＡＸ）と下限値（検出Ｌｖ ＭＩＮ）を格納するための、第２レジスタとしてのレジスタＫ５１５を更に備える。このレジスタＫ５１５の設定値は、シリアル通信制御ブロックＫ５１３によるシリアル通信で書き換えられるとともに、２値化回路Ｋ５１１が２値化を行う際に参照される。

図２８、２９は、２値化回路Ｋ５１１が２値化を行う際の処理を示すブロック図である。図２８に示すように、２値化回路Ｋ５１１は、センサからの信号電圧を受け付けてＡ／Ｄ（Analog-To-Digital）変換することで（Ｓ１）、デジタルのセンサ信号電圧（８ｂｉｔ）を取得する（Ｓ２）。次いで、２値化回路Ｋ５１１は、２値化に係る閾値の上限値（検出Ｌｖ ＭＡＸ、８ｂｉｔ）と下限値（検出Ｌｖ ＭＩＮ、８ｂｉｔ）をレジスタＫ５１５から読み出して２値化演算を行い（Ｓ３）、１センサあたり１ｂｉｔのセンサデータを出力する。

また、図２９に示すように、閾値が４ｂｉｔで設定される場合は、デジタルのセンサ信号電圧（４ｂｉｔ）を取得した後（Ｓ２ａ）、２値化に係る閾値の上限値（検出Ｌｖ ＭＡＸ、４ｂｉｔ）と下限値（検出Ｌｖ ＭＩＮ、４ｂｉｔ）をレジスタＫ５１５から読み出して２値化演算を行い（Ｓ３ａ）、１センサあたり１ｂｉｔのセンサデータを出力する。

図３０は、変形例に係るセンサリーダＫ５１ｅの構成を示すブロック図である。図３０に示すように、センサリーダＫ５１ｅは、レジスタＫ５１５への書き込みを行うための専用のデバイスコードを格納するレジスタＫ５１６を備える。すなわち、センサリーダＫ５１ｅは、レジスタＫ５１２の読み出しを行う際のデバイスコードと、レジスタＫ５１５への書き込みを行うデバイスコードとを別々に用意している。したがって、センサリーダＫ５１ｅは、レジスタＫ５１２からのデータ読み出しと、レジスタＫ５１５へのデータ書き込みとを、デバイスコードの指定によって使い分けることが可能となり、例えば図９に例示した読み出しに容易に対応できる。

［第２の実施形態］
図３１は、本発明の第２の実施形態に係る画像形成装置１ａの電気的な接続構成を示す図である。図３１に示すように、第２の実施形態では、第１の実施形態のカートリッジ検出と同様、カートリッジカバーＫ６の開閉検出に応じた信号電圧を所定の閾値でセンサリーダＫ５１が２値化し、その２値化データをシリアルバスを介してコントローラ１１へ通知する。コントローラ１１では、２値化データに基づいて、カートリッジカバーＫ６の開閉を検出している。

具体的には、カートリッジカバーＫ６のヒンジなどに取り付けられた開閉を検出するためのセンサＫ６１からの信号電圧（ＣＨ５）を、カートリッジのセンサからの信号電圧（ＣＨ０〜ＣＨ４）と同様にセンサリーダＫ５１が２値化して、シリアル通信によりコントローラ１１へ通知する。なお、画像形成装置１の動作仕様として、カートリッジカバーＫ６の開閉が行われてから１秒以内に０．１秒かかる次の処理（例えば、カートリッジを所定位置へ待避する処理やカートリッジの管理情報を読み出す処理等）を実施する場合、コントローラ１１は、センサリーダＫ５１のレジスタに格納されたセンサデータの読み出し処理を０．９秒未満のサイクルで定期的に実行する。

図３２は、従来の画像形成装置における電気的な接続構成を示す図である。図３１と図３２とを比較して明らかなとおり、第２の実施形態では、カートリッジＫ０〜Ｋ４の着脱に係るセンサの信号電圧の他に、カートリッジカバーＫ６の開閉に係るセンサの信号電圧も２値化し、シリアルバスを介してコントローラ１１へ通知する構成である。したがって、第２の実施形態では、センサごとに、信号電圧をコントローラ１１へ伝送するための信号線を必要としない。

［第３の実施形態］
図３３は、本発明の第３の実施形態に係る画像形成装置１ｂの電気的な接続構成を示す図である。図３３に示すように、第３の実施形態では、各カートリッジがＲＦＩＤ（Radio Frequency IDentification）用のＩＣタグを備えている。ＲＦＩＤ用のＩＣタグは、近接無線通信により、データの読み出し又は書き込みが可能である。画像形成装置１ｂでは、各カートリッジが備えるＲＦＩＤ用のＩＣタグに格納された管理情報を、カートリッジ基板に設けられたアンテナで受信してコントローラ１１ｂに通知する構成である。

具体的には、カートリッジＫ０ｂ〜Ｋ４ｂは、それぞれＲＦＩＤ用ＩＣタグＫ０１ｂ〜Ｋ４１ｂを備える。また、カートリッジ基板Ｋ５ｂは、ＲＦＩＤ用ＩＣタグＫ０１ｂ〜Ｋ４１ｂと非接触で無線通信（近接無線通信）を行うためのＲＦＩＤアンテナＫ５２０〜Ｋ５２４を備え、各ＲＦＩＤアンテナの出力は信号線１３ｂを介してコントローラ１１ｂのＲＦＩＤリーダライタ１１４に通知される。したがって、コントローラ１１ｂは、カートリッジＫ０ｂ〜Ｋ４ｂの管理情報を非接触で読み出すことが可能となる。

第３の実施形態において、カートリッジＫ０ｂ〜Ｋ４ｂの検出は、第１の実施形態と同様にコントローラ１１ｂが行う。具体的には、各センサからの信号電圧をセンサリーダＫ５１が２値化したデータを、シリアルバスを介してコントローラ１１ｂが読み出して行う。ＲＦＩＤ用のＩＣタグと非接触で行う通信は、ＥＥＰＲＯＭの場合と比較して、通信速度が遅くなる。したがって、各カートリッジに備えられたＲＦＩＤ用のＩＣタグとの通信によりカートリッジ検出を行う場合と比較して、高速なカートリッジ検出を行うことができる。

なお、上述した実施形態は、コピー機能、プリンタ機能、スキャナ機能およびファクシミリ機能のうち少なくとも２つの機能を有する複写機、プリンタ、スキャナ装置、ファクシミリ装置等の画像形成装置であればいずれにも適用することができる。

また、上述した実施形態ではカートリッジとしてインクカートリッジを例示したが、ここでいうカートリッジとは、画像形成装置１の本体に着脱可能な要素を意味するものであり、特にインクカートリッジに限定するものではない。例えば、トナーカートリッジ、両面を行うための両面ユニットなどのオプション装置などもカートリッジに含まれる。

また、上述した実施形態ではインクジェット方式で用紙に画像を形成する画像形成部１４を備える構成を例示したが、他の方式で用紙に画像形成を行う構成であってもよい。例えば、電子写真方式で用紙に画像形成を行う画像形成装置であってもよい。

１、１ａ、１ｂ 画像形成装置
１０ 筐体
１１、１１ｂ コントローラ
１１１、１１１ｂ ＩＣ
１１２ ＥＥＰＲＯＭリーダライタ
１１３ ＣＰＵ
１１４ ＲＦＩＤリーダライタ
１２ カートリッジ格納部
１３、１３ｂ 信号線
１４ 画像形成部
Ｋ０〜Ｋ４ カートリッジ
Ｋ０２、Ｋ１２、Ｋ２２、Ｋ３２、Ｋ４２、Ｋ６１ センサ
Ｋ５、Ｋ５ｂ カートリッジ基板
Ｋ５１、Ｋ５１ａ、Ｋ５１ｂ、Ｋ５１ｃ、Ｋ５１ｄ、Ｋ５１ｅ センサリーダ
Ｋ５１１、Ｋ５１１ａ１、Ｋ５１１ａ２、Ｋ５１１ｂ１、Ｋ５１１ｂ２、Ｋ５１１ｃ１、Ｋ５１１ｃ２、Ｋ５１１ｃ３、Ｋ５１１ｃ４ ２値化回路
Ｋ５１２、Ｋ５１２ａ１、Ｋ５１２ａ２、Ｋ５１２ｂ１、Ｋ５１２ｂ２、Ｋ５１２ｃ１、Ｋ５１２ｃ２、Ｋ５１２ｃ３、Ｋ５１２ｃ４、Ｋ５１４、Ｋ５１５、Ｋ５１６ レジスタ
Ｋ５１３ シリアル通信制御ブロック
Ｋ５２０〜Ｋ５２４ ＲＦＩＤアンテナ
Ｋ６ カートリッジカバー

特許第３９６３７８７号 特開２００１−１８７４５６号公報 特開２００７−１１４３５４号公報 特開２００２−６２７６８号公報 特開平９−１０６１２６号公報 特開２００２−４０９０４号公報 特開２００７−５０５１９号公報 特開２００４−１３０５２６号公報 特開２００４−１３０５２５号公報 特開２００４−１３３５１２号公報

Claims (9)

1. 画像形成装置本体の制御を司るコントローラと、
   書き換え可能な不揮発性メモリを有するカートリッジが着脱可能な着脱部と、
   前記コントローラと前記着脱部とを接続するとともに、前記コントローラが前記着脱部に装着されたカートリッジの不揮発性メモリに対するデータの読み出し又は書き込みをシリアル通信方式で行うためのシリアルバスと、
   を有し、
   前記着脱部は、当該着脱部へのカートリッジの着脱に応じた電圧値を出力するセンサと、前記シリアルバスを介して前記コントローラと接続するとともに、前記センサが出力する電圧値を所定の閾値をもとに２値化した２値化データを、シリアル通信方式で前記コントローラへ通知するセンサリーダとを備え、
   前記コントローラは、前記センサリーダから通知された２値化データに基づいて、前記着脱部におけるカートリッジの着脱の有無を検出することを特徴とする画像形成装置。
2. 前記着脱部は、複数の前記カートリッジが着脱可能であって、前記センサは、前記着脱可能な個々のカートリッジに対応して複数備えられ、
   前記センサリーダは、複数の前記センサごとの前記２値化データを格納する第１レジスタを更に備えるとともに、当該第１レジスタに格納された２値化データをシリアル通信方式で前記コントローラへ通知し、
   前記コントローラは、前記第１レジスタに格納された２値化データに基づいて、前記着脱部におけるカートリッジの着脱の有無を、個々に検出することを特徴とする請求項１に記載の画像形成装置。
3. 前記センサリーダは、前記コントローラからのシリアル通信方式での読み出しに応じて、前記第１レジスタに格納された２値化データを、前記コントローラに通知することを特徴とする請求項２に記載の画像形成装置。
4. 前記コントローラからのシリアル通信方式での読み出しが、ランダムアドレス読み出しであることを特徴とする請求項３に記載の画像形成装置。
5. 前記コントローラからのシリアル通信方式での読み出しが、カレントアドレス読み出しであることを特徴とする請求項３に記載の画像形成装置。
6. 前記コントローラからのシリアル通信方式での読み出しが、シーケンシャルアドレス読み出しであることを特徴とする請求項３に記載の画像形成装置。
7. 前記センサリーダは、前記閾値を格納する第２レジスタを更に備えるとともに、前記コントローラからのシリアル通信方式での書き込みに応じて、前記閾値を書き換えることを特徴とする請求項１〜６のいずれか一項に記載の画像形成装置。
8. 前記着脱部が、当該着脱部に装着されたカートリッジを覆うための、開閉自在のカバー部材を更に備え、
   前記センサは、前記カバー部材の開閉に応じた電圧値を出力するとともに、
   前記コントローラは、前記センサリーダから通知された２値化データに基づいて、前記カバー部材の開閉も更に検出することを特徴とする請求項１〜７のいずれか一項に記載の画像形成装置。
9. 画像形成装置本体の制御を司るコントローラと、
   近接無線通信によるデータの読み出し又は書き込み可能なＩＣタグを有するカートリッジが着脱可能な着脱部と、
   前記コントローラが、前記着脱部に装着されたカートリッジのＩＣタグに対して近接無線通信でデータの読み出し又は書き込みを行う通信部と、
   前記コントローラと前記着脱部とを接続するシリアルバスと、
   を有し、
   前記着脱部は、当該着脱部へのカートリッジの着脱に応じた電圧値を出力するセンサと、前記コントローラとシリアルバスを介して接続するとともに、前記センサが出力する電圧値を所定の閾値をもとに２値化した２値化データを、シリアル通信方式で前記コントローラへ通知するセンサリーダとを備え、
   前記コントローラは、前記センサリーダから通知された２値化データに基づいて、前記着脱部におけるカートリッジの着脱の有無を検出することを特徴とする画像形成装置。

Images