JP5652077B2 - 画像形成装置及び部品接続位置識別方法 - Google Patents

Description

この発明は着脱可能な部品を使用するデジタル複合機（ＭＦＰ）、ファクシミリ（ＦＡＸ）装置、プリンタ、複写機等の画像形成装置、及び画像形成装置においてこのような部品が正しい位置に接続されているか否かを識別する部品接続位置識別方法に関する。

従来から、プリンタや複合機などの画像形成装置において、ＹＭＣＫ（イエロー，マゼンタ，シアン，ブラック）のトナーを用いてカラー画像を形成することが広く行われている。このトナーは、交換時の利便性などの観点から現像装置や感光体などをプロセスカートリッジとして一体化して、広く供給されている。

また、画像形成装置は、カラー画像の形成に際し、Ｋ・Ｙ・Ｍ・Ｃの４色のトナー像を順次中間転写ベルト等で重ね合わせるが、この際の色ずれ精度及び濃度などのプロセスコントロールは、プロセスカートリッジを本体に装着した際の配列が一定であることを前提として行っている。

しかし、プロセスカートリッジは、画像形成装置本体から着脱可能な構成となっているため、本体の装着部分（以下、「ステーション」という）に装着する際、誤って別の色のステーションに装着したり、同色のプロセスカートリッジを誤って複数本装着するなどの誤装着がされることも多い。

そこで、誤装着を防止するための技術として、ステーションの構造を色毎に異なる形状として、色の異なるプロセスカートリッジの誤装着を防止するものが既に知られている。
例えば、プロセスカートリッジ表面に各種突起や凹陥部のような物理的なハードキーを設け、異なる形状のハードキーを持つプロセスカートリッジは機械的にステーションに装着できないようにして、各ステーションに、対応する色のプロセスカートリッジのみが装着できるようにする方法などである。
特許文献１には、ハードキーを設けた識別情報タグをカートリッジに装着して、画像形成装置への装着可否を機械的に識別することが開示されている。

しかし、プロセスカートリッジの物理的構造を色毎に変えた場合、色毎に異なる部品を製造する必要があり、製造ラインや金型も色毎に設ける必要があり製造コストが高くなるという問題がある。
この点、特許文献１に記載の技術によれば、カートリッジに別部品としてハードキーを設けた識別情報タグを取り付けるため、カートリッジ側の形状や構造を統一でき、製造コストを削減することができる。しかしながら、本体側とは機械的に装着可否を判断する点に変わりはなく、かつ別部品も製造しなければならないから依然としてコスト削減の余地は残している。

一方、プロセスカートリッジには、トナー残量、シリアルナンバ、製造メーカーなどの情報を記憶保持し本体側の制御ＩＣと通信可能な不揮発性メモリ（以下、「ＩＤチップ」という）を備えたものがある。しかし、この本体側との通信に同期式シリアル通信規格であるＩ^２Ｃ（Inter-Integrated Circuit）を用いた場合、規格の制約上、同期をとるためのクロック線とデータ転送するためのデータ線に、複数のプロセスカートリッジのＩＤチップを並列に接続することになる。このため、上記の機械的な識別ではなく、ＩＤチップとの通信により、間違ったステーションへのプロセスカートリッジの装着を排除しようとしても、本体の制御ＩＣ側からみると、各色のプロセスカートリッジ（のＩＤチップ）がどのステーションに装着されているかを識別することができないという問題もあった。

この発明は、このような問題を解決し、制御部が各接続部に接続された部品と通信するための信号線に、複数の部品が並列に接続される場合であっても、上記制御部が、複数の接続部にそれぞれ正しい部品が接続されているか否かを検出できる構成を、安価に実現することを目的とする。

上記の目的を達成するため、この発明の画像形成装置は、制御部と、その制御部からの信号を供給可能な複数の信号線と、その複数の信号線とそれぞれ接続される複数の接続端子を持ちそれぞれ異なる種類の部品と対応している複数の接続部とを備えた画像形成装置であって、上記複数の接続端子は上記部品が備える複数の部品端子とそれぞれ接続するためのものであり、その各種類の部品はそれぞれ、複数の回路端子を備えその回路端子の全てが対応する上記信号線に接続されると上記制御部と通信可能となるような集積回路を備えるものであり、上記各接続端子とその各接続端子に接続される信号線との相対的位置の対応関係が上記複数の接続部ごとにそれぞれ異なり、上記各部品端子と上記各回路端子との間の配線は、上記部品がその部品の種類と対応する上記接続部に接続された場合のみ、上記部品端子及び上記接続端子を介して上記集積回路が備える上記複数の回路端子の全てが対応する信号線と接続される状態になるように上記部品の種類ごとに引き回しが異なるようにしたものである。

このような画像形成装置において、上記複数の信号線がグランド線を含み、上記集積回路が備える複数の回路端子がグランド端子を含み、上記部品を上記複数の接続部のうち何れの接続部と接続しても、上記集積回路が備える複数の回路端子のうちグランド端子と上記グランド線とが接続される状態になるようにするとよい。

また、上記画像形成装置において、上記各部品における集積回路に、上記複数の回路端子に加え、上記複数の部品端子の各々と接続された複数の配置確認用端子と、上記複数の配置確認用端子に上記部品端子を介してそれぞれ配置確認用の信号が入力され、その入力された信号が、予め設定されている信号と一致しない場合に、上記複数の配置確認用端子の少なくとも１つから、上記部品の配置位置が正しくない旨を示すエラー信号を出力する出力手段とを設け、上記制御部に、上記複数の接続部にそれぞれ接続された部品の集積回路と通信を開始する前に、上記複数の信号線に対して上記配置確認用の信号を供給し、その後、上記エラー信号の有無を検出する手段を設けるとよい。

また、上記画像形成装置において、上記制御部が、所定のイベントを検出した場合に、上記複数の信号線に対して上記配置確認用の信号を供給し、その後、上記エラー信号があることを検出した場合に、少なくとも１つの上記接続部に、不適切な部品が接続されていると判断するようにするとよい。
また、上記画像形成装置において、上記制御部が、当その画像形成装置の主電源オン、カバー閉及び省エネルギモードからの復帰のうち何れか１つのイベントを検出すると、上記複数の信号線に対して上記配置確認用の信号を供給するようにするとよい。

また、上記画像形成装置において、上記制御部は、上記複数の信号線に対して上記配置確認用の信号を供給した後、上記エラー信号がないことを検出した場合に、上記複数の接続部にそれぞれ接続された部品の集積回路と通信を開始し、その通信の際に通信エラーが発生した集積回路については、少なくとも電源が供給されていないと判断するようにするとよい。
また、上記画像形成装置において、上記複数の部品は、それぞれブラック、マゼンタ、シアン、イエローのプロセスカートリッジであり、上記制御部が、上記ブラックのプロセスカートリッジの集積回路と通信可能であれば、他のプロセスカートリッジの集積回路に電源が供給されていないと判断した場合でも、モノクロ画像形成の実行を許可するようにするとよい。

この発明による部品接続位置識別方法は、制御部と、その制御部からの信号を供給可能な複数の信号線と、その複数の信号線とそれぞれ接続される複数の接続端子を持ちそれぞれ異なる種類の部品と対応している複数の接続部とを備えた画像形成装置における部品接続位置識別方法であって、上記各接続端子とその各接続端子に接続される信号線との相対的位置の対応関係が上記複数の接続部ごとにそれぞれ異なるように上記各接続端子と上記各信号線とを接続する第１の工程と、上記接続部に接続する複数種類の部品に搭載する集積回路として、複数の回路端子を備え、その各回路端子が全て対応する上記信号線に接続されると上記制御部と通信可能となるような集積回路を用意する第２の工程と、上記各部品の種類に応じて、その部品が備える複数の部品端子と上記各回路端子とを、その部品がその部品の種類と対応する上記接続部に接続された場合のみ、上記部品端子及び上記接続端子を介して上記複数の回路端子の全てが対応する信号線と接続される状態になるように上記部品の種類ごとに接続する第３の工程と、上記制御部に、いずれかの種類の上記部品が上記接続部いずれかに接続された場合に、その接続された部品の集積回路と通信できるか否かによって、その部品が適切な接続部に接続されているか否か判断させる第４の工程とを備えたものである。

以上のようなこの発明の画像形成装置及び部品接続位置識別方法によれば、制御部が各接続部に接続された部品と通信するための信号線に、複数の部品が並列に接続される場合であっても、上記制御部が、複数の接続部にそれぞれ正しい部品が接続されているか否かを検出できる構成を、安価に実現することができる。

この発明の第１の実施形態の画像形成装置及び、その画像形成装置が使用する部品の実施形態である着脱可能なプロセスカートリッジの概略構成を示した図である。 第１の実施形態のプロセスカートリッジにおけるＩＤチップの搭載状態を示す図である。 第２の実施形態のプロセスカートリッジにおけるＩＤチップの搭載状態を示す図である。 第２の実施形態において、ＣＰＵ及び各プロセスカートリッジのＩＤチップが実行する動作の手順を示すフローチャートである。 第３の実施形態のプロセスカートリッジにおけるＩＤチップの搭載状態を示す図である。 第３の実施形態において、ＣＰＵ及び各プロセスカートリッジのＩＤチップが実行する動作の手順を示すフローチャートである。 図６の変形例を示すフローチャートである。

以下、この発明を実施するための形態を図面に基づいて具体的に説明する。
〔第１の実施形態：図１，図２〕
まず、この発明の画像形成装置の第１の実施形態について説明する。
図１は、この発明の第１の実施形態の画像形成装置及び、その画像形成装置が使用する部品の実施形態である着脱可能なプロセスカートリッジの概略構成を示した図である。

図１に示すように、この発明の画像形成装置１０は、ＣＰＵ１１，ＲＯＭ１２，４つのコネクタ１３Ｋ〜１３Ｃ，４つのステーション１４Ｋ〜１４Ｃ，プルアップ抵抗２１，２２を備え、これらが各種信号線２３〜２６及びシステムバス２７により接続されている。また、ステーション１４Ｋ〜１４Ｃに装着する着脱可能な部品として、それぞれＩＤチップ３２を備えた４つのプロセスカートリッジ３１Ｋ〜３１Ｃを備えている。

なお、コネクタ、ステーション、プロセスカートリッジ、ＩＤチップについては、Ｋ（ブラック），Ｙ（イエロー），Ｍ（マゼンタ），Ｃ（シアン）の色毎に設け、図ではＫＹＭＣのアルファベットを名称の先頭及び／又は符号の末尾に設けてこれを識別しているが、以下説明の便宜のため、特段個体を識別する必要がない場合は、アルファベットを付さない名称及び符号を用いて説明する。

上記構成のうちＣＰＵ１１は、所定のプログラムを実行することによりこの画像形成装置１０の全体を制御する中央処理装置であり、Ｖｃｃ，ＣＬＫ，ＤＡＴＡ，ＧＮＤ（グランド）の各信号線２３〜２６に接続している。そして、各コネクタ１３を介してこれらの信号線２３〜２６と接続される、プロセスカートリッジ３１のＩＤチップ３２との間で、これらの信号線２３〜２６を介して信号を送受信することにより、Ｉ^２Ｃ規格に従った通信を行うことができ、この通信の際にはマスタとして機能する。
なお、信号線２３〜２６のうちＣＬＫ信号線２４およびＤＡＴＡ信号線２５は、それぞれプルアップ抵抗２１，２２によりプルアップされ、どこからも信号入力がない場合には信号値はハイレベルの「１」に保持される。

次に、ＲＯＭ１２は、ＣＰＵ１１が実行するプログラムを格納している読み出し専用の記憶手段である。
コネクタ１３は、プロセスカートリッジ３１を信号線２３〜２６に接続するための接続部である。ステーション１４は、プロセスカートリッジ３１を装着するための装着部である。

そして、コネクタ１３には、プロセスカートリッジ３１がステーション１４に装着された場合にプロセスカートリッジ３１が備える４つの部品端子３３が位置する箇所に、その部品端子３３の各々が接続する４つの接続端子１５を設けている。
この接続端子１５の物理的な形状や配置位置は、全てのコネクタ１３において共通である。ステーション１４の形状についても、全ての色について共通である。また、プロセスカートリッジ３１そのもの及び部品端子３３の形状や配置位置も、各色のプロセスカートリッジ３１において共通である。従って、プロセスカートリッジ３１を、対応する色のステーション１４に装着した場合も、異なる色のステーション１４に装着した場合も、同じように装着可能であるし、同じように部品端子３３を接続端子１５と接続可能である。

しかし、各位置の接続端子１５と信号線２３〜２６との接続関係は、ステーション毎に異なる。また、これと対応して、プロセスカートリッジ３１における各位置の部品端子３３とＩＤチップ３２が備える端子との接続関係も、プロセスカートリッジ３１の色毎に異なる。この点については後述する。

なお、プロセスカートリッジ３１は、像担持体、帯電手段、露光手段、現像手段、転写手段、クリーニング手段、除電手段などを備え、ＫＹＭＣのいずれかの色のトナーを用いて、用紙や中間転写ベルト等に該トナーの色の画像を形成する画像形成手段である。
そして、ＩＤチップ３２及び上述の部品端子３３を備える。このうちＩＤチップ３２は、ＣＰＵ１１がプロセスカートリッジ３１あるいは画像形成装置１０の制御に使用する情報を記憶保持する不揮発性メモリである。ＩＤチップ３２が記憶する情報としては、例えば帯電量、現像バイアスなどの作像条件、製造年月日、識別番号、トナー充填量、メーカー名等が考えられる。このようなＩＤチップ３２は例えばＥＥＰＲＯＭやフラッシュメモリなどの読書き可能な不揮発性メモリにより構成することができる。

ここで、図２に、プロセスカートリッジ３１におけるＩＤチップ３２の配線状態を示す。
図２に示すように、ＩＤチップ３２は、信号線２３〜２６とそれぞれ対応する４つの回路端子３４（Ｖｃｃ，ＣＬＫ，ＤＡＴＡ，ＧＮＤ）を備える。そして、これら４つの回路端子３４が全て対応する信号線２３〜２６と接続された場合に、ＣＰＵ１１がＩＤチップ３２と通信可能な状態となる。

なお、マスタとなるＣＰＵ１１は、ＩＤチップ３２と通信を行う場合、ＣＬＫ信号線２４及びＤＡＴＡ信号線２５を用いて各コネクタ１３に接続されるＩＤチップ３２とデータの送受信を行う。そして通信を開始する前にＣＰＵ１１はまず、通信対象となるＩＤチップ３２の識別番号（アドレス）を特定して接続されたＩＤチップ３２全てに送信した後、応答のあったＩＤチップ３２とのみ通信を続行する。その後、クロック信号で同期をとりながらＤＡＴＡ信号線２５を介して通信対象となるＩＤチップ３２にビットデータを送信（書込）又はＩＤチップ３２からビットデータを受信（読込）することで、プロセスカートリッジ３１の情報を更新、把握してユーザに交換時期などを知らせることができる。
また、図１には、この実施形態の特徴に関連する構成を中心に示したが、画像形成装置１０は、これら以外にも、給紙手段や定着手段、操作部、通信手段等を設け、ユーザの操作あるいは外部装置からの要求に従って用紙に画像を形成するデジタル複合機（ＭＦＰ）、ファクシミリ（ＦＡＸ）装置、プリンタ、複写機等として構成することができる。

このような画像形成装置１０の一つの特徴は、各コネクタ１３における接続端子１５と信号線２３〜２６との接続関係が、ステーション１４毎に異なる点、及び、プロセスカートリッジ３１における部品端子３３とＩＤチップ３２の回路端子３４との接続関係も、これと対応してプロセスカートリッジ３１の色（種類）毎に異なる点である。
そこで、以下この点について説明する。

まず、接続端子１５は、図１に示すように、例えばＫステーション１４Ｋのコネクタ１３Ｋにおいては、図で左側の端子から順に、Ｖｃｃ，ＣＬＫ，ＤＡＴＡ，ＧＮＤの信号線にそれぞれ接続されている。従って、４つの接続端子は、左側から順に、Ｖｃｃ端子，ＣＬＫ端子，ＤＡＴＡ端子，ＧＮＤ端子として機能することになる。
また、Ｙステーション１４Ｙのコネクタ１３Ｙにおいては、左側の端子から順に、Ｖｃｃ，ＤＡＴＡ，ＣＬＫ，ＧＮＤの信号線にそれぞれ接続されている。従って、４つの接続端子は、左側から順に、Ｖｃｃ端子，ＤＡＴＡ端子，ＣＬＫ端子，ＧＮＤ端子として機能することになる。

同様に、Ｍステーション１４Ｍのコネクタ１３Ｍの接続端子は、左側から順に、ＤＡＴＡ端子，ＣＬＫ端子，Ｖｃｃ端子，ＧＮＤ端子として、Ｃステーション１４Ｃのコネクタ１３Ｃの接続端子は、左側から順に、ＣＬＫ端子，Ｖｃｃ端子，ＤＡＴＡ端子，ＧＮＤ端子として機能する。
ただし、各接続端子１５の物理的な形状は、機能によらず共通である。

そして、各色のプロセスカートリッジ３１に設ける部品端子３３の機能は、対応する色のステーション１４におけるコネクタの接続端子１５と同じ順番で並ぶことになる。
すなわち、Ｋプロセスカートリッジ３１Ｋの部品端子３３は、左側から順に、Ｖｃｃ端子，ＣＬＫ端子，ＤＡＴＡ端子，ＧＮＤ端子として機能し、Ｙプロセスカートリッジ３１Ｙの部品端子３３は、左側から順に、Ｖｃｃ端子，ＤＡＴＡ端子，ＣＬＫ端子，ＧＮＤ端子として機能する等である。各部品端子３３の物理的な形状も、機能によらず共通である。
図２では、各プロセスカートリッジ３１における部品端子３３の配列を、図２の上側を図１の左側と対応させて示している。

一方、図２に示したように、各色のプロセスカートリッジ３１において、ＩＤチップ３２における回路端子３４の配列は、色によらず共通である。従って、ＩＤチップ３２のハードウェアも各色で共通化することができる。
そしてこのため、ＩＤチップ３２における回路端子３４と、プロセスカートリッジ３１における部品端子３３との対応関係は、プロセスカートリッジ３１の色に応じて異なることになる。

従って、ＩＤチップ３２を搭載するプロセスカートリッジ３１上の回路基板においては、図２（Ａ）〜（Ｄ）に示すように、プロセスカートリッジの色に応じて異なる配線パターンを設け、ＩＤチップ３２における各回路端子３４を、対応する部品端子３３と接続するようにしている。Ｖｃｃの回路端子をＶｃｃの部品端子に、ＣＬＫの回路端子をＣＬＫの部品端子に、という具合である。

各端子の間に以上のような配線を行うことにより、各色のプロセスカートリッジ３１を、その色のステーション１４に装着した場合には、ＩＤチップ３２の各回路端子３４の全てが、部品端子３３及び接続端子１５を介して、それぞれ対応する信号線２３〜２６に接続される。Ｖｃｃの回路端子がＶｃｃ信号線２３と接続され、ＣＬＫの回路端子がＣＬＫ信号線２４と接続されるという具合である。そしてこのことにより、ＣＰＵ１１とＩＤチップ３２とが通信可能な状態となる。

一方、各色のプロセスカートリッジ３１を、間違った（異なる色の）ステーション１４に装着した場合には、ＩＤチップ３２の各回路端子３４の少なくとも１つが、部品端子３３及び接続端子１５を介して、対応しない信号線２３〜２６に接続されることになる。例えば、Ｋプロセスカートリッジ３１ＫをＹステーション１４Ｙに接続した場合、Ｖｃｃの回路端子はＶｃｃ信号線２３と接続されるが、ＣＬＫの回路端子がＤＡＴＡ信号線２５と接続され、ＤＡＴＡの回路端子がＣＬＫ信号線２４と接続されるという具合である。そして、この状態では、ＣＰＵ１１がＩＤチップ３２と通信しようとした場合には、各回路端子３４に適切な信号が入力されないため、通信エラーとなり、通信ができない。

従って、ＣＰＵ１１は、プロセスカートリッジ３１が正しいステーション１４に装着された場合のみ、正常に通信ができることを通じて自動的にそのことを認識することができ、各色のプロセスカートリッジ３１の形状が全く同じものであっても、間違ったステーション１４に装着されたプロセスカートリッジ３１を正しい位置に装着されたものであると誤認しないようにすることができる。
従って、全てのプロセスカートリッジ及びステーションの形状や構造を統一することができる。このため、製造ラインや金型も色毎に設ける必要がなくなり、画像形成装置１０及びプロセスカートリッジ３１の製造コストを安価なものにすることができる。

なお、グランド線やグランド端子については、対応しない信号線や端子（例えばＶｃｃ）と接続されてしまうとショートが発生する等して装置の動作に大きな不具合を与える可能性があるため、各色で配置を共通にし、プロセスカートリッジ３１が間違ったステーション１４に装着された場合でも、グランド線とグランド端子との間は正しく接続がなされるようにしている。
従って、図１に示した画像形成装置１０では、プロセスカートリッジの識別は、実質的に３つの端子の配列で行うことになり、３の階乗＝６種類の識別が可能である。

また、ＣＰＵ１１がセンサ等の何らかの手段で各ステーション１４にプロセスカートリッジが装着されているか否かを検出できるのであれば、その情報と、正しいステーション１４に装着されているプロセスカートリッジ３１の情報とを比較することにより、どのステーション１４に間違ったプロセスカートリッジ３１が装着されているかを特定して、ユーザに通知する等の対応も可能である。

また、各コネクタ１３の接続端子１５と各信号線２３〜２６との対応関係については、図示の対応関係に限られるものではない。部品端子３３から回路端子３４までの配線により、プロセスカートリッジ３１が正しいステーション１４に装着された状態で、各回路端子３４の全てが対応する信号線２３〜２６に接続されるようにできれば、途中の配線に特に制約はない。
さらに、ステーション１４の色の順序（Ｋ，Ｙ，Ｍ，Ｃ）も、図示のものに限られないのはもちろんである。

〔第２の実施形態：図３，図４〕
次に、この発明の画像形成装置の第２の実施形態について説明する。
この第２の実施形態は、Ｋプロセスカートリッジのみは形状の違いにより他の色のプロセスカートリッジと区別できるようにした点と、通信エラーを起こさなくても、ＣＰＵ１１が各ステーション１４に正しいプロセスカートリッジ３１が装着されていることを確認できるようにした点が、第１の実施形態と異なるのみである。
そこで、これらの点に関連する構成及び動作についてのみ説明し、その他の点の説明は省略する。また、第１の実施形態で説明した構成と対応するものには、第１の実施形態の場合と同じ符号を用いる。

図３に、第２の実施形態のプロセスカートリッジ３１におけるＩＤチップ４２の搭載状態を、図２と同様に示す。
図３からわかるように、この実施形態においては、プロセスカートリッジ３１のＩＤチップ４２に、図２に示したＩＤチップ３２にも備えていた回路端子３４に加え、Ｄ０〜Ｄ２の配置確認用端子４５と、Ａ０〜Ａ２の基準信号端子４６とを備えている。しかし、ＩＤチップ４２の端子構成は各色で共通であり、そのハードウェアも、各色で共通化することができる。

そして、プロセスカートリッジ３１においては、部品端子３３と回路端子３４とを第１の実施形態の場合と同様に接続することに加え、各配置確認用端子４５も、部品端子３３のうちＧＮＤ端子以外の３つの端子と接続している。
ただし、配置確認用端子４５と部品端子３３との間の配線順は、プロセスカートリッジ３１の色によらず共通であり、図で上側の部品端子３３から順に、Ｄ０，Ｄ１，Ｄ２の配置確認用端子４５に接続している。従って、図１と対比するとわかるように、各プロセスカートリッジ３１が対応する色のステーション１４に装着された場合、各配置確認用端子４５は、プロセスカートリッジ３１の色によって異なる信号線と接続されることになる。
また、Ａ０〜Ａ２の各基準信号端子４６には、配置確認用端子４５に入力する信号と比較するための基準信号として、色毎に異なる信号を入力する配線が接続している。

例えば、図３（Ａ）に示すＫプロセスカートリッジ３１Ｋにおいては、Ａ０〜Ａ２の全てにハイレベルの「１」の信号が入力される。（Ｂ）に示すＹプロセスカートリッジ３１Ｙにおいては、Ａ０とＡ２に「１」の信号が、Ａ１にローレベルの「０」の信号が入力される。（Ｃ）に示すＭプロセスカートリッジ３１Ｍにおいては、Ａ１とＡ２に「１」の信号が、Ａ０に「０」の信号が入力される。（Ｄ）に示すＣプロセスカートリッジ３１Ｃにおいては、Ａ０とＡ１に「１」の信号が、Ａ２に「０」の信号が入力される。

次に、図４のフローチャートを参照しながら、この実施形態の画像形成装置１０において、プロセスカートリッジの誤装着を検出するためにＣＰＵ１１及び各プロセスカートリッジ３１のＩＤチップ４２が実行する動作について説明する。これらの動作は、ＣＰＵ１１及びＩＤチップ４２がそれぞれ、予め所定のメモリに記憶しているか、必要に応じてメモリから読み出したプログラムを実行することにより行うものである。

なお、図４に示す動作で検出するのは、カラーのＹ，Ｍ，Ｃのステーション及びプロセスカートリッジの装着状態であり、Ｋのステーション及びプロセスカートリッジについては、形状の違いにより、他の３つと区別できるようにしている。すなわち、機械的構成により誤装着が起こらないようにしている。

画像形成装置１０は、主電源オン、カバー閉及び省エネルギモードからの復帰など、プロセスカートリッジ３１がＣＰＵ１１による監視から離れて取り外しが可能であった状態からＣＰＵ１１による監視下に復帰するようなイベントを検出した場合、プロセスカートリッジ３１との通信を開始する前に、図４のフローチャートに示す動作を行う。

この動作は、まずＣＰＵ１１がステップＳ１１でＶｃｃ，ＣＬＫ，ＤＡＴＡの各信号線の信号をそれぞれ１，１，０に設定することにより開始される。なお、図１と図３を対比するとわかるように、Ｙ，Ｍ，Ｃのプロセスカートリッジ３１が正しいステーション１４に装着された状態でＣＰＵ１１がこの配置確認用の信号を設定すると、各プロセスカートリッジ３１においてＩＤチップ４２の各配置確認用端子４５に入力する信号は、対応する各基準信号端子４６に供給される信号と一致する。

すなわち、例えばＹプロセスカートリッジ３１Ｙにおいては、Ｄ０〜Ｄ２の各配置確認用端子に印加される信号は、（Ｄ０，Ｄ１，Ｄ２）＝（Ｖｃｃ，ＤＡＴＡ，ＣＬＫ）＝（１，０，１）であり、Ｄ０とＡ０，Ｄ１とＡ１，Ｄ２とＡ２の信号がそれぞれ一致する。Ｍ及びＣのプロセスカートリッジ３１においても同様である。

しかし、プロセスカートリッジ３１が間違ったステーション１４に装着されている場合には、少なくとも１組の電極において、配置確認用端子４５に入力する信号は、対応する基準信号端子４６に供給される信号と一致しない。
例えば、Ｙプロセスカートリッジ３１ＹをＭステーション１４Ｍに装着した場合、Ｄ０〜Ｄ２の各配置確認用端子に入力する信号は、（Ｄ０，Ｄ１，Ｄ２）＝（ＤＡＴＡ，ＣＬＫ，Ｖｃｃ）＝（０，１，１）となり、（Ａ０，Ａ１，Ａ２）＝（１，０，１）であるから、Ｄ２とＡ２の信号は一致するものの、Ｄ０とＡ０，Ｄ１とＡ１の信号は一致しない。

図４のステップＳ１２乃至Ｓ１４の動作は、ＣＰＵ１１が設定した配置確認用の信号を検出したＩＤチップ４２の動作であり、各プロセスカートリッジ３１のＩＤチップ４２がそれぞれ独立に行う動作である。そしてこの動作において、ＩＤチップ４２は、上記の各基準信号端子４６に供給される信号（Ａ０，Ａ１，Ａ２）と、ＣＰＵ１１により対応する各配置確認用端子４５に入力された信号（Ｄ０，Ｄ１，Ｄ２）とを比較する（Ｓ１２，Ｓ１３）。
そして、これらが全て一致した場合には、プロセスカートリッジ３１は正しいステーション１４に装着されていると判断し、このことを示すため、全ての配置確認用端子４５をハイインピーダンスにする（Ｓ１４）。

一方、ステップＳ１２で一組でも信号が相違した場合は、プロセスカートリッジ３１は間違ったステーション１４に装着されていると判断し、このことを示すため、配置確認用端子４５のうち０の信号が印加されている端子の出力信号を０に固定し、それ以外の配置確認用端子をハイインピーダンスにする（Ｓ１５）。なお、Ｄ０〜Ｄ２のいずれの端子に０の信号が印加されているかはプロセスカートリッジ３１がどのステーション１４に装着されているかにより異なる。しかし、どのステーション１４に装着されている場合でも、０の信号が印加されている配置確認用端子４５は、部品端子３３と接続端子１５を介してＤＡＴＡ信号線２５に接続されている。なぜなら、ＣＰＵ１１がステップＳ１１の組み合わせで信号を設定した場合、０の信号はＤＡＴＡ信号線２５を通してのみ入力されるものだからである。

次のステップＳ１６では、ＩＤチップ４２がステップＳ１４又はＳ１５の処理を完了したと考えられるタイミングで、ＣＰＵ１１がＤＡＴＡ信号線２５の信号値を読み取る。少なくとも１つのＩＤチップ４２がステップＳ１５で配置確認用端子の出力を０に固定していた場合、ＤＡＴＡ信号線２５の信号値は０になる。

従って、ＣＰＵ１１がステップＳ１６で読み取った信号値が０の場合、誤装着されたプロセスカートリッジ３１が少なくとも１つあることがわかる（Ｓ１７）。そこで、ＣＰＵ１１はプロセスカートリッジ３１のＩＤチップ４２との通信は行わず、誤装着がある旨をユーザに通知する等のエラー処理を行う。

一方、全てのＩＤチップ４２がステップＳ１４で配置確認用端子の出力をハイインピーダンスにしている場合、ＤＡＴＡ信号線２５の信号値は、プルアップ抵抗２２のため１（ハイレベル）になる。
従って、ＣＰＵ１１がステップＳ１６で読み取った信号値が１の場合、誤装着されたプロセスカートリッジ３１がないことがわかる。そこで、ＣＰＵ１１はプロセスカートリッジ３１のＩＤチップ４２との通信を開始し、通常の制御処理に移行する（Ｓ１８）。

以上の手順によれば、ＣＰＵ１１は、通信エラーを起こすことなくプロセスカートリッジ３１の誤装着を検出することができる。従って、不測の信号をＩＤチップ４２に供給して、ＩＤチップ４２が記憶しているデータを誤って書き換えてしまうような事態を防止できる。
特に、ＣＰＵ１１がステップＳ１１で設定する信号の印加時間を、ＩＤチップ４２へのデータの書き込みに必要なデータ幅より短い時間とすれば、一層効果的に誤書き込みを防止することができる。

なお、図４に示した手順では、プロセスカートリッジ３１の識別は、実質的に、０の信号がどの配置確認用端子に届くか、により行うことになる。従って、グランド以外の（色によって端子との間の配線が異なる）信号線が３本の場合、３つのプロセスカートリッジしか識別できないので、ブラックについては別に識別手段を設けたものである。
しかし、グランド以外の信号線が４本以上ある場合には、４つのプロセスカートリッジ全てについて、図４に示した手順で誤装着の検出が可能である。

〔第３の実施形態：図５，図６〕
次に、この発明の画像形成装置の第３の実施形態について説明する。
この第３の実施形態は、第２の実施形態と同様、通信エラーを起こさなくても、ＣＰＵ１１が各ステーション１４に正しいプロセスカートリッジ３１が装着されていることを確認できるようにしたものである。しかし、Ｋプロセスカートリッジも含めて４種全てについて、同じ手法で誤装着の検出ができるようにした点が、第２の実施形態と異なる。
そこで、これらの点に関連する構成及び動作についてのみ説明し、その他の点の説明は省略する。また、第１及び第２の実施形態で説明した構成と対応するものには、第１及び第２の実施形態の場合と同じ符号を用いる。

図５に、第３の実施形態のプロセスカートリッジ３１におけるＩＤチップ５２の搭載状態を、図２及び図３と同様に示す。
図５からわかるように、この実施形態においては、プロセスカートリッジ３１のＩＤチップ５２には、図３に示したＩＤチップ４２に備えていた回路端子３４及び配置確認用端子４５は設けているが、基準信号端子４６は設けていない。

これに代えて、図示は省略しているが、内部回路において、Ｄ０〜Ｄ２の配置確認用端子４５に印加される信号と比較するため、Ａ０〜Ａ２の基準信号端子４６に当たるデータを記憶している。その内容は以下の表１に示すように、プロセスカートリッジ３１の色に応じて異なるものであるが、詳細については後述する。

なお、回路端子３４及び配置確認用端子４５と部品端子３３との接続関係は、第２の実施形態の場合と同様である。また、ＩＤチップ５２の端子構成は各色で共通であり、そのハードウェアも、各色で共通化することができる。

次に、図６のフローチャートを参照しながら、この実施形態の画像形成装置１０において、プロセスカートリッジの誤装着を検出するためにＣＰＵ１１及び各プロセスカートリッジ３１のＩＤチップ５２が実行する動作について説明する。
画像形成装置１０は、主電源オン、カバー閉及び省エネルギモードからの復帰など、プロセスカートリッジ３１がＣＰＵ１１による監視から離れて取り外しが可能であった状態からＣＰＵ１１による監視下に復帰するようなイベントを検出した場合、プロセスカートリッジ３１との通信を開始する前に、図６のフローチャートに示す動作を行う。

この動作は、まずＣＰＵ１１がステップＳ２１でＶｃｃ，ＣＬＫ，ＤＡＴＡの各信号線の信号をそれぞれ１，１，０に設定することにより開始される。この処理は、図４のステップＳ１１と同様なものである。ただし、図６の処理においては、ＣＰＵ１１は次に別の信号を設定するため、ステップＳ１１で設定する信号の値を「一次の値」と呼ぶことにする。

そして、ステップＳ２２では、各プロセスカートリッジ３１のＩＤチップ５２がそれぞれ、ＣＰＵ１１により各配置確認用端子４５に入力された信号の一次の値を、自身が予め比較対象として記憶している表１に示した一次の値と比較し、その比較結果を記憶する。表１に記載したカッコ内の３つの値を、左から順にＤ０，Ｄ１，Ｄ２の配置確認用端子４５に入力した信号の値と比較すればよい。なお、一次の３つの値は、第２の実施形態において基準信号端子４６に供給されていた信号と対応するものである。

次のステップＳ２３では、ＩＤチップ５２がステップＳ２２の処理を完了したと考えられるタイミングで、ＣＰＵ１１がＶｃｃ，ＣＬＫ，ＤＡＴＡの各信号線の信号をそれぞれ１，０，０に設定する。このステップＳ２３で設定する信号の値を「二次の値」と呼ぶことにする。

そして、ステップＳ２４では、各プロセスカートリッジ３１のＩＤチップ４２がそれぞれ、ＣＰＵ１１により各配置確認用端子４５に入力された信号の二次の値を、ステップＳ２２の場合と同様、自身が予め比較対象として記憶している表１に示した二次の値と比較する。なお、二次の３つの値は、各色のプロセスカートリッジ３１が正しいステーション１４に装着された状態でＣＰＵ１１が各信号線２３〜２５に二次の値を設定した場合にＤ０，Ｄ１，Ｄ２の配置確認用端子４５に入力する信号の値と対応するものである。

従って、プロセスカートリッジ３１が正しいステーション１４に装着されている場合、ステップＳ２２及びＳ２４での比較において、全ての配置確認用端子４５について、値が表１に示した値と一致するはずである。ゆえに、これらが全て一致した場合には、ＩＤチップ５２は、プロセスカートリッジ３１が正しいステーション１４に装着されていると判断し（Ｓ２５）、このことを示すため、全ての配置確認用端子４５をハイインピーダンスにする（Ｓ２６）。

一方、ステップＳ２２及びＳ２４の少なくとも一方で一組でも信号が相違した場合は、ＩＤチップ５２は、プロセスカートリッジ３１が間違ったステーション１４に装着されていると判断し、このことを示すため、配置確認用端子４５のうち一次と二次の双方で０の信号が印加されている端子の出力信号を０に固定し、それ以外の配置確認用端子をハイインピーダンスにする（Ｓ２７）。

なお、Ｄ０〜Ｄ２のいずれの端子に０の信号が印加されるかはプロセスカートリッジ３１がどのステーション１４に装着されているかにより異なる。しかし、どのステーション１４に装着されている場合でも、一次と二次の双方で０の信号が印加された配置確認用端子４５は、部品端子３３と接続端子１５を介してＤＡＴＡ信号線２５に接続されている。なぜなら、ＣＰＵ１１がステップＳ２１及びＳ２３の組み合わせで信号を設定した場合、一次と二次の双方で０の信号が印加されるのはＤＡＴＡ信号線２５を通してのみだからである。
以下のステップＳ２８乃至Ｓ３０の処理は、図４のステップＳ１６乃至Ｓ１８の処理と同様であるので、説明を省略する。

以上の手順によれば、ＣＰＵ１１は、第２の実施形態の場合と同様、通信エラーを起こすことなくプロセスカートリッジ３１の誤装着を検出することができる。
なお、図６に示した手順では、ＣＰＵ１１が信号線に一次と二次の値を順次設定するようにしたことにより、一次で０の信号（ここで説明した例ではＤＡＴＡ信号線２５の信号）がどの配置確認用端子に届くか、と、二次で１の信号（ここで説明した例ではＶｃｃ信号線２３の信号）が別のどの配置確認用端子に届くか、の組み合わせで、３×２＝６通りの識別が可能である。従って、４つのプロセスカートリッジを問題なく識別することができる。

グランド以外の信号線が４本以上ある場合には、信号線の本数をｎとして、一次からｎ−１次までの信号をそれらの信号線に順次設定することにより、ｎの階乗通りのプロセスカートリッジを識別可能である。

〔変形例：図７〕
以上で実施形態の説明を終了するが、この発明において、各部の具体的な構成や配線、印加する信号及び処理の内容等は、実施形態で説明したものに限るものではない。
例えば、図４及び図６に示した手順では、正常に動作するプロセスカートリッジ３１が誤装着されている場合にはこれを検出できるものの、プロセスカートリッジ３１がそもそも装着されていなかったり、装着されていてもＩＤチップ４２に電源が供給されておらず全く動作していない場合には、誤装着はないという検出結果になる。

しかし、これらの場合には、ステップＳ１８又はＳ３０でＣＰＵ１１がＩＤチップと通信しようとした場合に通信エラーとなるので、それとわかる。このような場合には、通信エラーが起こっても特に問題はない。
そこで、このような事態に適切に対処するため、例えば図６に示した処理を、図７に示すように変形することが考えられる。

すなわちステップＳ３０でＣＰＵ１１が各ステーション１４に装着された（されているはずの）プロセスカートリッジ３１のＩＤチップ５２と通信を開始した後、ＣＰＵ１１はステップＳ３１でＩＤチップ５２との通信に通信エラーが発生したか否か判断する。そして、通信エラーが発生した場合には、ステップＳ３２で、通信エラーの発生したＩＤチップ５２には、少なくとも電源が供給されていない（ステーション１４へのプロセスカートリッジ３１の装着自体されていない可能性もある）と判断し、通信を中止する。
通信エラーが発生していない場合には、特に問題ないのでステップＳ３３でＩＤチップ５２との通信を続行する。

なお、以上の処理を行う場合、少なくともブラックのプロセスカートリッジ３１が正しくＫステーション１４に装着されていれば、他の色のプロセスカートリッジ３１について電源が供給されていない（ステップＳ３１でＹＥＳの）場合であっても、モノクロ画像形成の実行を許可するようにすることも考えられる。このような場合、プロセスカートリッジ３１が動作可能な状態で誤装着されている場合とは異なり、プロセスカートリッジ３１が誤装着されていたとしても動作しないため、画像形成装置１０の動作に悪影響を与えることはなく、モノクロの画像形成は正常に行うことができると考えられるためである。

以上説明してきた誤装着の検出に関する構成及び処理は、プロセスカートリッジ以外の部品の装着位置を検出する場合に適用することも可能である。また、画像形成装置以外の電子装置において、着脱可能な部品や部材の装着位置を検出場合に適用することも可能である。
また、以上説明してきた各実施形態及び変形例の構成は、相互に矛盾しない限り任意に組み合わせて実施可能であることは勿論である。

以上説明してきたように、この発明の画像形成装置及び部品接続位置識別方法によれば、制御部が各接続部に接続された部品と通信するための信号線に、複数の部品が並列に接続される場合であっても、上記制御部が、複数の接続部にそれぞれ正しい部品が接続されているか否かを検出できる構成を、安価に実現することができる。
従って、この発明を適用することにより、部品の形状や向上を統一して製造コストを抑えた画像形成装置を提供することができる。

１０：画像形成装置 １１：ＣＰＵ １２：ＲＯＭ
１３Ｋ〜１３Ｃ：コネクタ １４Ｋ〜１４Ｃ：ステーション １５：接続端子
２１，２２：プルアップ抵抗 ２３〜２６：信号線 ２７：システムバス
３１Ｋ〜３１Ｃ：プロセスカートリッジ ３２，４２，５２：ＩＤチップ
３３：部品端子 ３４：回路端子 ４５：配置確認用端子
４６：基準信号端子

特開２００５−２５０３７５号公報

Claims (8)

1. 制御部と、該制御部からの信号を供給可能な複数の信号線と、該複数の信号線とそれぞれ接続される複数の接続端子を持ちそれぞれ異なる種類の部品と対応している複数の接続部とを備えた画像形成装置であって、
   前記複数の接続端子は前記部品が備える複数の部品端子とそれぞれ接続するためのものであり、該各種類の部品はそれぞれ、複数の回路端子を備え該回路端子の全てが対応する前記信号線に接続されると前記制御部と通信可能となるような集積回路を備えるものであり、
   前記各接続端子と該各接続端子に接続される信号線との相対的位置の対応関係が前記複数の接続部ごとにそれぞれ異なり、
   前記各部品端子と前記各回路端子との間の配線は、前記部品が該部品の種類と対応する前記接続部に接続された場合のみ、前記部品端子及び前記接続端子を介して前記集積回路が備える前記複数の回路端子の全てが対応する信号線と接続される状態になるように前記部品の種類ごとに引き回しが異なることを特徴とする画像形成装置。
2. 請求項１記載の画像形成装置において、
   前記複数の信号線がグランド線を含み、
   前記集積回路が備える複数の回路端子がグランド端子を含み、
   前記部品を前記複数の接続部のうち何れの接続部と接続しても、前記集積回路が備える複数の回路端子のうちグランド端子と前記グランド線とが接続される状態になることを特徴とする画像形成装置。
3. 請求項１又は２記載の画像形成装置において、
   前記各部品における集積回路は、
   前記複数の回路端子に加え、前記複数の部品端子の各々と接続された複数の配置確認用端子と、
   前記複数の配置確認用端子に前記部品端子を介してそれぞれ配置確認用の信号が入力され、該入力された信号が、予め設定されている信号と一致しない場合に、前記複数の配置確認用端子の少なくとも１つから、前記部品の配置位置が正しくない旨を示すエラー信号を出力する出力手段とを備え、
   前記制御部が、前記複数の接続部にそれぞれ接続された部品の集積回路と通信を開始する前に、前記複数の信号線に対して前記配置確認用の信号を供給し、その後、前記エラー信号の有無を検出する手段を有することを特徴とする画像形成装置。
4. 請求項３記載の画像形成装置であって、
   前記制御部は、所定のイベントを検出した場合に、前記複数の信号線に対して前記配置確認用の信号を供給し、その後、前記エラー信号があることを検出した場合に、少なくとも１つの前記接続部に、不適切な部品が接続されていると判断することを特徴とする画像形成装置。
5. 請求項３又は４記載の画像形成装置であって、
   前記制御部は、当該画像形成装置の主電源オン、カバー閉及び省エネルギモードからの復帰のうち何れか１つのイベントを検出すると、前記複数の信号線に対して前記配置確認用の信号を供給することを特徴とする画像形成装置。
6. 請求項３乃至５のいずれか一項記載の画像形成装置であって、
   前記制御部は、前記複数の信号線に対して前記配置確認用の信号を供給した後、前記エラー信号がないことを検出した場合に、前記複数の接続部にそれぞれ接続された部品の集積回路と通信を開始し、該通信の際に通信エラーが発生した集積回路については、少なくとも電源が供給されていないと判断することを特徴とする画像形成装置。
7. 請求項６記載の画像形成装置であって、
   前記複数の部品は、それぞれブラック、マゼンタ、シアン、イエローのプロセスカートリッジであり、
   前記制御部が、前記ブラックのプロセスカートリッジの集積回路と通信可能であれば、他のプロセスカートリッジの集積回路に電源が供給されていないと判断した場合でも、モノクロ画像形成の実行を許可するようにしたことを特徴とする画像形成装置。
8. 制御部と、該制御部からの信号を供給可能な複数の信号線と、該複数の信号線とそれぞれ接続される複数の接続端子を持ちそれぞれ異なる種類の部品と対応している複数の接続部とを備えた画像形成装置における部品接続位置識別方法であって、
   前記各接続端子と該各接続端子に接続される信号線との相対的位置の対応関係が前記複数の接続部ごとにそれぞれ異なるように前記各接続端子と前記各信号線とを接続する第１の工程と、
   前記接続部に接続する複数種類の部品に搭載する集積回路として、複数の回路端子を備え、その各回路端子が全て対応する前記信号線に接続されると前記制御部と通信可能となるような集積回路を用意する第２の工程と、
   前記各部品の種類に応じて、該部品が備える複数の部品端子と前記各回路端子とを、該部品が該部品の種類と対応する前記接続部に接続された場合のみ、前記部品端子及び前記接続端子を介して前記複数の回路端子の全てが対応する信号線と接続される状態になるように前記部品の種類ごとに接続する第３の工程と、
   前記制御部に、いずれかの種類の前記部品が前記接続部いずれかに接続された場合に、該接続された部品の集積回路と通信できるか否かによって、該部品が適切な接続部に接続されているか否か判断させる第４の工程とを備えることを特徴とする部品接続位置識別方法。

Images