ES2914075T3 - Método para la estructuración de un sustrato - Google Patents

Método para la estructuración de un sustrato Download PDF

Info

Publication number
ES2914075T3
ES2914075T3 ES20726012T ES20726012T ES2914075T3 ES 2914075 T3 ES2914075 T3 ES 2914075T3 ES 20726012 T ES20726012 T ES 20726012T ES 20726012 T ES20726012 T ES 20726012T ES 2914075 T3 ES2914075 T3 ES 2914075T3
Authority
ES
Spain
Prior art keywords
seed layer
titanium
substrate
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES20726012T
Other languages
English (en)
Inventor
Marcus Elmar Lang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSR Engineering and Consulting Ltd
Original Assignee
LSR Engineering and Consulting Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSR Engineering and Consulting Ltd filed Critical LSR Engineering and Consulting Ltd
Application granted granted Critical
Publication of ES2914075T3 publication Critical patent/ES2914075T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)

Abstract

Método para la estructuración de un sustrato, en particular la estructuración por medio de grabado selectivo en la industria de sustratos de semiconductores e IC, en donde se llevan a cabo las siguientes etapas - proporciona un sustrato(2), - aplicar una capa semilla de titanio (4) al sustrato (2), - recubrir toda la superficie del sustrato (2) que tiene la capa semilla de titanio (4) con una capa fotoprotectora (6), - hacer la estructuración litográfica de la capa fotoprotectora (6) para exponer regiones de la capa semilla de titanio (6), - aplicar cobre de manera selectiva como pistas conductoras (10) en las regiones en las que se expone la capa semilla de titanio (4), - eliminar el fotoprotector estructurado (8), y - grabar la capa semilla de titanio (4) en las regiones previamente cubiertas por el fotoprotector estructurado (8), en donde se usa ácido fosfórico para grabar la capa semilla de titanio (4) y también tiene lugar una exposición con luz UV durante el grabado del titanio.

Description

DESCRIPCIÓN
Método para la estructuración de un sustrato
La invención se refiere a un método para la estructuración de un sustrato, en particular a la estructuración por medio de grabado selectivo en la industria de sustratos de semiconductores e IC.
Se conoce por el estado de la técnica general la aplicación de capas de metal sobre sustratos aislantes, cuyas capas se estructuran subsecuentemente por medio de grabado químico húmedo. Por lo tanto, por ejemplo, se conocen sustratos que comprenden capas de cobre, en este caso típicamente se deposita primero electroquímicamente una capa semilla, como semilla de cristalización. Subsecuentemente, se aplica otra capa de cobre que se deposita electrolíticamente a dicha capa de cobre que se deposita electroquímicamente, estructurándose subsecuentemente juntas las dos capas de cobre, para formar los elementos de la pista conductora que se desean para el cableado. También pueden ser necesarias otras etapas del método, tales como la formación de vías, y que se conocen por un experto en la técnica.
Típicamente, los elementos de la pista conductora estructurados se caracterizan con respecto a su ancho de estructura mínimo y la separación mínima entre sí. Actualmente, en la galvanoplastia, la formación de estructuras que tienen una resolución de estructura mínima de 8 pm con una separación mínima de estructuras adyacentes en aproximadamente el mismo orden de magnitud, es convencional en la industria de sustratos.
En los desarrollos actuales, que siguen la tendencia de una miniaturización cada vez mayor, se busca reducir los anchos o separaciones mínimas de la estructura en la región de 5 pm o 2 pm, o incluso menos. Sin embargo, para este propósito es necesario proporcionar también un desarrollo correspondiente con respecto a la tecnología de grabado, para reducir en particular los decapados que surgen durante la formación de las estructuras.
Un enfoque podría ser reemplazar la capa semilla con un metal diferente, para poder realizar un grabado selectivo, de esta manera en particular permite un ataque químico húmedo reducido en la capa de cobre electrolítico que se deposita.
En este caso, una posible variante puede ser el uso de titanio como capa semilla, típicamente la capa de titanio se aplica al sustrato con un grosor de capa de 300 nm o menos. En métodos conocidos, el grabado de la capa de titanio tiene lugar entonces mediante el uso de ácido fluorhídrico o una solución alcalina, es decir, en particular NaOH o KOH, a través del trabajo en particular junto con peróxido de hidrógeno.
Sin embargo, ambos métodos, es decir, tanto el grabado del titanio mediante el uso de ácido fluorhídrico como en una solución alcalina, son independientes del intercambio de solución entre las estructuras y, además, tienen una desventaja significativa, en términos de tecnología de procesos, en el sentido de que se crean condiciones en estos procesos extremadamente peligrosas. Además del fuerte efecto de grabado, que puede ejercer influencias negativas tanto para las máquinas que se usan como para el personal operativo y el medio ambiente, en particular en el caso de este método también existe el riesgo de explosión debido a la descomposición repentina de componentes de reacción individuales, que juega un papel en particular cuando se usa KOH.
Por el documento EP 2 549 553 A2 se conoce un módulo LED y un método de producción correspondiente, en donde el módulo LED comprende una pluralidad de planos de tierra que se forman sobre una capa aislante. La capa aislante puede proporcionarse, por ejemplo, como silicio oxidado. A la capa aislante se le aplica una capa semilla, que comprende titanio u oro como capa inicial.
Por el documento WO 2018135325 se conoce un método para la estructuración de una capa semilla de titanio. El objetivo de la invención es ahora proporcionar un método para la estructuración de un sustrato, en particular la estructuración por medio de grabado selectivo en la industria de sustratos de semiconductores e IC, cuyo método que es más fácil de controlar, con respecto a las condiciones del proceso, que los métodos conocidos de la técnica anterior, y además permite resoluciones estructurales de 2 pm o menos.
Este objetivo se logra mediante las características de conformidad con la reivindicación 1. Las reivindicaciones dependientes se refieren a modalidades ventajosas de la invención en cada caso. Estas pueden combinarse entre sí de una manera tecnológicamente útil. La descripción, en particular junto con los dibujos, caracteriza y especifica adicionalmente la invención.
De acuerdo con la invención, se especifica un método para la estructuración de un sustrato, en particular la estructuración por medio de grabado selectivo en la industria de sustratos de semiconductores e IC, en cuyo método se llevan a cabo las siguientes etapas:
- proporcionar un sustrato,
- aplicar una capa semilla de titanio al sustrato,
- recubrir toda la superficie del sustrato que tiene la capa semilla de titanio con una capa fotoprotectora, - hacer la estructuración litográfica de la capa fotoprotectora para exponer regiones de la capa semilla de titanio,
- aplicar cobre de manera selectiva como pistas conductoras en las regiones en las que se expone la capa semilla de titanio,
- de manera selectiva el fotoprotector estructurado, y
- grabar la capa semilla de titanio en las regiones previamente cubiertas por el fotoprotector estructurado, mediante el uso de ácido fosfórico para grabar la capa semilla de titanio, y en donde tiene lugar también una exposición con luz UV durante el grabado del titanio.
De acuerdo con esto, se usa el grabado de la capa semilla de titanio por medio de ácido fosfórico en una solución acuosa, que además está adicionalmente bajo la influencia de la exposición con luz UV, de manera que puede realizarse un grabado selectivo para el material de cobre de las pistas conductoras. Un método de este tipo crea significativamente menos socavaduras y/o decapados, de manera que pueden lograrse anchos de pista conductora y separaciones mutuas de las pistas conductoras más pequeñas.
De acuerdo con una modalidad de la invención, la capa semilla de titanio tiene un grosor de capa de 100 a 300 nm y se produce por medio de la deposición a partir de la fase gaseosa, preferentemente por medio de pulverización catódica.
Esto permite una aplicación sencilla de la capa semilla de titanio sobre prácticamente todos los sustratos conocidos. De acuerdo con otra modalidad de la invención, la capa de cobre se aplica por medio de galvanoplastia.
Para definir las estructuras de la pista conductora, la capa de cobre puede aplicarse directamente entre las regiones cubiertas por el fotoprotector estructurado.
De acuerdo con otra modalidad de la invención, la luz UV tiene una longitud de onda de 300 nm o menos. Típicamente, es posible usar una lámpara UV o un láser ultravioleta con una longitud de onda de 185 nm, 254 nm o una combinación de las dos longitudes de onda.
Debido a la exposición a la luz UV, se genera oxígeno y/u ozono en la solución de grabado. Además, la luz UV provoca la activación del titanio, en particular por oxidación a óxido de titanio, lo que permite una reacción química directa en la capa de difusión, de manera que se minimiza la necesidad de reemplazar el solvente. Además, la luz UV promueve la separación de OH del ácido fosfórico, de manera que el grupo OH que se separa promueve el grabado del titanio.
De acuerdo con otra modalidad de la invención, se aplica un proceso de lavado a alta presión después del grabado. De acuerdo con esto, para aumentar la seguridad del proceso, se realiza un proceso de lavado en un dispositivo de lavado a alta presión, para poder desprender los compuestos de titanio que todavía están adheridos.
De acuerdo con otra modalidad de la invención, la capa semilla de titanio se graba por inmersión en una cubeta de ácido fosfórico o por pulverización con ácido fosfórico.
Por lo tanto, el proceso de grabado puede realizarse de diferentes formas, es decir, tanto por inmersión estática o en movimiento como también por pulverización, lo que proporciona un amplio abanico de posibles aplicaciones.
De acuerdo con otra modalidad de la invención, se añade un agente oxidante adicional.
De acuerdo con otra modalidad de la invención, el agente oxidante se añade en forma líquida, preferentemente como peróxido de hidrógeno, o en forma gaseosa, preferentemente como oxígeno u ozono.
De acuerdo con otra modalidad de la invención, el agente oxidante se añade como iniciador en el caso de un nuevo lote o una vida útil más larga.
De acuerdo con otra modalidad de la invención, el agente oxidante adicional se añade para acelerar el proceso. La adición del agente oxidante adicional permite servir como iniciador, en el caso de un nuevo lote o una vida útil más larga de la solución con el ácido fosfórico. Sin embargo, también es posible usar el agente oxidante adicional para acelerar el proceso.
De acuerdo con otra modalidad de la invención, se lleva a cabo adicionalmente un tratamiento ultrasónico.
En particular, en el caso de la aplicación por inmersión, puede tener lugar una mejor eliminación del material usado y/o pueden desprenderse compuestos de titanio aún adheridos.
De acuerdo con otra modalidad de la invención, el solvente se suministra a un dispositivo de succión junto con el ácido fosfórico.
En la aplicación de inmersión y pulverización, la instalación de uno o más dispositivos de succión podría mejorar el flujo y, por lo tanto, el intercambio de solvente en estructuras muy finas sobre el sustrato. La combinación de pulverización y/o vertido (en inmersión) y la succión de la solución genera un flujo en la superficie de las estructuras y promueve el intercambio de solvente.
Algunas modalidades se describirán con mayor detalle a continuación, con referencia a los dibujos, en los que:
La Figuras 1A - F: son vistas laterales de las etapas individuales del proceso en el caso de la estructuración de una superficie conductora de un sustrato por medio del método de acuerdo con la invención,
La Figura 2: es una vista lateral de un primer dispositivo para llevar a cabo el método de acuerdo con la invención, y
La Figura 3: es una vista lateral de un segundo dispositivo para llevar a cabo el método de acuerdo con la invención.
En las figuras, los componentes idénticos o funcionalmente idénticos se proporcionan con los mismos signos de referencia.
A continuación, se explicará con mayor detalle una primera modalidad de la invención con referencia a las Figuras 1A a 1F, cuya modalidad es adecuada, por ejemplo, para producir superficies conductoras estructuradas para sustratos, sobre las que se montan circuitos integrados.
Como se muestra en la Figura 1A, en primer lugar se aplica una capa semilla de titanio 4 a un sustrato 2, cuya capa típicamente tiene un grosor de 300 nm o menos, y se crea sobre el sustrato 2 por medio de pulverización catódica. La capa semilla de titanio 4 también se denominará en lo sucesivo la capa semilla.
La Figura 1B muestra que ahora se aplica una capa fotoprotectora 6 a la capa semilla de titanio 4, sobre toda la superficie, en el lado remoto del sustrato 2, lo que típicamente puede lograrse mediante recubrimiento por rotación o laminación. Sin embargo, no se excluyen otros métodos, conocidos por un experto en la técnica, para aplicar una capa fotoprotectora 6 sobre toda la superficie.
Como se muestra en la Figura 1C, la estructuración de la capa fotoprotectora 6 se lleva a cabo subsecuentemente por medio de una exposición litográfica, de manera que, típicamente después de una etapa de revelado químico húmedo, la capa fotoprotectora 6 sobre toda la superficie se convierte en un fotoprotector estructurado 8 que tiene una pluralidad de elementos estructurales. En el uso subsecuente, la parte restante del fotoprotector estructurado 8 corresponde a las posiciones que se encuentran fuera de las que se pretenden dotar de pistas conductoras sobre el sustrato 2. Por lo tanto, no hace falta decir que el fotoprotector estructurado 8 también puede formar otros patrones, en particular también irregulares, que pueden desviarse significativamente de la modalidad que se muestra simbólicamente en la Figura 1C.
En una etapa del proceso subsecuente, el cobre se introduce de manera selectiva en las regiones no cubiertas por el fotoprotector estructurado 8, por encima de la capa semilla de titanio 4, típicamente por medio de galvanoplastia. Las pistas conductoras se indican con el signo de referencia 10 en la Figura 1d .
En una siguiente etapa del proceso, que se muestra en la Figura 1E, se elimina el fotoprotector estructurado 8. Por lo tanto, las regiones entre las pistas conductoras 10, que están formadas por el material de cobre, ahora están expuestas, de manera que ahora se revela la capa semilla de titanio 4 fuera de las pistas conductoras 10. En las regiones previamente cubiertas por el fotoprotector estructurado 8, la capa semilla de titanio se elimina ahora por medio de grabado, mediante el uso de ácido fosfórico para grabar la capa semilla de titanio 4, de manera que puede realizarse el grabado selectivo para el material de cobre de las pistas conductoras 10. Un método de este tipo crea significativamente menos socavaduras, de manera que pueden lograrse anchos de pista conductora y separaciones mutuas de las pistas conductoras más pequeñas.
En particular, la etapa de grabado que se muestra en la Figura 1F se explica de nuevo con referencia a la Figura 2. Puede verse que el sustrato 2 se coloca en una cubeta de inmersión 12, en este caso, es posible que el sustrato esté quieto o se mueva en la cubeta de inmersión 12. En otra variante, no mostrada en la Figura 2, también sería posible la pulverización de la superficie del sustrato mediante el uso de ácido fosfórico.
El ácido fosfórico se proporciona como una solución acuosa, que tiene una concentración predeterminada, que puede verse en la Figura 2 en función del nivel del fluido, que se indica con el signo de referencia 14. Además, durante el proceso de grabado de la capa semilla de titanio 4, la luz UV se suministra a través de una lámpara UV 16 que puede, por ejemplo, emitir luz UV con una longitud de onda de 185 nm, 254 nm o una combinación de las dos longitudes de onda.
El propósito de esta exposición a la luz UV de la luz UV 16 es generar oxígeno y/u ozono en la solución de grabado. Además, la luz UV provoca la activación del titanio, en particular por oxidación a óxido de titanio, lo que permite una reacción química directa en la capa de difusión, de manera que se minimiza la necesidad de reemplazar el solvente. Además, la luz UV promueve la separación de OH del ácido fosfórico, de manera que el grupo Oh que se separa promueve el grabado del titanio.
De acuerdo con la invención, la superficie del sustrato 2 puede irradiarse directamente por la lámpara UV 16, o dicha lámpara también puede usarse indirectamente en la cubeta de inmersión 12 , ya que en este caso también se separa OH y se genera O2 u O3. En el caso de la irradiación indirecta el efecto es posiblemente peor, pero suficiente para esta aplicación. Por tanto, la expresión “exposición con luz UV” se entiende como el uso de luz UV en general, independientemente de que esté orientada directamente sobre la superficie o no.
La Figura 3 muestra otra modalidad de la invención. En este caso, además del grabado químico húmedo en el ácido fosfórico, también se añade un agente oxidante, que puede suministrarse en forma líquida o en forma gaseosa, como peróxido de hidrógeno, oxígeno u ozono.
La adición del agente oxidante adicional se indica esquemáticamente en la Figura 3 mediante el suministro 18. El propósito del agente oxidante es servir como iniciador, en el caso de un nuevo lote o una vida útil más larga de la solución con el ácido fosfórico. Sin embargo, también es posible usar el agente oxidante adicional para acelerar el proceso.
Subsecuentemente, como se indica en la Figura 3 por el dispositivo de lavado 20, para aumentar la seguridad del proceso, se realiza un proceso de lavado en un dispositivo de lavado a alta presión, para poder desprender los compuestos de titanio que aún están adheridos. Esta etapa del proceso es típicamente opcional y será necesaria en dependencia de la aplicación deseada.
Opcionalmente, el titanio puede desprenderse mejor de pequeñas estructuras, en aplicación de inmersión, por medio de ultrasonidos. En particular, en el caso de conexiones y desconexiones cíclicas, el intercambio de soluciones en estructuras muy finas debería poder mejorarse.
En la aplicación de inmersión y pulverización, la instalación de dispositivos de succión adicionales podría mejorar aún más el flujo y, por lo tanto, el intercambio de solvente en estructuras muy finas de elementos de la pista conductora 10. La combinación de pulverización y/o vertido (en inmersión) y la succión de la solución genera un flujo en la superficie o estructuras y promueve el intercambio de solvente.
El método que se explica en relación con las Figuras 1 a la 3 es significativamente menos peligroso en comparación con los del estado de la técnica y, en particular, actúa directamente sobre la superficie a grabar. Los experimentos han demostrado de esta manera que pueden lograrse elementos estructurales que tienen una resolución de menos de 2 |jm.
Las características expuestas anteriormente y en las reivindicaciones, y las que se derivan de los dibujos, pueden implementarse ventajosamente tanto individualmente como en varias combinaciones. La invención no se limita a las modalidades descritas, sino que puede modificarse de varias formas, dentro de las capacidades de un experto en la técnica.
Lista de signos de referencia:
2 sustrato
4 capa semilla de titanio
6 capa fotoprotectora
8 fotoprotector
10 elementos de la pista conductora
12 cubeta de inmersión
14 nivel del fluido
18 suministro
20 dispositivo de lavado

Claims (12)

REIVINDICACIONES
1. Método para la estructuración de un sustrato, en particular la estructuración por medio de grabado selectivo en la industria de sustratos de semiconductores e IC, en donde se llevan a cabo las siguientes etapas
- proporciona un sustrato(2),
- aplicar una capa semilla de titanio (4) al sustrato (2),
- recubrir toda la superficie del sustrato (2) que tiene la capa semilla de titanio (4) con una capa fotoprotectora (6),
- hacer la estructuración litográfica de la capa fotoprotectora (6) para exponer regiones de la capa semilla de titanio (6),
- aplicar cobre de manera selectiva como pistas conductoras (10) en las regiones en las que se expone la capa semilla de titanio (4),
- eliminar el fotoprotector estructurado (8), y
- grabar la capa semilla de titanio (4) en las regiones previamente cubiertas por el fotoprotector estructurado (8), en donde se usa ácido fosfórico para grabar la capa semilla de titanio (4) y también tiene lugar una exposición con luz UV durante el grabado del titanio.
2. Método de acuerdo con la reivindicación 1, en donde la capa semilla de titanio (4) tiene un grosor de capa de 100 a 300 nm y se produce por medio de deposición a partir de la fase gaseosa, preferentemente por medio de pulverización catódica.
3. Método de acuerdo con la reivindicación 1 o la reivindicación 2, en donde la capa de cobre se aplica por medio de galvanoplastia.
4. Método de acuerdo con cualquiera de las reivindicaciones 1 a 3, en donde la luz UV tiene una longitud de onda de 300 nm o menos, preferentemente 185 nm, 254 nm o una combinación de las dos longitudes de onda.
5. Método de acuerdo con cualquiera de las reivindicaciones 1 a 4, en donde se usa un proceso de lavado a alta presión después del grabado.
6. Método de acuerdo con cualquiera de las reivindicaciones 1 a 5, en donde la capa semilla de titanio (4) se graba por inmersión en una cubeta de ácido fosfórico o por pulverización con ácido fosfórico.
7. Método de acuerdo con cualquiera de las reivindicaciones 1 a 6, en donde se añade un agente oxidante adicional.
8. Método de acuerdo con la reivindicación 7, en donde el agente oxidante se añade en forma líquida, preferentemente como peróxido de hidrógeno, o en forma gaseosa, preferentemente como oxígeno u ozono.
9. Método de acuerdo con la reivindicación 7 o la reivindicación 8, en donde el agente oxidante se añade como iniciador en el caso de un nuevo lote o después de una vida útil más larga.
10. Método de acuerdo con cualquiera de las reivindicaciones 7 a 9, en donde se añade el agente oxidante adicional para acelerar el proceso.
11. Método de acuerdo con cualquiera de las reivindicaciones 1 a 10, en donde adicionalmente se lleva a cabo un tratamiento ultrasónico.
12. Método de acuerdo con cualquiera de las reivindicaciones 1 a 11, en donde el solvente se suministra a un dispositivo de succión junto con el ácido fosfórico.
ES20726012T 2019-05-08 2020-05-08 Método para la estructuración de un sustrato Active ES2914075T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019112030.6A DE102019112030B4 (de) 2019-05-08 2019-05-08 Verfahren zum Strukturieren eines Substrats
PCT/EP2020/062843 WO2020225414A1 (de) 2019-05-08 2020-05-08 Verfahren zum strukturieren eines substrats

Publications (1)

Publication Number Publication Date
ES2914075T3 true ES2914075T3 (es) 2022-06-07

Family

ID=70738488

Family Applications (1)

Application Number Title Priority Date Filing Date
ES20726012T Active ES2914075T3 (es) 2019-05-08 2020-05-08 Método para la estructuración de un sustrato

Country Status (10)

Country Link
US (1) US11854829B2 (es)
EP (1) EP3853883B1 (es)
JP (1) JP2022532288A (es)
KR (1) KR102606268B1 (es)
CN (1) CN113508458B (es)
DE (1) DE102019112030B4 (es)
ES (1) ES2914075T3 (es)
PT (1) PT3853883T (es)
TW (1) TWI764147B (es)
WO (1) WO2020225414A1 (es)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1410780A (en) * 1972-09-29 1975-10-22 Exacta Circuits Ltd Through-hole plated printed circuits
US5120572A (en) * 1990-10-30 1992-06-09 Microelectronics And Computer Technology Corporation Method of fabricating electrical components in high density substrates
US6376374B1 (en) * 1998-05-12 2002-04-23 Semitool, Inc. Process and manufacturing tool architecture for use in the manufacturing of one or more protected metallization structures on a workpiece
KR20040043383A (ko) * 2002-11-18 2004-05-24 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성방법
JP4510369B2 (ja) * 2002-11-28 2010-07-21 日本リーロナール有限会社 電解銅めっき方法
JP3778508B2 (ja) * 2002-12-10 2006-05-24 聯華電子股▲ふん▼有限公司 集積回路の製造方法
JP2004311537A (ja) * 2003-04-03 2004-11-04 Renesas Technology Corp 半導体装置
US8698697B2 (en) * 2007-06-12 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2010135461A (ja) * 2008-12-03 2010-06-17 Seiko Epson Corp 電子部品実装用フィルムキャリアテープの製造方法
US7901981B2 (en) * 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
KR101121151B1 (ko) 2010-03-19 2012-03-20 주식회사 대원이노스트 Ｌｅｄ 모듈 및 그 제조 방법
US8389397B2 (en) * 2010-09-14 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing UBM undercut in metal bump structures
KR20120044630A (ko) * 2010-10-28 2012-05-08 주식회사 동진쎄미켐 구리 함유 금속막 식각액 조성물 및 이를 이용한 식각 방법
JP2012119664A (ja) * 2010-11-12 2012-06-21 Kobe Steel Ltd 配線構造
WO2012097092A2 (en) * 2011-01-13 2012-07-19 Tamarack Scientific Co. Inc. Laser removal of conductive seed layers
KR102080646B1 (ko) * 2013-04-12 2020-02-24 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 구리 및 티탄을 포함하는 다층막의 에칭에 사용되는 액체조성물, 및 이 조성물을 이용한 에칭방법, 다층막 배선의 제조방법, 기판
DE102013112045A1 (de) * 2013-10-31 2015-04-30 Holger Manfred Schmid Vorrichtung und Verfahren zur Bearbeitung von metallischen Oberflächen mit einer Ätzflüssigkeit
US9159683B2 (en) * 2014-02-10 2015-10-13 GlobalFoundries, Inc. Methods for etching copper during the fabrication of integrated circuits
US9275896B2 (en) * 2014-07-28 2016-03-01 GlobalFoundries, Inc. Methods for fabricating integrated circuits using directed self-assembly
KR102667884B1 (ko) * 2016-07-27 2024-05-23 삼성전자주식회사 반도체 소자의 제조 방법
JP2018117056A (ja) * 2017-01-19 2018-07-26 富士通株式会社 電子部品、電子部品の製造方法及び電子装置
KR102421116B1 (ko) * 2017-06-22 2022-07-15 삼성디스플레이 주식회사 식각액 조성물 및 식각액 조성물을 이용한 배선 형성 방법
DE102018117822A1 (de) * 2017-11-17 2019-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Drei-schritte-ätzen zum bilden einer rdl

Also Published As

Publication number Publication date
CN113508458B (zh) 2024-05-31
US11854829B2 (en) 2023-12-26
EP3853883A1 (de) 2021-07-28
DE102019112030A1 (de) 2020-11-12
KR102606268B1 (ko) 2023-11-24
WO2020225414A1 (de) 2020-11-12
KR20220006499A (ko) 2022-01-17
EP3853883B1 (de) 2022-04-27
US20220130680A1 (en) 2022-04-28
CN113508458A (zh) 2021-10-15
DE102019112030B4 (de) 2023-11-02
TW202111815A (zh) 2021-03-16
JP2022532288A (ja) 2022-07-14
PT3853883T (pt) 2022-05-13
TWI764147B (zh) 2022-05-11

Similar Documents

Publication Publication Date Title
KR101486587B1 (ko) 마스터 전극 및 마스터 전극 형성 방법
CN102007566B (zh) 制造气体电子倍增器的方法
US20090311429A1 (en) Plating method and apparatus
JP2016058647A (ja) エッチング方法、物品及び半導体装置の製造方法、並びにエッチング液
ES2914075T3 (es) Método para la estructuración de un sustrato
JP3940362B2 (ja) シリコン微小機械構造の製作
JP4161691B2 (ja) エッチング工程を有する液晶ディスプレイの製造方法
JP4685478B2 (ja) 金属膜パターンの形成方法
JP2009231346A (ja) 基板処理装置および基板処理方法
CN106629579A (zh) 微机电器件的制备方法
CN107845574B (zh) 半导体上刻蚀去除氧化物的方法
JP2010165757A (ja) ウエット処理装置
US11322400B2 (en) Roughening of a metallization layer on a semiconductor wafer
Shi et al. Backside ultraviolet illumination enhanced metal-assisted chemical etching for high-aspect-ratio silicon microstructures
US20110281431A1 (en) Method of patterning thin metal films
JP2007109921A (ja) 配線基板の製造方法
KR20070089465A (ko) 전해식각방법 및 전해식각장치
JP4998763B2 (ja) 配線付基板およびその製造方法並びに表示装置
JP5772133B2 (ja) 湿式エッチング方法
TW202405924A (zh) 基板處理方法
JPH11274201A (ja) 半導体装置の製造方法
JP2009188300A (ja) 半導体装置の製造方法
KR20080082757A (ko) 반도체소자의 미세패턴 형성방법
JP2007049080A (ja) 配線基板の製造方法
JP2007243035A (ja) 配線基板の製造方法