JP2009188300A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009188300A
JP2009188300A JP2008028703A JP2008028703A JP2009188300A JP 2009188300 A JP2009188300 A JP 2009188300A JP 2008028703 A JP2008028703 A JP 2008028703A JP 2008028703 A JP2008028703 A JP 2008028703A JP 2009188300 A JP2009188300 A JP 2009188300A
Authority
JP
Japan
Prior art keywords
resist
trench
metal wiring
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008028703A
Other languages
English (en)
Other versions
JP2009188300A5 (ja
JP5265939B2 (ja
Inventor
Michihiro Murata
通博 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2008028703A priority Critical patent/JP5265939B2/ja
Priority to US12/364,908 priority patent/US7981804B2/en
Priority to TW098103679A priority patent/TWI484550B/zh
Priority to KR1020090009291A priority patent/KR101513734B1/ko
Priority to CN200910007495XA priority patent/CN101504931B/zh
Publication of JP2009188300A publication Critical patent/JP2009188300A/ja
Publication of JP2009188300A5 publication Critical patent/JP2009188300A5/ja
Application granted granted Critical
Publication of JP5265939B2 publication Critical patent/JP5265939B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】金属配線が疎であっても、サイドエッチングの無い、良好な断面形状を有する金属配線を形成する方法を提供する。
【解決手段】金属配線を形成する領域の近傍にダミー金属配線を配置する領域を設ける。ダミー金属配線領域にはトレンチ１００を形成し、次いで、金属配線のためのレジストパターン１０５を形成すると、トレンチ上のレジストは単位面積当り表面積を大きくすることができる。そして、ドライエッチングによる金属配線形成を行うと、このトレンチ上のレジストからの有機成分が強固な側壁保護膜１０７を作り、異方性エッチングが行われるため、良好な断面形状の金属配線１０８となる。
【選択図】図１−２

Description

本発明は、半導体装置の製造方法、特に、金属配線のドライエッチング方法に関する。
アルミのドライエッチング加工において、レジストから供給されるレジスト分解物が側壁保護膜の形成に寄与しており、側壁保護膜により異方性の微細加工が可能になることが知られている。エッチングの代表的なガス種は、Ｃｌ2、ＢＣｌ3、ＨＣｌ等の塩素系である。アルミは反応性の高い金属であり、Ｃｌ2分子と強く反応し、エッチングが高速に進む。このため、アンダーカットを抑えるために、パターン側壁に保護膜を形成することが必要である。ところが、パターンが微細になり、レジスト開口率が高くなると、レジスト分解物が不足して、側壁保護膜の形成が不十分になり、エッチング中にアンダーカットが発生し、エッチングされたアルミの異方性を保てなくなる。その結果、配線の信頼性低下や断線が懸念される。この対策として、特許文献１に示されるように、デバイスのパターンとは別に、同一ウェハ上にダミーのレジストパターンを形成して、レジスト量を増やすことで、レジスト分解物を補い、アルミの異方性を保つ方法が知られている。また、特許文献２に示されるように、アルミエッチングにおいて、アルミ膜中にあらかじめ側壁保護膜を形成する不純物である、例えばボロン元素を導入する方法が知られている。
特開昭６３−２５０８２３号公報 特開平７−４５５９０号公報
半導体装置あるいはＩＣの特性上、レジスト開口率が高くなることが当然ある。また、チップのシュリンクが進むと、配線レイアウトの自由度が狭くなり、レジストに覆われた大きなダミーのパターンを形成することが困難になることが予想される。大きなダミーのパターンが形成できるのは、配線パターンから離れた場所になってしまい、レジスト分解物が側壁保護膜形成に効果を発揮できない問題が考えられる。また、マイクロローディング効果の影響で、微細な配線パターンにおいては、レジスト分解物が供給できず、その結果、エッチング時のアルミ側壁の保護膜形成ができなくなり、アルミの異方性エッチングが困難になるという問題点がある。
本発明は、大きなダミーのパターンを形成せずに、かつ配線パターンの近くにレジスト分解物の供給源を配置することで、アルミの異方性エッチングが可能な半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために、本発明の半導体装置の製造方法においては、半導体基板上に金属配線を有する半導体装置の製造方法において、半導体基板上に層間絶縁膜を形成する工程と、前記絶縁膜および半導体基板にトレンチを形成する工程と、前記層間絶縁膜とトレンチの上に金属膜を堆積する工程と、前記金属膜の上にレジストパターンを形成する工程と、前記金属膜をエッチングして前記層間絶縁膜上の金属配線および前記トレンチ上のダミー金属配線を近接して形成する工程とを含むことを特徴とする半導体装置の製造方法とする。
また、前記金属膜の上にレジストパターンを形成する工程において、トレンチ上のレジストの一部が露光されて、レジスト膜厚が薄くなっていることを特徴とする半導体装置の製造方法とする。
また、前記トレンチ上のレジストが露光された領域は、平面視にて円形または方形であることを特徴とする半導体装置の製造方法とする。
以上の半導体装置の製造方法を用いることにより、ドライエッチングによる配線金属形成において、エッチングによって露出する配線側面に対し、近接するトレンチ上に位置するレジストの表面積が大きいので、近接するトレンチ上のレジストから有機成分が供給されて側壁保護膜を形成するため、サイドエッチングの無い異方性エッチングが確保でき、良好な断面形状を有する金属配線を形成することが可能となる。
以下、本発明の実施の形態を図１および図２に基づいて説明する。
図１−１、図１−２は、本発明の第一の実施例を示した工程断面図である。
図１−１（ａ）は、半導体基板１０２上に半導体素子を形成する途中の工程を示したもので、半導体素子のコンタクトホール形成後にトレンチ１００を形成する工程を示す断面図である。半導体基板１０２上には層間絶縁膜１０３が形成され、層間絶縁膜上にはレジスト１０１が塗布されている。レジスト１０１はパターニングされ、これをマスクとして下層の層間絶縁膜１０３および半導体基板１０２に開孔であるトレンチ１００がエッチングにより形成されている。半導体素子がトレンチ構造を有しない場合は、本実施例のようにコンタクトホール形成後にマスクを１枚追加してトレンチ１００を形成するが、トレンチ構造を有する半導体素子であれば、マスクパターンを追加せずに、トレンチ１００を形成することが可能である。
図１−１（ｂ）は、レジストを剥離して、層間絶縁膜１０３上およびトレンチ１００内に金属膜１０４を堆積した状態を示した工程断面図である。この金属膜１０４は、後に金属配線やダミー金属配線となるもので、例えば、純アルミにシリコンや銅を含有したアルミ合金である。
図１−２（ｃ）は、金属膜をドライエッチングするときにマスクとして用いるレジストをパターニングしたときの工程断面図である。金属膜１０４の上にはレジスト１０５が形成されている。トレンチ１００に中にもレジスト１０６が入り込んでいるが、その上部表面は凹んだプロファイルとなっており、平面に形成したレジストパターンに比べると単位面積当りの表面積を大きくすることができる。トレンチ部のレジスト１０６の凹状態はトレンチの形状やレジストの塗布条件によって異なるが、その表面積が広いほうが好ましい。トレンチの開口部の径（差し渡し）は金属膜厚とレジスト膜厚の合算膜厚の２倍以上であって、アスペクト比は１〜３であることが望ましい。また、レジストはトレンチ内の金属膜１０４にコンフォーマルに塗布されていることが望ましい。この場合スピン塗布法よりはスプレー塗布法によってレジスト塗布を行ったほうがトレンチ内の形状を反映したレジスト形状が得られる。
図１−２（ｄ）は、金属膜をドライエッチングした後の工程断面図を示している。レジスト１０５、１０６をマスクとして金属膜１０４がエッチングされ、金属配線１０８およびダミー金属配線１０９が近接して形成されている。金属配線１０８やダミー金属配線１０９の側面は側壁保護膜１０７によって被覆されている。側壁保護膜１０７は金属膜１０４のエッチング中にレジスト１０５、１０６が分解されて生成した有機成分が付着して形成されたものである。従来の構造ではトレンチ１００が無いために凹んだプロファイルを有するレジスト１０６からの有機成分の供給が無いため、金属配線１０８が疎であると、側壁保護膜１０７の厚さが十分でなくサイドエッチングが起こる。しかしながら、本発明では、金属配線が疎である場合にはその近傍にトレンチを配しているため、そこから有機成分が供給されて十分な厚みを有する側壁保護膜１０７が被着されるのでサイドエッチングは発生せず、良好な断面形状を有する金属配線１０８を形成できる。なお、上述の実施例では、レジスト１０６がトレンチ１００を覆う形状にて説明したが、次に変形例について説明する。
図２は、本発明の第二の実施例を示した工程断面図である。図１−１（ａ）および図１−１（ｂ）を経た後に図２（ａ）の工程に移る。図１−２（ｃ）と異なる点はトレンチ１００の上に形成したレジスト１１０の中に小さな穴が設けられていることである。レジストパターニングのときにトレンチ内の金属膜開口部面積よりも小さい穴をレジスト１１０の中央部に設けることで、より大きな表面積を有するレジスト１１０が形成される。この小さな穴はレジスト１０５、１０６をパターニングするときに同時に露光して形成すればよい。露光量を調整してレジスト１０６の中心の開口底面にレジストが残るようにしたほうが良い。このように、配線形成のためのレジストパターニングのときにトレンチ上のレジストに様々なパターニングを施すことによって、レジストの表面積を飛躍的に広げることができる。図示してないが、レジスト１１０に形成された小さな穴を上面から見ると円形であるが、方形であっても良いし、複数の円形や複数の方形からなる形状でも良い。なお、以上のような方法を用いれば、スピン塗布法にてレジスト塗布を行っても十分な表面積を有するレジスト形成できる。
図２（ｂ）は、金属膜をドライエッチングした後の工程断面図を示している。レジスト１０５、１１０をマスクとして金属膜１０４がエッチングされ、金属配線１０８およびダミー金属配線１０９が近接して形成されている。金属配線１０８やダミー金属配線１０９の側面は側壁保護膜１０７によって被覆されている。側壁保護膜１０７は金属膜１０４のエッチング中にレジスト１０５、１１０が分解されて生成した有機成分が付着して形成されたものである。従来の構造ではトレンチ１００が無いためにレジスト１１０からの有機成分の供給が無く、金属配線１０８が疎であると、側壁保護膜１０７の厚さが十分でなくサイドエッチングが起こってしまう。しかしながら、本発明では、金属配線が疎である場合にはその近傍にトレンチを配しているため、そこから有機成分が供給されて十分な厚みを有する側壁保護膜１０７が被着されるのでサイドエッチングは発生せず、良好な断面形状を有する金属配線１０８を形成できる。
以上説明したように、本発明の製造方法を用いれば、十分な厚みの側壁保護膜を確保でき、エッチング中のサイドエッチングを抑制し、信頼性低下の懸念の無い金属配線を形成することができる。
本発明の第一の実施例を示した工程断面図 （ａ）トレンチエッチング後の断面図 （ｂ）金属膜を堆積した後の断面図 本発明の第一の実施例を示した工程断面図 （ｃ）レジストパターニングした後の断面図 （ｄ）金属膜のドライエッチング後の断面図 本発明の第二の実施例を示した工程断面図 （ａ）レジストパターニングした後の断面図 （ｂ）金属膜のドライエッチング後の断面図
符号の説明
１００ トレンチ
１０１、１０５、１１０ レジスト
１０２ 半導体基板
１０３ 層間絶縁膜
１０４ 金属膜
１０６ 凹んだプロファイルを有するレジスト
１０７ 側壁保護膜
１０８ 金属配線
１０９ ダミー金属配線

Claims (7)

  1. 半導体基板上に金属配線を有する半導体装置の製造方法であって、
    半導体基板上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜および前記半導体基板にダミー金属配線を形成するための開口部の径が金属膜厚とレジスト膜厚の合算膜厚の２倍以上であって、アスペクト比が１〜３であるトレンチを形成する工程と、
    前記層間絶縁膜の表面と前記トレンチの内面に金属膜を堆積する工程と、
    前記金属膜の上にレジストパターンを形成する工程と、
    前記金属膜をエッチングして前記層間絶縁膜上の金属配線および前記トレンチ内面および周囲のダミー金属配線を近接して形成する工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 前記金属膜の上にレジストパターンを形成する工程において、トレンチ上のレジストの一部が露光されて、レジスト膜厚が薄くなっていることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記トレンチ上のレジストが露光された領域は、平面視にて円形であることを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記円形の露光領域は、一つのトレンチ上に複数個あることを特徴とする請求項３記載の半導体装置の製造方法。
  5. 前記トレンチ上のレジストが露光された領域は、平面視にて方形であることを特徴とする請求項２記載の半導体装置の製造方法。
  6. 前記円形の露光領域は、一つのトレンチ上に複数個あることを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記金属膜は、アルミニウム、またはシリコンや銅を含有するアルミニウム合金であることを特徴とする請求項１乃至請求項６のいずれか１項に記載の半導体装置の製造方法。
JP2008028703A 2008-02-08 2008-02-08 半導体装置の製造方法 Expired - Fee Related JP5265939B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008028703A JP5265939B2 (ja) 2008-02-08 2008-02-08 半導体装置の製造方法
US12/364,908 US7981804B2 (en) 2008-02-08 2009-02-03 Manufacturing method of semiconductor device
TW098103679A TWI484550B (zh) 2008-02-08 2009-02-05 Semiconductor device manufacturing method
KR1020090009291A KR101513734B1 (ko) 2008-02-08 2009-02-05 반도체 장치의 제조 방법
CN200910007495XA CN101504931B (zh) 2008-02-08 2009-02-09 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008028703A JP5265939B2 (ja) 2008-02-08 2008-02-08 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2009188300A true JP2009188300A (ja) 2009-08-20
JP2009188300A5 JP2009188300A5 (ja) 2011-01-27
JP5265939B2 JP5265939B2 (ja) 2013-08-14

Family

ID=40939246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008028703A Expired - Fee Related JP5265939B2 (ja) 2008-02-08 2008-02-08 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7981804B2 (ja)
JP (1) JP5265939B2 (ja)
KR (1) KR101513734B1 (ja)
CN (1) CN101504931B (ja)
TW (1) TWI484550B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9296013B2 (en) * 2013-02-28 2016-03-29 Eastman Kodak Company Making multi-layer micro-wire structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02189922A (ja) * 1989-01-18 1990-07-25 Nec Corp 半導体装置の製造方法
JPH05267461A (ja) * 1991-07-19 1993-10-15 Lsi Logic Corp 処理のための改良された回路配置の方法及び構造
JPH07106327A (ja) * 1993-10-06 1995-04-21 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63250823A (ja) 1987-04-07 1988-10-18 Nec Kansai Ltd 半導体装置の製造方法
JP3412173B2 (ja) * 1991-10-21 2003-06-03 セイコーエプソン株式会社 半導体装置の製造方法
JPH0745590A (ja) 1993-07-28 1995-02-14 Seiko Epson Corp 半導体装置の製造方法
JP2004158802A (ja) * 2002-11-08 2004-06-03 Renesas Technology Corp 半導体記憶装置
KR100577562B1 (ko) * 2004-02-05 2006-05-08 삼성전자주식회사 핀 트랜지스터 형성방법 및 그에 따른 구조
US7279407B2 (en) * 2004-09-02 2007-10-09 Micron Technology, Inc. Selective nickel plating of aluminum, copper, and tungsten structures
US7829965B2 (en) * 2005-05-18 2010-11-09 International Business Machines Corporation Touching microlens structure for a pixel sensor and method of fabrication
JP4783169B2 (ja) * 2006-02-13 2011-09-28 パナソニック株式会社 ドライエッチング方法、微細構造形成方法、モールド及びその製造方法
US20090085120A1 (en) * 2007-09-28 2009-04-02 Texas Instruments Incorporated Method for Reduction of Resist Poisoning in Via-First Trench-Last Dual Damascene Process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02189922A (ja) * 1989-01-18 1990-07-25 Nec Corp 半導体装置の製造方法
JPH05267461A (ja) * 1991-07-19 1993-10-15 Lsi Logic Corp 処理のための改良された回路配置の方法及び構造
JPH07106327A (ja) * 1993-10-06 1995-04-21 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR101513734B1 (ko) 2015-04-20
TWI484550B (zh) 2015-05-11
TW200945437A (en) 2009-11-01
CN101504931A (zh) 2009-08-12
KR20090086330A (ko) 2009-08-12
CN101504931B (zh) 2013-09-18
US7981804B2 (en) 2011-07-19
US20090203210A1 (en) 2009-08-13
JP5265939B2 (ja) 2013-08-14

Similar Documents

Publication Publication Date Title
US8319336B2 (en) Reduction of etch microloading for through silicon vias
US10777480B2 (en) Systems and methods to enhance passivation integrity
JP2009152243A (ja) 半導体装置の製造方法
US8124537B2 (en) Method for etching integrated circuit structure
JP5265939B2 (ja) 半導体装置の製造方法
JP2006228792A (ja) 半導体装置及びその製造方法
US7262120B2 (en) Method for fabricating metal line in semiconductor device
JP2011243639A (ja) 半導体装置の製造方法
JP2005079200A (ja) 半導体装置およびその製造方法
JP2005197707A (ja) 半導体素子のダミー層及びその製造方法
US9349635B2 (en) Integrated circuits and methods of forming the same with multi-level electrical connection
KR101099515B1 (ko) 반도체 소자의 콘택홀 형성 방법
JP2008218553A (ja) 半導体装置及びその製造方法
JP2006049401A (ja) 半導体装置およびその製造方法
CN115410986A (zh) 形成半导体结构的方法
TWI532096B (zh) 於基底中形成狹縫的製程
KR20050067829A (ko) 반도체소자의 인덕터 형성방법
JP2005005733A (ja) 半導体素子のコンタクト電極形成方法
JP2009231372A (ja) パターン形成方法
KR20030097410A (ko) 화학적기계연마 공정에서의 손상 방지방법
KR20050062943A (ko) 개구부의 경사진 측벽을 보상할 수 있는 반도체 소자의제조방법
KR20040058956A (ko) 반도체 소자의 제조 방법
JP2005317771A (ja) 半導体装置の製造方法
JP2006253356A (ja) 半導体装置及びその製造方法
KR20060079285A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091108

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5265939

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees