KR20080082757A - 반도체소자의 미세패턴 형성방법 - Google Patents
반도체소자의 미세패턴 형성방법 Download PDFInfo
- Publication number
- KR20080082757A KR20080082757A KR1020070023416A KR20070023416A KR20080082757A KR 20080082757 A KR20080082757 A KR 20080082757A KR 1020070023416 A KR1020070023416 A KR 1020070023416A KR 20070023416 A KR20070023416 A KR 20070023416A KR 20080082757 A KR20080082757 A KR 20080082757A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- metal oxide
- substrate
- film
- oxide
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 45
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 34
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000010936 titanium Substances 0.000 claims abstract description 6
- 238000001312 dry etching Methods 0.000 claims abstract description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims abstract description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 3
- 239000010703 silicon Substances 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 239000011651 chromium Substances 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 34
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 238000004630 atomic force microscopy Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 210000002268 wool Anatomy 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
기판 상에 제1 금속막을 형성하고, 원자력 현미경을 이용하여 상기 제1 금솜가을 선택적으로 산화시켜 금속산화물을 형성한다. 금속산화물이 형성된 제1 금속막 상에 금속산화물을 덮는 제2 금속막을 형성한 후, 금속산화물이 노출되도록 상기 제2 금속막을 식각한 다음 금속산화물을 선택적으로 제거하는 반도체소자의 미세패턴 형성방법을 제시한다.
원자력 현미경, 금속산화물, 양극산화, 미세패턴
Description
도 1 내지 도 6은 본 발명에 따른 반도체소자의 미세패턴 형성방법을 설명하기 위해 나타내 보인 단면도들이다.
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 반도체소자의 미세패턴 형성방법에 관한 것이다.
반도체소자가 고집적화됨에 따라, 소자의 패턴 사이즈가 줄어들고 있다. 포토리소그라피(photolithography) 공정은 반도체 기판에 형성하고자 하는 패턴을 구현하기 위한 방법으로 이용되고 있다. 이러한 포토리소그라피 공정의 경우 제조 공정이 복잡하고, 레지스트막 패턴을 제거하는 스트립 공정, 세정공정 등의 추가 공정이 수반되고 있다. 또한, 노광 공정 시, 사용 가능한 빛의 파장과 그에 따른 장치 및 기술의 확보가 어려우며, 해상도 한계 등과 같은 문제점이 발생되고 있다.
이에 따라, 원자력 현미경을 이용한 리소그라피 기술이 제안되고 있다. 원자력 현미경을 이용한 리소그라피기술은 기판 상에 물질막을 형성하고, 물질막의 일 정 영역에 원자력 현미경 팁을 통해 전자를 주입하여 산화물을 형성한 후, 산화물을 식각하여 초미세 선폭의 패턴을 갖는 포토마스크를 제작할 수 있다. 그런데, 원자력 현미경을 이용한 리소그라피의 경우, 원자력 현미경의 미세 팁을 이용하여 수십나노 정도의 미세 선폭을 가진 패턴의 형성이 가능한 반면에 산화물막은 반응이 일어나는 박막의 두께만큼 성장되므로 미세 패턴의 높이를 늘리는데 한계가 있다.
본 발명이 이루고자 하는 기술적 과제는 원자력 현미경을 이용하여 높은 종횡비를 갖는 반도체소자의 미세패턴 형성방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 원자력 현미경을 이용한 반도체소자의 미세패턴 형성방법은, 기판 상에 제1 금속막을 형성하는 단계; 원자력 현미경을 이용하여 상기 제1 금솜가을 선택적으로 산화시켜 금속산화물을 형성하는 단계; 상기 금속산화물이 형성된 제1 금속막 상에 상기 금속산화물을 덮는 제2 금속막을 형성하는 단계; 상기 금속산화물이 노출되도록 상기 제2 금속막을 식각하는 단계; 및 상기 금속산화물을 선택적으로 제거하는 단계를 포함한다.
상기 기판은 실리콘기판 또는 투명기판으로 형성하는 것이 바람직하다.
상기 제1 금속막 및 제2 금속막은 크롬막, 탄탈륨막 또는 티타늄막 중에서 어느 하나를 선택하여 형성하는 것이 바람직하다.
상기 제2 금속막의 식각은 화학기계연마를 이용하여 수행하는 것이 바람직하다.
상기 금속산화물의 제거는 건식식각을 이용하여 제거하는 것이 바람직하다.
도 1 내지 도 6은 본 발명에 따른 원자력 현미경을 이용한 반도체소자의 미세패턴 형성방법을 설명하기 위해 나타내 보인 단면도들이다.
도 1을 참조하면, 기판(100) 상에 제1 금속막(110)을 형성한다. 여기서, 기판(100)은 반도체기판 또는 투명기판을 사용할 수 있다. 이때, 제1 금속막(110)은 산화막과 건식식각 선택비가 높은 물질이면서 화학기계연마공정이 쉽게 이루어지는 물질 예컨대, 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti)등을 포함하는 금속막으로 형성할 수 있다.
도 2를 참조하면, 원자력 현미경(AFM: Atomic Force Microscopy)을 이용해 리소그라피(lithography)공정을 수행한다. 구체적으로, 원자력 현미경 팁(111) 쪽에 '-' 전계를 인가하고, 기판(100)에 '+' 전계를 인가한다. 그러면, 원자력 현미경 팁(111)과 기판(100) 상의 제1 금속막(110) 사이에 물기둥(water column)이 형성되면서 다음 화학식과 같은 반응이 일어난다.
화학식 1 및 화학식 2는 전계를 인가하는 경우 기판(100)의 제1 금속막 (110) 쪽에서 일어나는 화학 반응식이고, 화학식 3은 전계를 인가하는 경우 원자력 현미경 팁(111) 쪽에서 일어나는 화학반응으로 이해될 수 있다. 이러한 화학반응식에 의해 기판(100)으로의 OH-와 O-의 이온확산(Ionic Diffusion)이 일어나 제1 금속막(110)에서 양극 산화반응이 일어난다.
도 3을 참조하면, 원자력 현미경 및 기판 쪽에 인가되는 전압을 조절하여 금속산화물(120)의 성장을 유도한다. 원자력 현미경을 이용한 리소그라피 기술은 구현하고자 하는 패턴의 높이와 폭을 인가되는 전압을 이용하여 조절할 수 있다.
전압을 조절하여 성장된 금속산화물(120)은 상하부로 성장된다. 즉, 제1 금속막(110)의 상부 표면을 기준으로 하여 기판(100) 쪽으로 일정 두께(A) 정도 성장되면서, 제1 금속막(110)의 상부표면으로부터 일정 두께(B) 정도 성장된다.
도 4를 참조하면, 금속산화물(120)이 형성된 제1 금속막(110) 상에 금속산화물(120)이 충분히 덮이도록 제2 금속막(130)을 형성한다. 제2 금속막(130)은 제1 금속막과 동일한 물질을 포함하여 형성하거나, 다른금속을 포함하여 형성할 수 있다.
도 5를 참조하면, 금속산화물(120)이 노출되게 제2 금속막(130)을 식각한다. 제2 금속막(130)의 식각은 화학기계연마(CMP; Chemical Mechanical Polishing)으로 수행할 수 있다.
종래에는 원자력현미경을 이용한 미세패턴을 형성하는데 있어서, 금속산화물을 형성한 후 바로 금속산화물을 제거하였다. 이에 따라, 실질적으로 금속막 표면 아래로 형성되는 금속산화물의 두께(도 3의 A) 정도의 깊이를 갖는 패턴만을 형성할 수 있었다. 이에 반해, 본 발명의 실시예에서는 금속산화물을 형성한 후 다시 금속막을 증착한 다음 금속산화물이 노출되도록 화학기계연마를 수행한다. 따라서, 금속산화물의 전체 두께(도 3의 A+B) 정도의 깊이를 갖는 패턴을 형성할 수 있다.
도 6을 참조하면, 금속산화물(도 5의 120)을 선택적으로 제거하여 기판(100) 상에 미세패턴(140)을 구현한다. 금속산화물(120)의 제거는 건식식각 공정을 이용하여 수행할 수 있다. 미세패턴(140)은 제1 금속막 패턴(111) 및 제2 금속막 패턴(131)으로 이루어진다. 미세패턴(140)의 높이는 금속산화물(120)이 성장된 두께와 동일하다. 따라서, 높은 종횡비를 갖는 미세패턴(140)을 구현할 수 있다. 또한, 양극산화를 이용해 기판(100) 상에 직접적으로 패턴을 형성할 수 있어 공정을 단순화시킬 수 있다.
여기서, 기판(100)을 반도체기판으로 사용하는 경우는 반도체기판 상에 직접적으로 금속막 패턴 형성이 가능하며, 기판(100)을 투명기판으로 사용하는 경우, 투명기판 상에 마스크막 패턴 형성이 가능하다.
이에 따라, 본 발명의 실시예에 따른 원자력 현미경을 이용한 반도체소자의 미세패턴 형성방법은 원하는 높이만큼 금속산화물을 성장시킨 다음 금속막을 금속 산화물의 두께만큼 추가 증착한 후, 평탄화하여 금속막의 높이를 증가시킬 수 있다.
또한, 원자력 현미경을 이용하는 경우, 레지스트막을 이용한 포토리소그라피 공정보다 공정시간을 단축할 수 있다. 즉, 레지스크막을 이용한 포토리소그라피으로 미세패턴을 형성하는 경우에 수행되는 레지스트 코팅 단계, 노광 및 현상 단계, 및 스트립 공정을 생략할 수 있으므로 공정시간을 단축시 킬 수 있다.
이상 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 미세패턴 형성방법에 따르면, 기판 상에 물질막을 형성하고, 상기 물질막의 미세 영역에 선택적으로 산화물을 형성한다. 산화물을 충분히 덮도록 다시 물질막을 형성한 후 전면식각하여 산화물을 노출시킨 다음 식각을 통해 산화물을 제거한다.
따라서, 높은 종횡비를 가지는 미세패턴을 형성할 수 있다.
또한, 레지스트막을 이용하는 공정으로 미세패턴을 형성하는 경우에 수행되는 레지스트 코팅 단계, 노광 및 현상 단계, 및 스트립 공정을 생략할 수 있으므로 공정을 단순화할 수 있으며, 동시에 공정시간을 단축시킬 수 있다.
Claims (5)
- 기판 상에 제1 금속막을 형성하는 단계;원자력 현미경을 이용하여 상기 제1 금속막을 선택적으로 산화시켜 금속산화물을 형성하는 단계;상기 금속산화물이 형성된 제1 금속막 상에 상기 금속산화물을 덮는 제2 금속막을 형성하는 단계;상기 금속산화물이 노출되도록 상기 제2 금속막을 식각하는 단계; 및상기 금속산화물을 선택적으로 제거하는 단계를 포함하는 반도체소자의 미세패턴 형성방법.
- 제1항에 있어서,상기 기판은 실리콘기판 또는 투명기판으로 형성하는 반도체소자의 미세패턴 형성방법.
- 제1항에 있어서,상기 제1 금속막 및 제2 금속막은 크롬막, 탄탈륨막 또는 티타늄막 중에서 어느 하나를 선택하여 형성하는 반도체소자의 미세패턴 형성방법.
- 제1항에 있어서,상기 제2 금속막의 식각은 화학기계연마를 이용하여 수행하는 반도체소자의 미세패턴 형성방법.
- 제1항에 있어서,상기 금속산화물의 제거는 건식식각을 이용하여 제거하는 반도체소자의 미세패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070023416A KR20080082757A (ko) | 2007-03-09 | 2007-03-09 | 반도체소자의 미세패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070023416A KR20080082757A (ko) | 2007-03-09 | 2007-03-09 | 반도체소자의 미세패턴 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080082757A true KR20080082757A (ko) | 2008-09-12 |
Family
ID=40021915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070023416A KR20080082757A (ko) | 2007-03-09 | 2007-03-09 | 반도체소자의 미세패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080082757A (ko) |
-
2007
- 2007-03-09 KR KR1020070023416A patent/KR20080082757A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10811256B2 (en) | Method for etching a carbon-containing feature | |
| CN109765752B (zh) | Euv光刻用防护膜及其制造方法 | |
| JP5264237B2 (ja) | ナノ構造体およびナノ構造体の製造方法 | |
| TWI548507B (zh) | 機能性奈米粒子 | |
| US20060278879A1 (en) | Nanochannel device and method of manufacturing same | |
| TW200842934A (en) | Imprint fluid control | |
| TW200822185A (en) | Etching of nano-imprint templates using an etch reactor | |
| JP2007313897A (ja) | 高解像度ナノインプリンティング原版の製造方法 | |
| US11415875B2 (en) | Mask blank, phase shift mask, and method for manufacturing semiconductor device | |
| US20100086877A1 (en) | Pattern forming method and pattern form | |
| TW200823599A (en) | Photomask having self-masking layers and methods of etching same | |
| KR20170126265A (ko) | 극자외선 리소그래피용 펠리클 및 그의 제조 방법 | |
| TW200823968A (en) | Etch-enhanced technique for lift-off patterning | |
| JP2013083933A (ja) | マスクブランク、転写用マスク、転写用マスクの製造方法および半導体デバイスの製造方法 | |
| US9586343B2 (en) | Method for producing nanoimprint mold | |
| TWI246714B (en) | Resistless lithography method for fabricating fine structures | |
| JP2007512702A (ja) | 原子間力顕微鏡のリソグラフィー技術を用いた極紫外線露光工程用反射型多層薄膜ミラーの製造方法 | |
| KR100741926B1 (ko) | 폴리실리콘 패턴 형성 방법 | |
| JP2012023242A (ja) | パターン製造方法およびパターン形成体 | |
| KR20080082757A (ko) | 반도체소자의 미세패턴 형성방법 | |
| JP2008042174A (ja) | マスクパターン形成方法 | |
| TW201103087A (en) | Method for manufacturing silicon structure, apparatus for manufacturing the same, and program for manufacturing the same | |
| JP6738941B2 (ja) | マスクブランク、位相シフトマスク及び半導体デバイスの製造方法 | |
| CN114556212A (zh) | 金刚石基底的微米和纳米结构化 | |
| JP6136721B2 (ja) | パターン形成方法及びインプリントモールドの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |