ES2543210T3 - Procedimiento y dispositivo de tratamiento de datos - Google Patents

Procedimiento y dispositivo de tratamiento de datos Download PDF

Info

Publication number
ES2543210T3
ES2543210T3 ES10177462.8T ES10177462T ES2543210T3 ES 2543210 T3 ES2543210 T3 ES 2543210T3 ES 10177462 T ES10177462 T ES 10177462T ES 2543210 T3 ES2543210 T3 ES 2543210T3
Authority
ES
Spain
Prior art keywords
action
procedure
stage
verification
stages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES10177462.8T
Other languages
English (en)
Inventor
Francis Chamberot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemia France SAS
Original Assignee
Oberthur Technologies SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oberthur Technologies SA filed Critical Oberthur Technologies SA
Application granted granted Critical
Publication of ES2543210T3 publication Critical patent/ES2543210T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/552—Detecting local intrusion or implementing counter-measures involving long-term monitoring or reporting

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)
  • Debugging And Monitoring (AREA)

Abstract

Procedimiento de tratamiento de datos que comprende: - una etapa (E308; E406; E410, E416) de verificación de un criterio indicativo del desarrollo normal del procedimiento; y - una etapa (E320; E458; E528) de tratamiento efectuada en caso de verificación negativa, en el que la etapa de tratamiento (E320; E458; E528) está separada de la etapa de verificación (E308; E406, E410, E416) por una etapa intermedia (E312, E314; E450, E452, E454, E456; E520, E522, E524, E526) de duración no nula, caracterizado por que, al realizarse una primera acción (E314; E408, E412, E414; E504, E506, E508, E510) en caso de verificación positiva, la etapa intermedia comprende la realización de al menos una segunda acción (E314; E450, E454, E456; E520, E522, E524, E528) que tiene al menos una primera característica común con la primera acción, en el que, al realizarse una tercera acción (E418; E512) en caso de verificación positiva, la etapa de tratamiento comprende la realización de al menos una cuarta acción (E458; E528) que tiene al menos una segunda característica común con la tercera acción (E418; E512), en el que, al aplicarse el procedimiento en un aparato electrónico (10), la primera característica común es el consumo eléctrico o la radiación electromagnética del aparato generado/a por la primera acción y por la segunda acción, y en el que la segunda característica común es el consumo eléctrico o la radiación electromagnética del aparato generado/a por la tercera acción y por la cuarta acción

Description

imagen1
imagen2
imagen3
imagen4
imagen5
imagen6
5
15
25
35
45
55
65
E10177462
21-07-2015
Se procede a continuación a la etapa E452 en la que se compara el dato leído en la etapa E450 (es decir el dato leído en la zona de señuelo que se puede por lo tanto denominar "datos de señuelo ") con el valor 0.
Se puede observar que las etapas E450 y E452 no tienen ningún papel funcional en el procedimiento de funcionamiento de la tarjeta, es decir que los datos que se tratan o el resultado de la comparación efectuada no tienen ninguna incidencia sobre las otras partes del procedimiento.
Sin embargo, la realización de estas dos etapas no se distingue, para un observador exterior tal como un atacante que mide los consumos de corriente de la tarjeta de microcircuito, de las operaciones realizadas durante la etapa E408 de funcionamiento normal descritas anteriormente. En efecto, las operaciones de las etapas E408 y E410 que consistían en la lectura de datos en memoria viva y en su comparación tienen una firma similar a las operaciones similares de lectura en memoria viva y de comparación con el valor 0 realizadas en las etapas E450 y E452.
De este modo, en este punto del procedimiento, es imposible para un atacante determinar mediante las observaciones realizadas desde el exterior que se ha detectado una anomalía en la etapa E406.
La etapa E452 va seguida de la etapa E454 que se describirá más adelante.
En el mismo orden de ideas de lo que se acaba de presentar a propósito de la detección de un tipo de fichero erróneo, se procede como se ha visto en caso de prohibición de acceso en memoria regrabable (etapas E408 y E410) a una etapa E432, en la que se actualiza el estado de error E para indicar que el error procede de una prohibición de lectura de la memoria regrabable 6.
La etapa E432 va asimismo seguida de la etapa E454 ya mencionada y que se va a describir actualmente.
En la etapa E454, el procedimiento realiza acciones de lectura en una zona de señuelo de la memoria regrabable 6 y acciones de grabación en una zona de señuelo de la memoria viva 4.
Como se ha indicado anteriormente, las zonas de señuelo en las memorias 4, 6 son zonas de estas memorias en las que se graban datos que no tienen ninguna función particular durante el funcionamiento normal. Los accesos de lectura o de grabación a estas zonas de señuelo permiten sin embargo simular, para un observador exterior del desarrollo del procedimiento, las etapas realizadas durante el funcionamiento normal por ejemplo en la etapa E412, sin consecuencias sobre los datos usados, por otra parte, por el procedimiento o sobre la seguridad del mismo.
La etapa E454 va seguida de una etapa E456 de lectura de zonas de señuelo tanto en la memoria viva 4 como en la memoria regrabable 6. Como se ha indicado anteriormente, estos acceso de lectura no tienen ningún carácter funcional en el funcionamiento normal del programa (es decir que los datos leídos en las zonas de señuelo no se utilizan en otras partes del procedimiento). Sin embargo, para un atacante que intenta conocer el funcionamiento interno del procedimiento mediante observaciones (por ejemplo del consumo eléctrico del microprocesador o de las memorias 4, 6), las etapas E454 y E456 generan firmas que son similares respectivamente a las firmas generadas por las etapas E412 y E414 durante el funcionamiento normal.
De este modo, en este punto del procedimiento, es imposible para un atacante determinar, mediante la observación externa del funcionamiento de la tarjeta de microcircuito, si el procedimiento realiza las etapas E412 y E414 del funcionamiento normal, o las etapas E454 y E456 posteriores a la detección de una anomalía de funcionamiento (ya sea una anomalía debida a un tipo de fichero erróneo o una salida del funcionamiento normal por prohibición de acceso a la memoria regrabable 6).
Al igual que las etapas E450 y E452, las etapas E454 y E456 no son etapas de tratamiento de la anomalía detectada, ya que estas etapas trabajan con datos de señuelo, sin pretender solucionar un error funcional, ni llevar a cabo una contramedida para el caso en el que la anomalía procede de un ataque por generación de fallo.
La etapa E456 va seguida de la etapa E458 descrita más adelante.
En la hipótesis formulada más arriba donde la verificación de la exactitud de los datos leídos en la etapa E412 por la etapa E414 es negativa, la etapa E416 va seguida de la etapa E434 de actualización del estado de error E para que el mismo indique que el error detectado procede de un error durante la lectura en la memoria regrabable 6.
La etapa E434 va seguida entonces de la etapa E458 ya mencionada y actualmente descrita.
La etapa E458 consiste en emitir el estado de error tal como ha sido determinado durante una etapa anterior (es decir durante una de las etapas E430, E432 y E434). Esta emisión del código de error puede ser realizada con destino a otro procedimiento (u otra parte de procedimiento) aplicado en la tarjeta de microcircuito. Por ejemplo, si el procedimiento representado en la figura 4 representa un subprograma ejecutado cuando el programa principal de
8
E10177462
21-07-2015
gestión del funcionamiento de la tarjeta de microcircuito requiere una lectura en la memoria regrabable 6, la etapa E458 puede consistir en devolver el valor del estado de error al programa principal. En una variante, la emisión del estado de error en la etapa E458 puede dirigirse al terminal de usuario a través de la interfaz 8.
5 El procedimiento representado en la figura 4 incluye de este modo dos ramas principales:
-una primera rama que corresponde al desarrollo normal del procedimiento (etapas E402 a E420); -una segunda rama compuesta por etapas en las que una parte al menos se realiza después de que se haya 10 detectado una anomalía (etapas E450 a E458).
Como se ha visto, una gran parte de las etapas de la primera rama es simulada, en caso de detección de anomalía, por una etapa correspondiente de la segunda rama. Para ello, la etapa correspondiente en la segunda rama usa una instrucción del mismo tipo que la etapa correspondiente en la primera rama, en su caso aplica una comunicación con
15 un dispositivo idéntico al usado en la etapa correspondiente de la primera rama, para generar para un atacante la misma firma, en términos de consumo eléctrico o de radiación electromagnética por ejemplo.
La figura 5 representa un procedimiento aplicado en una tarjeta de microcircuito del tipo monedero electrónico (a veces denominado por el nombre inglés purse) de acuerdo con las instrucciones de una tercera realización de la 20 invención.
Este procedimiento se aplica por ejemplo mediante la ejecución de un programa constituido por instrucciones en el seno del microprocesador 2 de la tarjeta de microcircuito.
25 La figura 5 representa las etapas principales del procedimiento aplicado para pagar con el monedero electrónico, es decir modificar el dato almacenado en la tarjeta de microcircuito que represente el valor del monedero electrónico en el sentido de un aumento de este valor.
Este procedimiento empieza por lo tanto en la etapa E502, en la que el microprocesador 2 de la tarjeta de 30 microcircuito 10 recibe del usuario (a través de la interfaz 8) un código de control de crédito C, el importe a abonar M y una firma S, como se representa en la etapa E502.
Como se verá a continuación, la firma S permite garantizar que el usuario dispone efectivamente de una autorización para efectuar este crédito; efectivamente, sin esta precaución, cualquiera podría solicitar el aumento del valor del 35 monedero electrónico, lo cual no es evidentemente aceptable.
Ahora se describirán las etapas aplicadas durante el funcionamiento normal del procedimiento de crédito del monedero electrónico.
40 En la etapa E504, que sigue a la etapa E502 durante el funcionamiento normal, el microprocesador controla la lectura en la memoria regrabable 6 de una clave K especificando la dirección de almacenamiento de esta clave en la memoria regrabable 6. La clave K almacenada en la memoria regrabable 6 es secreta y no es por lo tanto accesible desde el exterior.
45 El microprocesador 2 procede entonces a la etapa E506 de envío de la clave secreta K leída en la memoria regrabable 6 y del código de control C a un criptoprocesador (non representado en la figura 1). El criptoprocesador efectúa un cálculo criptográfico a partir de los datos recibidos (clave secreta K, código de control C) de acuerdo con algoritmos clásicos en criptografía, por ejemplo el algoritmo DES. Más en concreto, se aplica aquí un algoritmo al código de control C usando la clave secreta K, para obtener una firma calculada S1.
50 El criptoprocesador devuelve entonces al microprocesador 2 la firma calculada S1 (etapa E508).
Si al usuario que controla la ejecución del procedimiento se le autoriza efectivamente a realizar el crédito, tiene asimismo conocimiento de la clave secreta K y ha podido por consiguiente determinar la firma S de manera idéntica 55 al cálculo que se acaba de realizar para calcular la firma S1.
Por este motivo en la etapa E se compara la firma recibida del usuario S con la firma calculada S1 basándose en la clave secreta K almacenada en la tarjeta de microcircuito, lo cual permite determinar si la grabación del crédito está autorizada.
60 De este modo, si la comparación entre S y S1 es positiva en la etapa E510, se procede a la etapa E512 en la que se graba el importe a abonar M, o en una variante el valor del monedero electrónico resultante de este crédito, en la memoria regrabable 6.
9
imagen7
imagen8

Claims (1)

  1. imagen1
    imagen2
ES10177462.8T 2004-08-17 2005-08-12 Procedimiento y dispositivo de tratamiento de datos Active ES2543210T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0408928A FR2874440B1 (fr) 2004-08-17 2004-08-17 Procede et dispositif de traitement de donnees
FR0408928 2004-08-17

Publications (1)

Publication Number Publication Date
ES2543210T3 true ES2543210T3 (es) 2015-08-17

Family

ID=34948280

Family Applications (2)

Application Number Title Priority Date Filing Date
ES05798504.6T Active ES2473326T3 (es) 2004-08-17 2005-08-12 Procedimiento y dispositivo de tratamiento de datos
ES10177462.8T Active ES2543210T3 (es) 2004-08-17 2005-08-12 Procedimiento y dispositivo de tratamiento de datos

Family Applications Before (1)

Application Number Title Priority Date Filing Date
ES05798504.6T Active ES2473326T3 (es) 2004-08-17 2005-08-12 Procedimiento y dispositivo de tratamiento de datos

Country Status (8)

Country Link
US (2) US20070220603A1 (es)
EP (2) EP1779284B1 (es)
JP (2) JP4790717B2 (es)
CA (1) CA2575143C (es)
ES (2) ES2473326T3 (es)
FR (1) FR2874440B1 (es)
PL (2) PL2309409T3 (es)
WO (1) WO2006021686A2 (es)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7516902B2 (en) * 2004-11-19 2009-04-14 Proton World International N.V. Protection of a microcontroller
US8479288B2 (en) * 2006-07-21 2013-07-02 Research In Motion Limited Method and system for providing a honeypot mode for an electronic device
EP2108165A1 (fr) * 2007-01-05 2009-10-14 Proton World International N.V. Verrouillage temporaire d'un circuit electronique
EP2108164B1 (fr) * 2007-01-05 2015-08-26 Proton World International N.V. Limitation d'acces a une ressource d'un circuit electronique
JP5070297B2 (ja) * 2007-01-05 2012-11-07 プロトン ワールド インターナショナル エヌ．ヴィ． 電子回路に含まれる情報の保護
FR2924262B1 (fr) * 2007-11-26 2009-12-11 Sagem Securite Procede de masquage de passage en fin de vie d'un dispositif electronique et dispositif comportant un module de controle correspondant
FR2935823B1 (fr) * 2008-09-11 2010-10-01 Oberthur Technologies Procede et dispositif de protection d'un microcircuit contre les attaques.
WO2014144857A2 (en) * 2013-03-15 2014-09-18 Power Fingerprinting Inc. Systems, methods, and apparatus to enhance the integrity assessment when using power fingerprinting systems for computer-based systems
FR3045184B1 (fr) 2015-12-15 2018-07-20 Idemia France Procede d’ecriture dans une memoire non-volatile d’une entite electronique et entite electronique associee
FR3075430B1 (fr) * 2017-12-20 2020-08-07 Oberthur Technologies Procede de traitement de donnees et dispositif electronique associe

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60144851A (ja) * 1983-12-30 1985-07-31 Fujitsu Ltd チヤネル制御装置
US5483518A (en) * 1992-06-17 1996-01-09 Texas Instruments Incorporated Addressable shadow port and protocol for serial bus networks
US6400996B1 (en) * 1999-02-01 2002-06-04 Steven M. Hoffberg Adaptive pattern recognition based control system and method
US5274817A (en) * 1991-12-23 1993-12-28 Caterpillar Inc. Method for executing subroutine calls
US7057937B1 (en) * 1992-03-17 2006-06-06 Renesas Technology Corp. Data processing apparatus having a flash memory built-in which is rewritable by use of external device
JP2746801B2 (ja) * 1992-08-27 1998-05-06 三菱電機株式会社 Ｉｃカード及びｉｃカードの暗証番号照合方法
US5434919A (en) * 1994-01-11 1995-07-18 Chaum; David Compact endorsement signature systems
US5835594A (en) * 1996-02-09 1998-11-10 Intel Corporation Methods and apparatus for preventing unauthorized write access to a protected non-volatile storage
JP3489708B2 (ja) * 1996-10-23 2004-01-26 シャープ株式会社 不揮発性半導体記憶装置
US7249108B1 (en) * 1997-07-15 2007-07-24 Silverbrook Research Pty Ltd Validation protocol and system
US7743262B2 (en) * 1997-07-15 2010-06-22 Silverbrook Research Pty Ltd Integrated circuit incorporating protection from power supply attacks
FR2773250B1 (fr) 1997-12-31 2000-03-10 Grp Des Cartes Bancaires Procede et dispositif de traitement de codes confidentiels
US6141771A (en) * 1998-02-06 2000-10-31 International Business Machines Corporation Method and system for providing a trusted machine state
FR2774793B1 (fr) * 1998-02-12 2002-08-30 Bull Cp8 Procede pour produire une image au moyen d'un objet portatif, objet portatif et dispositif pour mettre en oeuvre le procede
US6223290B1 (en) * 1998-05-07 2001-04-24 Intel Corporation Method and apparatus for preventing the fraudulent use of a cellular telephone
US6738749B1 (en) * 1998-09-09 2004-05-18 Ncr Corporation Methods and apparatus for creating and storing secure customer receipts on smart cards
US7599491B2 (en) * 1999-01-11 2009-10-06 Certicom Corp. Method for strengthening the implementation of ECDSA against power analysis
EP1120715A4 (en) * 1999-07-06 2005-02-16 Sony Corp SYSTEM, DEVICE AND METHOD PROVIDING DATA
US7430670B1 (en) * 1999-07-29 2008-09-30 Intertrust Technologies Corp. Software self-defense systems and methods
US7036739B1 (en) * 1999-10-23 2006-05-02 Ultracard, Inc. Data storage device apparatus and method for using same
JP4180757B2 (ja) * 1999-11-05 2008-11-12 株式会社東芝 シミュレーション装置
JP2001216616A (ja) * 2000-02-02 2001-08-10 Fujitsu Ltd 磁気記録装置、および磁気記録用ヘッドの異常検出方法
CA2298990A1 (en) * 2000-02-18 2001-08-18 Cloakware Corporation Method and system for resistance to power analysis
US20040141439A1 (en) * 2000-03-28 2004-07-22 Takayuki Suzuki Decoder
JP2001306400A (ja) * 2000-04-21 2001-11-02 Sharp Corp 半導体記憶装置、その制御装置、および電子機器
EP1496420B1 (de) * 2000-05-22 2007-07-04 Infineon Technologies AG Sicherheits-Datenverarbeitungseinheit sowie dazugehöriges Verfahren
JP4028798B2 (ja) * 2000-06-02 2007-12-26 株式会社ルネサステクノロジ 不揮発性半導体記憶装置および情報配信システムにおける情報管理方法
JP4647748B2 (ja) * 2000-06-12 2011-03-09 キヤノン株式会社 暗号化装置及び方法、ならびに通信方法及びシステム
US6745370B1 (en) * 2000-07-14 2004-06-01 Heuristics Physics Laboratories, Inc. Method for selecting an optimal level of redundancy in the design of memories
JP4608749B2 (ja) * 2000-07-24 2011-01-12 ソニー株式会社 データ処理装置、データ処理方法、およびライセンスシステム、並びにプログラム提供媒体
JP4366845B2 (ja) * 2000-07-24 2009-11-18 ソニー株式会社 データ処理装置およびデータ処理方法、並びにプログラム提供媒体
US6928607B2 (en) * 2000-10-19 2005-08-09 Oracle International Corporation Data integrity verification mechanism
US7032047B2 (en) * 2001-03-12 2006-04-18 Motorola, Inc. Method of regulating usage and/or concession eligibility via distributed list management in a smart card system
JP2002278839A (ja) * 2001-03-15 2002-09-27 Sony Corp データアクセス管理システム、メモリ搭載デバイス、およびデータアクセス管理方法、並びにプログラム記憶媒体
US7987510B2 (en) * 2001-03-28 2011-07-26 Rovi Solutions Corporation Self-protecting digital content
US7349884B1 (en) * 2001-03-29 2008-03-25 Gsc Enterprises, Inc. Method and apparatus for electronic commerce services at a point of sale
FR2822988B1 (fr) * 2001-04-02 2003-08-15 Oberthur Card Syst Sa Procede de protection d'une entite electronique a microcircuit et entite electronique dotee d'une telle protection
DE10131575A1 (de) * 2001-07-02 2003-01-16 Bosch Gmbh Robert Verfahren zum Schutz eines Mikrorechner-Systems gegen Manipulation von in einer Speicheranordnung des Mikrorechner-Systems gespeicherten Daten
JP2003051012A (ja) * 2001-08-03 2003-02-21 Nec Corp ユーザ認証方法及びユーザ認証装置
GB2379293B (en) * 2001-08-31 2005-07-06 Discreet Logic Inc Processing Data in an Application comprising a plurality of Application Modules
FR2829331B1 (fr) * 2001-09-04 2004-09-10 St Microelectronics Sa Procede de securisation d'une quantite secrete
JP3822081B2 (ja) * 2001-09-28 2006-09-13 東京エレクトロンデバイス株式会社 データ書込装置、データ書込制御方法及びプログラム
JP3993063B2 (ja) * 2001-10-15 2007-10-17 三菱電機株式会社 暗号通信装置
FR2832824A1 (fr) * 2001-11-28 2003-05-30 St Microelectronics Sa Blocage du fonctionnement d'un circuit integre
US20030112665A1 (en) * 2001-12-17 2003-06-19 Nec Electronics Corporation Semiconductor memory device, data processor, and method of determining frequency
EP1353260B1 (en) * 2002-04-12 2006-05-31 Matsushita Electric Industrial Co., Ltd. Positional information storage system and method, semiconductor memory, and program
US7284111B1 (en) * 2002-04-17 2007-10-16 Dinochip, Inc. Integrated multidimensional sorter
US20040003321A1 (en) * 2002-06-27 2004-01-01 Glew Andrew F. Initialization of protected system
JP2004102825A (ja) * 2002-09-11 2004-04-02 Renesas Technology Corp キャッシュメモリ制御装置
US6895357B2 (en) * 2002-09-30 2005-05-17 Continental Teves, Inc. Offset calibration of a semi-relative steering wheel angle sensor
JP4290407B2 (ja) * 2002-10-28 2009-07-08 パナソニック株式会社 電子機器
EP1420560A1 (en) * 2002-11-13 2004-05-19 Thomson Multimedia Broadband Belgium Software upgrade over a USB connection
JP4639030B2 (ja) * 2002-11-18 2011-02-23 パナソニック株式会社 半導体記憶装置
JP2004201038A (ja) * 2002-12-18 2004-07-15 Internatl Business Mach Corp <Ibm> データ記憶装置、これを搭載した情報処理装置及びそのデータ処理方法並びにプログラム
US7539423B2 (en) * 2003-01-10 2009-05-26 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Loss of signal detection and programmable behavior after error detection
JP2004234720A (ja) * 2003-01-29 2004-08-19 Toshiba Corp 半導体装置およびその状態遷移チェック方法
ITRM20030039A1 (it) * 2003-01-30 2004-07-31 Micron Technology Inc Sblocco di registro di protezione per chip.
KR100528464B1 (ko) * 2003-02-06 2005-11-15 삼성전자주식회사 스마트카드의 보안장치
US9002724B2 (en) * 2003-02-28 2015-04-07 Panasonic Corporation Incentive provision system
JP4214815B2 (ja) * 2003-04-11 2009-01-28 株式会社デンソー 車両用電子制御装置
JP2004326278A (ja) * 2003-04-23 2004-11-18 Renesas Technology Corp 不揮発性記憶装置及びデータ処理装置
GB2401237A (en) * 2003-04-28 2004-11-03 Hewlett Packard Development Co Data transfer arrangement for disaster recovery
US20040260593A1 (en) * 2003-05-20 2004-12-23 Klaus Abraham-Fuchs System and user interface supporting workflow operation improvement
US7107405B2 (en) * 2003-05-30 2006-09-12 Intel Corporation Writing cached data to system management memory
JP4174009B2 (ja) * 2003-05-30 2008-10-29 インターナショナル・ビジネス・マシーンズ・コーポレーション テープ記録装置、テープ障害検出システム、テープ障害検出方法、プログラム、及び記録媒体
JP4023803B2 (ja) * 2003-05-30 2007-12-19 インターナショナル・ビジネス・マシーンズ・コーポレーション ウェブアプリケーション開発支援装置、データ処理方法及びプログラム
US7149946B2 (en) * 2003-06-13 2006-12-12 Microsoft Corporation Systems and methods for enhanced stored data verification utilizing pageable pool memory
JP4155133B2 (ja) * 2003-07-22 2008-09-24 株式会社日立製作所 会計データ処理方法及びシステム
US6975557B2 (en) * 2003-10-02 2005-12-13 Broadcom Corporation Phase controlled high speed interfaces
US7783573B2 (en) * 2004-01-13 2010-08-24 Microsoft Corporation Performance optimized smartcard transaction management
TW200525360A (en) * 2004-01-19 2005-08-01 Comax Semiconductor Inc Mobile communication device and memory device and accessing process thereof
US7216270B1 (en) * 2004-05-14 2007-05-08 National Semiconductor Corporation System and method for providing testing and failure analysis of integrated circuit memory devices
US7949883B2 (en) * 2004-06-08 2011-05-24 Hrl Laboratories, Llc Cryptographic CPU architecture with random instruction masking to thwart differential power analysis
US20060020810A1 (en) * 2004-07-24 2006-01-26 International Business Machines Corporation System and method for software load authentication
US7711954B2 (en) * 2004-08-05 2010-05-04 Digital Keystone, Inc. Methods and apparatuses for configuring products
US7483533B2 (en) * 2004-08-05 2009-01-27 King Fahd University Of Petroleum Elliptic polynomial cryptography with multi x-coordinates embedding

Also Published As

Publication number Publication date
US20070220603A1 (en) 2007-09-20
ES2473326T3 (es) 2014-07-04
WO2006021686A2 (fr) 2006-03-02
JP2011076636A (ja) 2011-04-14
JP2008510242A (ja) 2008-04-03
EP1779284A2 (fr) 2007-05-02
WO2006021686A3 (fr) 2006-04-13
PL1779284T3 (pl) 2014-09-30
FR2874440A1 (fr) 2006-02-24
CA2575143A1 (fr) 2006-03-02
JP5254372B2 (ja) 2013-08-07
EP2309409A1 (fr) 2011-04-13
US20130219522A1 (en) 2013-08-22
EP2309409B1 (fr) 2015-04-22
JP4790717B2 (ja) 2011-10-12
PL2309409T3 (pl) 2015-10-30
CA2575143C (fr) 2016-05-31
EP1779284B1 (fr) 2014-03-19
US9454663B2 (en) 2016-09-27
FR2874440B1 (fr) 2008-04-25

Similar Documents

Publication Publication Date Title
ES2543210T3 (es) Procedimiento y dispositivo de tratamiento de datos
Gruss et al. Prefetch side-channel attacks: Bypassing SMAP and kernel ASLR
ES2916701T3 (es) Autenticación de punteros de código para el control de flujo de hardware
Gruss et al. Strong and efficient cache {Side-Channel} protection using hardware transactional memory
Suh et al. Aegis: A single-chip secure processor
ES2390638T5 (es) Procedimiento y dispositivo de protección de un microcircuito contra ataques
US10491401B2 (en) Verification of code signature with flexible constraints
TWI342492B (en) Method of providing extended memory protection
TWI619019B (zh) 安全晶片、非易失性記憶體控制裝置及非易失性存儲控制方法
US9390264B2 (en) Hardware-based stack control information protection
US8127144B2 (en) Program loader operable to verify if load-destination information has been tampered with, processor including the program loader, data processing device including the processor, promgram loading method, and integrated circuit
ES2754266T3 (es) Procedimiento para proteger datos relevantes para la seguridad en una memoria caché
EP2565810A1 (fr) Microprocesseur protégé contre le vidage de mémoire
CN109858253A (zh) 基于lbr的栈缓冲区溢出攻击防御方法
JP2022512051A (ja) メモリ完全性チェックのための完全性ツリー
KR20130015007A (ko) 비휘발성 메모리의 메모리 블록의 검증 방법
US10496825B2 (en) In-memory attack prevention
US8484481B2 (en) Chip lockout protection scheme for integrated circuit devices and insertion thereof
ES2902336T3 (es) Procedimiento de protección de un dispositivo electrónico contra ataques por inyección de fallo
ES2763818T3 (es) Procedimiento de segurización de al menos una zona de memoria de un dispositivo electrónico, módulo de segurización, dispositivo electrónico y programa de ordenador correspondientes
ES2548688T3 (es) Soporte de datos portátil que comprende un contador de error de control
WO2022135686A1 (en) Method for securing a computing device from memory corruption and computing device
CN106484477B (zh) 安全的软件下载与启动方法
US10552602B2 (en) System and method for protecting a device against attacks on processing flow using a code pointer complement
JP2001022642A (ja) メモリの機密保持回路