JP4028798B2

JP4028798B2 - 不揮発性半導体記憶装置および情報配信システムにおける情報管理方法

Info

Publication number: JP4028798B2
Application number: JP2002502600A
Authority: JP
Inventors: 小林　　直樹; 裕二佐藤; 英明倉田; 国弘片山; 尊之河原
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2000-06-02
Filing date: 2000-06-02
Publication date: 2007-12-26
Anticipated expiration: 2020-06-02
Also published as: TW509948B; US20060095699A1; WO2001095115A1; US7043615B1; US7356659B2

Description

技術分野
本発明はアクセス制限機能を有する情報記憶装置および同装置を用いた情報システムに関する。例えばフラッシュメモリに代表される不揮発性メモリや不揮発性メモリを内蔵したメモリカード、およびそれらを利用した情報配信システムに適用して有効な技術に関する。
背景技術
近年の情報化社会においてメモリカード、もしくはメモリチップに格納した情報の機密を保持する（リードアクセスの制限）、あるいは第三者が不正にデータを書き換え、または消去してしまうことを防止する（ライト、消去アクセスの制限）という要望は大きい。
こうした記憶情報の保護手段としてはメモリカード内のＲＯＭにパスワードを格納しておき、このパスワードと一致したを入力をメモリカードに与えた場合にアクセスを許可する方法や、記憶する情報を暗号化する方法等が知られている。
発明の開示
しかしながら、上記ＲＯＭに格納したパスワードを利用する方法では、アクセス制限を施す領域やパスワードが固定であるなどの制限があり、高度な情報化社会での多様な利用形態を提供することは難しい。
また、上記情報の暗号化を利用する方法では、第三者によって情報が消去されたり、消去後に別のデータを書き込まれてしまうことを防止し難い。
本発明は上記事情に鑑みてなされたものであり、本発明の目的とするところは第三者の不正なアクセスから記憶情報が保護可能であり、情報保護の設定の自由度が高い情報記憶装置、および半導体記憶装置を提供すること。さらには、それらを利用した情報システムを提供することである。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述、および添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、複数の不揮発性メモリセルを含むメモリセルアレイと、メモリセルアレイからアドレスによって指定された不揮発性メモリセルを選択するデコーダ・ドライバと、入力コマンド及び入力アドレスが入力されるアクセス制御回路とを有し、アクセス制御回路は、メモリセルアレイのうち所定のアクセスが制限されるアクセス制御領域についてのアクセス制御情報とアクセス制御回路に入力された入力コマンド及び入力アドレスとを比較し、入力コマンド及び入力アドレスがアドレス制御領域における制限されるアクセスでない場合には、入力アドレスによって指定された不揮発性メモリセルがデコーダ・ドライバを介して選択されるように制御し、入力コマンド及び入力アドレスがアドレス制御領域における制限されるアクセスである場合には、入力アドレスによって指定された不揮発性メモリセルがデコーダ・ドライバを介して選択されないように制御し、アクセス制御情報は、アクセスが制限される領域のアドレス情報と制限されるアクセス態様とを含み、アクセス制御情報に含まれる情報はコマンドによって設定可能であるようにする。これにより、かかる不揮発性半導体記憶装置を利用するにより、半導体製造者のみならず、プロバイダ、ユーザが自由にアクセス制限を行うことが可能となり、メモリカードの柔軟なセキュリティが実現できる。
また、複数の不揮発性メモリセルを含むメモリセルアレイと、メモリセルアレイからアドレスによって指定された不揮発性メモリセルを選択するデコーダ・ドライバと、入力コマンド、入力アドレス及び入力キーが入力されるアクセス制御回路とを有し、メモリセルアレイの所定の領域は所定のアクセスが制限されるアクセス制限領域であって、アクセス制限領域について制限されるアクセス態様と第１のキーとを含むアクセス制御情報が記憶され、アクセス制御回路は、アクセス制御情報と入力コマンド、入力アドレス及び入力キーとを比較し、入力キーが第１のキーと符合する、または入力コマンド及び入力アドレスがアドレス制御領域における制限されるアクセスでない場合には、入力アドレスによって指定された不揮発性メモリセルがデコーダ・ドライバを介して選択されるように制御し、入力キーが第１のキーと符合せず、かつ入力コマンド及び入力アドレスがアドレス制御領域における制限されるアクセスである場合には、入力アドレスによって指定された不揮発性メモリセルがデコーダ・ドライバを介して選択されないように制御し、アクセス制限領域には、第２のキーにより暗号化されたデータが記憶されるようにする。このようにセキュリティのために２つのキーを併用することで、セキュリティを強固にすることができる。このとき、１つを認証キーとし、別の１つを暗号化キーにしてもよく、あるいは２つとも認証キーとしても良い。
さらには、以上のような不揮発性記憶装置の機能を実現したメモリカードにより、情報をメモリカードに書き込み、蓄積する情報管理方法であって、メモリカードのメモリの第１領域に第１のアクセス管理レベルの情報を書き込み、メモリカードのメモリの第２領域に第１のアクセス管理レベルよりも低い管理レベルである第２のアクセス管理レベルの情報を書き込み、第１領域及び第２領域は、第１のキーにより第１のキーの設定者以外のアクセスを制限されており、第１領域には第２のキーにより暗号化がなされた情報が書き込まれ、第２領域には暗号化のなされない情報が書き込まれるようにする。
発明を実施するための最良の形態
以下に、本発明の具体的な例を示す。以下では、本発明をフラッシュメモリ、またはフラッシュメモリを用いたメモリカードに適用した場合の例を中心に説明する。これに限られず、本発明は、強誘電体メモリ（ＦＲＡＭ）や磁気メモリ（ＭＲＡＭ）等の不揮発メモリや、電源供給状態でのＤＲＡＭ、ＳＲＡＭ等の揮発メモリを含む一般の記憶手段を用いて実現可能である。また、以下に示す例で用いるフラッシュメモリは一つのメモリセルに２ビット以上の情報を記憶可能ないわゆる多値メモリを用いることも可能である。
（第１の実施例）
第１図は本発明の第１の実施例であるフラッシュメモリのブロック図である。フラッシュメモリは入出力端子Ｉ／Ｏ０〜Ｉ／Ｏ７を介してアドレス、コマンド、データ、入力認証キー等の信号の入力およびデータ、ステータス等の信号の出力を行い、また制御信号端子ＣＣから各種制御信号が外部から与えられる。なお、制御信号端子ＣＣは、各種制御信号のための端子をまとめて示しており、後述するコマンドデータイネーブル信号、ライトイネーブル信号等が含まれる。また、第１動作電位Ｖｃｃ、第２動作電位Ｖｓｓが外部より与えられ、書き込みに必要な高電圧が図示しない内部昇圧回路により生成される。
マルチプレクサ回路ＭＰは入出力端子Ｉ／Ｏと接続され、入力信号を分配し、また各部からの出力信号を入出力端子Ｉ／Ｏに送る。制御部ＣＴＲは各種制御信号端子ＣＣと接続され、読み出し、消去、書き込み、書き換え等の動作のための制御信号を発生する。メモリアレイＡＲには、複数のワード線Ｗと複数のビット線Ｄの各交点にメモリセルＭＣが設けられている（簡単のためにワード線Ｗ、ビット線Ｄ、メモリセルＭＣを１個のみ図示する。また、メモリアレイＡＲの構成は任意の構成をとることができる。）。メモリアレイＡＲに書き込むべきデータは入力バッファ回路ＤＩＢを介して入力され、メモリアレイＡＲから読み出されたデータはデータ出力バッファ回路ＤＯＢを介して入力される。さらに、各ビット線にはレジスタ（センス回路およびデータレジスタ回路ＳＤＬの構成要素）が接続されており、各レジスタ回路にメモリアレイＡＲに書き込まれる、または読み出されたデータがラッチされる。
入力されたアドレス信号のうちＸアドレスはＸアドレスバッファ回路ＸＡＢを介してＸアドレスデコーダ回路ＸＤに入力され、Ｘアドレスデコーダ回路ＸＤはデコードしてメモリアレイＡＲ内の対応するワード線Ｗを選択する。また、入力されたアドレス信号のうちＹアドレスの初期値がＹアドレスカウンタ回路ＹＡＣに入力され、Ｙアドレスカウンタ回路ＹＡＣは順次Ｙアドレス信号を発生する。Ｙアドレスデコーダ回路ＹＤは発生されたＹアドレスをデコードしてメモリアレイＡＲ内の対応するビット線を選択する。選択されたビット線に対応するＹゲートＹＧがオン状態にされ、レジスタと入力バッファ回路ＤＩＢまたは出力バッファ回路ＤＯＢとの間でデータのやり取りがなされることとなる。
さらに後述するアクセス権判定を行うためのアクセス権判定回路ＡＣＬ、メモリアレイＡＲに格納されたデータの一部を選択的にアクセス権判定回路ＡＣＬに送るデータ選択部ＤＳ等から構成されている。
ここで、Ｘアドレスデコーダ回路ＸＤによって選択されるワード線Ｗの本数は、例えば常に１本のみが選択可能な構成でもよい。また、データの読み出し、書き込み時には選択されるワード線を１本とし、消去の際には複数を同時に選択可能な構成でもよい。さらに、複数の独立動作可能なバンクが存在する場合には、読み出し、書き込み時に各バンクからワード線を１本ずつ同時に選択可能な構成であってもよい。
また、Ｙアドレスデコーダ回路ＹＤによって選択されるビット線Ｄの本数は、例えば内部データバスのバス幅分のビット線を同時に選択する構成であってもよい。
第１図に示すフラッシュメモリに対して、本発明においてはユーザが任意のメモリ空間に対してアクセス制限を施し得るように構成する。第１０図（Ａ）にアクセス制限を施す領域を設定するために外部からの信号入力操作の例を示す。先ず、入出力端子Ｉ／Ｏに対して、領域設定を行うことを示すコマンド「７０Ｈ」を入力する。このとき、制御信号端子ＣＣから入力されたコマンドデータイネーブル信号／ＣＤＥがｌｏｗになる。コマンドデータイネーブル信号／ＣＤＥは、コマンドまたはデータとアドレスとの識別や誤動作防止のためにコマンド入力のタイミングにあわせて用いられる。その後、領域設定を行う先頭ＸアドレスをＳＡ（１）、ＳＡ（２）の２回に分けて入力、続いて、設定する領域の長さをＡＬ（１）、ＡＬ（２）の２回に分けて入力する。なお、２回に分けて入力するかどうかは、これらの情報のビット数とフラッシュメモリに設けられている同時入力可能なビット数（入出力端子Ｉ／Ｏの数）との関係による。また、ライトイネーブル信号／ＷＥはこれら情報の区切りを示す。
これにより、入力した先頭Ｘアドレス及び領域の長さによって指定された領域にアクセス制限が可能になる。このとき、認証キーはあらかじめ定められているデフォルト値に設定されるものとする。
このように設定されたアクセス制限領域に対して、ユーザは固有の認証キーを設定し、またこの固有の認証キーによって認証が失敗した場合にでも所定のアクセスのみを許可する（あるいは一切許可しない）ように設定する（例えば、上記のアクセス制限領域設定手続きにおいては、認証キーをデフォルト値とするとともに、認証に失敗した場合においても全てのアクセス形態が可能なように初期設定するものとする）。第１０図（Ｂ）にその信号入力操作の例を示す。先ず、入出力端子Ｉ／Ｏに対して、アクセス制限情報の変更を行うことを示すコマンド「８０Ｈ」を入力する。その後、対象とする領域を指定するため、アクセス制限領域の先頭ＸアドレスをＳＡ（１）、ＳＡ（２）の２回に分けて入力し、認証キーをＰＷ（１）、ＰＷ（２）の２回に分けて入力する。続いて、新たに変更する認証キーをＰＷ＊（１）、ＰＷ＊（２）の２回に分けて入力し、認証に失敗した場合に許可されるアクセスについての情報ＡＣを入力する。これにより、指定領域の認証キー及び許可アクセスが変更される。
また、既に設定されたアクセス制限領域のアクセス制限を解除することもできる。第１０図（Ｃ）にその信号入力操作の例を示す。先ず、入出力端子Ｉ／Ｏに対して、アクセス制限の解除を行うことを示すコマンド「９０Ｈ」を入力する。その後、アクセス制限解除する領域を指定するため、アクセス制限領域の先頭ＸアドレスをＳＡ（１）、ＳＡ（２）の２回に分けて入力し、認証キーをＰＷ（１）、ＰＷ（２）の２回に分けて入力する。これにより指定領域に関わる情報が消去されることにより、アクセス制限が解除される。
このようにアクセス制限されたフラッシュメモリに対して、データアクセスのための外部からの信号入力操作の例を第７図及び第８図に示す。第７図にデータの読み出し動作を示す。先ず、入出力端子Ｉ／Ｏに対し、読み出し動作を行うことを示すコマンド「００Ｈ」を入力する。その後、読み出しを行うデータを格納しているメモリセルＡＲのＸアドレスをＳＡ（１）、ＳＡ（２）の２回に分けて入力、続いて、入力認証キーをＰＷ（１）、ＰＷ（２）の２回に分けて入力し、更に読み出しを行うデータを格納しているメモリセルのＹアドレスをＣＡ（１）、ＣＡ（２）の２回に分けて入力する。
この後にシリアルクロックＳＣが駆動され、指定アドレスに記憶されているデータが入出力端子Ｉ／Ｏより出力されると共にＹアドレスカウンタ回路ＹＡＣの値が順次変更され、次々とビット線Ｄが選択される。また、一旦シリアルクロックＳＣの駆動を止め、新たにＹアドレスをＣＡ’（１）、ＣＡ’（２）を２回に分けて入力され、シリアルクロックＳＣの駆動が再開されることにより、新たに入力したＹアドレスからのデータが入出力端子Ｉ／Ｏより出力される。ここで、図示してはいないが、メモリチップの構造上、Ｙアドレスの入力後、メモリチップからデータが出力可能な状態になるまでに所定の時間が必要となるような場合には、所定時間の待ち動作を入れたり、チップのレディー／ビジー信号出力を利用して状態を監視して、データが出力可能な状態になってからシリアルクロックＳＣを駆動するようにしてもよい。
別のワード線Ｗを選択する場合には、改めて読み出しコマンド「００Ｈ」及びアドレスの入力が行われる。
第８図（Ａ）はデータの書き込み動作を示す。先ず、入出力端子Ｉ／Ｏに対し、書き込み動作を行うことを示すコマンド「１０Ｈ」を入力し、その後、データの書き込みを行うメモリセルのＸアドレスをＳＡ（１）、ＳＡ（２）の２回に分けて入力、続いて、入力認証キーをＰＷ（１）、ＰＷ（２）の２回に分けて入力し、更にデータの書き込みを行うメモリセルのＹアドレスをＣＡ（１）、ＣＡ（２）の２回に分けて入力する。この後にシリアルクロックＳＣを駆動しながら書き込みデータを入出力端子Ｉ／Ｏから入力することにより、入力したＹアドレス以降のメモリセルに対する書き込みデータがメモリチップ内のデータレジスタに一時記憶される。また、一旦シリアルクロックＳＣの駆動を止め、新たにＹアドレスをＣＡ’（１）、ＣＡ’（２）を２回に分けて入力すれば、その後にシリアルクロックＳＣを駆動しながら書き込みデータを入力することで、新たに入力したＹアドレスからの書き込みデータがデータレジスタに一時記憶される。最後に、所定の書き込みデータがデータレジスタに設定された後、コマンド「４０Ｈ」を入力することにより、データレジスタに一時記憶されたデータがメモリセルへ書き込まれる。
第８図（Ｂ）はデータの消去動作を示す。先ず、入出力端子Ｉ／Ｏに対し、消去動作を行うことを示すコマンド「２０Ｈ」を入力後、データの消去を行うメモリセルのＸアドレスをＳＡ（１）、ＳＡ（２）の２回に分けて入力、続いて、入力認証キーをＰＷ（１）、ＰＷ（２）の２回に分けて入力し、最後に、コマンド「ＢＯＨ」を入力することにより、消去動作が開始される。なお、本例は、同一のＸアドレスにあるメモリセルのデータが一括して消去される場合の例を示しているが、複数のワード線Ｗを含むブロックを構成するメモリセルのデータが一括して消去されるようにしてもよい。
また、例えば同じ入力認証キーが設定されている領域に対して続けてアクセスする場合や、デフォルトの入力認証キーを使用する場合には入力認証キーを省略したり、Ｘアドレス、入力認証キー、Ｙアドレス等の入力順序、入力の分割数、必要な入力項目等を変更することは本発明の趣旨を逸脱しない範囲で様々に可能である。
第９図（Ａ）、（Ｂ）を使って、読み出し、書き込み、消去を行う場合のメモリチップの動作の例を示す。外部からコマンド、アドレス、入力認証キーが入力され（Ｓ１）、入力された入力認証キーの正当性の確認を含むアクセス権の判定を行う（Ｓ２）。アクセス権なしと判断された場合には動作を終了（Ｓ３）し、アクセス権ありと認められた場合には、指定アドレスにあるメモリセルに対してコマンドに対応する操作を実行する（Ｓ４）。
ステップＳ４において、具体的には、読み出し動作においては、データをデータレジスタに読み出し、シリアルクロックＳＣにしたがってデータを入出力端子Ｉ／Ｏから出力し、正常終了する。書き込み動作においては、データをシリアルクロックＳＣにしたがってデータレジスタに一時記憶後、メモリセルへの書き込みを行い、正常終了する。消去動作においては、メモリセルのデータ消去を開始するコマンドを入力して消去を行い、正常終了する。
ここで、認証結果が不正等実行できないコマンドが入力された場合の終了動作は、例えば、外部からの見かけ上は正常な動作が続いているように見せかけながらダミーの動作を続ける方法や、エラー信号を出力してエラー終了する方法等がある。
第９図（Ｂ）に、第９図（Ａ）のステップＳ２であるアクセス権の判定動作を示す。入力されたアドレスに対してアクセス権の制限がなされているかどうかを判定し（Ｓ１）、アクセス制限がなされていなければアクセス権ありとして判定動作を終了する（Ｓ５）。アクセス制限がなされている領域であれば、入力認証キーと記憶されている認証キーと照合し（Ｓ２）、正当な認証キーであると判定されれば、アクセス権ありとして判定動作を終了する（Ｓ５）。本発明においては、認証が不成功であっても、制限された動作に限って許可することができる。正当な認証キーであると判定されなかった場合には、要求アクセスの内容（例えば、読み出し、書き込み、消去等）が許可されているアクセスであるかどうかを判定する（Ｓ３）。許可されたアクセスであると判定されれば、アクセス権ありとして判定動作を終了し（Ｓ５）、そうでなければアクセス権なしとして判定動作を終了する（Ｓ４）。
続いて、本発明における認証動作を第２図〜第６図を用いて説明する。
第２図は、データ選択部ＤＳの構成例を示す図である。データ選択部ＤＳは、メモリアレイＡＲから出力される信号がデータであればデータ出力バッファＤＯＢに出力し、アクセス制限情報であればアクセス権判定回路ＡＣＬに出力するように、メモリアレイＡＲの出力を切り換える機能を果たす。ＹゲートＹＧから信号がデータ選択部ＤＳに入力され、制御部ＣＴＲからの制御信号ＳＳＩＧを受けるトランスファーＭＯＳスイッチにより、データ出力バッファ回路ＤＯＢ、またはアクセス権判定回路ＡＣＬに繋がる何れかの出力部から信号が出力されるように制御される。ここで、トランスファーＭＯＳスイッチを制御する信号は相補の関係にあることにより、上記機能が実現される。
第３図（Ａ）はアクセス権判定回路ＡＣＬの構成例を示す図である。本構成例では、アクセス権判定回路ＡＣＬは、入力認証キーレジスタＩＫＲ、入力アドレスレジスタＩＡＲ、認証キー判定部ＰＣＬ、アクセス制限情報記憶部ＡＣＴ等から構成されている。ここで、入力認証キーレジスタＩＫＲは、外部から入力される入力認証キーＩＫＥＹを、入力アドレスレジスタＩＡＲは外部から入力されるアドレス情報（以下、入力アドレス情報という）ＩＡＤＲを一時記憶する一時記憶装置である。認証キー判定部ＰＣＬは、例えば入力認証キーレジスタＩＫＲ、入力アドレスレジスタＩＡＲ、次に述べるアクセス制限情報記憶部ＡＣＴの内容、外部から要求があったアクセスを示す情報（以下、要求アクセスという）ＡＣＣＬ、制御部ＣＴＲからの内部制御信号等によって入力認証キーの正当性を判定する回路である。また、アクセス制限情報記憶部ＡＣＴは上記入力認証キーの正当性の判定に関する情報のうち、メモリチップ内に格納されている情報を一時記憶する一時記憶装置である。
アクセス制限情報は、電源投入時やリセット処理時、もしくはデータにアクセスが生じた時等の所定のタイミングでメモリアレイからデータレジスタに読み出され、データ選択部ＤＳを介してデータレジスタから転送されアクセス制限情報記憶部ＡＣＴに記憶される。アクセス制限情報記憶部ＡＣＴは具体的には、フラッシュメモリチップやコントローラに混載される揮発メモリ（多くはＳＲＡＭ）である。一般に不揮発性メモリでは読み出しに時間がかかるため、一括して読み出しておくことにより認証動作に要するオーバーヘッドを低減することができる。ここで、アクセス制限情報がメモリアレイ内で記憶される位置（アドレス）は予めメモリの動作を制御するファームウェア（例えばＲＯＭに記憶することによって）によって固定しても、外部からの信号によって指定可能にしてもよい。
また、入力アドレスレジスタＩＡＲは、例えばＸアドレスバッファＸＡＢやＹアドレスカウンタＹＡＣと一部または全体を共用する構成も可能である。
第３図（Ｂ）に、アクセス制限情報記憶部ＡＣＴに一時記憶されるアクセス制限情報の例を示す。本発明の一実施形態として、アクセス制限情報を指定できる領域の最大数ｎをあらかじめ定めておき、各領域ｉ（１≦ｉ≦ｎ）に対して、アクセス権が設定できるようにする。本例では３領域指定できるように構成され、各領域に対してアクセス制限情報が登録される。アドレス情報（ＳＡＤＤ１〜３）は、各領域の範囲を定義する。アドレス情報（ＳＡＤＤ１〜３）の形式としては、領域の先頭アドレスと領域の長さに関する情報を指定する方式や、領域の先頭アドレスと最終アドレスを指定する方式等が可能である。第１０図（Ａ）の例では、先頭アドレスと領域の長さにより指定する例により説明した。記憶認証キー（ＳＫＥＹ１〜３）は各領域ごとに設定される。許可アクセス（ＡＣＣＬ１〜３）は、第９図（Ｂ）によって説明した、各領域に対して入力された入力認証キーが不正な場合（記憶認証キーＳＫＥＹと一致しない）であっても、許可されるアクセス形態を示す情報である。
第４図は認証キー判定部ＰＣＬの構成例を示す図である。認証キー判定部ＰＣＬはアクセス制限情報に基づき、フラッシュメモリに対するアクセス要求が許可されるべきものであるかどうかを第９図に示すように判定し、許可できないアクセス要求に対しては当該アクセスの実行を禁止するように動作する。アクセス要求に対して各領域のアクセス制限情報と逐次照合してもよいが、本構成例ではこの処理をより高速に行うため、並列処理するものである。領域１〜領域３の各々に対するアクセス判定回路ＰＣｈｅｃｋ１〜３は、アクセス制限情報、入力アドレス情報ＩＡＤＲ、入力認証キーＩＫＥＹ、要求アクセスＡＣＣＬを入力とし、信号Ｐ１〜３として外部から要求されたアクセスを許可する場合には１、アクセスを許可しない場合にはＯを出力する。アクセス要求がいずれかの領域に対して許可できないものであれば、当該アクセス要求は禁止されるべきものである。そこで、認証キー判定部ＰＣＬは信号Ｐとして、各アクセス判定回路Ｐｃｈｅｃｋの出力信号Ｐ１〜３の論理積を出力する。
第５図（Ａ）に領域１に対するアクセス判定回路ＰＣｈｅｃｋ１の構成例を示す。他の領域に対するアクセス判定回路も同じ構成である。アクセス判定回路ＰＣｈｅｃｋは、アクセスレベル判定部ＡＣＣＬＣ、認証キー比較部ＫＥＹＣ、アドレス判定部ＡＤＤＣ等から構成される。
アクセスレベル判定部ＡＣＣＬＣについて説明する。許可アクセス１（ＡＣＣＬ１）は、第６図（Ａ）に示すような３ビットのコードで表される。例えば、ＡＣＣＬ１＝０００なら認証されない場合の許可アクセスはなし、ＡＣＣＬ１＝００１なら読み出しのみ、ＡＣＣＬ１＝０１１なら読み出しと書き込みのみ、ＡＣＣＬ１＝１００なら消去のみ、ＡＣＣＬ１＝１０１なら消去と読み出しのみを許可アクセスとし、ＡＣＣＬ１＝１１１ならすべてのアクセスが許可アクセスとしている。但し、ここで「書き込み」とは消去動作を伴わない書き込み動作と定義する。
一方、要求アクセスＡＣＣＬもまた、第６図（Ｂ）に示すような３ビットのコードで表される。例えば、読み出し要求はＡＣＣＬ＝００１、消去要求はＡＣＣＬ＝１００、書き込み要求はＡＣＣＬ＝０１１、書き換え要求はＡＣＣＬ＝１１１である。ここで、「書き換え」とは消去動作を伴った書き込みアクセス動作と定義する。
アクセスレベル判定部ＡＣＣＬＣは、許可アクセス１（ＡＣＣＬ１）の３ビットＢ１、Ｂ２、Ｂ３と要求アクセスＡＣＣＬの３ビットｂ１、ｂ２、ｂ３との各ビットを比較し、要求アクセスが許可される場合には１、許可されない場合には０を出力する。第６図（Ｃ）にその一構成例を示す。
キー比較部ＫＥＹＣは入力認証キーＩＫＥＹと記憶認証キー１（ＳＫＥＹ１）とを比較照合して、認証動作を行う。２つのキーの一致判定を行い、キーが一致している場合には１、不一致の場合には０を出力する。
第５図（Ｂ）にアドレス比較部ＡＤＤＣの一構成例を示す。アドレス比較部ＡＤＤＣは、入力アドレスＩＡＤＤが領域１内のアドレスを示す場合には０、領域１外のアドレスを示す場合には１を出力するように構成する。アドレス情報１（ＳＡＤＤ１）は領域１の先頭アドレスＳＡＳＴ１と領域１の長さＳＡＬＥＮ１からなるものとする。減算回路ＳＵＢは、入力アドレスＩＡＤＤからＳＡＳＴ１を減算し、比較回路ＣＯＭＰは、減算回路ＳＵＢの出力とＳＡＬＥＮ１の大小比較を行い、ＳＡＬＥＮ１のほうが小さい場合には１、それ以外の場合は０を出力する。ただし、減算回路ＳＵＢにおいて減算結果が負の場合の出力は例えば最大数のような、後段の大小比較回路ＣＯＭＰの出力が必ず１となるような数を出力するように構成しておく。ここで用いるアドレスの表現方法は、例えばＸアドレスを上位、Ｙアドレスを下位としてＸアドレスとＹアドレスを連結したものでもよい。
第５図（Ａ）の構成では、まずアクセスレベル判定部ＡＣＣＬＣの出力とキー比較部ＫＥＹＣの出力との論理和をとり、この論理和とアドレス比較部ＡＤＤＣの出力との論理和を信号Ｐ１として出力する。
なお、以上の実施例では、第３図（Ｂ）に示したように一つの領域に対して一つの認証キーを設定する方式としたが、本発明はこれに制限される訳ではなく、一つの領域に対して複数の認証キーを設定することも可能である。この場合には、例えば、外部からのアクセスの際には、領域に複数設定された何れかの認証キーと一定の関係を満たせば正当なアクセスと判定してすべてのアクセスを許可し、不正な入力認証キーによるアクセスに対しては一切のアクセスを許可しないようにしてもよい。あるいはそれぞれの認証キーに対し、正当な認証キーと判定された場合にも許可するアクセスの種類を制限することでアクセス制限を行ってもよい。例えば１つの領域に対してフルアクセス用の第１の認証キーと読み出し専用第２の認証キーを区別して設定するごときである。
このとき、例えば、フルアクセス用の第１の認証キーの設定によって自動的に第１の認証キーと一定の関係（例えば、公開鍵暗号の公開鍵と秘密鍵の関係）を持つ読み出し専用の第２の認証キーが設定されるように構成する。この場合、第三者に第２の認証キーを知られてしまった場合でも第１の認証キーを知らなければ第２の認証キーを持つ情報を設定することは出来ず、第１の認証キーを知らない第三者による情報の改竄を防止可能である。
また、例えばフルアクセス用の第１の認証キーでの認証の際には、第１の認証キーによる認証に加えて読み出し専用第２の認証キーによる認証も要求するようにしてもよい。このように認証キーに階層構造を持たせることにより、アクセスの種類に応じて認証の厳しさを変化させたアクセス制限が実現できる。この場合、第１の認証キー、および第２の認証キーがそれぞれ設定される領域は、完全同一、一方の領域が他方の領域を包含する、あるいは一方の領域が他方の領域に対して一部のみ重なっておりその重なり部分のみが複数のキーを持つ、といった形態があり得る。
なお、上記の実施例では消去や書き込みによってデータが変更された場合でもデータが格納される領域への許可アクセスは変更されないが、本発明がこれに限定されるわけではなく、例えば情報の消去は領域毎に一括で行い、消去時には記憶認証キーも消去されるように構成してもよい。
以上の構成により、それぞれに異なる認証キーが設定された複数の領域を持ち、認証キー、領域が再設定可能なフラッシュメモリが実現できる。
（第２の実施例）
本発明の第２の実施例について説明する。本実施例では、記憶認証キーＳＫＥＹを１回の読み出し単位ごとに設定し、その読み出し単位のうち所定のアドレスを記憶認証キーの格納アドレスとして固定することにより、認証にかかるオーバーヘッドを低減させる。
本実施例のアクセス権判定回路ＡＣＬを第１１図に示す。この例では、１セクタ（同一のＸアドレスを有するメモリセルの集合）を読み出しの単位とするものとする。データ選択部ＤＳは、１セクタ分の読み出されたデータから記憶認証キーＳＫＥＹを抽出し、記憶認証キーレジスタＳＫＲに一時記憶する。外部から入力される入力認証キーＩＫＥＹは入力認証キーレジスタＩＫＲに一時記憶され、キー比較部ＫＥＹＣは、記憶認証キーレジスタＳＫＲの内容と入力認証キーレジスタＩＫＲの内容とを比較して一致判定をする。この構成では、データアクセスの際にＸアドレスが指定される度に、記憶認証キーＳＫＥＹがデータ選択部ＤＳを介してアクセス権判定回路ＡＣＬに転送される。
この構成では、１回の読み出し単位であるＸアドレス毎に認証キーが設定可能であり、また、認証キーがアクセスする情報と同時にデータレジスタに読み出されることにより、認証動作、および認証のための回路規模のオーバーヘッドが小さなフラッシュメモリが実現できる。
本実施例でも、データアクセスのための外部からの操作は、第７図、第８図（Ａ），（Ｂ）に示す方法と同様に実現できる。読み出し、書き込み、消去を行う場合のメモリチップの動作は図９の例と同様である。但し、読み出し動作は、１セクタのうち記憶認証キーの格納された部分を除いた部分がデータ出力バッファＤＯＢに出力される。
本実施例でのアクセス権判定動作を第１２図に示す。データアクセスの際には、外部から指定されたアドレスと同一のＸアドレスを持つメモリセルのデータ（１セクタ分のデータ）のデータレジスタへの一括読み出しを行う（Ｓ１）。データ選択部ＤＳの出力先をアクセス権判定回路ＡＣＬに設定し（Ｓ２）、認証に用いるデータをデータレジスタからアクセス権判定回路ＡＣＬへ転送（Ｓ３）する。アクセス権判定回路ＡＣＬでは、データレジスタから転送された認証に関するデータ、および外部から入力された認証に関するデータ等を元に要求のアクセスを許可するか否かの判定を行い（Ｓ４）、終了する（Ｓ５，Ｓ６）。本実施例においては、アクセス権判定動作のオーバーヘッドを小さくするために、認証が不成功の場合にも許可されるアクセス内容は設定されていない。
第２の実施例におけるアクセス制限に関する手続きについて、第１３図に示す外部からの信号入力操作の例を用いて説明する。第１３図に示すのは、既に定められている認証キーＰＷ（１）、ＰＷ（２）を新しい認証キーＰＷ＊（１）、ＰＷ＊（２）に変更を伴う書き込み動作である。本例においても、コマンド「４０Ｈ」の入力前に、一旦シリアルクロックＳＣの駆動を止め、新たにＹアドレスをＣＡ’（１）、ＣＡ’（２）を２回に分けて入力すれば、その後にシリアルクロックＳＣを駆動しながら書き込みデータを入力することで、新たに入力したＹアドレスからの書き込みデータがデータレジスタに一時記憶することが可能である。コマンド「４０Ｈ」を入力することにより、データレジスタに一時記憶されたデータがメモリセルへ書き込まれる。
なお、認証キーが設定されていないセクタに対して書き込みを行う場合には、元の認証キーＰＷ（１）、ＰＷ（２）の入力は不要とされる。なお、認証キーを設定しない場合には、記憶認証キーが格納される所定アドレスには所定の認証キーが設定されていないことを示す符号（例えばａｌｌ０）を格納しておくものとする。
また、認証キーを変更しない場合には、新たな認証キーＰＷ＊（１）、ＰＷ＊（２）の入力は不要となる。これらについては、異なる書き込みコマンドを設けて区別するようにしても良い。
読み出し、消去については、第７図、第８図（Ｂ）に示したのと同様である。但し、消去の場合、ユーザーデータの消去に伴って認証データも消去されるという問題が生じる場合があるが、例えば消去状態にあるＸアドレスには任意のアクセスを許可する構成や、消去前に認証データを退避しておき消去後に書き戻すようにする構成とすることで解決できる。
ここで、本実施例では、記憶認証キーＳＫＥＹ、および入力認証キーＩＫＥＹの一致判定によって入力認証キーＩＫＥＹの正当性を判定しているが、例えばキー比較部ＫＥＹＣの機能を変更することで様々な方法による判定が可能であり、これにより本発明が限定されるわけではない。
また、本例では認証動作の結果入力認証キーＩＫＥＹが不正であると判定された場合にはアクセス許可しない構成となっているが、例えばアクセス権判定回路ＡＣＬに第１の実施例で示したような許可アクセスを判定する回路を付加し、許可アクセスの情報も認証に関するデータとしてメモリアレイに記憶すれば第１の実施例と同様の動作が容易に実現可能できる。
更に、本実施例では認証動作をＸアドレスを同一にするデータ毎に行ったが、例えば複数のＸアドレスを単位としたり、同一のＸアドレスが複数の認証単位を含む構成への拡張も可能である。
（第３の実施例）
第１４図は本発明の第３の実施例に係わるメモリカードブロック図である。第１４図においてメモリカードＭＣは、カードコントローラＣＣＴと複数のフラッシュメモリチップＦＭからなる。カードコントローラＣＣＴは、外部のホストのインターフェースにおける入出力バッファＩ／Ｏ１、メモリカード内の、フラッシュメモリに対するインターフェースにおける入出力バッファＩ／ＯＢ２、ホストに対するインターフェースを制御するホストインターフェース論理回路ＨＩＬ、フラッシュメモリを制御するフラッシュメモリ制御論理回路ＦＣＬ、データ転送を制御するデータ転送論理回路ＤＴＬ、ＭＰＵ、ＭＰＵインターフェース論理回路ＭＩＬ、およびアクセス権判定回路ＡＣＬ等から構成される。
本実施例では、認証に係わる動作を行う部分がフラッシュメモリチップの外部にあり、メモリカードとして認証動作を行うことを特徴とする。フラッシュメモリとして例えば第１５図に示すような認証機能を持たないフラッシュメモリを使用可能である。ここで、アクセス権判定回路ＡＣＬは例えば第１の実施例、または第２の実施例の回路と同等の機能を有する回路として構成可能であり、メモリカードとしての情報保護機能が実現できる。
この場合、汎用のフラッシュメモリチップを用いることができ、メモリカードとしてより安価に構成できる利点がある。
続いて、不正なアクセスから記憶情報が保護可能なフラッシュメモリ、メモリカード等の利用の形態の例を示す。
（第４の実施例）
第１６図は、ユーザー（顧客）の要求に応じてデジタル情報（デジタルコンテンツ）を提供する情報配信システムのブロック図である。音楽情報、動画像情報であるデジタル情報を、第１または第２の実施例のフラッシュメモリを用いたメモリカードや第３の実施例として示したメモリカードＭＣであるメモリカード１を介して配信する。デジタルコンテンツ配信端末２は、駅、コンビニエンスストア等に設置され、ユーザのコンテンツ要求をデジタルコンテンツ配信サーバ４に伝達するとともに、メモリカード１に蓄積されたサービス支援情報に対して必要な手続きを行う。デジタルコンテンツ配信サーバ４は、デジタルコンテンツを蓄積しており、通信回線３を介してデジタルコンテンツ配信端末からのコンテンツ要求に応じて、デジタル情報を送信する。通信回線３は例えば電話回線、インターネット、衛星通信回線、専用線等でもよく、また、情報提供の形態は、例えば販売、レンタル、無料配布等の形態であってよい。
ここで、サービス支援情報とは、例えば情報サービス配信会社（以下、サービスプロバイダという）に必要な顧客の個別情報である。このようなサービス支援情報はメモリカード１に記憶させられる。サービス支援情報には、（１）顧客の使い勝手を向上するための情報、（２）デジタルコンテンツの著作権を保護するための情報、（３）コンテンツ購入に係わる課金等に利用する情報が含まれる。使い勝手向上の情報としては、顧客の販売履歴がある。当該顧客への販売履歴をメモリカードに記憶し、この販売履歴に応じて、デジタルコンテンツ配信端末２は配信可能なコンテンツリストを編集して表示する。これにより、顧客の好みに応じたコンテンツを効率的に紹介できるようになる。また、レンタルサービスにおいては、レンタル期間に関する情報も含まれる。コンテンツの著作権保護の観点からは、配信するデジタルコンテンツにサービス支援情報としてメモリカード１に記憶された顧客の固有情報に基づき電子透かしを入れることが可能になる。このようなサービス支援情報は、サービスプロバイダが一元的に管理することなく、顧客の各々のメモリカード１に記憶しておくことは、顧客のプライバシー保護のためにも有効なことである。
第１６図に示した情報配信システムは、デジタル情報をメモリカードに書き込むことによって情報の提供を行う。このときメモリカード１に記憶される内容は、第１７図（Ａ）に示されるようにサービス支援情報１２及びデジタルコンテンツ１３が含まれる。かかる情報配信システムにおいては、メモリカード１に記憶されたサービス支援情報が、顧客または第三者よって改竄されることを防止し、メモリカードの不正利用を防止する必要がある。
サービス支援情報とは、プロバイダ以外のものによって書き込みが行われてはならない情報（プロバイダ主体のアクセス制限情報）である。その中には、複数の顧客に共通の管理情報も存在するが、例えば課金情報のように顧客に固有の情報（プロバイダ・ユーザ主体のアクセス制限情報）もある。後者については前者よりもセキュリティのレベルを高くする必要性があることに着目し、第１７図（Ｂ）に示すようなアクセス制限を設けるものである。
サービス支援情報は、アドレスＡ０〜Ａ３で示される領域（以下、プロバイダ領域という）に記憶される。このプロバイダ領域には、プロバイダが設定した認証キーＫ１によってアクセス制限が施され、認証キーＫ１を知らないプロバイダ以外の者は読み出し動作のみが許可されるとする。また、プロバイダ領域に包含されるアドレスＡ１〜Ａ２で示される領域（以下プロバイダ・ユーザ領域という）は、ユーザが設定した認証キーＫ２によってアクセス制限が施され、認証キーを知らない者に対しては一切のアクセスが許可されないとする。
プロバイダ・ユーザ領域としては、例えば、課金情報、履歴情報のようにユーザ固有の情報が書き込まれる領域を設定する。プロバイダ・ユーザ領域以外のプロバイダ領域に書き込まれる情報としては、プロバイダが各ユーザに付与した識別番号等が含まれる。上記のようなアクセス制限が行われた場合、これらの領域は次のように管理されることになる。
（１）プロバイダ・ユーザ領域：書き込みのためにはプロバイダ認証キーとユーザ認証キーの双方が必要。読み出しのためにはユーザ認証キーが必要。ユーザ認証キーを知らない場合は、一切のアクセスが許可されない。
（２）プロバイダ領域のうちプロバイダ・ユーザ領域を除く領域：書き込みのためにはプロバイダ認証キーが必要。プロバイダ認証キーを知らなくても読み出しは可能。ユーザ認証キーは無関係。
なお、このように一つの領域が２つの認証キーによりアクセス制限がなされる場合には、第５図（Ａ）に示したキー比較部ＫＥＹＣを次のように構成する。プロバイダ設定の記憶認証キーＫ１、ユーザ設定の記憶認証キーＫ２をそれぞれｎビットの情報とする。入力認証キーは、デジタルコンテンツ配信端末２が記憶している、あるいは通信回線３を介してデジタルコンテンツ配信サーバ４からデジタルコンテンツ配信端末２に送信されたプロバイダからの認証キーとデジタルコンテンツ配信端末２に入力されたユーザからの認証キーとにより２ｎビットの情報として構成する。キー比較部ＫＥＹＣは、各領域に設定されたｎビットの記憶認証キーと、この２ｎビットの入力認証キーとを比較し、記憶認証キーが入力認証キーの上位ｎビットまたは下位ｎビットと一致した場合には１、いずれとも一致しない場合には０を出力するように構成すればよい。
このとき、例えば領域２に対する書き込みを行うには、図４に示す認証キー判定部において、Ｐｃｈｅｃｋ１〜Ｐｃｈｅｃｋ３のすべての出力が１である必要がある。このとき、Ｐｃｈｅｃｋ１の出力を１にするためには記憶認証キーＫ１を知っている必要があり、Ｐｃｈｅｃｋ２の出力を１にするためには記憶認証キーＫ２を知っている必要がある。よって書き込みにはＫ１、Ｋ２両方の認証キーが必要になる。また、領域２に対する読出しを行う場合、Ｐｃｈｅｃｋ１の出力は入力認証キーにかかわらず１なので（読出しが許可アクセスであるため）、Ｐｃｈｅｃｋ２の出力を１にするための記憶認証キーＫ２のみを知っていればよい。
また、本例を第２の実施例のフラッシュメモリを用いたメモリカードを用いて実施する場合には、例えば認証キーの上位ｎビットをプロバイダ認証キー、下位ｎビットをユーザー認証キーとして用い、図１１のキー比較部ＫＥＹＣを、入力認証キーと記憶認証キーの上、下位ｎビットとも一致した場合は任意のアクセスを許可、下位ｎビットのみ一致した場合は読出しのみ許可することを示す信号を出力するように構成すればよい。
（第５の実施例）
第１８図は、第４の実施例までアクセス制限を認証キーによって行ってきたが、これに対してアクセス制限を暗号キーによって行う実施例を示したものである。
本実施例においては、第１９図（Ｂ）に示すように、サービス支援情報を記憶する領域に対しメモリカードの機能による認証キーを用いたアクセス制限を設定し、この認証キーはデジタルコンテンツ配信端末２で記憶することによりサービスプロバイダが管理する。一方、記憶するサービス支援情報の少なくとも一部（例えば、課金情報、履歴情報、第４の実施例におけるプロバイダ・ユーザ領域に格納されるサービス支援情報に相当する）をユーザ（顧客）が管理する暗号キーによって暗号化する。すなわち、デジタルコンテンツ配信端末２はその保有する認証キーによりサービス支援情報の領域に書き込むことができる。一方、特定のサービス支援情報はこのデジタルコンテンツ配信端末がメモリカード１に書き込む際に、暗号化されてメモリカードに書き込まれる。この方法によれば、サービスプロバイダ以外はサービス支援情報を書き込むことができないためサービスプロバイダ以外の者によるサービス支援情報の改竄が防止でき、また、カードの所有者のみが知る暗号キーによってサービス支援情報が暗号化されていることから第３者によるメモリカードの不正利用を防止することが可能である。なお、サービス支援情報記憶領域に対するアクセス制限は、認証キーを知らなくても情報の読み出しのみは可能とする。この場合に、再生機にレンタル期限を読み出してそのレンタル期限の設定値を越えた場合には、コンテンツの再生を禁止するような機能を設けて不正な利用を防止するといったサービス形態も可能となる。なお、二重にアクセス制限を設ける必要のあるサービス支援情報は、ユーザのサービス利用により書き換えの発生する情報がほとんどであるから、ユーザ設定の認証キーを使用して管理する第４の実施例よりも、暗号化キーを利用する本実施例は管理が容易であるといえる。
さらに、デジタルコンテンツ配信端末２は、第２０図のようにサービス支援情報復号機能２２、およびコンテンツ加工機能２３を含むように構成することが出来る。これらの機能は、具体的には端末２の記憶装置（図示せず）にこれらの機能を実現するためのプログラムを格納しており、端末２のＣＰＵ（図示せず）はこれらのプログラムを読み出して実行する。
このとき情報配信サービスの手順は、以下のようになる。
（１）ユーザ（顧客）は、配信を受けるコンテンツの指定とサービス支援情報に対する暗号キーをデジタルコンテンツ配信端末２に入力する。
（２）デジタルコンテンツ配信端末２はユーザが要求するコンテンツを送るようにデジタルコンテンツ配信サーバ４に要求するとともに、メモリカード１からサービス支援情報を読み出し、顧客が入力した暗号キーを用いて復号する。
（３）デジタルコンテンツ配信端末２はデジタルコンテンツ配信サーバ４から送られたコンテンツに対し、復号されたサービス支援情報を用いて暗号化や電子透かし等の加工を行い、加工されたコンテンツの書き込みと更新されたサービス支援情報の再暗号化、および認証キーを用いた更新書き込みを行う。なお、コンテンツの加工は、例えばサービス支援情報をデジタルコンテンツ配信サーバ４に送信することでサーバ側で行うこと等も可能である。
また、本例では第１９図（Ｂ）に示すように、デジタルコンテンツを記憶する領域はアクセス制限なしとし、デジタルコンテンツを暗号化するような方式としているが、例えばデジタルコンテンツの領域に対しても顧客は認証キーを設定して書き込みを禁止するように設定してデジタルコンテンツの改竄を防止することができる。また、デジタルコンテンツの形式も暗号化なしや、電子透かしをいれる等様々な方式が可能であり本発明が特定の方法に限定されるわけではない。
更に、メモリカードに記憶するサービス支援情報、およびデジタルコンテンツは、例えば第１９図（Ｃ）に示すようにそれぞれ複数もつ方式も可能であり、この場合複数のプロバイダに対し共通のメモリカードを使用した場合でも、各サービスプロバイダが独立に管理するサービス支援情報を持つことが可能となり多様なサービス形態が実現可能となる。
（第６の実施例）
第２１図は、メモリカード内の情報を複数の者が利用する形態の情報システムの例を示すブロック図であり、患者が所有するメモリカード５に複数の病院が患者の状態に関する情報を記憶可能な医療システムを表す。
このとき、メモリカードに記憶する内容は、第２２図（Ａ）のように、情報を書き込む各病院がそれぞれメモリカード内に、秘密情報領域と公開情報領域、またはどちらか一方の領域を確保する。これらの領域に対して、第２２図（Ｂ）のように各病院は自分で確保した領域に対して認証キーを設定しアクセス制限を行い（第三者には読み出しのみ許可）、秘密情報領域に記憶する情報に対しては暗号化を施す。
上記のように設定した場合、すべての情報は認証キーによってアクセス制限されているため情報の改竄が防止でき、第三者には読み出しのみ許可されているため公開情報領域に記憶された情報は任意の機関によって読み出し可能となる。一方、秘密情報領域に記憶された情報は暗号キーを知らない第三者はその内容を知ることが不可能であり、例えば、むやみに患者に知らせることが適切でない情報を記憶させることが出来る。
この結果、患者が他の病院にかかった際には、新たにその患者を診察する病院は、患者のメモリカードの公開情報領域の情報により、その患者の過去の病歴その他を知ることが可能である。更に詳細な情報が必要になった場合には、その情報を記録した病院に秘密情報領域の暗号キーを問い合わせることで情報を復号することが可能である。また、暗号化キーについては、例えば、このようなメモリーカードを利用する病院で組織される団体等で一括して管理することで、上記暗号キーの問い合わせに係わる処理を低減することも可能である。
産業の利用可能性
本発明によれば、外部から入力された認証キーの正当性を判定することで、記憶された情報を不正なアクセスから保護可能な情報記憶装置が実現出来る。
また、それぞれが異なる認証キーによって保護される複数の領域を設定可能で、認証キー、および領域は再設定出来る情報記憶装置が実現でき、さらには第三者による不正利用、および記憶情報の改竄が防止可能であるメモリカードを利用した情報配信システムが実現出来る。
【図面の簡単な説明】
第１図は、本発明の不揮発性半導体記憶装置の一例を示すブロック図である。
第２図は、本発明のデータ選択回路の構成例を示す図である。
第３図（Ａ）は本発明のアクセス権判定回路を示す図であり、第３図（Ｂ）はアクセス判定情報記憶部に記憶された情報を示す図である。
第４図は、本発明の認証キー判定部の構成例を示す図である。
第５図（Ａ）は本発明の領域毎アクセス判定回路を示す図であり、第５図（Ｂ）はアドレス判定部の構成例を示す図である。
第６図（Ａ）は許可アクセスのコード例を示す図であり、第６図（Ｂ）は本発明のアクセスレベル判定部の構成例を示す図である。
第７図は、本発明の不揮発性半導体記憶装置における読み出しアクセスの手順を示すタイミング図である。
第８図（Ａ）は本発明の不揮発性半導体記憶装置における書き込みアクセスの手順を示すタイミング図であり、第８図（Ｂ）は本発明の不揮発性半導体記憶装置における消去アクセスの手順を示すタイミング図である。
第９図（Ａ）は、本発明の不揮発性半導体記憶装置における読み出し動作を示すフローチャートであり、第９図（Ｂ）は本発明の不揮発性半導体記憶装置におけるアクセス権判定動作を示すフローチャートである。
第１０図（Ａ）は本発明の不揮発性半導体記憶装置におけるアクセス制限領域の設定手順を示すタイミング図であり、第１０図（Ｂ）は本発明の不揮発性半導体記憶装置における認証キーの変更手順を示すタイミング図であり、第１０図（Ｃ）は本発明の不揮発性半導体記憶装置におけるアクセス制限領域の解除手順を示すタイミング図である。
第１１図は、本発明のアクセス権判定回路の構成例を示す図である。
第１２図は、本発明の不揮発性半導体記憶装置におけるアクセス権判定動作を示すフローチャートである。
第１３図は、本発明の不揮発性半導体記憶装置における認証キーの変更を伴う書き込みアクセスの手順を示すタイミング図である。
第１４図は、本発明のメモリカードの一例を示すブロック図である。
第１５図は、従来の不揮発性半導体記憶装置の一例を示すブロック図である。
第１６図は、本発明の情報配信システムの一例を示すブロック図である。
第１７図（Ａ）は本発明の情報配信システムの一例で利用するメモリカードの記憶する情報を示す図であり、第１７図（Ｂ）はサービス支援情報記憶領域に記憶される情報を示す図である。
第１８図は、本発明の情報配信システムの一例を示すブロック図である。
第１９図（Ａ）は本発明の情報配信システムの一例で利用するメモリカードの記憶する情報を示す図であり、第１９図（Ｂ）はサービス支援情報記憶領域及びデジタルコンテンツ記憶領域に記憶される情報を示す図であり、第１９図（Ｃ）はメモリカードに複数のプロバイダからのデジタルコンテンツ情報を記憶させた一例を示す図である。
第２０図は、本発明のデジタルコンテンツ配信端末の構成例を示す図である。
第２１図は、本発明の情報共有システムのの一例を示すブロック図である。
第２２図（Ａ）は本発明の情報共有システムの一例で利用するメモリカードの記憶する情報の一例を示す図であり、第２２図（Ｂ）は本発明の情報共有システムの一例で利用するメモリカードのアクセス制限の一例を示す図である。

Claims

複数の不揮発性メモリセルを含むメモリセルアレイと、
上記メモリセルアレイからアドレスによって指定された不揮発性メモリセルを選択するデコーダ・ドライバと、
入力コマンド及び入力アドレスが入力されるアクセス制御回路とを有し、
上記アクセス制御回路は、上記メモリセルアレイのうち所定のアクセスが制限されるアクセス制御領域についてのアクセス制御情報と上記アクセス制御回路に入力された上記入力コマンド及び上記入力アドレスとを比較し、上記入力コマンド及び上記入力アドレスが上記アドレス制御領域における制限されるアクセスでない場合には、上記入力アドレスによって指定された不揮発性メモリセルが上記デコーダ・ドライバを介して選択されるように制御し、上記入力コマンド及び上記入力アドレスが上記アドレス制御領域における制限されるアクセスである場合には、上記入力アドレスによって指定された不揮発性メモリセルが上記デコーダ・ドライバを介して選択されないように制御し、
上記アクセス制御情報は、アクセスが制限される領域のアドレス情報と制限されるアクセス態様とを含み、
上記メモリセルアレイに書込む情報は、第１コマンドによって書込み可能であり、
上記アクセス制御情報に含まれる情報は、上記第１コマンドとは異なる第２コマンドによって設定可能であることを特徴とする不揮発性半導体記憶装置。
請求項１記載の不揮発性半導体記憶装置において、
上記制限されるアクセス態様には、書き込み、読み出し、消去の何れかを含むことを特徴とする不揮発性半導体記憶装置。
請求項１記載の不揮発性半導体記憶装置において、
上記アクセス制御情報は、上記アクセスが制限される領域に対応して設けられる第１のキーを有し、
上記アクセス制御回路は、さらに上記入力コマンドと上記入力アドレスとともに入力された入力キーと上記第１のキーとを比較し、上記入力キーと上記第１のキーとが符合する、または上記入力コマンド及び上記入力アドレスが上記アドレス制御領域における制限されるアクセスでない場合には、上記入力アドレスによって指定された不揮発性メモリセルが上記デコーダ・ドライバを介して選択されるように制御し、上記入力キーと上記第１のキーとが符合せず、かつ上記入力コマンド及び上記入力アドレスが上記アドレス制御領域における制限されるアクセスである場合には、上記入力アドレスによって指定された不揮発性メモリセルが上記デコーダ・ドライバを介して選択されないように制御し、
上記アクセス制御情報に含まれる上記第１のキーは第２コマンドによって設定可能であることを特徴とする不揮発性半導体記憶装置。
請求項３記載の不揮発性半導体記憶装置において、
上記アクセス制御情報は、上記入力キーと上記第１のキーとが符合しない場合に許可される許可アクセス態様を有し、
上記アクセス制御回路は、上記入力キーと上記第１のキーとが符合しない場合であっても、上記入力コマンドが上記許可アクセス態様に含まれる態様であれば、上記入力アドレスによって指定された不揮発性メモリセルが上記デコーダ・ドライバを介して選択されるように制御することを特徴とする不揮発性半導体記憶装置。
請求項３の不揮発性半導体記憶装置において、
上記アクセス制御領域として第１のアクセス制御領域と第２のアクセス制御領域とを含み、
上記第２のアクセス制御領域は、上記第１のアクセス制御領域と重複する領域を含んで設定可能であることを特徴とする不揮発性半導体記憶装置。
請求項３記載の不揮発性半導体記憶装置において、
上記アクセス制御領域に対して複数の第１のキーが設定可能であることを特徴とする不揮発性半導体記憶装置。
請求項６記載の不揮発性半導体記憶装置において、
上記複数の第１のキーは予め決められた一定の関係を有することを特徴とする不揮発性半導体記憶装置。
請求項１記載の不揮発性半導体記憶装置において、
複数のアクセス制御領域を有し、
上記アクセス制御回路は、上記複数のアクセス制御領域について、上記アクセスが制限される領域のアドレス情報と上記制限されるアクセス態様とを記憶したテーブルを記憶する不揮発性半導体記憶装置。
請求項１記載の不揮発性半導体記憶装置において、
上記アクセス制御情報は、１回に読み出される単位毎に記憶されたことを特徴とする不揮発性半導体記憶装置。
複数の不揮発性メモリセルを含むメモリセルアレイと、
上記メモリセルアレイからアドレスによって指定された不揮発性メモリセルを選択するデコーダ・ドライバと、
入力コマンド、入力アドレス及び入力キーが入力されるアクセス制御回路とを有し、
上記メモリセルアレイの所定の領域は所定のアクセスが制限されるアクセス制限領域であって、上記アクセス制限領域について制限されるアクセス態様と第１のキーとを含むアクセス制御情報が記憶され、
上記アクセス制御回路は、上記アクセス制御情報と上記入力コマンド、上記入力アドレス及び上記入力キーとを比較し、上記入力キーが上記第１のキーと符合する、または上記入力コマンド及び上記入力アドレスが上記アドレス制御領域における制限されるアクセスでない場合には、上記入力アドレスによって指定された不揮発性メモリセルが上記デコーダ・ドライバを介して選択されるように制御し、上記入力キーが上記第１のキーと符合せず、かつ上記入力コマンド及び上記入力アドレスが上記アドレス制御領域における制限されるアクセスである場合には、上記入力アドレスによって指定された不揮発性メモリセルが上記デコーダ・ドライバを介して選択されないように制御し、
上記アクセス制限領域には、第２のキーにより暗号化されたデータが記憶され、
上記アクセス制限領域は、上記メモリセルアレイへの書込みコマンドとは異なるコマンドにて設定可能であることを特徴とする不揮発性半導体記憶装置。
請求項１０記載の不揮発性半導体記憶装置において、
上記アクセス制御情報は、上記入力キーと上記第１のキーとが符合しない場合に許可される許可アクセス態様を有し、
上記アクセス制御回路は、上記入力キーと上記第１のキーとが符合しない場合であっても、上記入力コマンドが上記許可アクセス態様に含まれる態様であれば、上記入力アドレスによって指定された不揮発性メモリセルが上記デコーダ・ドライバを介して選択されるように制御することを特徴とする不揮発性半導体記憶装置。
請求項１０記載の不揮発性半導体記憶装置において、
上記第１のキーの設定者と上記第２のキーの設定者とが異なることを特徴とする不揮発性半導体記憶装置。