CN113704144A - 存储器控制器以及用于控制对存储模块的访问的方法 - Google Patents

存储器控制器以及用于控制对存储模块的访问的方法 Download PDF

Info

Publication number
CN113704144A
CN113704144A CN202010440689.5A CN202010440689A CN113704144A CN 113704144 A CN113704144 A CN 113704144A CN 202010440689 A CN202010440689 A CN 202010440689A CN 113704144 A CN113704144 A CN 113704144A
Authority
CN
China
Prior art keywords
command
module
address
address signal
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010440689.5A
Other languages
English (en)
Inventor
李毅
山岗
李国徽
张春晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Montage Technology Shanghai Co Ltd
Original Assignee
Montage Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Montage Technology Shanghai Co Ltd filed Critical Montage Technology Shanghai Co Ltd
Priority to CN202010440689.5A priority Critical patent/CN113704144A/zh
Priority to US17/326,352 priority patent/US20210366528A1/en
Publication of CN113704144A publication Critical patent/CN113704144A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44—Program or device authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Storage Device Security (AREA)

Abstract

本申请公开了一种存储器控制器，其耦接在存储模块与主控制器之间以控制主控制器对存储模块的访问，包括耦接在主控制器和存储模块之间的中心缓冲器。中心缓冲器经由命令/地址信道从主控制器接收命令/地址信号并选择性地向存储模块提供命令/地址信号。命令/地址信号具有用于标识来源的身份认证信息。中心缓冲器包括验证模块，其耦接至命令/地址信道以接收命令/地址信号和身份认证信息，被配置为根据身份认证信息判断命令/地址信号是否符合权限管理规则；访问控制模块，其耦接至命令/地址信道以接收命令/地址信号并且耦接至验证模块以接收判断结果，被配置为根据判断结果对命令/地址信号进行处理以选择性地向存储模块发送命令/地址信号。

Description

存储器控制器以及用于控制对存储模块的访问的方法
技术领域
本申请涉及存储器技术领域，更具体地，涉及一种存储器控制器以及用于控制对存储模块的访问的方法。
背景技术
在计算机系统中，内存模组提供中央处理器(CPU)运算时的数据访问以及存储。然而在当前的计算机系统中，CPU对内存模组的访问是通过发送包括访问命令和访问地址的信号来实现的，这样的信号不包含与信号来源相关的身份认证信息，因此无法通过分析访问信号的身份来源来控制对存储模块的访问。
因此，有必要对现有的计算机系统进行改进。
发明内容
本申请的一个目的在于提供一种存储器控制器以及一种用于控制对存储模块的访问的方法，以提高对访问命令信号的控制。
根据本申请的一个方面，提供了一种存储器控制器，其耦接在存储模块与主控制器之间以控制所述主控制器对所述存储模块的访问。所述存储器控制器包括中心缓冲器，所述中心缓冲器被配置为耦接在所述主控制器和所述存储模块之间，其经由命令/地址信道从所述主控制器接收命令/地址信号，并选择性地向所述存储模块提供所述命令/地址信号，所述中心缓冲器还从所述主控制器接收用于标识所述命令/地址信号的来源的身份认证信息。其中所述中心缓冲器包括：验证模块，所述验证模块耦接至所述命令/地址信道以接收所述命令/地址信号以及所述身份认证信息，所述验证模块被配置为根据所述身份认证信息判断对应的命令/地址信号是否符合权限管理规则，并生成判断结果；以及访问控制模块，所述访问控制模块耦接至所述命令/地址信道以接收所述命令/地址信号，并且耦接至所述验证模块以接收所述验证模块生成的判断结果，所述访问控制模块被配置为根据所述验证模块生成的判断结果对所述命令/地址信号进行处理以选择性地向所述存储模块发送所述命令/地址信号。
在一些实施例中，所述权限管理规则包括：每个所述身份认证信息所允许的访问命令类型；和/或每个所述身份认证信息所允许的存储模块的访问地址范围。
在一些实施例中，所述验证模块被进一步配置为：根据所述命令/地址信号所对应的身份认证信息，获取所述权限管理规则中包括的所述对应的身份认证信息所允许的访问命令类型；将所述命令/地址信号包括的访问命令与所述所允许的访问命令类型进行比较；以及当所述命令/地址信号中包括的访问命令与所述所允许的访问命令类型一致时，判断所述命令/地址信号符合所述权限管理规则；或当所述命令/地址信号中包括的访问命令与所述所允许的访问命令类型不一致时，判断所述命令/地址信号不符合所述权限管理规则。
在一些实施例中，所述验证模块被进一步配置为：根据所述命令/地址信号所对应的身份认证信息，获取所述权限管理规则中包括的所述对应的身份认证信息所允许的访问地址范围；将所述命令/地址信号包括的访问地址与所述所允许的访问地址范围进行比较；当所述命令/地址信号中包括的访问地址在所述所允许的访问地址范围内时，判断所述命令/地址信号符合所述权限管理规则；或当所述命令/地址信号中包括的访问地址不在所述所允许的访问地址范围内时，判断所述命令/地址信号不符合所述权限管理规则。
在一些实施例中，所述验证模块被进一步配置为：根据所述命令/地址信号所对应的身份认证信息，获取所述权限管理规则中包括的所述对应的身份认证信息所允许的访问地址范围以及所允许的访问命令类型；将所述命令/地址信号包括的访问地址与所述所允许的访问地址范围进行比较；将所述命令/地址信号包括的访问命令与所述所允许的访问命令类型进行比较；以及当所述命令/地址信号中包括的访问地址在所述所允许的访问地址范围内并且当所述命令/地址信号中包括的访问命令与所述所允许的访问命令类型一致时，判断所述命令/地址信号符合所述权限管理规则；或当所述命令/地址信号中包括的访问地址不在所述所允许的访问地址范围内或者当所述命令/地址信号中包括的命令信号与所述所允许的访问命令类型不一致时，判断所述命令/地址信号不符合所述权限管理规则。
在一些实施例中，所述访问控制模块被进一步配置为：当所述验证模块判断所述命令/地址信号符合所述权限管理规则时，将所述命令/地址信号提供给所述存储模块；当所述验证模块判断所述命令/地址信号不符合所述权限管理规则时，不将所述命令/地址信号提供给所述存储模块。
在一些实施例中，所述访问控制模块被配置为：当所述验证模块判断所述命令/地址信号符合所述权限管理规则时，将所述命令/地址信号提供给所述存储模块；当所述验证模块判断所述命令/地址信号不符合所述权限管理规则时，将所述命令/地址信号转换为无效信号。
在一些实施例中，所述访问控制模块被配置为：当所述验证模块判断所述命令/地址信号符合所述权限管理规则，将所述命令/地址信号提供给所述存储模块；当所述验证模块判断一个或多个所述命令/地址信号不符合所述权限管理规则时，对该不符合所述权限管理规则的一个或多个命令/地址信号的数量进行计数：在该不符合所述权限管理规则的一个或多个命令/地址信号的数量未超过预定数量时，将该一个或多个不符合所述权限管理规则的命令/地址信号提供给所述存储模块；以及在该不符合所述权限管理规则的一个或多个命令/地址信号的数量超过预定数量时，不再将后续的所述验证模块判断不符合所述权限管理规则的命令/地址信号提供给所述存储模块或将其转换为无效信号。
在一些实施例中，所述验证模块包括：识别模块，所述识别模块耦接至所述命令/地址信道以接收所述命令/地址信号以及所述身份认证信息，所述识别模块被配置为识别所述命令/地址信号中的访问命令和/或访问地址；判断模块，所述判断模块耦接至所述识别模块以接收每个所述命令/地址信号中的访问命令和/或访问地址以及所述身份认证信息，所述判断模块被配置为根据所述身份认证信息判断对应的命令/地址信号是否符合所述权限管理规则；以及规则模块，所述规则模块存储有所述权限管理规则，所述规则模块耦接至所述判断模块以向所述判断模块提供所述权限管理规则。在一些这样的实施例中，所述验证模块还包括耦接至所述规则模块的配置模块，经由所述配置模块，所述权限管理规则能够被预先或动态地配置。在一些这样的实施例中，所述配置模块还被配置为从所述主控制器接收配置数据，从而所述配置模块利用所述配置数据来对所述权限管理规则进行配置。
在一些实施例中，所述验证模块包括：识别模块，所述识别模块耦接至所述命令/地址信道以接收所述命令/地址信号以及所述身份认证信息，所述识别模块被配置为识别所述命令/地址信号中的访问命令和/或访问地址；判断模块，所述判断模块耦接至所述识别模块以接收每个所述命令/地址信号中的访问命令和/或访问地址以及所述身份认证信息，所述判断模块被配置为根据所述身份认证信息判断对应的命令/地址信号是否符合所述权限管理规则；以及输入信道，所述输入信道耦接至所述判断模块，所述输入信道被配置为从所述中心缓冲器外部接收所述权限管理规则并将所述权限管理规则提供给所述判断模块。
在一些实施例中，所述中心缓冲器还包括输出信道和警告模块，所述警告模块被配置为在所述验证模块判断所述命令/地址信号不符合所述权限管理规则时通过所述输出信道向用户发送警告。在一些这样的实施例中，所述验证模块包括所述警告模块和所述输出信道。
在一些实施例中，所述中心缓冲器还包括记录模块，所述记录模块被配置为在所述验证模块判断所述命令/地址信号不符合所述权限管理规则时记录所述不符合权限管理规则的命令/地址信号。在一些这样的实施例中，所述验证模块包括所述记录模块。
在本申请的另一个方面，还提供了一种存储器，其包括上述方面的存储器控制器和存储模块；还提供了一种计算机系统，其包括上述方面的存储器。
在本申请的又一个方面，还提供了一种用于控制对存储模块的访问的方法，其特征在于，所述方法包括：从主控制器接收命令/地址信号以及对应的用于标识所述命令/地址信号的来源的身份认证信息；根据所述身份认证信息判断对应的命令/地址信号是否符合权限管理规则并生成判断结果；根据所述判断结果对所述命令/地址信号进行处理以选择性地向所述存储模块发送所述命令/地址信号。
以上为本申请的概述，可能有简化、概括和省略细节的情况，因此本领域的技术人员应该认识到，该部分仅是示例说明性的，而不旨在以任何方式限定本申请范围。本概述部分既非旨在确定所要求保护主题的关键特征或必要特征，也非旨在用作为确定所要求保护主题的范围的辅助手段。
附图说明
通过下面说明书和所附的权利要求书并与附图结合，将会更加充分地清楚理解本申请内容的上述和其他特征。可以理解，这些附图仅描绘了本申请内容的若干实施方式，因此不应认为是对本申请内容范围的限定。通过采用附图，本申请内容将会得到更加明确和详细地说明。
图1示出了根据本申请一个实施例的存储器系统；
图2示出了根据本申请一个实施例的中心缓冲器；
图3示出了根据本申请另一个实施例的中心缓冲器；
图4示出了根据本申请另一个实施例的中心缓冲器；
图5示出了根据本申请另一个实施例的中心缓冲器；
图6示出了根据本申请另一个实施例的中心缓冲器；
图7示出了根据本申请一个实施例的用于监测对存储模块的访问的方法；
图8示出了根据本申请另一个实施例的用于监测对存储模块的访问的方法。
具体实施方式
在下面的详细描述中，参考了构成其一部分的附图。在附图中，类似的符号通常表示类似的组成部分，除非上下文另有说明。详细描述、附图和权利要求书中描述的说明性实施方式并非旨在限定。在不偏离本申请的主题的精神或范围的情况下，可以采用其他实施方式，并且可以做出其他变化。可以理解，可以对本申请中一般性描述的、在附图中图解说明的本申请内容的各个方面进行多种不同构成的配置、替换、组合，设计，而所有这些都明确地构成本申请内容的一部分。
图1示出了根据本申请一个实施例的存储器系统100。
如图1所示，该存储器系统100包括存储模块102，其在本实施例中被构造为存储模组，用于存储数据。在一些实施例中，存储模块102可以是符合JEDEC双倍速率同步动态随机存取存储器(SDRAM)标准的存储模块，例如包括JEDEC DDR、DDR2、DDR3、DDR4、DDR5以及其他双倍速率存储器标准。此外，存储模块102也可以是符合其他标准或协议的内部存储器，例如RAMBUS内部存储器，也可以是符合未来存储器标准或协议的存储器。在一些实施例中，存储模块102可以包括易失性存储器(例如随机存取存储器)、非易失性存储器(例如快闪存储器，如NAND或NOR快闪存储器)或者这两者的组合。在另一些实施例中，存储模块102还可以是采用不同的生产工艺制造的新型存储器，包括但不限于：磁阻式存储器、相变存储器、电阻式存储器、半浮栅存储器，或者任意类型的其他存储器。需要说明的是，图1仅作为示例，在其他实施例中，存储模块也可以只包括一个存储体，或者每个存储体包括多于两个的存储单元，每个存储体中的存储单元的数量可以相同或者不同。此外需要说明的是，在此所述的存储模块102可以是一颗内存颗粒，也可以包括两颗或更多颗内存颗粒。
进一步地，存储模块102所包含的存储阵列或存储器颗粒的结构可以采用各种适合的互连结构。例如，多个存储器颗粒可以并联地构成一个存储模块；替代地，多个存储器颗粒也可以采用多级互连结构(例如两级)。例如，一个或多个存储器颗粒作为第一级存储，而另外的一个或多个存储器颗粒可以作为第二级存储，提供不同层级的存储。而较下层级的第二存储级可以通过第一级存储与存储模块整体的外部交互数据。
如图1所示，存储器系统100还包括存储器控制器104，其具有中心缓冲器106。具体地，中心缓冲器106耦接在主控制器110和存储模块102之间，其可以从主控制器110接收包括访问命令和访问地址的命令/地址(Command/Address，C/A)信号。例如，C/A信号可以包括存储模块102中的一个数据存储地址(即访问地址)以及对该访问地址进行访问(例如读取或写入)的命令。进一步地，中心缓冲器106可以将接收的C/A信号提供给存储模块102，从而存储模块102可以根据C/A信号来执行相应的数据访问操作。对于符合DDR3或DDR4标准的存储器系统，中心缓冲器106可以被集成在寄存时钟驱动器(RCD)中。相应地，中心缓冲器106通过C/A信道耦接在主控制器110与存储模块102之间，以从主控制器110接收C/A信号并将接收的C/A信号提供给存储模块102。对于符合DDR4标准的存储器系统，该C/A信道可以包括管脚A0-A17、管脚BG0-BG1和/或管脚BA0-BA1。其中，管脚BG0-BG1用于确定存储模块102中的哪个存储体组(Memory BankGroup)被处理，例如被写入或被读取；管脚BA0-BA1用于确定存储模块102中的哪个存储体(Memory Bank)被处理；而管脚A0-A17则用于寻址并确定一个存储体中的哪一个存储单元被处理。此外，A16(RAS_n)、A15(CAS_n)以及A14(WE_n)和ACT_n这四个管脚的输入可以用于确定被输入的数据访问命令，例如读取命令、写入命令以及其他被预先定义的控制命令。
存储器控制器104还可以包括数据缓冲器(DB)108，其耦接在存储模块102和主控制器110之间，用于在中心缓冲器106的控制下在存储模块102和主控制器110之间交互数据。中心缓冲器106可以将C/A信号提供给数据缓冲器108，数据缓冲器108可以根据接收到的C/A信号来控制存储模块102中被访问的存储单元与主控制器110之间的数据交互。
对于主控制器110发出的C/A信号，其都具有相应的来源，也即是由特定进程或程序根据数据处理的需要发出的信号或命令。在一个实施方式中，计算机系统可以执行多个进程，例如进程1、进程2、进程3……进程n，而一个C/A信号可能是一个特定的进程(例如，进程3)发出的用于向特定的存储地址写入数据或从特定存储地址读取数据的信号。在另一个实施方式中，对于一个计算机系统，其可能执行与多个用户相关的进程或程序，例如用户1、用户2、用户3……用户n，而一个C/A信号可能是一个特定用户(例如，用户3)登录的进程或程序发出的信号，即该C/A信号的来源为与该特定用户相关的进程或程序。相应地，主控制器110在发送C/A信号时，会一并发送对应的用于标识每个C/A信号的来源的身份认证信息。在一些实施方式中，主控制器110可以在发送每个C/A信号时一并发送该C/A信号的进程来源的身份认证信息，例如该进程的进程ID(例如PID)。在另一些实施方式中，主控制器110可以在发送每个C/A信号时一并发送该C/A信号的用户来源的身份认证信息，例如该用户的用户ID。在又一些实施例中，C/A信号还可以标识其他类型的来源，例如每个C/A信号可能来自不同的CPU核，主控制器110可以在发送每个C/A信号时一并发送表示不同CPU核的身份认证信息。可以理解，前述身份认证信息中的一个或多个类型可以与C/A信号一并发送。
中心缓冲器106包括耦接在C/A信道的接收侧(DCA侧)和输出侧(QCA侧)之间的主信号路径A和耦接到主信号路径A的分支信号路径B，其中验证模块112耦接在分支信号路径B上，访问控制模块114耦接在主信号路径A上。同时，访问控制模块114还会耦接至验证模块112，以接收其生成的关于每个C/A信号是否符合权限管理规则的判断结果(如下所详细描述的)。
对于中心缓冲器106的分支信号路径B，验证模块112耦接到C/A信号的主信号路径A以接收在C/A信道上传输的C/A信号以及如上所述的主控制器110发出的用于标识每个C/A信号的来源(例如进程来源、用户来源等)的身份认证信息。验证模块112可以对在C/A信道上传输的C/A信号进行实时侦听，即可以提取C/A信号中包括的访问命令和/或访问地址。另外，如下面所进一步详述的，验证模块112可以存储有或从外部接收权限管理规则。在一些实施例中，权限管理规则可以包括每个身份认证信息所允许的访问命令类型和/或所允许的存储模块102的访问地址范围。验证模块112可以将每个C/A信号对应的身份认证信息及其包括的访问命令和/或访问地址与权限管理规则进行比较，以判断每个C/A信号是否符合权限管理规则。
在一个实施方式中，存储器系统100被配置为针对每个C/A信号的进程来源对每个C/A信号进行管理。在这样的实施方式中，主控制器110在发送每个C/A信号时会一并发送每个C/A信号所对应的进程身份认证信息，例如进程ID。例如，存储器系统100包括有三个进程：进程1、进程2、进程3，主控制器110在发出每个C/A信号时会一并发送其进程来源的进程ID。在一个这样的实施方式中，验证模块112所存储的或自外部接收的权限管理规则包括每个进程所允许的访问命令类型，具体如下表1所示。当验证模块112接收到来自某一特定进程的C/A信号时，会将该C/A信号中包括的访问命令与权限管理规则中对应于该特定进程的所允许的访问命令类型相比较：例如，参见表1关于进程1的判断，如果来自进程1的C/A信号包括的访问命令为写入命令，则其与权限管理规则相符，验证模块112判断该C/A信号符合权限管理规则；相反，如果来自进程1的C/A信号包括的访问命令是读取命令，则其与权限管理规则不相符，验证模块112判断该C/A信号不符合权限管理规则。本领域技术人员可以理解，权限管理规则中可以不包括针对某个进程的任何权限管理规则，存储器系统100可以被设定为这样不针对某个进程设置任何权限管理规则表示允许该进程执行任何操作或表示不允许该进程执行任何操作。
表1
Figure BDA0002503958490000081
在另一个实施方式中，存储器系统100针对每个C/A信号的用户来源而对每个C/A信号进行管理。在这样的实施方式中，主控制器110在发送每个C/A信号时会一并发送每个C/A信号所对应的用户身份认证信息，例如用户ID。例如，存储器系统100包括三个用户：用户1、用户2、用户3，主控制器在发出每个C/A信号时会一并发送其用户来源的ID。在一个这样的实施方式中，验证模块112所存储的或自外部接收的权限管理规则包括每个用户所允许的访问地址范围(例如，存储模块102中的第1存储子模块所包括的第1存储单元至第3存储单元)，具体如下表2所示。当验证模块112接收到来自某一特定用户的C/A信号时，会将该C/A信号中包括的访问地址与权限管理规则中对应于该特定用户的所允许的访问地址范围进行比较：例如，参见表2关于用户2的C/A信号，如果来自用户2的C/A信号包括的访问地址落入存储模块102中的第3存储子模块的第1存储单元至第5存储单元的范围，验证模块112判断该C/A信号符合权限管理规则；相反，如果来自用户2的C/A信号包括的访问地址不在第3存储子模块的第1存储单元至第5存储单元这个地址范围内，则其与权限管理规则不相符，验证模块112判断该C/A信号不符合权限管理规则。类似的，权限管理规则中可以不包括针对某个用户的任何权限管理规则，存储器系统100可以被设定为这样不针对某个用户设置任何权限管理规则表示允许该用户访问任何存储地址或表示不允许该用户访问任何存储地址。在本实施例中，针对用户3没有设置任何权限管理规则，其表示允许用户3访问任何存储地址。
表2
Figure BDA0002503958490000091
在一些实施方式中，验证模块112所存储的或自外部接收的权限管理规则可以既包括每个身份认证信息所允许的访问命令类型又包括每个身份认证信息所允许的存储模块102的访问地址范围。例如，在存储系统100针对每个C/A信号的进程来源而对每个C/A信号进行管理的一个实施方式中，如下表3所示，认证模块102存储的或从外部接收的权限管理规则同时包括针对每个进程ID所允许的访问命令类型和允许访问的访问地址范围。认证模块102会对来自某一特定进程的C/A信号所包括的访问命令和访问地址同时进行如上所述的与权限管理规则的比较：例如，参见表3关于进程1的C/A信号，如果来自进程1的C/A信号所包括的访问命令是读取命令并且访问地址落在第1存储子模块的第1存储单元至第3存储单元这个地址范围内，则判断该C/A信号符合权限管理规则；否则，参见表1关于进程1的C/A信号，在来自进程1的C/A信号所包括的访问命令的不是写入操作，或参见表3关于进程2的C/A信号，来自进程2的C/A信号所包括的访问地址没有落在第3存储子模块的第1存储单元至第5存储单元这个地址范围内，验证模块112判断该C/A信号不符合权限管理规则。类似的，权限管理规则中可以不包括针对某个进程的任何权限管理规则，存储器系统100可以被设定为这样不针对某个进程设置任何权限管理规则表示允许该进程对任何存储地址进行任何访问或表示不允许该用户对任何存储地址进行任何访问。在本实施例中，针对进程3没有设置任何权限管理规则，其表示不允许进程3对任何存储地址进行任何访问。
表3
Figure BDA0002503958490000101
本领域技术人员可以理解，存储器系统100可以针对每个C/A信号的不同类型的来源而对每个C/A信号进行管控。例如，在一些实施方式中，存储器系统100还可以针对发出每个C/A信号的不同的CPU核而对每个C/A信号进行管理。另外，在一些实施方式中，存储器系统100可以同时针对C/A信号的多个不同类型的来源而对每个C/A信号进行管理。例如，存储器系统100可以同时针对每个C/A信号的进程来源和用户来源进行管控，主控制器110会在发出每个C/A信号时同时发送表示每个C/A信号的进程来源和用户来源的身份认证信息(例如同时发送每个C/A信号的进程ID和用户ID)，同时相应的，权限管理规则会包括对应进程来源和用户来源所允许的访问命令类型和/或访问地址范围。
对于中心缓冲器106的主信号路径A，访问控制模块114通过主信号路径A从主控制器110接收C/A信号并耦接至验证模块112以接收其生成的关于每个C/A信号是否符合权限管理规则的判断结果。根据接收自验证模块112的判断结果，访问控制模块114会对每个C/A信号进行相应处理，以选择性地将C/A信号提供给存储模块102。
在一个实施方式中，对于验证模块112判断符合权限管理规则的C/A信号，访问控制模块114直接将其提供给存储模块102；对于验证模块112判断不符合权限管理规则的C/A信号，访问控制模块114会将其屏蔽，即不再将该C/A信号发送给存储模块102。
在另一个实施方式中，对于验证模块112判断符合权限管理规则的C/A信号，访问控制模块114直接将其提供给存储模块102；对于验证模块112判断不符合权限管理规则的C/A信号，访问控制模块114会将其转换为无效信号，并可选地将该无效信号提供给或不提供给存储模块102。
在又一个实施方式中，对于不符合权限管理规则的C/A信号，存储器系统100不再针对单个这样的C/A信号进行管控而是选择分析这类不符合权限管理规则的C/A信号的趋势。访问控制模块114可以允许将少量的不符合权限管理规则的C/A信号提供给存储模块102，同时在这样的不符合权限管理规则的C/A信号的数量超过一定预设值后，不再将后续的不符合权限管理规则的C/A信号提供给存储模块102。在这样的实施方式中，访问控制模块114可以包括一个预设值，在认证模块112判断不符合权限管理规则的C/A信号的数量未超过预设值时，访问控制模块114仍然将这些C/A信号提供给存储模块102；同时，访问控制模块114会对不符合权限管理规则的C/A信号的数量进行计数，在认证模块112判断的不符合权限管理规则的C/A信号的数量超过了预设值后，不再将后续的验证模块112判断不符合权限管理规则的C/A信号提供给存储模块或将这些后续的不符合权限管理规则的C/A信号转换为无效信号。
可选的，验证模块112可以通过输入和/或输出信道与中心缓冲器106外部交换数据，如下面所详细描述的。
图2示出了根据本申请一个实施例的中心缓冲器200的一种示例性结构。
如图2所示，中心缓冲器200包括耦接在C/A信道的接收侧(DCA侧)和输出侧(QCA侧)之间的主信号路径A和耦接到主信号路径A的分支信号路径B，其中验证模块202耦接在分支信号路径B上，访问控制模块204耦接在主信号路径A上。同时，访问控制模块204还耦接至验证模块202，以接收其生成的关于每个C/A信号是否符合权限管理规则的判断结果。验证模块202与访问控制模块204以如上结合图1所述的方式对接收自主控制器的C/A信号进行管理。
验证模块202进一步包括识别模块206。识别模块206耦接到C/A信道的主信号路径A以接收在C/A信道上传输的C/A信号。识别模块206可以对在C/A信道上传输的C/A信号进行实时侦听，即可以提取C/A信号中包括的访问命令和/或访问地址。在某些实施方式中，例如以上结合表1所描述的，验证模块202所使用的访问识别规则仅包括每个身份认证信息所允许的访问命令类型。在这样的实施方式中，识别模块206可以仅将提取自C/A信号中的访问命令发送给判断模块208而不需要发送访问地址，或者直接选择不提取访问地址而仅提取访问命令。在某些实施方式中，例如以上结合表2所描述的，验证模块202所使用的访问识别规则仅包括每个身份认证信息所允许的存储模块的访问地址范围。在这样的实施方式中，识别模块206可以仅将提取自C/A信号的访问地址发送给判断模块208而不需要发送访问命令，或者直接选择不提取访问命令而仅提取访问地址。在某些实施方式中，例如以上结合表3所描述的，验证模块202所使用的访问识别规则同时包括每个身份认证信息所允许的访问命令类型以及每个身份认证信息所允许的存储模块的访问地址范围。在这样的实施方式中，识别模块206可以同时将提取自C/A信号的访问命令和访问地址发送给判断模块208。识别模块206可以根据实际需要选择性地提取C/A信号的访问命令和/或访问地址并将提取自C/A信号的访问命令和/或访问地址发送给判断模块208进行是否符合权限管理规则的判断(如下进一步描述的)，本申请不做限制。
在某些实施方式中，识别模块206可以提取每个C/A信号中包括的访问地址和/或访问命令并实时地将提取自每个C/A信号的访问地址和/或访问命令发送给判断模块208。换句话说，识别模块206可以在侦听每个C/A信号后立即将提取的访问命令和/或访问地址发送给判断模块208。在某些实施例中，识别模块206也可以在侦听预定数量的多个C/A信号后，将提取自该多个C/A信号的访问地址和/或访问命令一并发送给判断模块208。例如，识别模块206可以在侦听5个C/A信号后将提取自这5个C/A信号中的访问地址和/或访问命令批量地一并发送给判断模块208，然后再侦听接下来的5个C/A信号后将提取自该接下来5个C/A信号的访问地址和/或访问命令一并发送给判断模块208。本领域技术人员可以理解，可以基于实际需要灵活地选择识别模块206侦听C/A信号的方式(例如灵活地选择向判断模块208发送访问命令和/或访问地址前需要侦听的C/A信号的数量)，本申请对此不做限制。
识别模块206还会接收主控制器发出的对应于每个C/A信号的身份认证信息并将身份认证信息发送给判断模块208进行后续的判断。在某些实施方式中，主控制器发出的对应于每个C/A信号的身份认证信息是某个进程的ID(例如，PID)。在这样的实施方式中，识别模块206可以在主控制器发出的信号中识别出该ID，并将该ID发送给判断模块208进行后续的判断。类似的，对于其他类型的C/A信号的来源(例如用户来源、主控制器核来源)，识别模块206也可以从主控制器发出的信号中识别相应的身份认证信息，并将该身份认证信息发送给判断模块208进行后续的判断。
判断模块208耦接到识别模块206以接收识别模块206发送的访问命令和/或访问地址以及对应的身份认证信息，同时还耦接至规则模块210以接受其存储的权限管理规则。判断模块208可以基于接收的访问命令和/或访问地址以及对应的身份认证信息而与权限管理规则进行比较，以判断每个C/A信号是否符合权限管理规则，例如以上结合表1至3所描述的。在生成判断结果后，判断模块208将判断结果发送给访问控制模块204以使其对响应的C/A信号进行处理。
规则模块210可以包括非易失性存储元件，其存储有判断模块208进行判断所需的权限管理规则。规则模块210耦接至判断模块208以向其提供权限规则。可选地，规则模块210还可以耦接至识别模块206，以使其根据当前的权限管理规则选择性地对每个C/A信号进行侦听(例如如上所述，选择性地提取C/A信号中包括的访问命令或访问地址，或同时提取访问命令和访问地址)。可选地，识别模块206也可以向规则模块210发送提取的访问命令和访问地址，以使规则模块210在其存储的多组权限管理规则中选择一组合适的权限管理规则提供给判断模块208。
图3示出了根据本申请一个实施例的中心缓冲器300的一种示例性结构。中心缓冲器300具有与图2所示的中心缓冲器200大致类似的结构，例如验证模块302、访问控制模块304，验证模块302包括识别模块306、判断模块308以及规则模块310，在此不再赘述。
中心缓冲器300还另外包括配置模块312，配置模块312耦接到规则模块310，从而使得规则模块310存储的权限管理规则可以被预先或动态地配置。在一种实施方式中，规则模块310的权限管理规则可以被预先配置，即在整个存储器系统(例如图1所示的存储器系统100)运行之前，即将规则模块310所存储的权限管理规则配置完毕。在另一种实施方式中，规则模块310的权限管理规则可以被动态地配置，即在整个存储器系统(例如图1所示的存储器系统100)的运行期间，根据运行状况动态地配置规则模块310的权限管理规则。
在某些实施方式中，配置模块312可以被耦接到主控制器(例如图1所述的主控制器110)，从而使得使用者可以通过主控制器将配置数据传递至配置模块312以对权限管理规则进行配置。在某些实施方式中，配置模块312可以耦接到一个外部控制器(在图3中未示出，该外部控制器可以包括例如用户使用的另一分析访问历史信息的电脑、手机、平板电脑等，本申请对此不作限制)，可以通过该外部控制器将配置数据传递至配置模块312以对权限管理规则进行配置。
在某些实施方式中，配置模块312可以存储有多组用于配置规则模块310的权限管理规则的配置数据，配置模块310可以如上所述的耦接到主控制器(例如图1所述的主控制器110)或外部控制器以接收配置指令，该配置指令可以在存储的多组预设配置数据中选择一组预设配置数据以配置规则模块310的权限管理规则。
在某些实施方式中，配置模块312可以自动地配置规则模块310的权限管理规则。在一种实施方式中，配置模块312可以存储有多组用于配置规则模块310的权限管理规则的预设配置数据，同时配置模块312还针对每组预设配置数据存储有不同的应用条件。在存储器系统(例如图1所示的存储器系统100)的运行期间，配置模块312可以在满足不同应用条件的情况下自动地应用不同的预设配置数据，以实现权限管理规则的自动动态配置。例如，配置模块310可以包括针对某一进程1预设有三组配置数据，其中预设配置数据A不限制任何来自进程1的C/A信号，预设配置数据B禁止来自进程1的写入命令，预设配置数据B同时禁止来自进程1的写入命令和读取命令。配置模块312在一开始会应用预设配置数据A，在进程1访问存储模组的频率或次数超过一定阈值时(例如一分钟内访问5次以上)应用不同的(例如更严格的)预设配置数据B，在来自进程1的C/A信号违反预设配置数据B的次数或频率超过预定值后应用另一种(例如最严格的)预设配置数据C。换言之，配置模块310可以根据来自不同进程的C/A信号的历史访问情况，调整应用于这些进程的配置数据。
图4示出了根据本申请一个实施例的中心缓冲器400的一种示例性结构。中心缓冲器400具有与图2所示的中心缓冲器200大致类似的结构，例如验证模块402、访问控制模块404，验证模块402包括识别模块406、判断模块408，在此不再赘述。
不同的是，中心缓冲器400不包括规则模块，但是其包括输入信道414。输入信道414耦接至判断模块408，以向其提供自中心缓冲器400外部接收的权限管理规则。在某些实施方式中，输入信道414可以被耦接到主控制器(例如图1所述的主控制器110)，从而可以通过主控制器将权限管理规则提供到判断模块408。在某些实施方式中，输入信道414可以耦接到一个外部控制器(在图4中未示出，该外部控制器可以包括例如用户使用的另一分析访问历史信息的电脑、手机、平板电脑等，本申请对此不作限制)，从而可以通过该外部控制器将权限管理规则提供到判断模块408。可选地，输入信道414还可以耦接至识别模块406，以使其根据当前的权限管理规则选择性地对每个C/A信号进行侦听(例如如上所述，选择性地提取C/A信号中包括的访问命令或访问地址，或同时提取访问命令和访问地址)。
图5示出了根据本申请一个实施例的中心缓冲器500的一种示例性结构。中心缓冲器500具有与图2所示的中心缓冲器200大致类似的结构，例如验证模块502、访问控制模块504，验证模块502包括识别模块506、判断模块508、规则模块510，在此不再赘述。
中心缓冲器500进一步包括警告模块516和输出信道518。警告模块耦接至判断模块508以接收其生成的关于每个C/A信号是否符合权限管理规则的判断结果，并在C/A信号不符合权限管理规则时通过输出信道518发送警告。输出信道518可以耦接至主控制器或另一外部控制器(在图5中未示出，该外部控制器可以包括例如用户使用的另一分析访问历史信息的电脑、手机、平板电脑等，本申请对此不作限制)，以发送C/A信号不符合权限管理规则的警告。在某些实施方式中，输出信道518可以是一高速通道，例如PCIe通道、CXL通道或者无线通信(Wireless)通道等适于高速输出信息的通道，以增加发送警告的速度。在某些实施方式中，输出信道518也可以是SMBus通道(采用I2C或类似协议)或DCA通道(构造为主控制器与中心缓冲器之间的双向通信路径)等。
本领域技术人员可以理解，警告模块516可以不包括在验证模块502内，而是形成为一个与验证模块502相互耦接的单独模块。这样单独的警告模块可以耦接至验证模块内的判断模块并通过输出信道耦接至主控制器或另一外部控制器，以发送C/A信号不符合权限管理规则的警告。本申请对此不做限制。
另外，本领域技术人员可以理解，在中心缓冲器包括警告模块和输出信道的实施例中(例如图5所示的中心缓冲器500)，在验证模块判断一个C/A信号不符合权限管理规则时，中心缓冲器可以仅通过警告模块和输出信道发送C/A信号不符合权限管理规则的警告而不对该不符合权限管理规则的C/A信号进行处理(例如，不屏蔽该C/A信号、不将该C/A信号转换为无效信号等)，即存储模块仍然能接收到该不符合权限管理规则的C/A信号。在这样的实施例中，中心缓冲器不自动地对不符合权限管理规则的C/A信号进行处理而仅仅向用户发送警告。
图6示出了根据本申请一个实施例的中心缓冲器600的一种示例性结构。中心缓冲器600具有与图2所示的中心缓冲器200大致类似的结构，例如验证模块602、访问控制模块604，验证模块602包括识别模块606、判断模块608、规则模块610，在此不再赘述。
中心缓冲器600进一步包括记录模块620。记录模块620耦接至判断模块608，以在判断模块608判断某个C/A信号不符合权限管理规则的时候记录该C/A信号，从而供后续的分析。在某些实施方式中，可以配置记录模块620记录不符合权限管理规则的C/A信号的记录规则。例如，在某些实施方式中，例如更希望能确定哪些进程或用户对存储模组进行了非法写入操作，记录模块620可以被配置为仅记录违反与写入相关的权限管理规则的C/A信号，从而可以节省存储空间。在某些实施方式中，例如仅希望确定针对哪些存储地址的操作命令违反了权限管理规则，记录模块620可以仅记录违反权限管理规则的C/A信号中的访问地址，从而使后续的分析更简洁明了。
本领域技术人员可以理解，记录模块620可以不包括在验证模块602内，而是形成为一个与验证模块602相互耦接的单独模块。这样单独的记录模块可以耦接至验证模块内的判断模块，以在判断模块判断某个C/A信号不符合权限管理规则的时候记录该C/A信号。
需要说明的是，图2至图6所示的中心缓冲器的电路结构仅仅是示例性的，在实际应用中，可以根据需要对这些电路结构进行修改，例如将参照图2至图6所描述的中心缓冲器的模块进行组合或删减。例如，在某些实施方式中，中心缓冲器可以根据实际情况包括规则模块(例如参考图2和图3所描述的规则模块210和310)、输入信道(例如参考图4所描述的输入信道414)、配置模块(例如参考图3所描述的配置模块312)、警告模块(例如参考图5所描述的警告模块518)、输出信道(例如参考图5所描述的输出信道518)以及记录模块(例如参考图6所示的加密模块620)中的一种或几种或全部。
图7示出了根据本申请一个实施例的用于控制主控制器对存储模块的访问的方法700。该方法700可以由例如图2至6所示的中心缓冲器200至600来执行。
如图7所示，该方法700可以包括步骤702，从主控制器接收命令/地址信号以及对应的用于标识命令/地址信号的来源的身份认证信息；步骤704，根据身份认证信息判断对应的命令/地址信号是否符合权限管理规则并生成判断结果；以及步骤706，根据判断结果对命令/地址信号进行处理以选择性地向存储模块发送命令/地址信号。
在一些实施例中，如以上参考表1至3所描述的，权限管理规则包括每个身份认证信息所允许的访问命令类型和/或每个身份认证信息所允许的存储模块的访问地址范围。
在一些实施例中，可以根据命令/地址信号所对应的身份认证信息而获取权限管理规则中包括的该对应的身份认证信息所允许的访问命令类型。在这样的实施例中，步骤704可以包括将命令/地址信号包括的访问命令与所允许的访问命令类型进行比较：当命令/地址信号中包括的访问命令与所允许的访问命令类型一致时，判断命令/地址信号符合权限管理规则；当命令/地址信号中包括的访问命令与所允许的访问命令类型不一致时，判断命令/地址信号不符合权限管理规则。
在一些实施例中，可以根据命令/地址信号所对应的身份认证信息而获取权限管理规则中包括的该对应的身份认证信息所允许的访问地址范围。在这样的实施例中，步骤704可以包括将命令/地址信号包括的访问地址与所允许的访问地址范围进行比较：当命令/地址信号中包括的访问地址在所允许的访问地址范围内时，判断命令/地址信号符合权限管理规则；当命令/地址信号中包括的访问地址不在所允许的访问地址范围内时，判断命令/地址信号不符合权限管理规则。
在一些实施例中，可以根据命令/地址信号所对应的身份认证信息而获取权限管理规则中包括的该对应的身份认证信息所允许的访问地址范围以及所允许的访问命令类型。在这样的实施例中，步骤704可以包括将命令/地址信号包括的访问地址与所允许的访问地址范围进行比较，以及将命令/地址信号包括的访问命令与所允许的访问命令类型进行比较：当命令/地址信号中包括的访问地址在所允许的访问地址范围内并且当命令/地址信号中包括的访问命令与所允许的访问命令类型一致时，判断命令/地址信号符合权限管理规则；或当命令/地址信号中包括的访问地址不在所允许的访问地址范围内或者当命令/地址信号中包括的命令信号与所允许的访问命令类型不一致时，判断命令/地址信号不符合权限管理规则。
在一些实施例中，步骤706可以包括：当判断命令/地址信号符合权限管理规则时，将命令/地址信号提供给存储模块；当判断命令/地址信号不符合权限管理规则时，不将命令/地址信号提供给存储模块。
在一些实施例中，步骤706可以包括：当判断命令/地址信号符合权限管理规则时，将命令/地址信号提供给存储模块；当判断命令/地址信号不符合权限管理规则时，将命令/地址信号转换为无效信号。
在一些实施例中，步骤706可以包括：当判断命令/地址信号符合权限管理规则，将命令/地址信号提供给存储模块，以及当判断一个或多个命令/地址信号不符合权限管理规则时，对该不符合权限管理规则的一个或多个命令/地址信号的数量进行计数：在该不符合权限管理规则的一个或多个命令/地址信号的数量未超过预定数量时，将该一个或多个不符合权限管理规则的命令/地址信号提供给存储模块；以及在该不符合权限管理规则的一个或多个命令/地址信号的数量超过预定数量时，不再将后续的判断不符合权限管理规则的命令/地址信号提供给存储模块或将其转换为无效信号。
可选地，在一些实施例中，方法700还可以包括步骤708：在判断命令/地址信号不符合权限管理规则时向用户发送警告。
可选地，在一些实施例中，方法700还可以包括步骤710：在判断命令/地址信号不符合权限管理规则时记录不符合权限管理规则的命令/地址信号。
图8示出了根据本申请一个实施例的用于控制主控制器对存储模块的访问的方法800。该方法800可以由例如图2至6所示的中心缓冲器200至600来执行。其中，步骤806至814分别类似于结合图7所描述的步骤702至710，在此不再赘述。
方法800进一步包括步骤802，识别命令/地址信号中的访问命令和/或访问地址。方法800还可以包括步骤804，接收权限管理规则。
应当注意，尽管在上文详细描述中提及了用于对存储模块进行访问的方法的若干步骤，和存储器控制器的若干模块或子模块，但是这种划分仅仅是示例性的而非强制性的。实际上，根据本申请的实施例，上文描述的两个或更多模块的特征和功能可以在一个模块中具体化。反之，上文描述的一个模块的特征和功能可以进一步划分为由多个模块来具体化。另外，本申请所描述的步骤顺序并不是强制性的，其可以根据实际需要调整执行的顺序。
本技术领域的一般技术人员可以通过研究说明书、公开的内容及附图和所附的权利要求书，理解和实施对披露的实施方式的其他改变。在权利要求中，措词“包括”不排除其他的元素和步骤，并且措辞“一”、“一个”不排除复数。在本申请的实际应用中，一个零件可能执行权利要求中所引用的多个技术特征的功能。权利要求中的任何附图标记不应理解为对范围的限制。

Claims (31)

1.一种存储器控制器，其耦接在存储模块与主控制器之间以控制所述主控制器对所述存储模块的访问，其特征在于，所述存储器控制器包括：
中心缓冲器，所述中心缓冲器被配置为耦接在所述主控制器和所述存储模块之间，其经由命令/地址信道从所述主控制器接收命令/地址信号，并选择性地向所述存储模块提供所述命令/地址信号，所述中心缓冲器还从所述主控制器接收用于标识所述命令/地址信号的来源的身份认证信息，其中所述中心缓冲器包括：
验证模块，所述验证模块耦接至所述命令/地址信道以接收所述命令/地址信号以及所述身份认证信息，所述验证模块被配置为根据所述身份认证信息判断对应的命令/地址信号是否符合权限管理规则，并生成判断结果；以及
访问控制模块，所述访问控制模块耦接至所述命令/地址信道以接收所述命令/地址信号，并且耦接至所述验证模块以接收所述验证模块生成的判断结果，所述访问控制模块被配置为根据所述验证模块生成的判断结果对所述命令/地址信号进行处理以选择性地向所述存储模块发送所述命令/地址信号。
2.根据权利要求1所述的存储器控制器，其特征在于，所述权限管理规则包括：
每个所述身份认证信息所允许的访问命令类型；和/或
每个所述身份认证信息所允许的存储模块的访问地址范围。
3.根据权利要求2所述的存储器控制器，其特征在于，所述验证模块被进一步配置为：
根据所述命令/地址信号所对应的身份认证信息，获取所述权限管理规则中包括的所述对应的身份认证信息所允许的访问命令类型；
将所述命令/地址信号包括的访问命令与所述所允许的访问命令类型进行比较；以及
当所述命令/地址信号中包括的访问命令与所述所允许的访问命令类型一致时，判断所述命令/地址信号符合所述权限管理规则；或
当所述命令/地址信号中包括的访问命令与所述所允许的访问命令类型不一致时，判断所述命令/地址信号不符合所述权限管理规则。
4.根据权利要求2所述的存储器控制器，其特征在于，所述验证模块被进一步配置为：
根据所述命令/地址信号所对应的身份认证信息，获取所述权限管理规则中包括的所述对应的身份认证信息所允许的访问地址范围；
将所述命令/地址信号包括的访问地址与所述所允许的访问地址范围进行比较；
当所述命令/地址信号中包括的访问地址在所述所允许的访问地址范围内时，判断所述命令/地址信号符合所述权限管理规则；
当所述命令/地址信号中包括的访问地址不在所述所允许的访问地址范围内时，判断所述命令/地址信号不符合所述权限管理规则。
5.根据权利要求2所述的存储器控制器，其特征在于，所述验证模块被进一步配置为：
根据所述命令/地址信号所对应的身份认证信息，获取所述权限管理规则中包括的所述对应的身份认证信息所允许的访问地址范围以及所允许的访问命令类型；
将所述命令/地址信号包括的访问地址与所述所允许的访问地址范围进行比较；
将所述命令/地址信号包括的访问命令与所述所允许的访问命令类型进行比较；以及
当所述命令/地址信号中包括的访问地址在所述所允许的访问地址范围内并且当所述命令/地址信号中包括的访问命令与所述所允许的访问命令类型一致时，判断所述命令/地址信号符合所述权限管理规则；或
当所述命令/地址信号中包括的访问地址不在所述所允许的访问地址范围内或者当所述命令/地址信号中包括的访问命令与所述所允许的访问命令类型不一致时，判断所述命令/地址信号不符合所述权限管理规则。
6.根据权利要求1所述的存储器控制器，其特征在于，所述访问控制模块被进一步配置为：
当所述验证模块判断所述命令/地址信号符合所述权限管理规则时，将所述命令/地址信号提供给所述存储模块；
当所述验证模块判断所述命令/地址信号不符合所述权限管理规则时，不将所述命令/地址信号提供给所述存储模块。
7.根据权利要求1所述的存储器控制器，其特征在于，所述访问控制模块被配置为：
当所述验证模块判断所述命令/地址信号符合所述权限管理规则时，将所述命令/地址信号提供给所述存储模块；
当所述验证模块判断所述命令/地址信号不符合所述权限管理规则时，将所述命令/地址信号转换为无效信号。
8.根据权利要求1所述的存储器控制器，其特征在于，所述访问控制模块被配置为：
当所述验证模块判断所述命令/地址信号符合所述权限管理规则，将所述命令/地址信号提供给所述存储模块；
当所述验证模块判断一个或多个所述命令/地址信号不符合所述权限管理规则时，对该不符合所述权限管理规则的一个或多个命令/地址信号的数量进行计数：
在该不符合所述权限管理规则的一个或多个命令/地址信号的数量未超过预定数量时，将该一个或多个不符合所述权限管理规则的命令/地址信号提供给所述存储模块；以及
在该不符合所述权限管理规则的一个或多个命令/地址信号的数量超过预定数量时，不再将后续的所述验证模块判断不符合所述权限管理规则的命令/地址信号提供给所述存储模块或将其转换为无效信号。
9.根据权利要求1所述的存储器控制器，其特征在于，所述验证模块包括：
识别模块，所述识别模块耦接至所述命令/地址信道以接收所述命令/地址信号以及所述身份认证信息，所述识别模块被配置为识别所述命令/地址信号中的访问命令和/或访问地址；
判断模块，所述判断模块耦接至所述识别模块以接收每个所述命令/地址信号中的访问命令和/或访问地址以及所述身份认证信息，所述判断模块被配置为根据所述身份认证信息判断对应的命令/地址信号是否符合所述权限管理规则；以及
规则模块，所述规则模块存储有所述权限管理规则，所述规则模块耦接至所述判断模块以向所述判断模块提供所述权限管理规则。
10.根据权利要求9所述的存储器控制器，其特征在于，所述验证模块还包括耦接至所述规则模块的配置模块，经由所述配置模块，所述权限管理规则能够被预先或动态地配置。
11.根据权利要求10所述的存储器控制器，其特征在于，所述配置模块还被配置为从所述主控制器接收配置数据，从而所述配置模块利用所述配置数据来对所述权限管理规则进行配置。
12.根据权利要求1所述的存储器控制器，其特征在于，所述验证模块包括：
识别模块，所述识别模块耦接至所述命令/地址信道以接收所述命令/地址信号以及所述身份认证信息，所述识别模块被配置为识别所述命令/地址信号中的访问命令和/或访问地址；
判断模块，所述判断模块耦接至所述识别模块以接收每个所述命令/地址信号中的访问命令和/或访问地址以及所述身份认证信息，所述判断模块被配置为根据所述身份认证信息判断对应的命令/地址信号是否符合所述权限管理规则；以及
输入信道，所述输入信道耦接至所述判断模块，所述输入信道被配置为从所述中心缓冲器外部接收所述权限管理规则并将所述权限管理规则提供给所述判断模块。
13.根据权利要求1所述的存储器控制器，其特征在于，所述中心缓冲器还包括输出信道和警告模块，所述警告模块被配置为在所述验证模块判断所述命令/地址信号不符合所述权限管理规则时通过所述输出信道向用户发送警告。
14.根据权利要求13所述的存储器控制器，其特征在于，所述验证模块包括所述警告模块和所述输出信道。
15.根据权利要求1所述的存储器控制器，其特征在于，所述中心缓冲器还包括记录模块，所述记录模块被配置为在所述验证模块判断所述命令/地址信号不符合所述权限管理规则时记录所述不符合权限管理规则的命令/地址信号。
16.根据权利要求15所述的存储器控制器，其特征在于，所述验证模块包括所述记录模块。
17.一种存储器，包括根据权利要求1至16中任一项所述的存储器控制器和存储模块。
18.一种计算机系统，包括根据权利要求17所述的存储器。
19.一种用于控制对存储模块的访问的方法，其特征在于，所述方法包括：
从主控制器接收命令/地址信号以及对应的用于标识所述命令/地址信号的来源的身份认证信息；
根据所述身份认证信息判断对应的命令/地址信号是否符合权限管理规则并生成判断结果；
根据所述判断结果对所述命令/地址信号进行处理以选择性地向所述存储模块发送所述命令/地址信号。
20.根据权利要求19所述的方法，其特征在于，所述权限管理规则包括：
每个所述身份认证信息所允许的访问命令类型；和/或
每个所述身份认证信息所允许的存储模块的访问地址范围。
21.根据权利要求20所述的方法，其特征在于，其中根据所述身份认证信息判断对应的命令/地址信号是否符合所述权限管理规则并生成所述判断结果进一步包括：
根据所述命令/地址信号所对应的身份认证信息，获取所述权限管理规则中包括的所述对应的身份认证信息所允许的访问命令类型；
将所述命令/地址信号包括的访问命令与所述所允许的访问命令类型进行比较；以及
当所述命令/地址信号中包括的访问命令与所述所允许的访问命令类型一致时，判断所述命令/地址信号符合所述权限管理规则；或
当所述命令/地址信号中包括的访问命令与所述所允许的访问命令类型不一致时，判断所述命令/地址信号不符合所述权限管理规则。
22.根据权利要求20所述的方法，其特征在于，其中根据所述身份认证信息判断对应的命令/地址信号是否符合所述权限管理规则并生成所述判断结果进一步包括：
根据所述命令/地址信号所对应的身份认证信息，获取所述权限管理规则中包括的所述对应的身份认证信息所允许的访问地址范围；
将所述命令/地址信号包括的访问地址与所述所允许的访问地址范围进行比较；
当所述命令/地址信号中包括的访问地址在所述所允许的访问地址范围内时，判断所述命令/地址信号符合所述权限管理规则；
当所述命令/地址信号中包括的访问地址不在所述所允许的访问地址范围内时，判断所述命令/地址信号不符合所述权限管理规则。
23.根据权利要求20所述的方法，其特征在于，根据所述身份认证信息判断对应的命令/地址信号是否符合所述权限管理规则并生成所述判断结果进一步包括：
根据所述命令/地址信号所对应的身份认证信息，获取所述权限管理规则中包括的所述对应的身份认证信息所允许的访问地址范围以及所允许的访问命令类型；
将所述命令/地址信号包括的访问地址与所述所允许的访问地址范围进行比较；
将所述命令/地址信号包括的访问命令与所述所允许的访问命令类型进行比较；以及
当所述命令/地址信号中包括的访问地址在所述所允许的访问地址范围内并且当所述命令/地址信号中包括的访问命令与所述所允许的访问命令类型一致时，判断所述命令/地址信号符合所述权限管理规则；或
当所述命令/地址信号中包括的访问地址不在所述所允许的访问地址范围内或者当所述命令/地址信号中包括的命令信号与所述所允许的访问命令类型不一致时，判断所述命令/地址信号不符合所述权限管理规则。
24.根据权利要求19所述的方法，其特征在于，根据所述判断结果对所述命令/地址信号进行处理以选择性地向所述存储模块发送所述命令/地址信号包括：
在判断所述命令/地址信号符合所述权限管理规则时，将所述命令/地址信号提供给所述存储模块；
在判断所述命令/地址信号不符合所述权限管理规则时，不将所述命令/地址信号提供给所述存储模块。
25.根据权利要求19所述的方法，其特征在于，根据所述判断结果对所述命令/地址信号进行处理以选择性地向所述存储模块发送所述命令/地址信号包括：
在判断所述命令/地址信号符合所述权限管理规则时，将所述命令/地址信号提供给所述存储模块；
在判断所述命令/地址信号不符合所述权限管理规则时，将所述命令/地址信号转换为无效信号。
26.根据权利要求19所述的方法，其特征在于，根据所述判断结果对所述命令/地址信号进行处理以选择性地向所述存储模块发送所述命令/地址信号包括：
在判断所述命令/地址信号符合所述权限管理规则，将所述命令/地址信号提供给所述存储模块；
在判断一个或多个所述命令/地址信号不符合所述权限管理规则时，对该不符合所述权限管理规则的一个或多个命令/地址信号的数量进行计数：
在该不符合所述权限管理规则的一个或多个命令/地址信号的数量未超过预定数量时，将该一个或多个不符合所述权限管理规则的命令/地址信号提供给所述存储模块；以及
在该不符合所述权限管理规则的一个或多个命令/地址信号的数量超过预定数量时，不再将后续的判断不符合所述权限管理规则的命令/地址信号提供给所述存储模块或将其转换为无效信号。
27.根据权利要求19所述的方法，其特征在于，在根据所述身份认证信息判断对应的命令/地址信号是否符合所述权限管理规则并生成所述判断结果之前，所述方法进一步包括：
识别所述命令/地址信号中的访问命令和/或访问地址；以及
接收所述权限管理规则。
28.根据权利要求27所述的方法，其特征在于，所述权限管理规则能够被预先或动态地配置。
29.根据权利要求28所述的方法，其特征在于，所述方法进一步包括：
从所述主控制器接收配置数据以利用所述配置数据对所述权限管理规则进行配置。
30.根据权利要求19所述的方法，其特征在于，所述方法进一步包括：
在判断所述命令/地址信号不符合所述权限管理规则时向用户发送警告。
31.根据权利要求19所述的方法，其特征在于，所述方法进一步包括：
在判断所述命令/地址信号不符合所述权限管理规则时记录所述不符合权限管理规则的命令/地址信号。
CN202010440689.5A 2020-05-22 2020-05-22 存储器控制器以及用于控制对存储模块的访问的方法 Pending CN113704144A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010440689.5A CN113704144A (zh) 2020-05-22 2020-05-22 存储器控制器以及用于控制对存储模块的访问的方法
US17/326,352 US20210366528A1 (en) 2020-05-22 2021-05-21 Memory controller and a method for controlling access to a memory module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010440689.5A CN113704144A (zh) 2020-05-22 2020-05-22 存储器控制器以及用于控制对存储模块的访问的方法

Publications (1)

Publication Number Publication Date
CN113704144A true CN113704144A (zh) 2021-11-26

Family

ID=78609272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010440689.5A Pending CN113704144A (zh) 2020-05-22 2020-05-22 存储器控制器以及用于控制对存储模块的访问的方法

Country Status (2)

Country Link
US (1) US20210366528A1 (zh)
CN (1) CN113704144A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1543616A (zh) * 2001-06-29 2004-11-03 ���ܿ���ϵͳ���޹�˾ 计算机安全系统及其装置
US20060095699A1 (en) * 2000-06-02 2006-05-04 Renesas Technology Corp. Nonvolatile semiconductor memory and method of managing information in information distribution system
CN103890852A (zh) * 2011-07-18 2014-06-25 惠普发展公司，有限责任合伙企业 对包括机密信息的存储器区域的访问
CN106657052A (zh) * 2016-12-16 2017-05-10 湖南国科微电子股份有限公司 一种存储数据的访问管理方法及系统
US20190205063A1 (en) * 2018-01-04 2019-07-04 Montage Technology (Shanghai) Co., Ltd. Memory controller and method for accessing memory module
CN110007850A (zh) * 2018-01-04 2019-07-12 澜起科技股份有限公司 存储器控制器以及用于对存储模块进行访问的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7243205B2 (en) * 2003-11-13 2007-07-10 Intel Corporation Buffered memory module with implicit to explicit memory command expansion
US8213907B2 (en) * 2009-07-08 2012-07-03 Uniloc Luxembourg S. A. System and method for secured mobile communication
US9426151B2 (en) * 2013-11-01 2016-08-23 Ncluud Corporation Determining identity of individuals using authenticators
US9720700B1 (en) * 2016-10-05 2017-08-01 Apricorn Secure storage devices, with physical input device, for secure configuration in a configuration-ready mode

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060095699A1 (en) * 2000-06-02 2006-05-04 Renesas Technology Corp. Nonvolatile semiconductor memory and method of managing information in information distribution system
CN1543616A (zh) * 2001-06-29 2004-11-03 ���ܿ���ϵͳ���޹�˾ 计算机安全系统及其装置
CN103890852A (zh) * 2011-07-18 2014-06-25 惠普发展公司，有限责任合伙企业 对包括机密信息的存储器区域的访问
CN106657052A (zh) * 2016-12-16 2017-05-10 湖南国科微电子股份有限公司 一种存储数据的访问管理方法及系统
US20190205063A1 (en) * 2018-01-04 2019-07-04 Montage Technology (Shanghai) Co., Ltd. Memory controller and method for accessing memory module
CN110007850A (zh) * 2018-01-04 2019-07-12 澜起科技股份有限公司 存储器控制器以及用于对存储模块进行访问的方法

Also Published As

Publication number Publication date
US20210366528A1 (en) 2021-11-25

Similar Documents

Publication Publication Date Title
CN104737234A (zh) 基于所存储的行锤击阈值的值的行锤击监视
US10339333B2 (en) Method and apparatus for controlling application to access memory
CN106502926A (zh) 一种内存监控方法、内存访问控制器及SoC系统
CN110007850B (zh) 存储器控制器以及用于对存储模块进行访问的方法
CN104956440A (zh) 用于确定存储器的参考电压的装置、方法和系统
US20160342533A1 (en) Apparatus for monitoring data access to internal memory device and internal memory device
US10936212B2 (en) Memory controller, method for performing access control to memory module
US10157123B1 (en) Methods and apparatus for a scheduler for memory access
CN107644173B (zh) 用于控制应用程序访问存储器的方法和装置
CN110928731B (zh) 一种基于硬件自测模块的dram眼图评估方法
CN110007849B (zh) 存储器控制器以及用于对存储模块进行访问控制的方法
CN113704144A (zh) 存储器控制器以及用于控制对存储模块的访问的方法
US20180307862A1 (en) Security techniques based on memory timing characteristics
CN110998729B (zh) 使用与存储器集成的逻辑来执行后台功能
US11775463B2 (en) System-on-chip and an interconnect bus included in the system on chip
US11487469B2 (en) Apparatus and method for controlling access to memory module
CN116386692A (zh) 具有存储器过程反馈的设备
US11960736B2 (en) Memory controller and method for controlling access to a memory module
US20170148528A1 (en) Semiconductor device and semiconductor system including the same
US10929029B2 (en) Memory controller and method for accessing memory modules and processing sub-modules
US11226768B2 (en) Memory controller and method for accessing memory module
US20230014101A1 (en) Serial presence detect logging
CN113448891A (zh) 存储器控制器以及用于监测对存储模块的访问的方法
CN111370051B (zh) 一种非易失存储器验证系统及方法
US11531606B2 (en) Memory apparatus capable of autonomously detecting and repairing fail word line and memory system including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination