WO2001095115A1 - Memoire permanente a semi-conducteur et procede de gestion de l'information dans un systeme de distribution de l'information - Google Patents

Memoire permanente a semi-conducteur et procede de gestion de l'information dans un systeme de distribution de l'information Download PDF

Info

Publication number
WO2001095115A1
WO2001095115A1 PCT/JP2000/003601 JP0003601W WO0195115A1 WO 2001095115 A1 WO2001095115 A1 WO 2001095115A1 JP 0003601 W JP0003601 W JP 0003601W WO 0195115 A1 WO0195115 A1 WO 0195115A1
Authority
WO
WIPO (PCT)
Prior art keywords
information
input
access
area
key
Prior art date
Application number
PCT/JP2000/003601
Other languages
English (en)
French (fr)
Inventor
Naoki Kobayashi
Yuji Satou
Hideaki Kurata
Kunihiro Katayama
Takayuki Kawahara
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Priority to JP2002502600A priority Critical patent/JP4028798B2/ja
Priority to PCT/JP2000/003601 priority patent/WO2001095115A1/ja
Priority to US10/276,664 priority patent/US7043615B1/en
Priority to TW090111842A priority patent/TW509948B/zh
Publication of WO2001095115A1 publication Critical patent/WO2001095115A1/ja
Priority to US11/296,274 priority patent/US7356659B2/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory

Definitions

  • the present invention relates to an information storage device having an access restriction function and an information system using the device.
  • nonvolatile memory represented by flash memory
  • the present invention relates to a memory card having a built-in non-volatile memory and a non-volatile memory, and an effective technology applied to an information distribution system using the same.
  • a passcode is stored in the ROM of the memory card, a method of permitting access when an input matching the password is given to the memory card, and a method of encrypting the stored information.
  • the method of using the password stored in the ROM has limitations such as the area to which access is restricted and the password is fixed, and it is difficult to provide various usage forms in an advanced information society.
  • the above-mentioned method of using information encryption prevents information from being erased by a third party or writing other data after erasure. hard. '
  • the present invention has been made in view of the above circumstances, and an object of the present invention is to provide an information storage device capable of protecting stored information from unauthorized access by a third party and having a high degree of freedom in setting information protection. , And a semiconductor memory device. Furthermore, it is to provide an information system using them.
  • a memory cell array including a plurality of nonvolatile memory cells, a decoder / driver for selecting a nonvolatile memory cell specified by an address from the memory cell array, and an access control circuit for receiving an input command and an input address.
  • the access control circuit compares access control information on an access control area of the memory cell array where predetermined access is restricted with an input command and an input address input to the access control circuit; If the input address is not a restricted access in the address control area, the nonvolatile memory cell specified by the input address is controlled to be selected via the decoder driver, and the input command and the input address are controlled.
  • the access control information is limited to the address information of the area to which the access is restricted. And the information contained in the access control information can be set by a command.
  • a memory cell array including a plurality of nonvolatile memory cells, a decoder for selecting a nonvolatile memory cell specified by an address from the memory cell array, a driver, and an access in which an input command, an input address and an input key are input.
  • a predetermined area of the memory cell array is an access-restricted area in which a predetermined access is restricted, and includes an access mode restricted with respect to the access-restricted area and a first key.
  • the control information is stored, and the access control circuit compares the access control information with the input command, the input address, and the input key, and determines whether the input key matches the first key or the input command and the input address.
  • the nonvolatile address specified by the input address Memory cell is selected via the decoder driver, the input key does not match the first key, and the input command and the input address are restricted accesses in the address control area. Controls the non-volatile memory and cells specified by the input address so that they are not selected via the decoder driver, and the access-restricted area stores data encrypted with the second key.
  • the present invention provides an information management method for writing and storing information on a memory card by using a memory card that realizes the functions of the above-described nonvolatile storage device, wherein a first area is stored in a first area of the memory of the memory card.
  • the information of the second access management level which is a lower management level than the management level, is written.
  • access other than the setter of the first key is restricted by the first key.
  • information encrypted by the second key is written, and in the second area, information not encrypted is written.
  • FIG. 1 is a block diagram showing an example of the nonvolatile semiconductor memory device of the present invention.
  • ⁇ ' is a block diagram showing an example of the nonvolatile semiconductor memory device of the present invention.
  • FIG. 2 is a diagram showing a configuration example of a data selection circuit of the present invention.
  • FIG. 3 (A) is a diagram showing an access right judgment circuit of the present invention
  • FIG. 3 (B) is a diagram showing information stored in an access judgment information storage unit.
  • FIG. 4 is a diagram showing a configuration example of an authentication key determination unit of the present invention.
  • FIG. 5 (A) is a diagram showing a region-by-region access determination circuit of the present invention
  • FIG. 5 (B) is a diagram showing a configuration example of an address determination unit.
  • FIG. 6 (A) is a diagram showing a code example of permitted access
  • FIG. 6 (B) is a diagram showing a configuration example of an access level determining unit of the present invention.
  • FIG. 7 is a timing chart showing a read access procedure in the nonvolatile semiconductor memory device of the present invention.
  • FIG. 8A is a timing chart showing a write access procedure in the nonvolatile semiconductor memory device of the present invention
  • FIG. 8B is an erase access procedure in the nonvolatile semiconductor memory device of the present invention.
  • FIG. FIG. 9 (A) is a flowchart showing a read operation in the nonvolatile semiconductor memory device of the present invention.
  • FIG. 9 (B) is a flowchart showing an access right determining operation in the nonvolatile semiconductor memory device of the present invention. It is.
  • FIG. 10 (A) shows an access control in the nonvolatile semiconductor memory device of the present invention.
  • FIG. 10 (B) is a timing chart showing a procedure for changing the authentication key in the nonvolatile semiconductor memory device of the present invention
  • FIG. 10 (C) is a timing chart showing a procedure for changing the authentication key in the nonvolatile semiconductor memory device of the present invention.
  • FIG. 9 is a timing chart showing a procedure for releasing an access restriction area in the nonvolatile semiconductor memory device of the present invention.
  • FIG. 11 is a diagram showing a configuration example of an access right determination circuit of the present invention.
  • FIG. 12 is a flowchart showing an access right determination operation in the nonvolatile semiconductor memory device of the present invention.
  • FIG. 13 is a timing chart showing a write access procedure involving a change of an authentication key in the nonvolatile semiconductor memory device of the present invention.
  • FIG. 14 is a block diagram showing an example of the memory card of the present invention.
  • FIG. 15 is a block diagram showing an example of a conventional nonvolatile semiconductor memory device.
  • FIG. 16 is a block diagram showing an example of the information distribution system of the present invention. '
  • FIG. 17 (A) is a diagram showing information stored in a memory card used in an example of the information distribution system of the present invention, and FIG. 17 (B) is stored in a service support information storage area.
  • FIG. 17 (B) is a diagram showing information stored in a memory card used in an example of the information distribution system of the present invention, and FIG. 17 (B) is stored in a service support information storage area.
  • FIG. 18 is a block diagram showing an example of the information distribution system of the present invention.
  • FIG. 19 (A) shows an example of the information distribution system of the present invention.
  • FIG. 19 (B) shows information stored in the service information storage system.
  • FIG. 19 (B) shows the service support information storage area and the digital content.
  • FIG. 19 (C) is a diagram showing information stored in a storage area
  • FIG. 19 (C) is a diagram showing an example in which digital content information from a plurality of providers is stored in a memory card.
  • FIG. 20 is a diagram showing a configuration example of a digital content distribution terminal of the present invention.
  • FIG. 21 is a block diagram showing an example of the information sharing system of the present invention.
  • FIG. 22 (A) is a diagram showing an example of information stored in a memory device used in an example of the information sharing system of the present invention
  • FIG. 22 (B) is a diagram of the information sharing system of the present invention.
  • FIG. 4 is a diagram illustrating an example of access restriction of a memory card used in an example.
  • the present invention uses general storage means including a nonvolatile memory such as a ferroelectric memory (FRAM) and a magnetic memory (MRAM), and a volatile memory such as a DRAM and an SRAM when power is supplied. It is feasible. Also, as the flash memory used in the following example, it is possible to use a so-called multi-valued memory capable of storing two or more bits of information in one memory cell.
  • FRAM ferroelectric memory
  • MRAM magnetic memory
  • DRAM dynamic random access memory
  • SRAM static random access memory
  • the flash memory used in the following example it is possible to use a so-called multi-valued memory capable of storing two or more bits of information in one memory cell.
  • FIG. 1 is a block diagram of a flash memory according to a first embodiment of the present invention.
  • the flash memory outputs signals such as address, command, data, input authentication key, etc. through input / output terminals 1/00 to 1/07, and outputs signals such as data and status.
  • Various control signals are provided from outside.
  • the control signal terminal CC collectively shows terminals for various control signals, and includes a command data enable signal, a write enable signal, and the like, which will be described later.
  • the first operating potential V CC and the second operating potential Vss are externally applied, and a high voltage required for writing is not illustrated. It is generated by a partial booster circuit. ,
  • the multiplexer circuit MP is connected to the input / output terminal I / O, distributes an input signal, and sends an output signal from each unit to the input / output terminal I / O.
  • the control unit CTR is connected to the various control signal terminals CC and generates control signals for operations such as read, erase, write, and rewrite.
  • a memory cell MC is provided at each intersection of a plurality of word lines W and a plurality of bit lines D (for simplicity, one word line W, one bit line D, and one memory cell MC are provided). Only the configuration is shown, and the configuration of the memory array AR can be any configuration.
  • Data to be written to the memory array AR is input via an input buffer circuit DIB, and data read from the memory array AR is input via a data output buffer circuit DOB. Furthermore, a register (a component of the sense circuit and data register circuit SDL) is connected to each bit line, and the data written or read to the memory array AR is latched in each register circuit. L
  • the X address is input to the X address decoder circuit XD via the X address buffer circuit XAB, and the X address decoder circuit XD decodes and selects the corresponding code line W in the memory array AR. I do.
  • the initial value of the Y address of the input address signal is input to the Y address counter circuit YAC, and the Y address counter circuit YAC sequentially generates the Y address signal.
  • Y address decoder circuit YD decodes the generated Y address and selects the corresponding bit source in memory array AR.
  • the Y gate YG corresponding to the selected bit line is turned on, and data is exchanged between the register and the input buffer circuit DIB or the output buffer circuit DOB.
  • an access right determination circuit for performing access right determination is selectively connected to a part of data stored in the memory array AR. It is composed of a data selection unit DS to send to the circuit ACL.
  • the number of word lines W selected by the X address decoder circuit XD may be such that, for example, only one can be selected at any time.
  • one word line may be selected when reading and writing data, and a plurality of word lines may be simultaneously selected when erasing.
  • a configuration in which one read line can be simultaneously selected from each bank at the time of reading and writing may be employed.
  • the number of bit lines D selected by the Y address decoder circuit YD may be such that, for example, bit lines corresponding to the bus width of the internal data bus are simultaneously selected.
  • the flash memory shown in FIG. 1 is configured so that the user can restrict access to an arbitrary memory space. No.
  • FIG. 10 (A) shows an example of an external signal input operation to set the area to be restricted.
  • a command “70H” indicating that the area is to be set is input to the I / O terminal I / O.
  • the command data enable signal / CDE input from the control signal terminal goes low.
  • the command data enable signal / CDE is used in accordance with the timing of command input in order to identify a command or data from an address and to prevent malfunction.
  • the light line signal / WE indicates a delimiter of such information.
  • the user sets a unique authentication key for the access restriction area set in this way, and allows only a predetermined access even if the authentication fails with this unique authentication key (or not at all).
  • the authentication key is set to the default value, and the initial setting is made so that all access modes are possible even if authentication fails. Do). No.
  • FIG. 0 (B) shows an example of the signal input operation.
  • a command “8 ⁇ ” indicating that access restriction information is to be changed is input to the input / output terminal I / O.
  • enter the top X address of the restricted access area twice in SA (1) and SA (2) and enter the authentication key in PW (1), PW (2) Enter twice.
  • the user newly enters the authentication key to be changed twice, PW * (1) and PW * (2), and enters information AC about the access permitted if authentication fails.
  • the authentication key and the authorized access in the specified area are changed.
  • FIG. 10 (C) shows an example of the signal input operation.
  • a command “90H” is input to the input / output terminal I / O, indicating that access restriction is released.
  • enter the top X address of the access restriction area twice in SA (1) and SA (2) enter the authentication key in PW (1) and PW. Enter in two steps of (2).
  • FIGS. 7 and 8 show an example of an external signal input operation for data access to the flash memory whose access is thus restricted.
  • FIG. 7 shows a data read operation.
  • a command “00H” indicating that a read operation is to be performed is input to the input / output terminal I / O.
  • the X address of the memory cell AR that stores the data to be read is input in two separate steps, SA (1) and SA (2) .
  • the input authentication keys are PW (1) and PW (2 ),
  • the serial clock SC is driven and stored in the specified address.
  • a new Y address is input into CA, (1) and CA '(2) twice, and the drive of the serial clock SC is restarted.
  • the data from the input gamma address is output from the input / output terminal I / O.
  • a predetermined time is required from the input of the ⁇ address to a state in which data can be output from the memory chip due to the structure of the memory chip. It is also possible to insert a time waiting operation or use the ready / busy signal output of the chip to monitor the state, and then drive the serial clock SC after data can be output.
  • FIG. 8A shows a data write operation.
  • the input authentication key is input twice, PW (1) and PW (2), and the Y address of the memory cell to which data is to be written is CA (1).
  • CA (2) Enter twice.
  • the write data to the memory cells after the input Y address is read from the memory chip. Is temporarily stored in a data register in the loop. Also, once the serial clock
  • FIG. 8 (B) shows the data erasing operation.
  • the command “20H” indicating that the erase operation is performed to the input / output terminals ⁇ / 0, the X address of the memory cell to be erased is set to SA (1) and SA (2). Enter the authentication key in two steps, PW (1) and PW (2). Finally, enter the command
  • the input authentication key when accessing the area where the same input authentication key is set continuously, or when using the default input authentication key, the input authentication key may be omitted, or the X address, the input authentication key may be omitted. It is possible to variously change the input order of Y, Y addresses, etc., the number of input divisions, necessary input items, and the like, without departing from the spirit of the present invention.
  • Figures 9 (A) and 9 (B) show examples of the operation of the memory chip when reading, writing, and erasing.
  • a command, an address, and an input authentication key are input from outside (S1), and the access right is determined including the validity of the input authentication key (S2). If it is determined that there is no access right, the operation is terminated (S3). If it is determined that there is access right, the operation corresponding to the command is executed for the memory cell at the specified address (S4). .
  • step S4 specifically, in the read operation, the data is read into the data register, the data is output from the input / output terminal I / O according to the serial clock SC, and the process ends normally.
  • the data is temporarily stored in the data k-register in accordance with the serial lock sc, and then the data is written into the memory cell, and the process ends normally.
  • the erasing operation a command to start erasing data in the memory cell is input to perform erasing, and the process ends normally.
  • FIG. 9 (B) shows an access right determination operation which is step S2 in FIG. 9 (A). It is determined whether or not the access right is restricted for the input address (Sl). If the access is not restricted, the determination operation is terminated with the access right (S5). If it is an area where access is restricted, the input authentication key is compared with the stored authentication key (S2), and if it is determined that the key is valid, the determination operation is terminated with an access right ( S5). In the present invention, even if authentication is unsuccessful, only limited operations can be permitted. If it is not determined that the key is a valid authentication key, it is determined whether or not the requested access content (for example, read, write, erase, etc.) is an authorized access (S3).
  • S3 the access right determination operation
  • FIG. 2 is a diagram illustrating a configuration example of the data selection unit DS.
  • Data selector DS Has a function to switch the output of the memory array AR so that if the signal output from the memory array AR is data, it is output to the data output buffer DOB, and if the signal is access restriction information, it is output to the access right judgment circuit ACL. Fulfill.
  • a signal is input from the Y gate YG to the data selection unit DS, and the control signal CSIG is received from the control unit CTR.
  • the signal is controlled to be output from the unit.
  • the above function is realized by the signals controlling the transfer M0S switch being in a complementary relationship ;
  • FIG. 3 (A) is a diagram showing a configuration example of the access right determination circuit ACL.
  • the access right determination circuit ACL includes an input authentication key register IKR, an input address register IAR, an authentication key determination unit PCL, an access restriction information storage unit ACT, and the like.
  • the input authentication key register IKR temporarily stores the externally input input authentication key IKEY
  • the input address register IAR temporarily stores the externally input address information (hereinafter referred to as input address information) IADR. It is a temporary storage device.
  • the authentication key determination unit PCL includes, for example, the input authentication key register IKR, the input address register IAR, the contents of the access restriction information storage unit ACT described below, and information indicating an access requested from outside (hereinafter referred to as request access). This is a circuit that determines the validity of the input authentication key based on the ACCL, internal control signals from the control unit CTR, etc.
  • the access restriction information storage unit ACT is a temporary storage device for temporarily storing information stored in a memory chip, among information relating to the validity determination of the input authentication key.
  • the access restriction information is read from the memory array to the data register at a predetermined timing such as at power-on, reset processing, or when data is accessed, and is transferred from the data register via the data selection unit DS. It is stored in the access restriction information storage unit ACT.
  • the access restriction information storage unit ACT is, specifically, a volatile memory (mostly SRAM) embedded in the flash memory chip / controller. Generally, it takes a long time to read data from a non-volatile memory. Therefore, by reading them all at once, the overhead required for the authentication operation can be reduced.
  • the position (address) where the access restriction information is stored in the memory array is fixed in advance by firmware (for example, by storing it in ROM) that controls the operation of the memory, Can be specified by signal o
  • the input address register IAR can be configured to share part or the entirety of the X address buffer XAB and the Y address counter YAC, for example.
  • FIG. 3 (B) shows an example of the access restriction information temporarily stored in the access restriction information storage unit ACT.
  • the maximum number n of areas in which access restriction information can be specified is determined in advance, and an access right can be set for each area i (1 ⁇ in).
  • three areas can be specified, and access restriction information is registered for each area.
  • the address information (SADD1-3) defines the range of each area.
  • FIG. 4 is a diagram illustrating a configuration example of an authentication key determination unit PCL. Based on the access restriction information, the authentication key determination unit PCL determines whether or not an access request to the flash memory is to be granted as shown in Fig. 9. Operates to prohibit execution.
  • the access request may be sequentially collated with the access restriction information of each area, but in this configuration example, the processing is performed in parallel in order to perform this processing at higher speed.
  • the access judgment circuit PCheckl to 3 for each of the areas 1 to 3 receives the access restriction information, the input address information IADR, the input authentication key IKEY, and the requested access ACCL as inputs, and the access requested externally as the signal Pl to 3. 1 is output if access is allowed, and 0 is output if access is not allowed. If an access request cannot be granted to any area, the access request should be prohibited. Therefore, the authentication key determination unit PCL outputs, as the signal P, the logical product of the output signals Pl to 3 of each access determination circuit Pcheck.
  • FIG. 5 (A) shows a configuration example of the access determination circuit PCheckl for the area 1. Access determination circuits for other areas have the same configuration.
  • the access judgment circuit PCheck is composed of an access level judgment unit ACCLC, an authentication key comparison unit KEYC, an address judgment unit ADDC, and the like.
  • the access level determination unit ACCLC will be described.
  • “write” is defined as a write operation without an erase operation.
  • the request access ACCL also has a 3-bit structure as shown in Fig. 6 (B). Expressed in code.
  • “rewrite” is defined as a write access operation accompanied by an erase operation.
  • the access level determination unit ACCLC compares the three bits Bl, B2, and B3 of the permitted access l (ACCLl) with the three bits bl, b2, and b3 of the request access ACCL, and if the request access is permitted. Will output 1 and 0 if not allowed.
  • FIG. 6 (C) shows an example of the configuration.
  • 'Key comparison unit KEYC performs an authentication operation by comparing input authentication key IKEY with stored authentication key l (SKEYl). Judges whether two keys match, and outputs 1 if the keys match and 0 if they do not match.
  • FIG. 5 (B) shows an example of the configuration of the address comparison unit ADDC.
  • the address comparison unit ADDC is configured to output 0 when the input address IADD indicates an address in the area 1, and output 1 when the input address IADD indicates an address outside the area 1.
  • Address information 1 shall consist of the start address SAST1 of area 1 and the length SALEN1 of area 1.
  • the subtraction circuit SUB subtracts SAST1 from the input address IADD, and the comparison circuit C0MP compares the output of the subtraction circuit and SUB with SALEN1.If SALEN1 is smaller, 1; Output.
  • the output of the subtraction circuit SUB when the subtraction result is negative is configured to output a number such as the maximum number such that the output of the subsequent magnitude comparison circuit C0MP always becomes 1.
  • the addressing method used here may be, for example, a concatenation of an X address and a Y address, with the X address being the high order and the Y address being the low order.
  • one authentication key is set for one area as shown in FIG. 3 (B).
  • the present invention is not limited to this. Multiple authentication keys can be set for one area. In this case, for example, when accessing from the outside, if a certain relationship with any one of the authentication keys set in the area is satisfied, it is determined that the access is valid and all access is permitted, and unauthorized access is permitted. No access may be permitted for access using a simple input authentication key. Alternatively, even if each authentication key is determined to be a valid authentication key, access may be restricted by restricting the type of access permitted. For example, this is a case where the first authentication key for full access and the second authentication key for read only are set separately for one area.
  • the read-only second key that automatically has a certain relationship with the first authentication key (for example, the relationship between the public key and the private key of the public key cryptography). Configure so that 2 authentication keys are set. In this case, even if a third party knows the second authentication key, it is impossible to set information having the second authentication key 'without knowing the first authentication key. It is possible to prevent information tampering by a third party who does not know the authentication key. '
  • authentication using the read-only second authentication key may be required in addition to authentication using the first authentication key.
  • the authentication key By giving the authentication key a hierarchical structure in this way, it is possible to realize access restrictions that vary the strictness of authentication according to the type of access.
  • the areas where the first authentication key and the second authentication key are respectively set are completely the same, one area includes the other area, or one area includes the other area. There is a form in which only a part overlaps and only the overlapping part has multiple keys. obtain.
  • the permitted access to the data storage area is not changed even if the data is changed by erasing or writing, but the present invention is not limited to this.
  • Erasing may be performed in groups of 5—for each area, and the memory authentication key may be erased when erasing. .
  • the memory authentication key is set for each readout unit, and a certain address in the readout unit is fixed as the storage address of the memory authentication key. Reduce overhead.
  • FIG. 11 shows the access right judgment circuit ACL of this embodiment.
  • the data selection unit DS extracts the storage authentication key SKEY from the read data for one sector and temporarily stores it in the storage authentication key register SKR.
  • the input authentication key IKEY input from outside is temporarily stored in the input authentication key register 20 IKR, and the key comparison unit KEYC compares the contents of the stored authentication key register SKR with the contents of the input authentication key register IKR to determine a match. I do.
  • the storage authentication key SKEY is transferred to the access right determination circuit ACL via the data selection section DS.
  • an authentication key can be set for each X address, which is a single read unit, and data is read at the same time as the information accessed by the authentication key.
  • a flash memory with a small overhead for the authentication operation and the circuit scale for the authentication can be realized.
  • an external operation for data access can be realized in the same manner as the method shown in FIGS. 7 and 8 (A) and (B) ′.
  • the operation of the memory chip when reading, writing, and erasing is performed is the same as in the example of FIG.
  • the portion of one sector other than the portion where the memory authentication key is stored is output to the data output buffer DOB.
  • FIG. 12 shows an access right determination operation in the present embodiment.
  • the memory register data one sector's worth of data
  • the output destination of the data selection unit DS is set in the access right judgment circuit ACL (S2), and the data used for authentication is transferred from the data register to the access right judgment circuit ACL (S3).
  • the access right determination circuit ACL determines whether to permit the request access based on the authentication-related data transferred from the data register and the authentication-related data input from the outside (S4), and ends. (S5, S6).
  • the access content permitted even when the authentication is unsuccessful is not set.
  • FIG. Figure 13 shows a write operation in which the previously determined authentication keys PW (1) and PW (2) are changed to new authentication keys PW * (1) and PW * (2). .
  • write data is input while driving the serial clock SC, and the write data from the newly input Y address is stored in the data register. It is possible to remember when.
  • the command “40H” the data temporarily stored in the data register is written to the memory cell.
  • Reading and erasing are the same as those shown in FIGS. 7 and 8 (B).
  • erasure there may be a problem that the authentication data is also erased along with the erasure of the user data.
  • the problem can be solved by a configuration in which the authentication data is backed up and written back after erasing.
  • the validity of the input authentication key IKEY is determined by determining whether the stored authentication key SKEY and the input authentication key IKEY match.
  • the function of the key comparison unit KEYC may be changed.
  • the determination can be made by various methods, and the present invention is not limited thereto.
  • the access is not permitted if the input authentication key IKEY is determined to be invalid as a result of the authentication operation.
  • the access right determination circuit ACL is shown in the first embodiment.
  • the authentication operation is performed for each data that makes the X address the same.
  • FIG. 14 is a block diagram of a memory card according to a third embodiment of the present invention.
  • the memory card MC consists of a card controller CCT and a plurality of flash memory chips FM.
  • the card controller CCT is a host that controls the input / output buffer 1/01 in the interface of the external host, the input / output buffer I / 0B2 in the interface to the flash memory in the memory card, and the interface to the host.
  • Interface logic circuit HIL flash memory control logic circuit FCL for controlling flash memory
  • data transfer logic circuit DT for controlling data transfer, MPU, MPU interface logic circuit MIL, access right judgment circuit ACL, etc.
  • the present embodiment is characterized in that the part performing the operation related to the authentication is outside the flash memory chip, and performs the authentication operation as a memory card.
  • a flash memory without an authentication function as shown in Fig. 15 can be used as the flash memory.
  • the access right determination circuit ACL can be configured as a circuit having a function equivalent to the circuit of the first embodiment or the second embodiment, for example, and can realize an information protection function as a memory card. . '
  • a general-purpose flash memory chip can be used, and there is an advantage that the memory card can be configured at a lower cost.
  • FIG. 16 shows the digital information (digital data) according to the request of the user (customer).
  • FIG. 2 is a block diagram of an information distribution system that provides the content (contents). Digital information, which is music information and moving image information, is transferred to a memory card using the flash memory of the first or second embodiment via the memory card 1 which is a memory card MC shown as the third embodiment. To deliver.
  • the digital content distribution terminal 2 is installed at a station, a convenience store, or the like, and transmits a user's content request to the digital content distribution server 4 and, at the same time, responds to the service support information stored in the memory card 1. Perform necessary procedures.
  • the digital content distribution server 4 stores digital content, and transmits digital information via the communication line 3 in response to a content request from the digital content distribution terminal.
  • the communication line 3 may be, for example, a telephone line, the Internet, a satellite communication line, a dedicated line, or the like.
  • the form of information provision may be, for example, sales, rental, or free distribution.
  • the service support information is, for example, individual information of a customer necessary for an information service distribution company (hereinafter, referred to as a service provider). Such service support information is stored in the memory card 1.
  • the service support information includes (1) information for improving the usability of customers, (2) information for protecting the copyright of digital contents, and ( 3 ) information used for billing, etc. related to the purchase of contents. It is.
  • Information on usability improvement includes customer sales history. The history of sales to the customer is stored in a memory card, and the digital content distribution terminal 2 edits and displays the distributable content list according to the sales history. This will enable efficient introduction of content according to customer preferences.
  • the rental service also includes information on the rental period.
  • digital watermarking is performed on digital content to be distributed based on customer-specific information stored in memory card 1 as service support information. Can be inserted. If such service support information is centrally managed by the service provider and stored in each customer's memory card 1, it is effective for protecting the privacy of the customer. .
  • the information distribution system shown in Fig. 16 provides information by writing digital information to a memory card.
  • the contents stored in the memory card 1 include service support information 12 and digital contents .13 as shown in FIG. 17 (A).
  • Service support information is information that should not be written by anything other than the provider (access-restricted information mainly by the provider). Among them, there is management information common to multiple customers, but there is also information unique to the customer, such as billing information (access restriction information mainly provided by providers and users). Focusing on the need for a higher security level for the latter than for the former, access restrictions are provided as shown in Fig. 17 (B).
  • the service support information is stored in an area indicated by addresses A0 to A3 (hereinafter, referred to as a provider area). It is assumed that access to this provider area is restricted by the authentication key K1 set by the provider, and that only the read operation is permitted to those other than the provider who does not know the authentication key K1. In addition, the region (below provider. That the user area) indicated by the address A1 ⁇ A 2, which is included in the provider area, the user'll go-between limited access to the authentication key K2 that has been set is applied, do not know the authentication key No access is granted to the person.
  • the provider user area for example, an area in which user-specific information such as billing information and history information is written is set. Information written in the provider area other than the provider user area includes an identification number assigned to each user by the provider. If the above access restrictions are applied, these areas will be managed as follows.
  • Provider ⁇ User area Both provider authentication key and user authentication key are required for writing. A user authentication key is required for reading. If you do not know the user authentication key, no access is allowed. .
  • the key comparison unit KEYC shown in FIG. 5A is configured as follows.
  • the stored authentication key Kl set by the provider and the stored authentication key ⁇ ⁇ ⁇ 2 set by the user are each ⁇ -bit information.
  • the input authentication key is stored in the digital content distribution terminal 2, or the authentication key from the provider and the digital content distribution terminal 2 transmitted from the digital content distribution server 4 to the digital content distribution terminal 2 via the communication line 3. It is composed of 2 ⁇ bits of information based on the authentication key from the user input in step (1).
  • the key comparison unit KEYC compares the ⁇ -bit stored authentication key set in each area with the 2 ⁇ -bit input authentication key, and determines whether the stored authentication key is the upper ⁇ bits or the lower ⁇ bits of the input authentication key.
  • the configuration may be such that 1 is output if the value matches the ⁇ bit, and 0 is output if none of the values match.
  • the upper n bits of the authentication key are used for the provider authentication key, and the lower n bits are used for the user authentication key.
  • the key comparison part KEYC in Fig. 11 matches the lower n bits above the input authentication key and the memory authentication key, any access is permitted, and if only the lower n bits match, only reading is permitted What is necessary is just to comprise so that the signal which shows that it does.
  • FIG. 18 shows an embodiment in which the access is restricted by the authentication key up to the fourth embodiment, whereas the access is restricted by the encryption key.
  • access restriction using an authentication key by a memory card function is set for an area for storing service support information. Is stored by the digital content distribution terminal 2 and managed by the service provider. On the other hand, at least a part of the service support information to be stored (for example, the billing information, the history information, and the service support information stored in the provider user area in the fourth embodiment) corresponds to the user (customer). Is encrypted with the encryption key managed by. That is, the digital content distribution terminal 2 can write in the service support information area using the authentication key held by the digital content distribution terminal 2.
  • the support information is encrypted and written to the memory card.
  • the service support information cannot be written by anyone other than the service provider, it is possible to prevent the service support information from being tampered with by anyone other than the service provider. Since the is encrypted, it is possible to prevent unauthorized use of the memory card by a third party.
  • access restriction to the service support information storage area allows only reading of information without knowing the authentication key. In this case, if the rental period is read out to the playback device and it exceeds the set value of the rental period, a service form that prevents unauthorized use by providing a function to prohibit reproduction of the content is also possible It becomes. Note that most of the service support information that requires double access restriction is rewritten due to the user's use of the service, so the service support information is managed using the user-set authentication key. However, it can be said that this embodiment using the encryption key is easy to manage.
  • the digital content distribution terminal 2 can be configured to include a service support information decoding function 22 and a content processing function 23 as shown in FIG. Specifically, these functions store a program for realizing these functions in a storage device (not shown) of the terminal 2, and the CPU (not shown) of the terminal 2 stores these programs. Read and execute.
  • the user specifies the content to be distributed and inputs the encryption key for the service support information to the digital content distribution terminal 2.
  • the digital content distribution terminal 2 requests the digital content distribution server 4 to send the content requested by the user, and
  • the service support information is read from Ricard 1 and decrypted using the encryption key input by the customer.
  • the digital content distribution terminal 2 processes the content sent from the digital content distribution server 4 using the decrypted service support information, such as encryption and digital watermarking, and writes the processed content. It re-encrypts the updated service support information and writes the updated information using the authentication key.
  • the processing of the content can be performed on the server side, for example, by transmitting service support information to the digital content distribution server 4 '.
  • the area for storing digital content has no access restriction, and the method for encrypting digital content is used.
  • the customer can set an authentication key and set to prohibit writing to prevent tampering with digital content.
  • the digital content can be in various formats such as encryption or digital watermarking, and the present invention is not limited to a specific method.
  • a plurality of service support information and digital contents stored in a memory card, for example, as shown in FIG. 19 (C).
  • a common memory card is used for a plurality of providers. Even if the service is used, each service provider can have service support information managed independently, and various service forms can be realized.
  • FIG. 21 is a block diagram showing an example of an information system in which information in a memory card is used by a plurality of persons.
  • a plurality of hospitals store information on the condition of a patient in a memory card 5 owned by the patient. Possible medical care.
  • each hospital that writes information stores the secret information area and / or the public information area in the memory card. Secure.
  • each hospital sets an authentication key and restricts access to these areas, as shown in Fig. 22 (B) (only third parties are allowed to read).
  • the information stored in the information area is encrypted.
  • an information storage device capable of protecting stored information from unauthorized access can be realized.
  • 'Also set up multiple areas, each protected by a different authentication key. It is possible to realize an information storage device that can be set and the authentication key and area can be reset, and also realizes an information distribution system using a memory card that can prevent unauthorized use by a third party and tampering of stored information I can do it.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)

Description

不揮発性半導体記憶装置および情報配信 .おける情報管理方法
技術分野
本発明はアクセス制限機能を有する情報記憶装置および同装置を用い た情報システムに関する。 例えばフラッシュメモリに代表される不揮発 明
性メモリや不揮発性メモリを内蔵したメモリカード、 およびそれらを利 用した情報配信システムに適用して田有効な技術に関する。
背景技術 .
近年の情報化社会においてメモリカード、 もし.くはメモリチップに格 納した情報の機密を保持する （リードアクセスの制限） 、 あるいは第三 者が不正にデータを書き換え、または消去してしまうことを防止する（ラ イ ト、 消去アクセスの制限） という要望は大きい。
こうした記憶情報の保護手段としてはメモリカード内の ROMにパスヮ 一ドを格納しておき、 このパスヮードと一致したを入力をメモリカード に与えた場合にアクセスを許可する方法や、 記憶する情報を暗号化する 方法等が知られている。
発明の開示
しかしながら、 上記 ROMに格納したパスヮードを利用する方法では、 アクセス制限を施す領域ゃパスワードが固定であるなどの制限があり、 高度な情報化社会での多様な利用形態を提供することは難しい。
また、 上記情報の暗号化を利用する方法では、 第三者によって情報が 消去されたり、 消去後に別のデータを書き込まれてしまうことを防止し 難い。 '
本発明は上記事情に鑑みてなされたものであり、 本発明の目的とする ところは第三者の不正なアクセスから記憶情報が保護可能であり、 情報 保護の設定の自由度が高い情報記憶装置、 および半導体記憶装置を提供 すること。 さらには、 それらを利用した情報システムを提供することで ある。
本発明の前記並ぴにその他の目的と新規な特徴は、 本明細書の記述、 および添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明 すれば下記の通りである。
すなわち、 複数の不揮発性メモリセルを含むメモリセルアレイ と、 メ モリセルァレイからァ ドレスによって指定された不揮発性メモリセルを 選択するデコーダ · ドライバと、 入力コマンド及ぴ入力ア ドレスが入力 されるアクセス制御回路とを有し、 アクセス制御回路は、 メモリセルァ レイのうち所定のアクセスが制限されるアクセス制御領域についてのァ クセス制御情報とアクセス制御回路に入力された入力コマンド及び入力 ア ドレスとを比較し、 入力コマンド及ぴ入力ァドレスがァドレス制御領 域における制限されるアクセスでない場合には、 入力ァドレスによって 指定された不揮発性メモリセルがデコーダ · ドライバを介して選択され るように制御し、 入力コマンド及び入力ア ドレスがア ドレス制御領域に おける制限されるアクセスである場合には、 入力ァドレスによって指定 された不揮発性メモリセルがデコーダ · ドライバを介して選択されない ように制御し、 アクセス制御情報は、 アクセスが制限される領域のアド レス情報と制限されるアクセス態様とを含み、 アクセス制御情報に含ま れる情報はコマンドによって設定可能であるようにする。 これにより、 かかる不揮発性半導体記憶装置を利用するにより、 半導体製造者のみな らず、 プロバイダ、 ユーザが自由にアクセス制限を行うことが可能とな り、 メモリカードの柔軟なセキュリティが実現できる。■
また、 複数の不揮発性メモリセルを含むメモリセルアレイと、 メモリ セルァレイからァ ドレスによって指定された不揮発性メモリセルを選択 するデコーダ ' ドライバと、 入力コマンド、 入力ア ドレス及び入力キ一 が入力されるアクセス制御回路とを有し、 メモリセルァレイの所定の領 域は所定のアクセスが制限されるァクセス制限領域であって、 アクセス 制限領 について制限されるアクセス態様と第 1のキーとを含むァクセ ス制御情報が記憶され、 Tクセス制御回路は、 アクセス制御情報と入力 コマンド、 入力ア ドレス及び入力キーとを比較し、 入力キーが第 1のキ 一と符合する、 または入力コマンド及び入力ア ドレスがア ドレス制御領 域における制限されるアクセスでない場合には、 入力ァドレスによって 指定された不揮発性メモリセルがデコーダ · ドライバを介して選択され るように制御し、 入力キーが第 1のキーと符合せず、 かつ入力コマンド 及び入力ァドレスがァドレス制御領域における制限されるアクセスであ る場合には、 入力ァドレスによって指定された不揮発性メモリ,セルがデ コーダ . ドライバを介して選択されないように制御し、 アクセス制限領 域には、第 2のキーにより暗号化されたデータが記憶されるようにする。 このようにセキュリティのために 2つのキー'を併用することで、 セキュ リティを強固にすることができる。 このとき、 1つを認証キーとし、 另 IJ の 1つを喑号化キーにしてもよく、 あるいは 2 Όとも認証キーとしても 良い。
さらには、 以上のような不揮発性記憶装置の機能を実現したメモリ力 ードにより、 情報をメモリカードに書き込み、 蓄積する情報管理方法で あって、 メモリカードのメモリの第 1領域に第 1のアクセス管理レベル の情報を書ぎ込み、 メモリカードのメモリの第 2領域に第 1のアクセス 管理レベルより も低い管理レベルである第 2のアクセス管理レベルの情 報を書き込み、 第 1領域及び第 2領域は、 第 1のキーにより第 1のキー の設定者以外のアクセスを制限されており、 第 1領域には第 2のキーに より暗号化がなされた情報が書き込まれ、 第 2領域には暗号化のなされ ない情報が書き込まれるようにする。 図面の簡単な説明
第 1図は、 本発明の不揮発性半導体記憶装置の一例を示すプロック図 である。 ·'
第 2図は、 本発明のデータ選択回路の構成例を示す図である。
第 3図（A)は本発明の、アクセス権判定回路を示す図であり、 第 3図（B) はアクセス判定情報記憶部に記憶された情報を示す図である。
第 4図は、 本発明の認証キー判定部の構成例を示す図である。
第 5図（A)は本発明の領域毎アクセス判定回路を示す図であり、第 5図 (B)はア ドレス判定部の構成例を示す図である。
第 6図（A)は許可アクセスのコード例を示す図であり、 第 6図（B)は本 発明のアクセスレベル判定部の構成例を示す図である。
第 7図は、 本発明の不揮発性半導体記憶装置における読み出しァクセ スの手順を示すタイミング図である。
第 8図（A)は本発明の不揮発性半導体記憶装置における書き込みァク セスの手順を示すタイミング図であり、第 8図（B)は本発明の不揮発性半 導体記憶装置における消去アクセスの手順を示すタイミング図である。 第 9図（A)は、本発明の不揮発性半導体記憶装置における読み出し動作. を示すフローチャートであり、第 9図（B)は本発明の不揮発性半導体記憶 装置におけるアクセス権判定動作を示すフローチヤ一トである。
第 1 0図（A)は本発明の不揮発性半導体記憶装置におけるアクセス制 限領域の設定手順を示すタイミング図であり、第 1 0図（B)は本発明の不 揮発性半導体記憶装置における認証キーの変更手順を示すタイミング図 であり、第 1 0図（C)は本発明の不揮発性半導体記憶装置におけるァクセ ス制限領域の解除手順を示すタイミング図である。
第 1 1図は、 本発明のアクセス権判定回路の構成例を示す図である。 第 1 2図は、 本発明の不揮発性半導体記憶装置におけるアクセス権判 定動作を示すフローチャートである。
第 1 3図は、 本発明の不揮発性半導体記憶装置における認証キーの変 更を伴う書き込みアクセスの手順を示すタイミング図である。
第 1 4図は、 本発明のメモリカードの一例を示すプロック図である。 第 1 5図は、 従来の不揮発性半導体記憶装置の一例を示すブロック図 である。
第 1 6図は、 本発明の情報配信システムの一例を示すプロック図であ る。 '
第 1 7図（A)は本発明の情報配信システムの一例で利用するメモリ力 一ドの記憶する情報を示す図であり、第 1 7図（B)はサービス支援情報記 憶領域に記憶される情報を示す図である。
第 1 8図は、 本発明の情報配信システムの一例を示すプロック図であ る。
第 1 9図（A)は本発明の情報配信システムの一例 利用するメギリ力 一ドの記憶する情報を示す図であり、第 1 9図（B)はサービス支援情報記 憶領域及びデジタルコンテンッ記憶領域に記憶される情報を示す図であ り、第 1 9図（C)はメモリカードに複数のプロバイダからのデジタルコン テンッ情報を記憶させた一例を示す図である。
第 2 0図は、 本発明のデジタルコンテンツ配信端末の構成例を示す図 である。 第 2 1図は、 本発明の情報共有システムのの一例を示すブロック図で ある。
第 2 2図（A)は本発明の情報共有システムの一例で利用するメモリ力 一ドの記憶する情報の一例を示す図であり、第 2 2図（B)は本発明の情報 共有システムの一例で利用するメモリカードのアクセス制限の一例を示 す図である。 ，
発明を実施するための最良の形態
以下に、 本発明の具体的な例を示す。'以下では、 本発明をフラッシュ メモリ、 またはフラッシュメモリを用いたメモリカードに適用した場合 の例を中心に説明する。 これに限られず、 本発明は、 強誘電体メモリ (FRAM)や磁気メモ.リ （MRAM)等の不揮発メモリや、電源供給状態での DRAM、 SRAM等の揮発メモリを含む一般の記憶手段を用いて実現可能である。 ま た、 以下に示す例で用いるフラッシュメモリは一つのメモリセルに 2ビ ッ ト以上の情報を記憶可能ないわゆる多値メモリを用いることも可能で fcる。
(第 1の実施例）
第 1図は本発明の第 1の実施例であるフラッシュメモリのプロック図 である。 フラッシュメモリは入出力端子 1/00〜1/07を介してァドレス、 コマンド、 データ、 入力認証キー等の信号の入力おょぴデータ、 ステー タス等の信号の出力を行い、また制御信号端子 CCから各種制御信号が外 部から与えられる。 なお、 制御信号端子 CCは、 各種制御信号のための端 子をまとめて示しており、 後述するコマンドデータィネーブル信号、 ラ ィ トイネーブル信号等が含まれる。 また、 第 1動作電位 VC C、 第 2動作 電位 Vssが外部より与えられ、 書き込みに必要な高電圧が図示しない内 部昇圧回路により生成される。 ，
マルチプレクサ回路 MPは入出力端子 I/Oと接続され、入力信号を分配 し、 また各部からの出力信号を入出力端子 I/Oに送る。 制御部 CTRは各 種制御 'ί言号端子 CCと接続され、 読み出し、 消去、 書き込み、 書き換え等 の動作のための制御信号を発生する。 メモリアレイ ARには、複数のヮー ド線 Wと複数のビット線 Dの各交点にメモリセル MCが設けられている（簡 単のためにワード線 W、 ビット線 D、 メモリセル MCを 1個のみ図示する。 また、 メモリアレイ ARの構成は任意の構成をとることができる。 ） 。 メ' モリアレイ ARに書き込むべきデータは入力バッファ回路 DIBを介して入 力され、メモリアレイ ARから読み出されたデータはデータ出力バッファ 回路 DOBを介して入力される。 さらに、 各ビット線にはレジスタ （セン ス回路おょぴデータレジスタ回路 SDLの構成要素） が接続されており、 各レジスタ回路にメモリアレイ ARに書き込まれる、または読み出された データがラッチさ†Lる。
入力されたァドレス信号のうち Xァドレスは Xァドレスバッファ回路 XABを介して Xアドレスデコーダ回路 XDに入力され、 Xァ ドレスデコー ダ回路 XDはデコードしてメモリアレイ AR内の対応するヮード線 Wを選 択する。 また、 入力されたア ドレス信号のうち Yア ドレスの初期値が Y ア ドレス力ゥンタ回路 YACに入力され、 Yァドレスカウンタ回路 YACは順 次 Yア ドレス信号を発生する。 Yァドレ'スデコーダ回路 YDは発生された Yァドレスをデコードしてメモリァレイ AR内の対応するビット泉を選択 する。 選択されたビット線に対応する Yゲート YGがオン状態にされ、 レ ジスタと入力バッファ回路 DIBまたは出力バッファ回路 DOBとの間でデ ータのやり取りがなされることとなる。
さらに後述するアクセス権判定を行うためのアクセス権判定回路 ACレ メモリアレイ ARに格納されたデータの一部を選択的にアクセス権判定 回路 ACLに送るデータ選択部 DS等かち構成されている。
ここで、 Xァドレスデコーダ回路 XDによって選択されるワード線 Wの 本数は、 例えば常に 1本のみが選択可能な構成でもよい。 また、 データ の読み出し、 書き込み時には選択されるワード線を 1本とし、 消去の際 には複数を同時に選択可能な構成でもよい。 さらに、' 複数の独立動作可 能なバンクが存在する場合には、 読み出し、 書き込み時に各バンクから ヮード線を 1本ずつ同時に選択可能な構成であってもよい。
また、 Yァドレスデコーダ回路 YDによって選択されるビット線 Dの本 数は、 例えば内部データバスのバス幅分のビット線を同時に選択する構 成であってもよい。
第 1図に示すフラッシュメモリに対して、 本発明においてはユーザが 任意のメモリ空間に対してアクセス制限を施し得るように構成する。 第
.1 0図（A)にアクセス制限を施す領域を設定するために外部からの信号 入力操作の例を示す。 先ず、 入出力端子 I/Oに対して、 領域設定を行う ことを示すコマンド 「70H」 を入力する。 このとき、 制御信号端子 か ら入力されたコマンドデータイネ一プル信号/ CDEが lowになる。 コマン ドデータイネ一プル信号/ CDEは、 コマンドまたはデータとァドレスとの 識別や誤動作防止のためにコマンド入力のタイミングにあわせて用いら れる。 その後、 領域設定を行う先頭 Xア ドレスを SA (1)、 SA (2)の 2回に 分けて入力、 続いて、 設定する領域の長さを AL (1)、 AL (2)の 2回に分け て入力する。 なお、 2回に分けて入力するかどうかは、 これらの情報の ビッ ト数とフラッシュメモリに設けられている同時入力可能なビット数 (入出力端子 I/Oの数） との関係による。 また、 ライ トイネ一プル信号 /WEはこれら情報の区切りを示す。
これにより、 入力した先頭）（ア ドレス及び領域の長さによって指定さ れた領域にアクセス制限が可能になる。 このとき、 認証キーはあらかじ め定められているデフオルト値に設定されるものとする。
このように設定されたアクセス制限領域に対して、 ユーザは固有の認 証キーを設定し、 またこの固有の認証キーによつて認証が失敗した場合 にでも所定のアクセスのみを許可する （あるいは一切許可しない） よう に設定する （例えば、 上記のアクセス制限領域設定手続きにおいては、 認証キーをデフオルト値とするとともに、 認証に失敗した場合において も全てのアクセス形態が可能なように初期設定するものとする） 。 第ェ
0図（B)にその信号入力操作の例を示す。先ず、入出力端子 I/Oに対して、 アクセス制限情報の変更を行うことを示すコマンド 「8ΌΗ」 を入力する。 その後、 対象とする領域を指定するため、 アクセス制限領域の先頭 Xァ ドレスを SA (1)、 SA (2)の 2回に分けて入力し、 認証キーを PW (1)、 PW (2) の 2回に分けて入力する。 続いて、 新たに変更する認証キーを PW* (1)、 PW* (2)の 2回に分けて入力し、 認証に失敗した場合に許可されるァクセ スについての情報 ACを入力する。 これにより、 指定領域の認証キー及び 許可アクセスが変更される。
また、 既に設定されたアクセス制限領域のアクセス制限を解除するこ ともできる。 第 1 0図（C)にその信号入力操作の例を示す。 先ず、 入出力 端子 I/Oに対して、アクセス制限の解除を行うことを示すコマンド「90H」 を入力する。 その後、 アクセス制限解除する領域を指定するため、 ァク セス制限領域の先頭 Xア ドレスを SA (1)、 SA (2)の 2回に分けて入力し、 認証キーを PW (1)、 PW (2)の 2回に分けて入力する。 これにより指定領域 に関わる情報が消去されることにより、 アクセス制限が解除される。 このようにアクセス制限されたフラッシュメモリに対して、 データァ クセスのための外部からの信号入力操作の例を第 7図及び第 8図に示す。 第 7図にデータの読み出し動作を示す。 先ず、 入出力端子 I/Oに対し、 読み出し動作を行うことを示すコマンド 「00H」 を入力する。 その後、 読 み出しを行うデータを格納しているメモリセル ARの Xア ドレスを SA (1)、 SA (2)の 2回に分けて入力、 続いて、 入力認証キーを PW (1)、 PW (2)の 2 回に分けて入力し、 更に読み出しを行うデータを格納しているメモリセ ルの Yァ ドレスを CA (1)、 CA (2)の 2回に分けて入力する。
この後にシリアルクロック SCが駆動され、指定ァドレスに記憶されて. いるデータが入出力端子 I/Oより出力されると共に Yァドレスカウンタ 回路 YACの値が順次変更され、 次々とビッ ト線 Dが選択される。 また、 一旦シリアルタロック SCの駆動を止め、 新たに Yァドレスを CA，（1)、 CA' (2)を 2回に分けて入力され、シリアルクロック SCの駆動が再開され ることにより、新たに入力した γァドレスからのデータが入出力端子 I/O より出力される。 ここで、 図示してはいないが、 メモリチップの構造上、 γァドレスの入力後、 メモリチップからデータが出力可能な状態になる までに所定の時間が必要となるような場合には'、 所定時間の待ち動作を 入れたり、チップのレディー/ビジー信号出力を利用して状態を監視して、 データが出力可能な状態になつてからシリアルクロック SCを駆動する ようにしてもよレヽ。
別のワード線 Wを選択,する場合には、 改めて読み出しコマンド 「00H」 及ぴァドレスの入力が行われる。
第 8図（A)はデータの書き込み動作を示す。 先ず、 入出力端子 I/Oに対 じ、 書き込み動作を行うことを示す'コマンド 「10H」 を入力し、 その後、 データの書き込みを行うメモリセルの Xァドレスを SA (1)、 SA (2)の 2回 に分けて入力、 続いて、 入力認証キーを PW (1)、 PW (2)の 2回に分けて入 力し、 更にデータの書き込みを行うメモリセルの Yアドレスを CA (1)、 CA (2)の 2回に分けて入力する。 この後にシリアルタロック SCを駆動し ながら書き込みデータを入出力端子 I/Oから入力することにより、 入力 した Yァドレス以降のメモリセルに対する書き込みデータがメモリチッ プ内のデータレジスタに一時記憶される。 また、 一旦シリアルクロック
SCの駆動を止め、 新たに Yァ ドレスを CA' (1)、 CA' (2)を 2回に分けて入 力すれば、その後にシリアルクロック SCを駆動しながら書き込みデータ を入力することで、 新たに入力した Yァドレスからの書き込みデータが データレジスタに一時記憶される。 最後に、 所定の書き込みデータがデ ータレジスタに設定された後、 コマンド 「40H」 を入力することにより、 データレジスタに一時記憶されたデータがメモリセルへ書き込まれる。 第 8図（B)はデータの消去動作を示す。 先ず、 入出力端子 Ί/0に対し、 消去動作を行うことを示すコマンド 「20H」 を入力後、 データの消去を行 うメモリセルの Xア ドレスを SA ( 1)、 SA (2)の 2回に分けて入力、 続いて、 入力認証キーを PW (1)、 PW (2)の 2回に分けて入力し、 最後に、 コマンド
「B0HJ を入力することにより、 消去動作が開始される。 なお、 本例は、 同一の Xア ドレスにあるメモリセルのデータが一括して消去される場合 の例を示しているが、 複数のワード線 Wを含むプロックを構成するメモ , リセルのデータが一括して消去されるようにしてもよい。
また、 例えば同じ入力認証キーが設定されている領域に対して続けて アクセスする場合や、 デフォルトの入力認証キーを使用する場合には入 力認証キーを省略したり、 Xア ドレス、 入力認証キー、 Yア ドレス等の入 力順序、 入力の分割数、 必要な入力項目等を変更することは本発明の趣 旨を逸脱しない範囲で様々に可能である。
第 9図（A)、 （B)を使って、 読み出し、 書き込み、 消去を行う場合のメ モリチップの動作の例を示す。 外部からコマン ド、 ア ドレス、 入力認証 キーが入力され（ S 1 )、 入力された入力認証キーの正当性の確認を含むァ クセス権の判定を行う（S2)。 アクセス権なしと判断された場合には動作 を終了（S3)し、 アクセス権あり と認められた場合には、 指定ア ドレスに あるメモリセルに対してコマンドに対応する操作を実行する（S4)。 ステップ S4において、 具体的には、 読み出し動作においては、.データ をデータレジスタに読み出し、シリアルクロック SCにしたがってデータ を入出力端子 I/Oから出力し、正常終了する。 書き込み動作においては、 データをシリアルタロック scにしたがってデータ kジスタに一時記憶 後、 メモリセルへの書き込みを行い、 正常終了する。 消去動作において は、メモリセルのデータ消去を開始するコマンドを入力して消去を行い、 正常終了する。
ここで、 認証結果が不正等実行できないコマンドが入力された場合の 終了動作は、 例えば、 外部からの見かけ上は正常な動作が続いているよ うに見せかけながらダミーの動作を続ける方法や、 エラ一信号を出力し てエラー終了する方法等がある。 ·
第 9図（B)に、第 9図（A)のステップ S2であるアクセス権の判定動作を 示す。 入力されたァドレスに対してアクセス権の制限がなされているか どうかを判定し（Sl)、 アクセス制限がなされていなければアクセス権あ りとして判定動作を終了する（S5)。 アクセス制限がなされている領域で あれば、 入力認証キーと記憶されている認証キーと照合し（S2)、 正当な 認証キーであると判定されれば、 アクセス権ありとして判定動作を終了 する（S5)。 本発明においては、 認証が不成功であっても、 制限された動 作に限って許可することができる。 正当な認証キーであると判定されな かった場合には、 要求アクセスの内容 （例えば、 読み出し、 書き込み、 消去等） が許可されているアクセスであるかどうかを判定する（S3)。 許 可されたアクセスであると判定されれば、 アクセス権あり として判定動 作を終了し（S5)、 そうでなければアクセス権なしとして判定動作を終了 する（S4)。 ， 続いて、本発明における認証動作を第 2図〜第 6図を用いて説明する。 第 2図は、データ選択部 DSの構成例を示す図である。データ選択部 DS は、メモリアレイ ARから出力される信号がデータであればデータ出カバ ッファ DOBに出力し、アクセス制限情報であればアクセス権判定回路 ACL に出力するように、メモリアレイ ARの出力を切り換える機能を果たす。
Yゲート YGから信号がデータ選択部 DSに入力され、制御部 CTRから.の制 御信号 SSIGを受ける トランスファー M0Sスィッチにより、 データ出カバ ッファ回路 D0B、 またはアクセス権判定回路 ACLに繋がる何れかの出力 部から信号が出力されるように制御される。 ここで、 トランスファー M0S スィツチを制御する信号は相補の関係にあることにより、 上記機能が実 現される ;。
' 第 3図（A)はアクセス権判定回路 ACLの構成例を示す図である。本構成 例では、 アクセス権判定回路 ACLは、 入力認証キ一レジスタ IKR、 入力 ア ドレスレジスタ IAR、 認証キー判定部 PCL、 アクセス制限情報記憶部 ACT等から構成されている。 ここで、 入力認証キーレジスタ IKRは、 外 部から入力される入力認証キー IKEYを、 入力ァドレスレジスタ IARは外 部から入力されるア ドレス情報 （以下、 入力ア ドレス情報という） IADR を一時記憶する一時記憶装置である。 認証キー判定部 PCLは、 例えば入 力認証キ一レジスタ IKR、 入力ァドレスレジスタ IAR、 次に述べるァクセ ス制限情報記憶部 ACTの内容、 外部から要求があったアクセスを示す情 報 （以下、 要求アクセスという） ACCL、 制御部 CTRからの内部制御信号 等によって入力認証キーの正当性を判定する回路である'。 また、 ァクセ ス制限情報記憶部 ACTは上記入力認証キーの正当性の判定に関する情報 のうち、 メモリチップ内に格納されている情報を一時記憶する一時記憶 装置である。
アクセス制限情報は、 電源投入時やリセッ ト処理時、 もしくはデータ にアクセスが生じた時等の所定のタイミングでメモリアレイからデータ レジスタに読み出され、データ選択部 DSを介してデータレジスタから転 送ざれァクセス制限情報記憶部 ACTに記憶される。 アクセス制限情報記 憶部 ACTは具体的には、 フラッシュメモリチップゃコントローラに混載 される揮発メモリ （多くは SRAM) である。 一般に不揮発性メモリでは読 み出しに時間がかかるため、 一括して読み出しておくことにより認証動 作に要するオーバーヘッドを低減することができる。 ここで、 アクセス 制限情報がメモリアレイ,内で記憶される位置 （ア ドレス） は予めメモリ の動作を制御するファームウェア （ えば ROMに記憶することによつ て） によって固定しても、 外部からの信号によって指定可能にしてもよ い o
また、 入力ア ドレスレジスタ IARは、 例えば Xア ドレスバッファ XAB や Yア ドレスカウンタ YACと一部または全体を共用する構成も可能であ る。
第 3図（B)に、アクセス制限情報記憶部 ACTに一時記憶されるアクセス 制限情報の例を示す。 本発明の一実施形態として、 アクセス制限情報を 指定できる領域の最大数 nをあらかじめ定めておき、各領域 i ( 1≤ i n )に対して、 アクセス権が設定できるようにする。本例では 3領域指定 できるように構成され、各領域に対してアクセス制限情報が登録される。 ア ドレス情報（SADD1〜3)は、 各領域の範囲を定義する。 ア ドレス情報 (SADD'1〜3)の形式としては、 領域の先頭ァドレスと領域の長さに関する 情報を指定する方式や、 領域の先頭ァドレ'スと最終ア ドレスを指定する 方式等が可能である。 第 1 ◦図（A)の例では、先頭ア ドレスと領域の長さ により指定する例により説明した。 記憶認証キー（SKEY1〜3)は各領域ご とに設定される。 許可アクセス（ACCL1〜3)は、 第 9図（B)によって説明し た、 各領域に対して入力された入力認証キーが不正な場合 （記憶認証キ 一 SKEYと一致しない） であっても、 許可されるアクセス形態を示す情報 である。 第 4図は認証キー判定部 PCLの構成例を示す図である。 認証キー判定 部 PCLはアクセス制限情報に基づき、 フラッシュメモリに対するァクセ ス要求が許可されるべきものであるかどうかを第 9図に示すように判定 し、 許可できないアクセス要求に対しては当該アクセスの実行を禁止す るように動作する。 アクセス要求に対して各領域のアクセス制限情報と 逐次照合してもよいが、 本構成例ではこの処理をより高速に行うため、 並列処理するものである。 領域 1〜領域 3の各々に対するアクセス判定 回路 PCheckl〜3は、 アクセス制限情報、 入力ア ドレス情報 IADR、 入力 認証キー IKEY、 要求アクセス ACCLを入力とし、 信号 Pl〜3として外部か ら要求されたアクセスを許可する場合には 1、 アクセスを許可しない場 合には 0を出力する。 アクセス要求がいずれかの領域に対して許可でき ないものであれば、 当該アクセス要求は禁止されるべきものである。 そ こで、 認証キー判定部 PCLは信号 Pとして、 各アクセス判定回路 Pcheck の出力信号 Pl〜3の論理積を出力する。
第 5図（A)に領域 1に対するアクセス判定回路 PChecklの構成例を示す。 他の領域に対するアクセス判定回路も同じ構成である。 アクセス判定回 路 PCheckは、 アクセスレベル判定部 ACCLC、 認証キー比較部 KEYC、 ァ ド レス判定部 ADDC等から構成される。
アクセスレベル判定部 ACCLCについて説明する。 許可アクセス 1 (ACCL1)は、 第 6図（A)に示すような 3 ビッ トのコードで表される。 例え ば、 ACCL1=000なら認証されない場合の許可アクセスはなし、 ACCL1=001 なら読み出しのみ、 ACCL1=011なら読み出しと書き込みのみ、 ACCL1 = 100 なら消去のみ、 ACCL1二 101なら消去と読み出しのみを許可アクセスとし、 ACCL1=111ならすベてのアクセスが許可アクセスとしている。 伹し、 こ こで 「書き込み」 とは消去動作を伴わない書き込み動作と定義する。 一方、 要求アクセス ACCLもまた、 第 6図（B)に示すような 3 ビッ トの コードで表される。 例えば、，読み出し要求は ACCL=001、 消去要求は ACCL=100、 書き込み要求は ACCL=011、 書き換え要求は ACCL=111である。 ここで、 「書き換え」 とは消去動作を伴った書き込みアクセス動作と定 義する。 „
アクセスレベル判定部 ACCLCは、許可アクセス l (ACCLl)の 3 ビッ ト Bl、 B2、 B3と要求アクセス ACCLの 3ビット bl、 b2、 b3との各ビッ トを比較 し、 要求アクセスが許可される場合には 1、 許可されない場合には 0を '出力する。 第 6図（C)にその一構成例を示す。
'キー比較部 KEYCは入力認証キー IKEYと記憶認証キー l (SKEYl)とを比 較照合して、 認証動作を行う。 2つのキーの一致判定を行い、 キーが一 致している場合には 1、 不一致の場合には 0を出力する。
第 5図（B)にァドレス比較部 ADDCの一構成例を示す。 ァドレス比較部 ADDCは、 入力ァ ドレス IADDが領域 1内のァ ドレスを示す場合には 0、 領域 1外のァドレスを示す場合には 1を出力するように構成する。 ァド レス情報 1 (SADD1)は領域 1の先頭ァドレス SAST1と領域 1の長さ SALEN1 からなるものとする。 減算回路 SUBは、 入力ァ ドレス IADDから SAST1を 減算し、 比較回路 C0MPは、 減算回路, SUBの出力と SALEN1の大小比較を 行い、 SALEN1のほうが小さい場合には 1、 それ以外の場合は 0を出力す る。 ただし、 減算回路 SUBにおいて減算結果が負の場合の出力は例えば 最大数のような、後段の大小比較回路 C0MPの出力が必ず 1となるような 数を出力するように構成しておく。ここで用いるァドレスの表現方法は、 例えば Xァドレスを上位、 Yァドレスを下位として Xアドレスと Yァドレ スを連結したものでもよい。
第 5図（A)の構成では、まずアクセスレベル判定部 ACCLCの出力とキー 比較部 KEYCの出力との論理和をとり、この論理和とァ レス比較部 ADDC の出力との論理和を信号 P1 として出力する。 なお、 以上の実施例では、 第 3図（B)に示したように一つの領域に対し 一つの認証キーを設定する方式としたが、 本発明はこれに制限される 訳ではなく、. 一つの領域に対して複数の認証キーを設定することも可能 である。 この場合には、 例えば、 外部からのアクセスの際には、 領域に 複数設定された何れかの認証キーと一定の関係を満たせば正当なァクセ スと判定してすべてのアクセスを許可し、 不正な入力認証キーによるァ クセスに対しては一切のアクセスを許可しないようにしてもよい。 ある いはそれぞれの認証キーに対し、 正当な認証キーと判定された場合にも 許可するアクセスの種類を制限することでアクセス制限を行ってもよレ、。 例えば 1つの領域に対してフルアクセス用の第 1の認証キーと読み出し 専用第 2の認証キーを区別して設定するごときである。
このとき、 例えば、 フルアクセス用の第 1の認証キーの設定によって 自動的に第 1の認証キーと一定の関係 （例えば、 公開鍵暗号の公開鍵と 秘密鍵の関係） を持つ読み出し専用の第 2の認証キーが設定されるよう に構成する。 この場合、 第三者に第 2の認証キーを知られてしまった場 合でも第 1の認証キーを知らなければ第 2の認証キー'を持つ情報を設定 することは出来ず、 第 1の認証キーを知らない第三者による情報の改竄 を防止可能である。 '
また、 例えばフルアクセス用の第 1の認証キーでの認証の際には、 第 1の ·認証キーによる認証に加えて読み出し専用第 2の認証キーによる認 証も要求するようにしてもよい。 このように認証キーに階層構造を持た せることにより、 アクセスの種類に応じて認証の厳しさを変化させたァ クセス制限が実現できる。 この場合、 第 1の認証キー、 および第 2の認 証キーがそれぞれ設定される領域は、 完全同一、 一方の領域が他方の領 域を包含する、 あるいは一方の領域が他方の領域に対して一部のみ重な つておりその重なり部分のみが複数のキーを持つ、 といった形態があり 得る。
なお、 上記の実施例では消 ·去や書き込みによってデータが変更された 場合でもデータが格納される領域への許可アクセスは変更されないが、 本発明がこれに限定されるわけではなく、 例えば情報の消去は領域毎に 5 —括で行い、 消去時には記憶認証キーも消去されるように構成してもよ レ、。 .
以上の構成により、 それぞれに異なる認証キーが設定された複数の領 域を持ち、 認証キー、 領域が再設定可能なフラッシュメモリが実現でき る。 .
10 (第 2の実施例）
本発明の第 2の寒施例について説明する。 本実施例では、 記憶認証キ • 一 SKEYを 1回の読み出し単位ごとに設定し、 その読み出し単位のうち所 , 定のア ドレスを記憶認証キーの格納ア ドレスとして固定することにより、 認証にかかるオーバーへッ ドを低減させる。
15 本実施例のアクセス権判定回路 ACLを第 1 1図に示す。 この例では、 1セクタ （同一の Xア ドレスを有するメモリセルの集合） を読み出しの 単位とするものとする。 データ選択部 DSは、 1セクタ分の読み出された データから記憶認証キー SKEYを抽出し、 記憶認証キーレジスタ SKRに一 時記憶する。 外部から入力される入力認証キー IKEYは入力認証キーレジ 20 スタ IKRに一時記憶され、キー比較部 KEYCは、記憶認証キーレジスタ SKR の内容と入力認証キーレジスタ IKRの内容とを比較して一致判定をする。 この構成では、 データアクセスの際に Xア ドレスが指定される度に、 記 憶認証キー SKEYがデータ選択部 D Sを介してアクセス権判定回路 ACLに転 送される。
25 この構成では、 1回の読み出し単位である Xア ドレス毎に認証キーが 設定可能であり、 また、 認証キーがアクセスする情報と同時にデータレ ジスタに読み出されることにより、 認証動作、 および認証のための回路 規模のオーバーへッドが小さなフラッシュメモリが実現できる。
本実施例でも、 データアクセスのための外部からの ¾作は、 第 7図、 第 8図（A)， （B)'に示す方法と同様に実現できる。 読み出し、 書き込み、 消 去を行う場合のメモリチップの動作は図 9の例と同様である。 伹し、 読 み出し動作は、 1セクタのうち記憶認証キーの格納された部分を除いた 部分がデ一タ出力バッファ DOBに出力される。
本実施例でのアクセス権判定動作を第 1 2図に示す。 データアクセス の際には、 外部から指定されたァ ドレスと同一の Xァ ドレスを持つメモ リセルのデータ （1セクタ分のデータ） のデータレジスタへの一括読み 出しを行う（S l)。データ選択部 DSの出力先をアクセス権判定回路 ACLに 設定し（S2)、 認証に用いるデータをデータレジスタからアクセス権判定 回路 ACLへ転送（S3)する。 アクセス権判定回路 ACLでは、 データレジス タから'転送された認証に関するデータ、 および外部から入力された認証 に関するデータ等を元に要求のアクセスを許可するか否かの判定を行い (S4)、 終了する（S5， S6)。 本実施例においては、 アクセス権判定動作のォ 一バーへッドを小さくするために、 認証が不成功の場合にも許可される アクセス内容は設定されていない。
' 第 2の実施例におけるアクセス制限に関する手続きについて、 第 1 3 図に示す外部からの信号入力操作の例を用いて説明する。 第 1 3図に示' すのは、 既に定められている認証キー PW ( 1)、 PW (2)を新しい認証キー PW* (1)、 PW* (2)に変更を伴う書き込み動作である。 本例においても、' コ マンド 「40H」 .の入力前に、 一旦シリアルクロック SCの駆動を止め、 新 たに Yア ドレスを CA' (1)、 CA' (2)を 2回に分けて入力すれば、 その後に シリアルクロック SCを駆動しながら書き込みデータを入力することで、 新たに入力した Yァドレスからの書き込みデータがデータレジスタに一 時記憶することが可能である。 コマンド 「40H」 を入力することにより、 データレジスタに一時記憶されたデ一タがメモリセルへ書き込まれる。 なお、 認証キーが設定されていないセクタに対して書き込みを行う場 合には、 元の認証キー PW (1)、 PW (2)の入力は不要とされる。 なお、 認証 キーを設定しない場合には、 記憶認証キーが格納される所定アドレスに は所定の認証キーが設定されていないことを示す符号 （例えば al l 0 ) を格納しておくものとする。
また、認証キーを変更しない場合には、新たな認証キー PW* (1)、 PW* (2) の入力は不要となる。 これらについては、 異なる書き込みコマンドを設 けて区別するようにしても良い。
読み出し、 消去については、 第 7図、 第 8図（B)に示したのと同様であ る。 但し、 消去の場合、 ユーザーデータの消去に伴って認証データも消 去されるという問題が生じる場合があるが、 例えば消去状態にある Xァ ドレスには任意のアクセスを許可する構成や、 消去前に認証データを退 避しておき消去後に書き戻すようにする構成とすることで解決できる。 ここで、 本実施例では、 記憶認証キー SKEY、 および入力認証キー IKEY の一致判定によつて入力認証キー IKEYの正当性を判定しているが、 例え ばキー比較部 KEYCの機能を変更することで様々な方法による判定が可 能であり、 これにより本発明が限定されるわけではない。
また、 本例では認証動作の結果入力認証キー IKEYが不正'であると判定 された場合にはアクセス許可しない構成となっているが、 例えばァクセ ス権判定回路 ACLに第 1の実施例で示したような許可アクセスを判定す る回路を付加し、 許可アクセスの情報も認証に関するデータとしてメモ リアレイに記憶すれば第 1の実施例と同様の動作が容易に実現可能でき る。 ―
更に、 本実施例では認証動作を Xァ ドレスを同一にするデータ毎に行 つたが、 例えば複数の Xァドレスを単位としたり、 同一の Xァドレスが 複数の認証単位を含む構成への拡張も可能である。 .
(第 3の実施例）
第 1 4図は本発明の第 3の実施例に係わるメモリカードブロック図で ある。 第 1 4図においてメモリカード MCは、 カードコントローラ CCTと 複数のフラッシュメモリチップ FMからなる。カードコントローラ CCTは、 外部のホス トのインターフェースにおける入出力バッファ 1/01、 メモリ カード内の、 フラッシュメモリに対するィンターフェースにおける入出 力バッファ I/0B2、 ホス トに対するィンターフェースを制御するホス ト . インターフェース論理回路 HIL、 フラッシュメモリを制御するフラッシ ュメモリ制御論理回路 FCL、 データ転送を制御するデータ転送論理回路 DTし、 MPU、 MPUインターフェース論理回路 MIL、 およぴアクセス権判定回 路 ACL等から構成される。
' 本実施例では、 認証に係わる動作を行う部分がフラッシュメモリチッ プの外部にあり、メモリカードとして認証動作を行うことを特徴とする。 フラッシュメモリ として例えば第 1 5図に示すような認証機能を持たな いフラッシュメモリを使用可能である。 ここで、 アクセス権判定回路 ACL は例えば第 1の実施例、 または第 2の実施例の回路と同等の機能を有す る回路として構成可能であり、 メモリカードとしての情報保護機能が実 現できる。 '
この場合、 汎用のフラッシュメモリチップを用いることができ、 メモ リカードとしてより安価に構成できる利点がある。
続いて、不正なアクセスから記憶情報が保護可能なフラッシュメモリ、 メモリカード等の利用の形態の例を示す。
(第 4の実施例）
第 1 6図は、 ユーザー （顧客） の要求に応じてデジタル情報 （デジタ ルコンテンツ） を提供する情報配信システムのプロック図である。 音楽 情報、 動画像情報であるデジタル情報を、 第 1または第 2の実施例のフ ラッシュメモリを用いたメモリカードゃ第 3の実施例として示したメモ リカ一ド MCであるメモリカード 1を介して配信する。デジタルコンテン ッ配信端末 2は、 駅、 コンビニエンスス トア等に設置され、 ユーザのコ ンテンッ要求をデジタルコンテンッ配信サーバ 4に伝達するとともに、 メモリカード 1に蓄積されたサ一ビス支援情報に対して必要な手続きを 行う。 デジタルコンテンツ配信サーバ 4は、 デジタルコンテンツを蓄積 しており、 通信回線 3を介してデジタルコンテンツ配信端末からのコン テンッ要求に応じて、 デジタル情報を送信する。 通信回線 3は例えば電 話回線、 インタ一ネッ ト、 衛星通信回線、 専用線等でもよく、 また、 情 報提供の形態は、 例えば販売、 レンタル、 無料配布等の形態であってよ レ、。
ここで、 サービス支援情報とは、 例えば情報サービス配信会社 （以下、 サービスプロバイダという） に必要な顧客の個別情報である。 このよう なサービス支援情報はメモリカード 1 に記憶させられる。 サービス支援 情報には、 （1 ) 顧客の使い勝手を向上するための情報、 （2 ) デジタ ルコンテンツの著作権を保護するための情報、 （ 3 ) コンテンツ購入に 係わる課金等に利用する情報が含まれる。使い勝手向上の情報としては、 顧客の販売履歴がある。当該顧客への販売履歴をメモリ力一ドに記憶し、 この販売履歴に応じて、 デジタルコンテンツ配信端末 2は配信可能なコ ンテンッリス トを編集して表示する。 これにより、 顧客の好みに応じた コンテンツを効率的に紹介できるようになる。 また、 レンタルサービス においては、 レンタル期間に関する情報も含まれる。 コンテンツの著作 権保護の観点からは、 配信するデジタルコンテンツにサービス支援情報 としてメモリカード 1に記憶された顧客の固有情報に基づき電子透かし を入れることが可能になる。 このようなサービス支援情報は、，サービス プロバイダが一元的に管理するこ.となく、 顧客の各々のメモリカード 1 に記憶しておくことは、 顧客のプライバシー保護のためにも有効なこと である。
第 1 6図に示した情報配信システムは、 デジタル情報をメモリカード に書き込むことによって情報の提供を行う。 このときメモリカード 1に 記憶される内容は、第 1 7図（A)に示されるようにサービス支援情報 1 2 及びデジタルコンテンツ.1 3が含まれる。 かかる情報配信システムにお いては、 メモリカード 1に記憶されたサービス支援情報が、 顧客または 第三者よつて改竄されることを防止し、 メモリカードの不正利用を防止 する必要がある。
サービス支援情報とは、 プロバイダ以外のものによって書き込みが行 われてはならない情報 （プロバイダ主体のアクセス制限情報） である。 その中には、 複数の顧客に共通の管理情報も存在するが、 例えば課金情 報のように顧客に固有の情報 （プロバイダ ·ユーザ主体のアクセス制限 情報） もある。 後者については前者よりもセキュリティのレベルを高く する必要性があることに着目し、第 1 7図（B)に示すようなアクセス制限 を設けるものである。
サービス支援情報は、 ア ドレス A0〜A3で示される領域 （以下、 プ.ロバ イダ領域という） に會己憶される。 このプロバイダ領域には、 プロバイダ が設定した認証キー K1によってアクセス制限が施され、認証キー K1を知 らないプロバイダ以外の者は読み出し動作のみが許可されるとする。 ま た、 プロバイダ領域に包含されるア ドレス A1〜A2で示される領域 （以下 プロバイダ .ユーザ領域という） は、 ユーザが設定した認証キー K2によ つてアクセス制限が施され、 認証キーを知らない者に対しては一切のァ クセスが許可されないとする。 プロバイダ ·ユーザ領域としては、 例えば、 課金情報、 履歴情報のよ うにユーザ固有の情報が書き込まれる領域を設定する。 プロバイダ ·ュ 一ザ領域以外のプロバイダ領域に書き込まれる情報としては、 プロバイ ダが各ユーザに付与した識別番号等が含まれる。 上記のようなアクセス 制限が行われた場合、これらの領域は次のように管理されることになる。
( 1 ) プロバイダ ·ユーザ領域：書き込みのためにはプロバイダ認証 キーとユーザ認証キーの双方が必要。 読み出しのためにはユーザ認証キ 一が必要。 ユーザ認証キーを知らない場合は、 一切のアクセスが許可さ れない。 .
( 2 ) プロバイダ領域のうちプロバイダ 'ユーザ領域を除く镡域：書 き込みのためにはプロバイダ認証キーが必要 q プロバイダ認証キーを知 らなくても読み出しは可能。 ユーザ認証キーは無関係。
なお、 このように一つの領域が 2つの認証キーによりアクセス制限が なされる場合には、 第 5図（A)に示したキ一比較部 KEYCを次のように構 成する。 プロバイダ設定の記憶認証キー Kl、 ユーザ設定の記憶認証キー Κ2をそれぞれ ηビッ トの情報とする。 入力認証キーは、 デジタルコンテ ンッ配信端末 2が記憶している、 あるいは通信回線 3を介してデジタル コンテンッ配信サーバ 4からデジタルコンテンツ配信端末 2に送信され たプロバイダからの認証キーとデジタルコンテンツ配信端末 2に入力さ れたユーザからの認証キーとにより 2 ηビッ トの情報として構成する。 キー比較部 KEYCは、 各領域に設定された ηビッ トの記憶認証キーと、 こ の 2 ηビッ トの入力認証キーとを比較し、 記憶認証キーが入力認証キー の上位 ηビッ トまたは下位 ηビッ トと一致した場合には 1、 いずれとも 一致しない場合には 0を出力するように構成すればよい。
このとき、 例えば領域 2に対する書き込みを行うには、 図 4に示す認証 キー判定部において、 Pcheckl〜 Pcheck3のすベての出力が 1である必 要がある。 このとき、 Pchecklの出力を 1にするためには記憶認証キー K1を知っている必要があり、 Pcheck2の出力を 1にするためには記憶認 証キー K2を知っている必要がある。 よって書き込みには Kl、 Κ2両方の 認証キーが必要になる。また、領域 2に対する読出しを行う場合、 Pcheckl の出力は入力認証キーにかかわらず 1なので' （読出しが許可アクセスで あるため） 、 Pcheck2の出力を 1にするための記憶認証キー K2のみを知 つていればよレヽ。
また、 本例を第 2の実施例のフラッシュメモリを用いたメモリカード を用いて実施する場合には、 例えば認証キーの上位 nビッ トをプロバイ ダ認証キ一、 下位 nビッ トをユーザー認証キーとして用い、 図 11のキー 比較部 KEYCを、 入力認証キーと記憶認証キーの上、 下位 n ビッ トとも一 致した場合は任意のアクセスを許可、 下位 nビッ トのみ一致した場合は 読出しのみ許可することを示す信号を出力するように構成すればよい。
(第 5の実施例）
第 1 8図は、 第 4の実施例までアクセス制限を認証キーによって行つ てきたが、 これに対してアクセス制限を暗号キーによって行う実施例を 示したものである。 . 本実施例においては、 第 1 9図（B)に示すように、 サービス支援情報を記 憶する領域に対しメモリカードの機能による認証キーを用いたアクセス 制限を設定し、 この認 Eキ一はデジタルコンテンツ配信端末 2で記憶す ることによりサービスプロバイダが管理する。 一方、 記憶するサービス 支援情報の少なく とも一部 （例えば、 課金情報、 履歴情報、 第 4の実施 例におけるプロバイダ · ュ一ザ領域に格納されるサービス支援情報に相 当する） をユーザ （顧客） が管理する暗号キーによって暗号化する。 す なわち、 デジタルコンテンツ配信端末 2はその保有する認証キーにより サービス支援情報の領域に書き込むことができる。 一方、 特定のサービ ス支援情報はこのデジタルコンテンツ配信端末がメモリカード 1 に書き 込む際に、 暗号化されてメモリカードに書き込まれる。 この方法によれ ば、 サービスプロバイダ以外はサービス支援情報を書き込むことができ ないためサービスプロバイダ以外の者によるサービス支援情報の改竄が 防止でき、 また、 カードの所有者のみが知る暗号キーによってサービス 支援情報が暗号化されていることから第 3者によるメモリカードの不正 利用を防止することが可能である。 なお、 サービス支援情報記憶領域に 対するアクセス制限は、 認証キーを知らなくても情報の読み出しのみは 可能とする。 この場合に、 再生機にレンタル期限を読み出してそのレン タル期限の設定値を越えた場合には、 コンテンツの再生を禁止するよう な機能を設けて不正な利用を防止するといつたサービス形態も可能とな る。 なお、 二重にアクセス制限を設ける必要のあるサービス支援情報は、 ユーザのサービス利用により書き換えの発生する情報がほとんどである から、 ユーザ設定の認証キーを使用して管理する第 4の実施例より も、 暗号化キーを利用する本実施例は管理が容易であるといえる。
. さらに、 デジタルコンテンツ配信端末 2は、 第 2 0図のようにサービ ス支援情報復号機能 2 2、 およびコンテンッ加工機能 2 3を含むように 構成することが出来る。 これらの機能は、 具体的には端末 2の記憶装置 (図示せず） にこれらの機能を実現するためのプログラムを格納してお り、 端末 2の C P U (図示せず） はこれらのプログラムを読み出して実 行する。
このとき情報配信サービスの手順は、 以下のようになる。
( 1 ) ユーザ （顧客） は、 配信を受けるコンテンツの指定とサービス支 援情報に対する暗号キーをデジタルコンテンツ配信端末 2に入力する。
( 2 ) デジタルコンテンツ配信端末 2はユーザが要求するコンテンツを 送るようにデジタルコンテンツ配信サーバ 4に要求するとともに、 メモ リカード 1からサービス支援情報を読み出し、 顧客が入力した暗号キー を用いて復号する。
( 3 ) デジタルコンテンッ配信端末 2はデジタルコンテンツ配信サーバ 4から送られたコンテンツに対し、 復号されたサービス支援情報を用い て暗号化や電子透かし等の加工を行い、 加工されたコンテンツの書き込 みと更新されたサービス支援情報の再暗号化、 および認証キーを用いた 更新書き込みを行う。 なお、 コンテンツの加工は、 例えばサービス支援 情報をデジタルコンテンッ配信サーバ 4に送信することでサーバ側で行 うこと等も可能である'。
また、 本例では第 1 9図（B)に示すように、 デジタルコンテンツを記憶 する領域はアクセス制限なしとし、 デジタルコンテンツを暗号化するよ うな方式としているが、 例えばデジタルコンテンツの領域に対しても顧 客は認証キーを設定して書き込みを禁止するように設定してデジタルコ ンテンッの改竄を防止することができる。 また、 デジタルコンテンツの 形式も暗号化なしゃ、 電子透かしをいれる等様々な方式が可能であり本 発明が特定の方法に限定されるわけではない。
更に、 メモリカードに記憶するサービス支援情報、 およびデジタルコ ンテンッは、例えば第 1 9図（C)に示すようにそれぞれ複数もつ方式も可 能であり、 この場合複数のプロバイダに対し共通のメモリカードを使用 した場合でも、 各サービスプロバイダが独立に管理するサー^ス支援情 報を持つことが可能となり多様なサービス形態が実現可能となる。
(第 6の実施例）
第 2 1図は、 メモリカード内の情報を複数の者が利用する形態の情報 システムの例を示すプロック図であり、 患者が所有するメモリカード 5 に複数の病院が患者の状態に関する情報を記憶可能な医療- す。 このとき、 メモリカードに記憶する内 は、 第 2 2図（A)のように、 情 報を書き込む各病院がそれぞれメモリカード内に、 秘密情報領域と公開 情報領域、 またはどちらか一方の領域を確保する。 これらの領域に対し て、第 2 2図（B)のように各病院は自分で確保した領域に対して認証キー を設定しアクセス制限を行い （第三者には読み出しのみ許可） 、 秘密情 報領域に記憶する情報に対しては暗号化を施す。
上記のように設定した場合、 すべての情報は認証キーによってァクセ ス制限されているため情報の改竄が防止でき、 第三者には読み出しのみ 許可されているため公開情報領域に記憶された情報は任意の機関によつ て読み出し可能となる。 一方、 秘密情報領域に記憶された情報は暗号キ 一を知らない第三者はその内容を知ることが不可能であり、 例えば、 む やみに患者に知らせることが適'切でない情報を記憶させることが出来る。 この結果、 患者が他の病院にかかった際には、 新たにその患者を診察 する病院は、 患者のメモリカードの公開情報領域の情報により、 その患 者の過去の病歴その他を知ることが可能である。 更に詳細な情報が必要 になった場合には、 その情報を記録した病院に秘密情報領域の暗号キー を問い合わせることで情報を復号することが可能である。 また、 暗号化 キーについては、 例えば、 このようなメモリーカードを利用する病院で 組織される団体等で一括して管理することで、 上記暗号キーの問い合わ せに係わる処理を低減することも可能である。 ' 産業の利用可能性
本発明によれば、 外部から入力された認証キ一の正当性を判定するこ とで、 記億された情報を不正なアクセスから保護可能な情報記憶装置が 実現出来る。 ' また、 それぞれが異なる認証キーによって保護される複数の領域を設 定可能で、 認証キー、 および領域は再設定出来る情報記憶装置が実現で き、 さらには第三者による不正利用、 および記憶情報の改竄が防止可能 であるメモリカードを利用した情報配信システムが実現出来る。

Claims

請 求 の 範 囲
1 . 複数の不揮発性メモリセルを含むメモリセルァレイと、
上記メモリセルアレイからア ドレスによって指定された不揮発性メモ リセルを選択するデコーダ · ドライノ と、
入力コマンド及び入力ァドレスが入力されるアクセス制御回路とを有 し、
上記アクセス制御回路は、 上記メモリセルアレイのうち所定のァクセ スが制限されるアクセス制御領域についてのアクセス制御情報と上記ァ クセス制御回路に入力された上記入力コマンド及び上記入力ァドレスと を比較し、 上記入力コマンド及ぴ上記入力ア ドレスが上記アドレス制御 領域における制限されるアクセスでない場合には、 上記入力ァドレスに よって指定された不揮発性メモリセルが上記デコーダ · ドライバを介し て選択されるように制御し、 上記入力コマンド及び上記入力ァ ドレスが 上記ァドレス制御領域における制限されるアクセスである場合には、 上 記入カァドレスによって指定された不揮発性メモリセルが上記デコー ダ · ドライバを介して選択されないように制御し、 '
上記アクセス制御情報は、 アクセスが制限される領域のァドレス情報 と制限されるアクセス態様とを含み、
上記アクセス )]御情報に含まれる情報はコマンドによって設定可能で あることを特徴とする不揮発性半導体記憶装置。
2 . 請求項 1記載の不揮発性半導体記憶装置において、
上記制限されるアクセス態様には、 書き込み、 読み出し、 消去の何れ かを含むことを特徴とする不揮発性半導体記憶装置。
3 . 請求項 1記載の不揮発性半導体記憶装置において、
上記アクセス制御情報は、 上記アクセスが制限される領域に対応して 設けられる第 1のキーを有し、 上記アクセス制御回路は、 さらに上記入力コマンドと上記入力ァドレ スとともに入力された入力キーと上記第 1のキーとを比較し、 上記入力 キーと上記第 1 のキーとが符合する、 または上記コマンド及び上記入力 ァドレスが上記ァドレス制御領域における制限されるアクセスでない場 合には、 上記入力ア ドレスによって指定された不揮発性メモリセルが上 記デコーダ . ドライバを介して選択されるように制御し、 上記入力キー と上記第 1のキーとが符合せず、 かつ上記入力コマンド及び上記入力ァ ドレスが上記ア ドレス制御領域における制限されるアクセスである場合 には、 上記入力ァドレスによって指定された不揮発性メモリセルが上記 デコーダ ' ドライバを介して選択されないように制御し、
上記アクセス制御情報に含まれる上記第 1のキーはコマンドによって 設定可能であることを特徴とする不揮発性半導体記憶装置。
4 . 請求項 3記載の不揮発性半導体記憶装置において、
上記アクセス制御情報は、 上記入力キーと上記第 1のキーとが符合し ない場合に許可される許可アクセス態様を有し、
上記アクセス制御回路は、 上記入力キーと上記第 1のキーとが符合し ない場合であっても、 上記入力コマンドが上記許可アクセス態様に含ま れる態様であれば、 上記入力ァドレスによって指定された不揮発性メモ リセルが上記デコーダ . ドライバを介して選択されるように制御するこ とを特徴と'する不揮発性半導体記憶装置。
5 . 請求項 3の不揮発性半導体記憶装置 (こおいて、
上記アクセス制御領域として第 1のアクセス制御領域と第 2のァクセ ス制御領域とを含み、
上記第 2のアクセス制御領域は、 上記第 1のアクセス制御領域と重複 する領域を含んで設定可能であることを特徴とする不揮発性半導体記憶
6 . 請求項 3記載の不揮発性半導体記憶装置において、
上記アクセス制御領域に対して複数の第 1のキーが設定可能であるこ とを特徴とする不揮発性半導体記憶装置。
7 . 請求項 6記載の不揮発性半導体記憶装置において、
上記複数の第 1のキーは予め決められた一定の関係を有することを特 徴とする不揮発性半導体記憶装置。
8 . 請求項 1記載の不揮発性半導体記憶装置において、
複数のアクセス制御領域を有し、
上記アクセス制御回路,は、 上記複数のアクセス制御領域について、 上 記アクセスが制限される領域のァドレス情報と上記制限されるアクセス 態様とを記憶したテーブルを記憶する不揮発性半導体記憶装置。
9 . 請求項 1記載の不揮発性半導体記憶装置において、
上記アクセス制御情報は、 1回に読み出される単位毎に記憶されたこ とを特徴とする不揮発性半導体記憶装置。 .
1 0 . 複数の不揮発性メモリセルを含むメモリセルアレイ と、
上記メモリセルァレイからア ドレスによつて指定された不揮発性メモ ' リセルを選択するデコーダ · ドライバと、
入力コマンド、 入力ァドレス及ぴ入力キーが入力されるァクセス制御 回路とを有し、
' 上記メモリセルアレイの所定の領域は所定のアクセスが制限されるァ クセス制限領域であって、 上記アクセス制限領域について制限されるァ クセス態様と第 1のキーとを含むアクセス制御情報が記憶され、
上記アクセス制御回路は、上記ァクセス制御情報と上記入力コマンド、 上記入力ァドレス及び上記入力キーとを比較し、 上記入力キ一が上記第 1のキーと符合する、 または上記入力コマンド及び上記入力ア ドレスが 上記ァドレス制御領域における制限されるアクセスでない場合には、 上 記入カァドレスによって指定された不揮発性メモリセルが上記デコー ダ . ドライバを介して選択されるように制御し、 上記入力キーが上記第 1のキ一と'符合せず、 かつ上記入力コマンド及び上記入力ァドレスが上 記ァドレス制御領域における制限されるアクセスである場合には、 上記 5 入力ァドレスによって指定された不揮発性メモリセルが上記デコーダ · ドライバを介して選択されないように制御し、
上記アクセス制限領域には、 第 2のキーにより暗号化されたデータが 記憶されることを特徴とする不揮発性半導体記憶装置。
1 1 . 請求項 1 0記載の不揮発性半導体記憶装置において、
0 上記アクセス制御情報は、 上記入力キーと上記第 1のキーとが符合し ない場合に許可される許可ァクセス態様を有し、
上記アクセス制御回路は、 上記入力キーと上記第 1のキーとが符合し
' ない場合であっても、 上記入力コマンドが上記許可アクセス態様に含ま れる態様であれば、 上記入力ァ ドレスによって指定された不揮発性メモ5 リセルが上記デコーダ . ドライバを介して選択されるように制御するこ 'とを特徴とする不揮発性半導体記憶装置。
1 2 . 請求項 1 0記載の不揮発性半導体記憶装置において、
上記第 1のキーの設定者'と上記第 2のキーの設定者とが異なることを 特徴とする不揮発性半導体記憶装置。
0 1 3 . メモリカードにコンテンツを書き込むことにより情報を伝達する 情報配信システムにおける情報管理方法であって、
上記第 1領域のアクセス制限を行うための第 1のキーの入力を受け、 . 上記メモリカードのメモリの第 1領域にサービス支援情報を書き込み、 上記メモリカードの上記メモリの第 2領域にコンテンツを書き込み、5 上記第 1領域は、 上記第 1のキー及び情報提供者によつ.て設定された 第 2のキーにより書き込み制限がなされていることを特徴とする情報管 理方法。
1 4 . 請求項 1 3の情報管理方法において、 · 上記第 1のキーは上記メモリカードの所有者に固有であることを特徴 とする情報管理方法。
1 5 . メモリカードにコンテンツを書き込むことにより情報を伝達する 情報配信システムにおける情報管理方法であって、
上記メモリカードのメモリの第 1領域にサービス支援情報を書き込み、 上記メモリカードの上記メモリの第 2領域にコンテンツを書き込み、 上記第 1 域は、 第 1のキーによりアクセス制限がなされており、 上 記第 1領域に書き込まれたサービス支援情報は第 2のキーにより暗号化 されることを特徴とする情報管理方法。 '
1 6 . 請求項 1 5の情報管理方法において、
上記第 2領域に書き込まれたコンテンツは、 上記第 2のキーにより喑 号化されることを特徴とする情報管理方法。
1 7 . 請求項 1 5の情報管理方法において、
上記第 2のキーは上記メモリカードの所有者に固有であることを特徴 とする情報管理方法。
1 - 8 . 請求項 1 7の情報管理方法において、
上記第 2領域に書き込まれたコンテンツは、 上記第 2のキーにより上 記メモリカードの所有者を特定するように加工されたことを特徴とする 情報管理方法。
1 9 . 情報をメモリカードに書き込み、 蓄積する情報管理方法であって、 上記メモリカードのメモリの第 1領域に第 1 のアクセス管理レベルの 情報を書き込み、
上記メモリ力一ドの上記メモリの第 2領域に上記第 1のアクセス管理 レベルよりも低い管理レベルである第 2のアクセス管理レベルの情報を 書き込み、
上記第 1領域及ぴ上記第 2領域は、'第, 1のキーにより上記第 1のキー の設定者以外のアクセスを制限されており、
上記第 1領域には第 2のキーにより暗号化がなされた情報が書き込ま れ、 上記第 2領域には上記暗号化のなされない情報が書き込まれること を特徴とする情報管理方法。
2 0 . 請求項 1 9記載の情報管理,方法であって、
上記第 1領域及び上記第 2領域は、 上記第 1のキーが正しく入力され ない場合には書き込み及び消去が禁止されることを特徴とする情報管理 方法。 ·
PCT/JP2000/003601 2000-06-02 2000-06-02 Memoire permanente a semi-conducteur et procede de gestion de l'information dans un systeme de distribution de l'information WO2001095115A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002502600A JP4028798B2 (ja) 2000-06-02 2000-06-02 不揮発性半導体記憶装置および情報配信システムにおける情報管理方法
PCT/JP2000/003601 WO2001095115A1 (fr) 2000-06-02 2000-06-02 Memoire permanente a semi-conducteur et procede de gestion de l'information dans un systeme de distribution de l'information
US10/276,664 US7043615B1 (en) 2000-06-02 2000-06-02 Nonvolatile semiconductor memory and method of managing information in information distribution system
TW090111842A TW509948B (en) 2000-06-02 2001-05-17 Nonvolatile semiconductor memory apparatus and information managing method in information-distributing system
US11/296,274 US7356659B2 (en) 2000-06-02 2005-12-08 Nonvolatile semiconductor memory and method of managing information in information distribution system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2000/003601 WO2001095115A1 (fr) 2000-06-02 2000-06-02 Memoire permanente a semi-conducteur et procede de gestion de l'information dans un systeme de distribution de l'information

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10276664 A-371-Of-International 2000-06-02
US11/296,274 Continuation US7356659B2 (en) 2000-06-02 2005-12-08 Nonvolatile semiconductor memory and method of managing information in information distribution system

Publications (1)

Publication Number Publication Date
WO2001095115A1 true WO2001095115A1 (fr) 2001-12-13

Family

ID=11736109

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/003601 WO2001095115A1 (fr) 2000-06-02 2000-06-02 Memoire permanente a semi-conducteur et procede de gestion de l'information dans un systeme de distribution de l'information

Country Status (4)

Country Link
US (2) US7043615B1 (ja)
JP (1) JP4028798B2 (ja)
TW (1) TW509948B (ja)
WO (1) WO2001095115A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005514720A (ja) * 2001-12-31 2005-05-19 ディジタル・データ・リサーチ・カンパニー セキュリティ・クリアランス・カードおよび該カードを読取るシステムおよび方法
JP2006524851A (ja) * 2003-04-14 2006-11-02 ギーゼッケ　ウント　デフリエント　ゲーエムベーハー 非接触データキャリア
JP2007094597A (ja) * 2005-09-27 2007-04-12 Nec Electronics Corp Ｉｃタグ、ｉｃタグシステム及びそのコマンドの実行方法
JP2009524140A (ja) * 2006-01-17 2009-06-25 エヌエックスピー ビー ヴィ 領域保護装置、命令セット、及びメモリ領域を保護する方法
JP2011076636A (ja) * 2004-08-17 2011-04-14 Oberthur Technologies データ処理の方法及び装置
JP2013510373A (ja) * 2009-11-05 2013-03-21 ラムバス・インコーポレーテッド インターフェースクロックマネージメント

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10124139A1 (de) * 2001-05-17 2002-11-21 Philips Corp Intellectual Pty Verfahren und Vorrichtung zur Sicherung der Datenübertragung zwischen einem Zentralprozessor und einem Speicher
US7478248B2 (en) * 2002-11-27 2009-01-13 M-Systems Flash Disk Pioneers, Ltd. Apparatus and method for securing data on a portable storage device
JP4945053B2 (ja) * 2003-03-18 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置、バスインターフェース装置、およびコンピュータシステム
JP4647446B2 (ja) * 2005-09-20 2011-03-09 富士通株式会社 半導体記憶装置
US8108692B1 (en) 2006-06-27 2012-01-31 Siliconsystems, Inc. Solid-state storage subsystem security solution
US7509441B1 (en) * 2006-06-30 2009-03-24 Siliconsystems, Inc. Systems and methods for segmenting and protecting a storage subsystem
US7447807B1 (en) 2006-06-30 2008-11-04 Siliconsystems, Inc. Systems and methods for storing data in segments of a storage subsystem
US8549236B2 (en) 2006-12-15 2013-10-01 Siliconsystems, Inc. Storage subsystem with multiple non-volatile memory arrays to protect against data losses
US8695087B2 (en) * 2008-04-04 2014-04-08 Sandisk Il Ltd. Access control for a memory device
US20090260080A1 (en) * 2008-04-14 2009-10-15 Sameer Yami System and method for verification of document processing device security by monitoring state transistions
US8825940B1 (en) 2008-12-02 2014-09-02 Siliconsystems, Inc. Architecture for optimizing execution of storage access commands
US9176859B2 (en) * 2009-01-07 2015-11-03 Siliconsystems, Inc. Systems and methods for improving the performance of non-volatile memory operations
US10079048B2 (en) * 2009-03-24 2018-09-18 Western Digital Technologies, Inc. Adjusting access of non-volatile semiconductor memory based on access time
JP2012234334A (ja) * 2011-04-28 2012-11-29 Toshiba Corp メモリ装置
KR101797107B1 (ko) * 2011-07-08 2017-12-13 삼성전자주식회사 비휘발성 메모리 장치와 상기 비휘발성 메모리 장치를 포함하는 메모리 시스템
US9305142B1 (en) * 2011-12-19 2016-04-05 Western Digital Technologies, Inc. Buffer memory protection unit
US8634247B1 (en) 2012-11-09 2014-01-21 Sandisk Technologies Inc. NAND flash based content addressable memory
US9075424B2 (en) 2013-03-06 2015-07-07 Sandisk Technologies Inc. Compensation scheme to improve the stability of the operational amplifiers
US9870830B1 (en) * 2013-03-14 2018-01-16 Sandisk Technologies Llc Optimal multilevel sensing for reading data from a storage medium
DE102014200533A1 (de) 2014-01-14 2015-07-16 Olympus Winter & Ibe Gmbh Wechseldatenträger, medizinisches Gerät und Verfahren zum Betrieb eines Wechseldatenträgers
US10162748B2 (en) 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US10372613B2 (en) 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US10114557B2 (en) 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
US10146448B2 (en) 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US11237828B2 (en) * 2016-04-26 2022-02-01 Onnivation, LLC Secure matrix space with partitions for concurrent use
US10855477B2 (en) 2016-08-04 2020-12-01 Macronix International Co., Ltd. Non-volatile memory with physical unclonable function and random number generator
US10469271B2 (en) 2016-08-04 2019-11-05 Macronix International Co., Ltd. Physical unclonable function for non-volatile memory
US11258599B2 (en) 2016-08-04 2022-02-22 Macronix International Co., Ltd. Stable physically unclonable function
US10680809B2 (en) 2016-08-04 2020-06-09 Macronix International Co., Ltd. Physical unclonable function for security key
US10911229B2 (en) 2016-08-04 2021-02-02 Macronix International Co., Ltd. Unchangeable physical unclonable function in non-volatile memory
US9811689B1 (en) 2016-12-27 2017-11-07 Macronix International Co., Ltd. Chip ID generation using physical unclonable function
CN110032529B (zh) * 2018-01-11 2021-11-09 武汉斗鱼网络科技有限公司 一种内存管理方法及相关装置
US10768831B2 (en) * 2018-12-28 2020-09-08 Micron Technology, Inc. Non-persistent unlock for secure memory
US11188685B2 (en) * 2019-02-22 2021-11-30 Google Llc Secure transient buffer management
CN113704144A (zh) * 2020-05-22 2021-11-26 澜起科技股份有限公司 存储器控制器以及用于控制对存储模块的访问的方法
US11380379B2 (en) 2020-11-02 2022-07-05 Macronix International Co., Ltd. PUF applications in memories

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995019608A1 (en) * 1994-01-14 1995-07-20 Cp8 Transac A secure application card for sharing application data and procedures among a plurality of microprocessors
JP2000050047A (ja) * 1998-07-28 2000-02-18 Fuji Photo Film Co Ltd データ配信方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0614326B2 (ja) 1984-03-31 1994-02-23 株式会社東芝 Ｉｃカ−ド
JPH0253154A (ja) 1988-08-17 1990-02-22 Toshiba Corp 携帯可能電子装置
US5293424A (en) * 1992-10-14 1994-03-08 Bull Hn Information Systems Inc. Secure memory card
JP3231466B2 (ja) 1993-03-24 2001-11-19 大日本印刷株式会社 キーを記憶した情報記録媒体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995019608A1 (en) * 1994-01-14 1995-07-20 Cp8 Transac A secure application card for sharing application data and procedures among a plurality of microprocessors
JP2000050047A (ja) * 1998-07-28 2000-02-18 Fuji Photo Film Co Ltd データ配信方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005514720A (ja) * 2001-12-31 2005-05-19 ディジタル・データ・リサーチ・カンパニー セキュリティ・クリアランス・カードおよび該カードを読取るシステムおよび方法
JP2006524851A (ja) * 2003-04-14 2006-11-02 ギーゼッケ　ウント　デフリエント　ゲーエムベーハー 非接触データキャリア
JP4759505B2 (ja) * 2003-04-14 2011-08-31 ギーゼッケ ウント デフリエント ゲーエムベーハー 非接触データキャリア
JP2011076636A (ja) * 2004-08-17 2011-04-14 Oberthur Technologies データ処理の方法及び装置
US9454663B2 (en) 2004-08-17 2016-09-27 Oberthur Technologies Data processing method and device
JP2007094597A (ja) * 2005-09-27 2007-04-12 Nec Electronics Corp Ｉｃタグ、ｉｃタグシステム及びそのコマンドの実行方法
JP2009524140A (ja) * 2006-01-17 2009-06-25 エヌエックスピー ビー ヴィ 領域保護装置、命令セット、及びメモリ領域を保護する方法
JP2013510373A (ja) * 2009-11-05 2013-03-21 ラムバス・インコーポレーテッド インターフェースクロックマネージメント

Also Published As

Publication number Publication date
US7356659B2 (en) 2008-04-08
TW509948B (en) 2002-11-11
JP4028798B2 (ja) 2007-12-26
US7043615B1 (en) 2006-05-09
US20060095699A1 (en) 2006-05-04

Similar Documents

Publication Publication Date Title
WO2001095115A1 (fr) Memoire permanente a semi-conducteur et procede de gestion de l'information dans un systeme de distribution de l'information
US9514063B2 (en) Secure compact flash
US8108692B1 (en) Solid-state storage subsystem security solution
JP3389186B2 (ja) 半導体メモリカード及び読み出し装置
US7765373B1 (en) System for controlling use of a solid-state storage subsystem
JP4395302B2 (ja) 半導体メモリカード及びその制御方法
JP3493047B2 (ja) メモリー・カード
US8276185B2 (en) Enhanced security memory access method and architecture
US6915375B2 (en) Memory apparatus and a data-processing apparatus, and method for using the memory apparatus
EP2161673A1 (en) Method and system for protecting data
JP2003044363A (ja) プロセッサ中のデータセキュリティを有するメモリ装置
JPH09259045A (ja) メモリカードのセキュリティシステム装置及びそのメモリカード
TWI644229B (zh) 採加密技術之數據中心與數據中心操作方法
US8219824B2 (en) Storage apparatus, memory card accessing apparatus and method of reading/writing the same
JP2010193013A (ja) 暗号鍵保護方法及び半導体記憶装置
RU2251752C2 (ru) Карта полупроводниковой памяти и устройство считывания данных
JP2010079426A (ja) 半導体記憶装置
EP1684152A1 (en) Method and architecture for restricting access to a memory device
JPH11338779A (ja) 情報記録再生方法
JP2005149138A (ja) 記憶媒体からのデータ読み出し方法及びその装置
TW200847006A (en) Storage apparatus, memory card accessing apparatus and method of reading/writing the same
JP2003242036A (ja) データ復号方法およびデータ復号装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref country code: JP

Ref document number: 2002 502600

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 10276664

Country of ref document: US

122 Ep: pct application non-entry in european phase