ES2295901T3 - Aparato de control. - Google Patents
Aparato de control. Download PDFInfo
- Publication number
- ES2295901T3 ES2295901T3 ES04762463T ES04762463T ES2295901T3 ES 2295901 T3 ES2295901 T3 ES 2295901T3 ES 04762463 T ES04762463 T ES 04762463T ES 04762463 T ES04762463 T ES 04762463T ES 2295901 T3 ES2295901 T3 ES 2295901T3
- Authority
- ES
- Spain
- Prior art keywords
- clock pulse
- processor
- control apparatus
- output signals
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1608—Error detection by comparing the output signals of redundant hardware
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Selective Calling Equipment (AREA)
- Communication Control (AREA)
- Vehicle Body Suspensions (AREA)
- Polarising Elements (AREA)
- Valve Device For Special Equipments (AREA)
- Information Transfer Systems (AREA)
- Dc Digital Transmission (AREA)
- Safety Devices In Control Systems (AREA)
- Hardware Redundancy (AREA)
Abstract
Aparato de control con una transmisión de datos sincronizada entre un procesador (miC) y al menos otro circuito (ASIC 1, 2, n), en el que el procesador (miC) emite un pulso de reloj (SCKr), caracterizado porque el procesador (miC) está configurado de tal forma que el procesador (miC) supervisa el pulso de reloj (SCKr) con la ayuda de señales de salida de al menos dos salidas de pulso de reloj (10, 11) del procesador (miC), porque las al menos dos salidas de pulso de reloj (10, 11) están conectadas de tal forma que el pulso de reloj (SCKr) es generado en función de las señales de salida, en el que el procesador (miC)ha generado las señales de salida a través de la división de una señal de oscilador.
Description
Aparato de control.
La invención parte de un aparato de control del
tipo de la reivindicación independiente de la patente.
Se conoce a partir del documento DE 101 23 839
A1 prever en un aparato de control entre un procesador y al menos
otro circuito especialmente ASIC, una transmisión de datos aquí a
través de una SPI (Interfaz Periférica en Serie), que está
sincronizada. El procesador emite el pulso de reloj al ASIC. El
procesador transmite el pulso de reloj desde el oscilador de un
oscilador del sistema, por ejemplo de un oscilador Pierce.
Se conoce a partir del documento US 4 282 493
prever dos módulos de pulso de reloj, que presentan en cada caso
dos osciladores PLL. Uno de los osciladores PLL se utiliza para
preparar una señal de pulso de reloj y de referencia en la salida
del módulo de pulso de reloj, mientras que el otro oscilador PLL se
utiliza para supervisar tanto la fase y la frecuencia del primer
oscilador. Se conoce a partir del documento WO 95/21412 A1 generar
un pulso de reloj del sistema para un microcontrolador y un
procesador en un sistema de frenos. El pulso de reloj del sistema
es generado a través de un oscilador, que está conectado con el
microcontrolador. Está previsto un circuito de supervisión para la
frecuencia del pulso de reloj, que supervisa la frecuencia de pulso
de reloj para determinar si no se alcanzan o se exceden los
límites.
\vskip1.000000\baselineskip
El aparato de control de acuerdo con la
invención con las características de la reivindicación independiente
de la patente tiene, en cambio, la ventaja de que ahora el
procesador en el aparato de control, con preferencia un
microcontrolador, supervisa el pulso de reloj con la ayuda de
señales de salida de al menos dos salidas de pulso de reloj del
procesador. Esta supervisión se puede realizar con hardware y/o con
software. En función de la supervisión se genera una señal de
supervisión, que se puede utilizar para describir una memoria de
errores y/o para emitir un aviso, por ejemplo por medio de una
lámpara de aviso. Pero también se puede emitir el error
correspondiente sobre una pantalla en el vehículo. Incluso es
posible que la señal de supervisión sea utilizada para transmitir
una transmisión por radio hacia un puesto de mantenimiento remoto,
de manera que el error es comunicado al puesto de mantenimiento
remoto y éste puede informar al conductor para hacer la reparación
correspondiente. Es posible que se utilicen más de dos salidas de
pulso de reloj y, por lo tanto, las señales de salida
correspondientes para la supervisión del pulso de reloj. De esta
manera, se obtiene una alta seguridad contra errores de la señal de
pulso de reloj, que pueden provocar funciones erróneas del aparato
de control de airbag.
A través de las medidas y desarrollos indicados
en las reivindicaciones dependientes son posibles mejoras
ventajosas del aparato de control indicado en la reivindicación
independiente de la patente.
Es especialmente ventajoso que las salidas de
pulso de reloj estén conectadas de tal forma que el aparato de
control genera una señal de supervisión, en función de las señales
de salida desde las salidas de pulso de reloj. De una manera
preferida, se configura el circuito de tal forma que las salidas
conducen a un módulo de O Exclusiva, de tal forma que cuando una
salida de pulso de reloj no coincide ya con la otra salida de pulso
de reloj con respecto a su señal de salida, se produce una señal de
salida del módulo de O Exclusiva y de este modo de indica un error.
Éste es un circuito de hardware especialmente sencillo y fiable
para la representación de errores.
Además, es ventajoso que las salidas de pulso de
reloj sean retornadas a entradas del procesador, para que el
procesador propiamente dicho pueda supervisar las señales de salida
de las salidas de pulso de reloj. Por ejemplo, puede llevar a cabo
una supervisión relacionada con la amplitud y también imitar la
función de O Exclusiva según la técnica de software. La supervisión
separada de las señales de salida posibilita que, en el caso de un
diseño redundante correspondiente del pulso de reloj del sistema, el
aparato de control pueda continuar trabajando, aunque una señal de
salida no corresponda ya a los requerimientos.
En efecto, a este respecto está previsto que al
menos dos señales de salida de las dos salidas de pulso de reloj
generen conjuntamente el pulso de reloj para los otros circuitos.
Esto se consigue de la manera más sencilla a través de una conexión
de la función O de las dos señales de salida de pulso de reloj. La
conexión de la función O se puede conseguir de una manera preferida
porque se conecta en cada caso un diodo en la dirección de flujo en
las dos salidas de pulso de reloj. Los diodos están enlazados entre
sí entonces sobre el otro lado, de tal forma que tiene lugar una
conexión de la función O. La señal de pulso de reloj generada de
esta manera se puede procesar en adelante entonces a través de un
convertidor de impedancia y/o a través de un amplificador, estando
previsto el convertidor de impedancia para reducir al mínimo la
carga de las señales de pulso de reloj y estando previsto el
amplificador para amplificar de una manera correspondiente la señal
de pulso de reloj.
Además, es ventajoso que las dos salidas de
pulso de reloj estén asociadas en cada caso a otros grupos de
puertos, como también las dos entradas, que están previstas para la
supervisión de las señales de salida de las salidas de pulso de
reloj. Esta separación en grupos de puertos diferentes significa una
distancia incrementada de los grupos de circuito sobre el chip, de
manera que en el caso de un daño del hardware de una salida o de
una entrada, la otra salida o bien entrada no son perjudicadas al
mismo tiempo. Esto eleva la seguridad del sistema.
Un ejemplo de realización de la invención se
representa en el dibujo y se explica en detalle en la descripción
siguiente.
En este caso:
La figura 1 muestra un diagrama de bloques del
aparato de acuerdo con la invención.
Los aparatos de control, especialmente para la
activación de medios de protección de personas, como airbags,
tensores de cinturón o abrazadera contra vuelvo deben presentar una
alta fiabilidad, para que se evite que funciones erróneas internas
conduzcan a situaciones no deseadas para los ocupantes del vehículo.
Con frecuencia se utiliza para la transmisión de datos entre el
microcontrolador en el aparato de control y los módulos conectados
en el aparato de control los llamados ASIC, como una activación del
circuito de encendido o los sensores o módulos de interfaz, a SPI
(Interfaz Periférica en Serie). En este caso se utiliza una línea
MOSI (Master Out Slave In) para que el microcontrolador transmita
dos hacia los módulos conectados y se utiliza otra línea MISO
(Master In Slave Out) para que los ASIC conectados puedan transmitir
datos al microcontrolador. En este caso se trata de líneas
separadas. Existen todavía otras líneas de la Interfaz Periférica en
Serie, como Chip-Select y también la línea de
pulso de reloj. En este caso se trata realmente de líneas de
hardware separadas. El controlador \muC alimenta este pulso de
reloj a los ASIC conectados a través de las líneas de pulso de
reloj, de manera que tiene lugar una transmisión de datos síncrona.
Ahora está claro que en el caso de un error de la señal de pulso de
reloj se pueden producir errores en la función del aparato de
control.
Por lo tanto, de acuerdo con la invención, la
señal de pulso de reloj es supervisada con la ayuda de señales de
salida de dos salidas de pulso de reloj del microcontrolador, que
puede ser también otro procesador. Esta supervisión se puede
realizar por medio de hardware o por medio de software. Como
realización por medio de hardware se ofrece, por ejemplo, la
utilización de un módulo de O Exclusiva o módulo antivalencia,
mientras que en el caso de la supervisión por medio de software se
puede emplear de nuevo el propio microcontrolador, siendo
retornadas las señales de salida de las salidas de pulso de reloj de
nuevo a entradas de microcontrolador. La realización por medio de
software tiene la ventaja de que las señales de salida individuales
pueden ser supervisadas de forma separada. Adicionalmente, en el
caso de utilización de dos salidas de pulso de reloj, se puede
conseguir una redundancia mayor en la generación del pulso de reloj,
conectando con preferencia en O entre sí las salidas que
suministran la señal de pulso de reloj.
La figura 1 muestra un diagrama de bloques del
aparato de control de acuerdo con la invención. El diagrama de
bloques se concentra solamente sobre los elementos esenciales de la
invención, de manera que no se representan para mayor simplicidad
otros componentes que se encuentran también en el aparato de
control. Un microcontrolador \muC está conectado a través de una
salida de datos MOSI con ASIC 1, 2 y n, que se encuentran en el
aparato. La línea MOSI se utiliza para la transmisión de datos desde
el \muC hacia los ASIC 1, 2 y n. A través de una entrada de
datos, el microcontrolador \muC está conectado de la misma manera
con los ASIC 1, 2 y n, pero en este caso se utilizan aquí las
líneas MISO para la transmisión de datos de los ASIC hacia el
microcontrolador. La transmisión de datos entre el microcontrolador
y los ASIC 1, 2 y n se puede desarrollar, por decirlo así, en
paralelo. A través de otras salidas 10 y 11 se emiten señales de
pulso de reloj del microcontrolador \muC, que ha generado el
microcontrolador \muC a través de la división de una señal del
oscilador. Como oscilador se contempla aquí, por ejemplo, un
oscilador Pierce, que oscila fácilmente y suministra una señal de
pulso de reloj estable. Las salidas de pulso de reloj 10 y 11
conducen en cada caso a diodos D1 y D2, que confluyen ellos mismos
en una entrada de un amplificador V. El amplificador V suministra
entonces el pulso de reloj SCKr. Este pulso de reloj pasa entonces a
los módulos ASIC 1, ASIC 2 y ASICn. De esta manea, el
microcontrolador \muC y los ASIC 1, 2 y n marchan entonces en
paralelo en su procesamiento.
Las señales de salida de las salidas de pulso de
reloj 10 y 11 son conducidas, sin embargo, también en cada caso a
entradas de un módulo de O Exclusiva. El módulo de O exclusiva
muestra una señal en su salida, cuando las dos señales de entrada
son diferentes. Es decir, que solamente en el caso de un 0 y 1 o
bien 1 y 0, al módulo de O Exclusiva suministra un 1, en otro caso
un 0. En función de esta señal de salida del módulo de O Exclusiva
12 se activa un circuito de excitación de la lámpara de aviso 15,
que activa una lámpara de aviso en caso de error, es decir, cuando
as dos señales de pulso de reloj son diferentes, para indicar un
error.
De una manera alternativa o adicional, es
posible que el microcontrolador \muC propiamente dicho supervise
las señales de salida de las salidas de pulso de reloj 10 y 11. A
tal fin, se retornan las señales de salidas en cada caso a dos
entradas 13 y 14. El microcontrolador \muC puede supervisar
entonces las señales de salida por medio de software. Puede
realizar esto, por ejemplo, imitando la función de O Exclusiva según
la técnica de software y supervisando las señales de salida de
forma separada en lo que se refiere a la amplitud. El
microcontrolador \muC genera entonces en función de ello una señal
de supervisión, que se utiliza para la activación, por ejemplo, del
circuito de excitación de la lámpara de aviso. No obstante, también
se puede representar un aviso en una pantalla del vehículo. Las
entradas 3 y 4 deberían asociarse a diferentes grupos de puertos.
Por grupo de puerto se entienden aquí entradas y salidas adyacentes,
respectivamente. También las salidas de pulso de reloj 10 y 11
deberían pertenecer a grupos de puertos diferentes, para que no
estén adyacentes geográficamente, para evitar un fallo de las dos
salidas de pulso de reloj en el caso de un fallo de hardware.
En lugar de la comunicación SPI, que es una
comunicación de Bus, se pueden emplear también comunicaciones punto
a punto entre el microcontrolador \muC y los ASIC individuales,
respectivamente. No obstante, también son posibles otras
comunicaciones de Bus como alternativa a la comunicación SPI.
Claims (9)
1. Aparato de control con una transmisión de
datos sincronizada entre un procesador (\muC) y al menos otro
circuito (ASIC 1, 2, n), en el que el procesador (\muC) emite un
pulso de reloj (SCKr), caracterizado porque el procesador
(\muC) está configurado de tal forma que el procesador (\muC)
supervisa el pulso de reloj (SCKr) con la ayuda de señales de
salida de al menos dos salidas de pulso de reloj (10, 11) del
procesador (\muC), porque las al menos dos salidas de pulso de
reloj (10, 11) están conectadas de tal forma que el pulso de reloj
(SCKr) es generado en función de las señales de salida, en el que el
procesador (\muC) ha generado las señales de salida a través de
la división de una señal de oscilador.
2. Aparato de control de acuerdo con la
reivindicación 1, caracterizado porque las al menos dos
salidas de pulso de reloj (10, 11) están conectadas de tal forma
que el aparato de control genera una señal de supervisión en
función de las señales de salida.
3. Aparato de control de acuerdo con la
reivindicación 2, caracterizado porque está previsto un
módulo de O Exclusiva, al que se alimentan en cada caso las señales
de salida, en el que en función de una señal de l módulo de O
Exclusiva (12) se genera la señal de supervisión.
4. Aparato de control de acuerdo con la
reivindicación 1, caracterizado porque las al menos dos
salidas de pulso de reloj (10, 11) están conectadas de tal forma
que las señales de salida son retornadas en cada caso a una primera
y a una segunda entrada (13, 14) del procesador (\muC), de manera
que el procesador (\muC) supervisa las señales de salida y en
función de ello genera la señal de supervisión.
5. Aparato de control de acuerdo con la
reivindicación 1, caracterizado porque las al menos dos
salidas de pulso de reloj (10, 11) están conectadas en sí en O para
la formación del pulso de reloj.
6. Aparato de control de acuerdo con la
reivindicación 5, caracterizado porque para la conexión en O
de las al menos dos salidas de pulso de reloj (10, 11) están
previstos en cada caso un diodo (D1, d2) o una
puerta-O.
7. Aparato de control de acuerdo con la
reivindicación 5 ó 6, caracterizado porque el pulso de reloj
(SCKr) es alimentado a un convertidor de impedancia y/o a un
amplificador.
8. Aparato de control de acuerdo con una de las
reivindicaciones anteriores, caracterizado porque las salidas
de pulso de reloj (10, 11) están asociadas a grupos de puertos
diferentes.
9. Aparato de control de acuerdo con una de las
reivindicaciones 4 a 8, caracterizado porque la primera y la
segunda entada (13, 14) están asociadas a grupos de puertos
diferentes.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10347413A DE10347413A1 (de) | 2003-10-13 | 2003-10-13 | Steuergerät |
| DE10347413 | 2003-10-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2295901T3 true ES2295901T3 (es) | 2008-04-16 |
Family
ID=34399473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES04762463T Active ES2295901T3 (es) | 2003-10-13 | 2004-07-22 | Aparato de control. |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7406615B2 (es) |
| EP (1) | EP1676201B1 (es) |
| JP (1) | JP4090068B2 (es) |
| CN (1) | CN100437505C (es) |
| AT (1) | ATE384294T1 (es) |
| DE (2) | DE10347413A1 (es) |
| ES (1) | ES2295901T3 (es) |
| WO (1) | WO2005045674A1 (es) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010000962A1 (de) | 2010-01-18 | 2011-07-21 | Robert Bosch GmbH, 70469 | Verfahren und Vorrichtung zur Überwachung eines Frequenzsignals |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4282493A (en) * | 1979-07-02 | 1981-08-04 | Motorola, Inc. | Redundant clock signal generating circuitry |
| JPH0650886A (ja) | 1992-07-30 | 1994-02-25 | Showa Alum Corp | 原子吸光分析装置用原子化炉 |
| EP0742919A1 (en) * | 1994-02-02 | 1996-11-20 | National Semiconductor Corporation | Disaster avoidance clock for anti-lock braking system |
| JP2751831B2 (ja) | 1994-05-13 | 1998-05-18 | 日本電気株式会社 | クロック出力監視方法及びクロック出力監視回路 |
| US5864295A (en) * | 1996-03-21 | 1999-01-26 | Trw Inc. | Apparatus for sensing occupant weight in an actuatable restraint system |
| CA2323061A1 (en) * | 1999-07-05 | 2001-01-05 | Vasu Tech Limited | Digital electronic control unit for domestic and commercial appliances |
| DE10123839A1 (de) | 2001-05-16 | 2002-11-28 | Bosch Gmbh Robert | Verfahren zur Datenübertragung zwischen einem Master und wenigstens einem Slave |
| JP3937822B2 (ja) * | 2001-11-28 | 2007-06-27 | 日本電気株式会社 | 周波数検出回路及びそれを用いた光受信装置 |
-
2003
- 2003-10-13 DE DE10347413A patent/DE10347413A1/de not_active Withdrawn
-
2004
- 2004-07-22 JP JP2005518256A patent/JP4090068B2/ja not_active Expired - Fee Related
- 2004-07-22 US US10/576,221 patent/US7406615B2/en active Active
- 2004-07-22 WO PCT/DE2004/001613 patent/WO2005045674A1/de active IP Right Grant
- 2004-07-22 EP EP04762463A patent/EP1676201B1/de not_active Not-in-force
- 2004-07-22 CN CNB2004800300157A patent/CN100437505C/zh not_active Expired - Fee Related
- 2004-07-22 DE DE502004005977T patent/DE502004005977D1/de active Active
- 2004-07-22 ES ES04762463T patent/ES2295901T3/es active Active
- 2004-07-22 AT AT04762463T patent/ATE384294T1/de not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE502004005977D1 (de) | 2008-03-06 |
| EP1676201B1 (de) | 2008-01-16 |
| JP4090068B2 (ja) | 2008-05-28 |
| CN1867899A (zh) | 2006-11-22 |
| DE10347413A1 (de) | 2005-05-04 |
| JP2006516169A (ja) | 2006-06-22 |
| EP1676201A1 (de) | 2006-07-05 |
| US7406615B2 (en) | 2008-07-29 |
| CN100437505C (zh) | 2008-11-26 |
| US20070277054A1 (en) | 2007-11-29 |
| WO2005045674A1 (de) | 2005-05-19 |
| ATE384294T1 (de) | 2008-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9361179B2 (en) | Reliable data transmission with reduced bit error rate | |
| JP5162665B2 (ja) | 車両の乗員保護手段を駆動する制御装置、および、車両の乗員保護手段の駆動方法 | |
| SE0200016L (sv) | Distribuerat styr- och övervakningssystem | |
| KR101006094B1 (ko) | 에어백 제어 장치 | |
| ES2295901T3 (es) | Aparato de control. | |
| JP2007008392A (ja) | 乗員保護システム | |
| JP2013244757A (ja) | 乗員保護装置 | |
| JP2009201334A (ja) | 二重系列車制御装置 | |
| JP2007030766A (ja) | 乗員保護システム | |
| US9065560B2 (en) | Method for checking the operation of a PSI5 reception unit in a motor vehicle controller, and corresponding PSI5 reception unit | |
| JP5075724B2 (ja) | 乗員保護制御装置及び乗員保護システム | |
| ES2461140T3 (es) | Aparato de control y procedimiento para activar medios de protección de personas para un vehículo | |
| ES2538659T3 (es) | Aparato, sistema y procedimiento para prendas de protección | |
| US6587532B1 (en) | Method of generating a clock signal in a module of a data transmission system, and correspondingly equipped data transmission system | |
| CN1989027A (zh) | 一种用于启动车辆安全设备的装置 | |
| KR100551297B1 (ko) | 시트 벨트 경고 기능을 갖는 에어백 시스템 | |
| JPH10194075A (ja) | エアバッグ用起爆装置 | |
| JP4407572B2 (ja) | 車両の衝突検知装置 | |
| JP2004255911A (ja) | エアバッグシステム | |
| ES2339722T3 (es) | Procedimiento para operacion pseudobus para sistema proteccion personas, unidad de control para activacion del mismo y dispositivo para transferencia de datos de sensores a traves de, al menos, un pseudobus hacia unidad de control para activacion de sistema proteccion personas. | |
| JP2006193043A (ja) | 乗員保護装置の通信システム | |
| KR100992796B1 (ko) | 차량 에어백 시스템 | |
| JP2003218893A (ja) | 多重通信装置及びそれを用いた車両用乗員保護装置 | |
| JP2001071907A (ja) | 発光機点灯回路用制御器の故障検知方法 | |
| ES2213681T3 (es) | Sistema multiprocesador. |