JPH10194075A - エアバッグ用起爆装置 - Google Patents

Abstract

(57)【要約】 【課題】 加速度センサと衝撃感知センサを用いて正確
な衝突判定を下し、コード化指令を用いて着火デバイス
を確実に作動させる。 【解決手段】 加速度信号を検出する加速度センサ１２
と衝撃を電気的に感知して閉成する衝撃感知センサ１６
を接続したＣＰＵ１３が、加速度センサ１２からの加速
度信号を所定の演算式に基づいて演算し、演算結果が所
定のしきい値を越えかつ衝撃感知センサ１６からの閉成
信号が存在するときに所定コードでコード化したエアバ
ッグ展開指令を発し、展開指令を受信したデコーダ２０
がこの展開指令をデコードして着火指令を発し、この着
火指令により動作する着火デバイス１４が起爆素子を通
電起爆する。加速度を検出して衝突判定信号を発生する
までの時間を短縮するとともに、外来ノイズによる着火
デバイス１４の誤作動を排除し、動作信頼性を大幅に向
上させることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、加速度センサと衝
撃感知センサを用いて正確な衝突判定を下し、コード化
指令を用いて着火デバイスを確実に作動させるようにし
たエアバッグ用起爆装置に関するものである。

【０００２】

【従来の技術】車両乗員を衝突時の衝撃から保護するた
めの乗員拘束具としてエアバッグシステムが果たす役割
の重要性が認識され、正面衝突事故だけでなく側面衝突
事故に対しても乗員が保護できるよう、フロンタルエア
バッグとサイドエアバッグの両方を搭載した車両が普及
しつつある。正面衝突時の衝撃を緩衝するフロンタルエ
アバッグの場合、エンジンルームが衝撃をある程度吸収
するクッションとして機能するため、衝突発生からエア
バッグ展開までに要する衝突判定時間にある程度の余裕
をもたせることができるが、衝撃がドアの変形等を伴っ
て乗員に危害を及ぼしかねない側面衝突から乗員を保護
するサイドエアバッグの場合、例えば高速側面衝突の場
合には５ｍｓ程度の非常に短い時間内での衝突判定が要
求され、このため衝突判定アルゴリズムにも側面衝突に
特有の事象を考慮した演算が必要であることが分かって
いる。ただし、フロンタルエアバッグもサイドエアバッ
グも、スクイブと呼ばれる起爆素子をエアバッグのため
の展開トリガとして展開するため、展開指令をもって起
爆素子を点火起爆する点で動作原理は同じであり、起爆
素子に着火電流を通電して着火起爆させるための着火回
路は、基本的にはほぼ同じ構成のものが採用される。

【０００３】図４に示すエアバッグ用起爆装置１は、加
速度センサ２が検出した加速度信号を演算して閾値判別
して衝突判定を下すＣＰＵ３からの着火指令を着火デバ
イス４に供給し、着火デバイス４内の起爆素子５を着火
起爆してエアバッグに展開トリガをかける構成とされて
いる。着火デバイス４は、所定の起爆エネルギをもった
着火電流が通電されて起爆着火する起爆素子５の両端
に、一対の起爆用スイッチング素子Ｑｕ，Ｑｄを接続
し、運転席側と助手席側にそれぞれ着火系列を形成し、
これら一対の着火系列をそれぞれ逆阻止ダイオードＤを
介して互いに並列接続し、この並列接続回路を衝撃感知
センサ６と電流制限抵抗ｒの並列接続回路を介してバッ
テリ電源７に接続したものである。衝撃感知センサ６
は、衝撃を受けて慣性移動するマグネット片によりリー
ドスイッチが閉成する機械式加速度センサであり、ＣＰ
Ｕ３が誤って着火指令を出力したときに、起爆素子５を
起爆させないためのセーフィングセンサとして機能す
る。なお、ＣＰＵ３は、加速度信号絶対値の閾値判別出
力や加速度信号区間積分値の閾値判別出力を論理判断
し、論理ゲートの出力をもって衝突判定を下し、衝突判
定とともに起爆用スイッチング素子Ｑｕ，Ｑｄに対して
着火指令を発する。

【０００４】起爆用スイッチング素子Ｑｕ，Ｑｄには、
チャンネル構造が異なるＦＥＴが用いられ、ここでは上
流側の起爆用スイッチング素子Ｑｕとしてゲート抵抗Ｒ
ｇとソース・ゲート間抵抗Ｒｓｇを備えたＰチャンネル
ＦＥＴを用い、下流側の起爆用スイッチング素子Ｑｄと
してゲート抵抗Ｒｇとゲート・ソース間抵抗Ｒｇｓを備
えたＮチャンネルＦＥＴを用いている。また、起爆用ス
イッチング素子Ｑｕ，Ｑｄには、ソースとドレインを迂
回接続する電流制限抵抗Ｒｕ，Ｒｄが並列接続してあ
り、起爆素子５に対して起爆レベルに満たない安全な診
断電流を常時通電する働きを担っている。

【０００５】また、上流側の起爆用スイッチング素子Ｑ
ｕとダイオードＤとの接続点と、上流側の起爆用スイッ
チング素子Ｑｕと起爆素子５との接続点と、起爆素子５
と下流側のスイッチング素子Ｑｄとの接続点の３点は、
ＣＰＵ３に接続してあり、ＣＰＵ３が起爆素子５に対し
て着火電流に満たない安全な診断電流を通電したとき
に、上記３箇所の接続点の電圧Ｖ１，Ｖ２，Ｖ３をチェ
ックし、回路異常の有無をチェックする構成としてあ
る。ただし、診断時には、バッテリ電源７に対して起爆
素子５を挟んで直列接続した一対の起爆用スイッチング
素子Ｑｕ，Ｑｄのうち、一方の起爆用スイッチング素子
Ｑｕ又はＱｄだけを選択的に導通させ、両スイッチング
素子Ｑｕ，Ｑｄの同時通電による起爆素子５の起爆を回
避するよう配慮してある。

【０００６】

【発明が解決しようとする課題】上記従来のエアバッグ
用起爆装置１は、バッテリ電源７とダイオードＤの間に
セーフィングセンサとして機械式の衝撃感知センサ６を
介在させ、ＣＰＵ３の暴走に基づく誤作動を防止する構
成とされているが、衝撃感知セシサ６は、可動部が変位
してリードスイッチを閉成させる構造の機械式加速度セ
ンサであるため、加速度を検出して衝突検知信号を発生
するまでの応答が遅く、特に側面衝突判定に要求される
５ｍｓ程度の高速要求に応え得るものが皆無に近く、し
かもＣＰＵ３が衝突判定を演算して着火指令を出してい
る間は閉成状態を維持しなければならないにも拘わら
ず、リードスイッチのリード端子が高速で開閉成を繰り
返すチャタリングを生ずることがあるため、着火指令自
体が寸断されてしまい、エアバッグの展開が遅れること
もある等の課題があった。

【０００７】また、ＣＰＵ３が暴走したときに、本来で
あれば起爆素子５を起爆させる必要がないに状況にある
にも拘わらず、着火デバイス４内の起爆用スイッチング
素子Ｑｕ，Ｑｄに対して着火指令が与えられてしまい、
起爆素子５を起爆させてしまうことがあるといった課題
があった。また、エンジンルーム内のように電磁波障害
が激しい箇所では、電磁波障害に起因するノイズが展開
指令に酷似する場合があり、こうした場合にＣＰＵ３が
暴走していないにも拘わらず、ノイズが原因で起爆用ス
イッチング素子Ｑｕ，Ｑｄが導通してしまい、起爆素子
５を起爆させてしまうことが皆無であるとは言えないと
いった課題があった。

【０００８】また、起爆素子５が故障した場合や、起爆
素子５と下流側のスイッチング素子Ｑｄとの間がグラウ
ンド・ショートしてしまった場合、上流側のスイッチン
グ素子Ｑｕを閉成させて故障診断を行ったときに、起爆
素子５に安全な診断電流ではなく数Ａの着火電流が流れ
てしまい、起爆素子５を起爆させてしまうことが皆無で
あるとは言えないといった課題があった。

【０００９】本発明は、上記課題を解決したものであ
り、加速度センサと衝撃感知センサを用いて正確な衝突
判定を下し、コード化指令を用いて着火デバイスを確実
に作動させるようにしたエアバッグ用起爆装置を提供す
ることを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、加速度信号を検出する加速度センサと、
衝撃を電気的に感知して閉成する衝撃感知センサと、前
記加速度センサからの加速度信号を所定の演算式に基づ
いて演算し、演算結果が所定のしきい値を越えかつ前記
術撃感知センサからの閉成信号が存在するときに所定コ
ードでコード化したエアバッグ展開指令を発するＣＰＵ
と、該ＣＰＵから供給される前記エアバッグ展開指令を
受信し、該エアバッグ展開指令をデコードして着火指令
を発するデコーダと、該デコーダから供給された着火指
令により動作し、エアバッグの展開トリガとなる起爆素
子を通電起爆する着火デバイスとを具備することを特徴
とするものである。

【００１１】また、前記着火デバイスが、起爆レベルを
越える着火電流を通電されて着火起爆する起爆素子と、
該起爆素子の上流側と下流側に接続され、前記デコーダ
が発する着火指令を受けて導通する一対の起爆用スイッ
チング素子と、該―対の起爆用スイッチング素子のそれ
ぞれに並列接続され、前記起爆レベルに満たない安全な
診断電流を常時通電する電流制限抵抗と、前記上流側の
起爆用スイッチング素子とバッテリ電源との間に接続さ
れ、前記着火指令を受けて導通する誤作動回避用スイッ
チング素子と、該誤作動回避用スイッチング素子に並列
接続され、前記起爆レベルに満たない安全な診断電流を
常時通電する電流制限抵抗を具備し、前記ＣＰＵは、前
記―対の起爆用スイッチング素子と誤作動回避用スイッ
チング素子のうち―つを指定し、前記エアバッグ展開指
令と同―コードの診断指令を発して択一的に導通させ、
診断箇所の電圧を閾値判別して回路異常の有無を診断す
ること、或いは前記誤作動回避用スイッチング素子は、
前記―対の起爆用スイッチング素子の少なくとも―方と
は、互いに極性が逆の着火指令を受けて導通すること等
を特徴とするものである。

【００１２】さらに、前記ＣＰＵが、予め指定されたビ
ット配列を有する複数ビットのシリアルデータとして前
記展開指令を発生し、前記デコーダが、前記複数ビット
の展開指令を保持するシフトレジスタと、該シフトレジ
スタのシフト出力を全ビット論理判定し、受信した展開
指令が前記予め指定されたビット配列に合致する場合に
のみ論理判定信号を出力する論理回路と、該論理回路の
論理判定信号を増幅し、前記着火指令として出力する出
力手段とを具備すること、或いは前記ＣＰＵが、前半の
ｎビットと後半のｎビットが極性反転関係にある２ｎビ
ットのシリアルデータを出力すること、或いは前記ＣＰ
Ｕが、前記複数ビットの展開指令に付帯する２系列の互
いに同期したクロック信号を外部供給し、前記デコーダ
が、前記２系列のクロック信号の位相ずれを監視し、一
定幅以上の位相ずれが生じたときは、前記シフトレジス
タをリセットすること等を特徴とするものである。

【００１３】

【発明の実施の形態】以下、本発明の実施形態につい
て、図１ないし図３を参照して説明する。図１は、本発
明のエアバッグ用起爆装置の一実施形態を示す概略回路
構成図である。図２は、図１に示したデコーダの具体的
構成を示す回路図、図３は、図２に示したデコーダ各部
の信号波形図である。

【００１４】図１中、エアバッグ起爆装置１１は、加速
度信号を検出する加速度センサ１２の外に、衝撃を電気
的に感知して閉成する半導体式の衝撃感知センサ１６を
ＣＰＵ１３に接続し、この衝撃感知センサ１６をセーフ
ィングセンサとして機能させる構成としてある。また、
着火デバイス１４の誤動作を回避するため、所定コード
に則ってコード化した展開指令をＣＰＵ１３から発する
ようにし、コード化された展開指令をデコードして着火
指令を発生するデコーダ２０を、ＣＰＵ１３と着火デバ
イス１４との間に接続してある。

【００１５】着火デバイス１４は、起爆レベルを越える
着火電流を通電されて着火起爆する起爆素子１５の両端
に、デコーダ２０が発する着火指令を受けて導通する一
対の起爆用スイッチング素子Ｑｕ，Ｑｄと起爆レベルに
満たない安全な診断電流を常時通電する電流制限抵抗Ｒ
ｕ，Ｒｄの並列接続回路を接続し、さらに従来の衝撃感
知センサに代わる誤作動回避用スイッチング素子Ｑと診
断電流通電用の電流制限抵抗Ｒの並列接続回路を介して
バッテリ電源７に接続してある。誤作動回避用スイッチ
ング素子Ｑとしては、ゲート抵抗Ｒｇとソース・ゲート
間抵抗Ｒｓｇを備えたＰチャンネルＦＥＴが用いられ、
一対の起爆用スイッチング素子とは極性が逆の着火指令
を受けて導通する。また、誤作動回避用スイッチシグ素
子Ｑのソースとドレインを迂回接続する電流制限抵抗Ｒ
は、起爆素子に対して起爆レベルに満たない安全な診断
電流例えば数１０ｍＡ程度の電流を常時通電する。

【００１６】ＣＰＵ１３は、加速度センサ１２が出力す
る加速度信号を受信し、加速度信号の絶対値の閾値判別
出力や区間積分値の閾値判別出力を論理判断し、論理ゲ
ートの出力をもって展開指令を出力する。この展開指令
には、ビット配列が予め指定された所定の配列、例えば
「１００１０１１０」なるビット配列を有する８ビット
のシリアルデータが用いられ、この展開指令に付帯する
２系列の互いに同期したクロック信号ＣＬＫ１，２がＣ
ＰＵ１３から１シリアルデータ分すなわち８クロック分
だけ出力される。展開指令は、原則的には偶数ビットの
シリアルデータが用いられ、ここでは前半４ビット「１
００１」と後半４ビット「０１１０」が極性反転関係に
ある８ビットのシリアルデータを用いている。これは、
仮に電磁波障害により偶発的に展開指令に類似したビッ
ト配列の疑似展開指令が発生しても、こうした疑似展開
指令は不規則性ノイズであり、前後半のビット配列が極
性反転関係にあるといった規則性とは掛け離れたもので
あって、偶発的にせよ正規の展開指令に一致する確率は
ほぼ零であるという経験則に基づくものである。

【００１７】また、ＣＰＵ１３は、従来と同様、上流側
の起爆用スイッチンダ素子ＱｕとダイオードＤとの接続
点の電圧Ｖ１、上流側の起爆用スイッチング素子Ｑｕと
起爆素子１５との接続点の電圧Ｖ２、起爆素子２と下流
側の起爆用スイッチング素子Ｑｄとの接続点の電圧Ｖ３
を検出して異常診断する。ＣＰＵ１３内には、上記電圧
Ｖ１，Ｖ２，Ｖ３を分圧する分圧回路と、分圧回路の出
力又はそのＡＤ変換値を閾値判別する比較器（コンパレ
ータ）又は窓比鮫器（ウインドウ・コンパレータ）が備
わっており、イグニッションキーを操作してエンジンを
始動した直後に、一連の診断プログラムに従ってスイッ
チング素子Ｑ，Ｑｕ，Ｑｄを順次択一的に導通させて診
断を実行する。

【００１８】デコーダ２０は、展開指令が所定のビット
配列であるか否かを判定するものであり、図２に示した
ように、８ビットシリアルデータからなる展開指令を保
持するシフトレジスタ２１と、シフトレジスタ２１のシ
フト出力を全ビット論理判定し、特定のビット配列の組
み合わせが得られたときにだけ論理判定信号を出力する
論理回路２２と、論理回路２２の論理判定信号を増幅し
て着火指令を出力するプリドライバ２３とから構成され
る。シフトレジスタ２１は、単―の８ビット出力型を用
いることができるが、ここでは４ビット出力型のシフト
レジスタ２１ａ，２１ｂを２個縦列接続して構成してあ
る。第１のシフトレジスタ２１ａは、ＣＰＵ１３からの
コード化データが供給されるデータ入力端子Ｄと、ＣＰ
Ｕ１３から第１のクロック信号ＣＬＫ１が供給されるク
ロック入力端子ＣＬＫと、後述するりセット回路２４か
らのリセット信号が供給されるリセット入力端子Ｒと、
第０段シフト信号から第３段シフト信号までを出力する
ビット出力端子Ｑ０〜Ｑ３を有する。また、第２のシフ
トレジスタ２１ｂは、第１のシフトレジスタ２１ａのビ
ット出力端子Ｑ３からビット出力が供給されるデータ入
力端子Ｄと、ＣＰＵ１３から第１のクロック信号ＣＬＫ
１が供給されるクロック入力端子ＣＬＫと、リセット回
路２４からのリセット信号が供給されるリセット入力端
子Ｒと、第４段シフト信号から第７段シフト信号までを
出力するビット出力端子Ｑ４〜Ｑ７を有する。

【００１９】論理回路２２は、「１００１０１１０」な
るビット配列のコード化データを論理判別し、シフトレ
ジスタ２１ａ，２１ｂのビット出力端子Ｑ７〜Ｑ０から という組み合わせのビット出力が得られたときに論理判
定信号を出力するものである。具体的には、４個のビッ
ト「１」を論理積判断するアンドゲート２２ａと、４個
のビット「０」を否定論理和判断するノアゲート２２ｂ
と、アンドゲート２２ａとノアゲート２２ｂの出力の論
理積をとるアンドゲート２２ｃとから構成してある。す
なわち、アンドゲート２２ａは、ビット出力端子Ｑ１，
Ｑ２，Ｑ４，Ｑ７のビット出力の論理積をとり、ノアゲ
ート２２ｂは、ビット出力端子Ｑ０，Ｑ３，Ｑ５，Ｑ６
のビット出力の論理和をとる。

【００２０】プリドライバ２３は、論理回路２２内のア
ンドゲート２２ｃの出力をベースに受けるエミッタ接地
トランジスタ２３ａと、このトランジスタ２３ａのコレ
クタ出力を増幅して取り出すバッファアンプ２３ｂとか
ら構成される。Ｒｂは、トランジスタ２３ａのベース抵
抗であり、Ｒｂｅは、トランジスタ２３ａのベース・エ
ミッタ間抵抗である。トランジスタ２３ａがアンドゲー
ト２２ｃからのハイ・アクティブの論理判定信号を受け
て導通すると、コレクタ電位が下がり、バッファアンプ
２３ｂからロウ・アクティブの着火指令が着火デバイス
１４内の起爆用スイッチング素子に印加される。

【００２１】リセット回路２４は、ＣＰＵ１３が同相出
力する２系統のクロック信号ＣＬＫ１，２の位相ずれを
監視し、クロック信号ＣＬＫ１とＣＬＫ２の間に位相ず
れが生じたときに、ＣＰＵ１３が暴走しているものと判
断し、シフトレジスタ２１ａ，２１ｂのリセット入力端
子にリセット信号を供給する。具体的には、クロック信
号ＣＬＫ１，２を排他的論理和処理して両クロック信号
の位相差信号を出力するエクスクルーシブオアゲート２
４ａと、エクスクルーシブオアゲート２４ａの出力を積
分する積分回路２４ｂとからなる。積分回路２４ｂは、
抵抗ＲとコンデンサＣからなる時定数回路で構成され、
抵抗ＲとコンデンサＣの接続点からコンデンサＣの端子
電圧を取り出し、シフトレジスタ２１ａ，２１ｂのリセ
ット入力端子Ｒに供給する。シフトレジスタ２１ａ，２
１ｂのリセット入力には、最低動作電圧が規定されてお
り、最低動作電圧に満たないリセット信号は受け付けな
いようになっている。このため、クロック信号ＣＬＫ１
とＣＬＫ２の間に位相ずれが生じても、この位相ずれが
許容範囲以下である場合は、エクスクルーシブオアゲー
ト２４ａの出力信号幅も無視されてしまい、コンデンサ
Ｃの端子電圧が上記最低動作電圧を越えて暴走判定に至
ることはない。

【００２２】ここで、ＣＰＵ１３が衝突判定を下すと、
前記ビット配列「１００１０１１０」を有する展開指令
がＣＰＵ１３からデコーダ２０に送り出される。この８
ビットのシリアルデータは、第１のクロック信号ＣＬＫ
１の立ち上がりでもってシフトレジスタ２１ａのデータ
入力端子Ｄから取り込まれ、第１のクロック信号ＣＬＫ
１の立ち上がりでもってシフトレジスタ２１ａ，２１ｂ
内を逐次シフトされていく。こうして、８ビット分のシ
リアルデータがシフトレジスタ２１ａ，２１ｂに全て取
り込まれると、クロック信号ＣＬＫ１，ＣＬＫ２は消滅
し、図３（Ｃ）〜（Ｊ）に点線で囲って示したように、
シフトレジスタ２１ａ，２１ｂのビット出力端子Ｑ０〜
Ｑ７からは、 という組み合わせのビット出力が得られ、この出力状態
が維持される。すなわち、クロック信号ＣＬＫ１，ＣＬ
Ｋ２を空打ちしない限り、同じビット出力状態が持続す
る。

【００２３】かくして、シフトレジスタ２１ａ，２１ｂ
のビット出力端子Ｑ０〜Ｑ７に、「０１１０１００１」
なるビット出力が出揃うと、ビット「１」を論理積判断
するアンドゲート２２ａと、ビット「０」を否定論理和
判断するノアゲート２２ｂの出力がともに論理「１」と
なり、アンドゲート２２ａとノアゲート２２ｂの出力の
論理積をとるアンドゲート２２ｃの出力も論理「１」と
なる。このアンドゲート２２ｃの出力はブリドライバ２
３内のトランジスタ２３ａのベースに印加され、トラン
ジスタ２３ａが導通する。その結果、バッファアンプ２
３ｂの出力レベルが低下し、ロウ・アクティブの着火指
令が着火デバイス１４に供給され、起爆用スイッチング
素子の導通とともに起爆素子１５に着火電流が流れる。
着火電流の通電により起爆素子１５が着火起爆すると、
このときの起爆エネルギをトリガにエアバッグが展開す
る。

【００２４】なお、クロック信号ＣＬＫ１とＣＬＫ２の
間に許容範囲を越える位相ずれが生じた場合、クロック
信号ＣＬＫ１，２を排他的論理和処理するエクスクルー
シブオアゲート２４ａから両クロック信号の位相差信号
が出力され、これを積分した信号が積分回路２４ｂの出
力がシフトレジスタ２１ａ，２１ｂのリセット入力端子
Ｒに設定された最低動作電圧を越えたときに、ＣＰＵ１
３が暴走したものと判断され、シフトレジスタ２１ａ，
２１ｂのビット出力端子から出力されている全てのビッ
ト出力はリセットされる。また、ビット配列「１００１
０１１０」なる展開指令をＣＰＵ１３がデコーダ２０に
送り出している最中に、ＣＰＵ１３が暴走を引き起こ
し、正規のビット配列とは異なる偽展間指令がデコーダ
２０内のシフトレジスタ２１ａ，２１ｂに保持されてし
まった場合、論理回路２２からは論理判定信号が得られ
ず、従ってブリドライバ２３が作動することはない。

【００２５】このように、上記エアバッグ用起爆装置１
１は、衝突を判定するＣＰＵ１３が、所定コードに従っ
てコード化した展開指令を発生し、展開指令を受信した
デコーダ２０がこの展開指令をデコードして着火指令を
発し、この着火指令により動作する着火デバイス１４
が、起爆素子１５を通電起爆する構成としたから、ビッ
トの「１」又は「０」といった単純な展開指令でもって
直接着火デバイスを駆動していた従来の装置と異なり、
コード化した展開指令をデコーダ２０にてデコードして
得た着火指令をもって着火デバイス１４を駆動するた
め、外来ノイズによって着火デバイス１４が誤作動して
しまったり、或いはＣＰＵ１３自体の暴走によって着火
デバイス１４を誤作動させてしまうといったことはな
く、電磁波障害や暴走に起因する起爆素子の起爆を確実
に排除することができる。また、セーフィングセンサと
して機能する衝撃感知センサ１６を、従来の機械式の衝
撃感知センサ６から半導体式等の電気的なセンサに置き
換え、しかも配設箇所も従来の着火電流給霞路ではなく
ＣＰＵ１３に直接接続したことで、ＣＰＵ１３が衝突判
定を演算して着火指令を出している間は、衝撃感知セン
サ１６がチャタリング等を繰り返すことなく確実に閉成
状態を維持し、従って着火指令自体が寸断されてエアバ
ッグの展開が遅れるといったことはなく、また加速度を
検出して衝突判定信号を発生するまでの応答が早まるた
め、側面衝突判定に要求される５ｍｓ程度の高速要求に
応えることができ、衝突事象に対応した的確なエアバッ
グ展開が可能である。

【００２６】また、ＣＰＵ１３が、予め指定されたビッ
ト配列を有する８ビットのシリアルデータとして展開指
令を発生し、この展開指令をデコーダ２０内のシフトレ
ジスタ２１が保持し、シフトレジスタ２１のシフト出力
を論理回路２２が全ビット論理判定し、受信した展開指
令が前記予め指定されたビット配列に合致する場合にの
み論理判定信号を出力し、論理判定信号を増幅するブリ
ドライバ２３が着火指令として出力する構成としたか
ら、シリアルデータとして出力される８ビットのビット
配列が所定のビット配列であるか否かを、デコーダ２０
内のシフトレジスタ２１と論理回路２２によって確実に
判定することができ、また展開指令として８ビットのシ
リアルデータビットを用いたので、展開指令として考え
られる２の８乗個の組み合わせのなかから特定のビット
配列を有する信号だけを展開指令として判別すること
で、単純に見積もっても誤作動の確率を２５６分の１に
減らすことができ、これにより電磁波障害や暴走に起因
する起爆素子１５の起爆を確実に排除することができ
る。

【００２７】また、ＣＰＵ１３は、前半４ビットと後半
４ビットが極性反転関係にある８ビットのシリアルデー
タを展開指令として出力する構成としたから、展開指令
として考えられる２５６個の組み合わせのなかから特定
のビット配列を有する信号だけを展開指令とし、しかも
その配列が前半４ビットと後半４ビットが極性反転関係
にあるという特殊な形態のビット配列であるため、仮に
電磁波障害により偶発的に展開指令に類似したビット配
列の疑似展開指令が発生しても、こうした疑似展開指令
は不規則性ノイズであって、前後半のビット配列が極性
反転関係にあるといった規則性とは掛け離れたものであ
るため、電磁波障害或いはＣＰＵ１３の暴走によって展
開指令が発生してしまうことは殆どなく、起爆素子１５
の起爆を確実に排除することができる。

【００２８】また、ＣＰＵ１３は、８ビットの展開指令
に付帯して２系列の互いに同期したクロック信号ＣＬＫ
１，２を外部供給し、デコーダ２０は、２系列のクロッ
ク信号ＣＬＫ１，２の位相ずれを監視し、一定幅以上の
位相ずれが生じたときは、シフトレジスタ２１をリセッ
トする構成としたから、ＣＰＵ１３が暴走したことを２
系列のクロック信号の位相ずれをもって判定することが
でき、ＣＰＵ１３の暴走に基づく起爆素子１５の起爆を
より一層確実に防止することができる。

【００２９】なお、診断にさいしては、ＣＰＵ１３は、
一対の起爆用スイッチング素子Ｑｕ，Ｑｄと誤作動回避
用スイッチング素子Ｑのうち―つを指定し、エアバッグ
展開指令と同―コードの診断指令を発して択一的に導通
させる。これにより、起爆レベルに満たない例えば数１
０ｍＡ程度の安全な診断電流が起爆素子１５に通電さ
れ、そのときに前述した各接続点における電圧Ｖ１，Ｖ
２，Ｖ３を閾値判別して回路異常の有無を診断する。

【００３０】起爆素子１５を流れる診断電流は、起爆素
子１５を着火させない安全値に抑えられており、従って
抵抗値が数Ｑの起爆素子の両端には、数１０ｍＶの電位
差が発生する。このため、起爆素子１５の両端電位差Ｖ
２−Ｖ３をＣＰＵ内で閾値判別することにより、起爆素
子１５のショート或いはオープンの有無を診断すること
ができる。また、誤作動回避用スイッチング素子Ｑを導
通させたときに、電圧Ｖ１とＶ２が同電圧であることが
判れば、上流側の起爆用スイッチング素子Ｑｕがショー
トしていることが検知され、一方また電圧Ｖ３がグラウ
ンドレベルであることが判れば、下流側の起爆用スイッ
チング素子Ｑｄがショートしていることが検知される。
また、上流側の起爆用スイッチング素子Ｑｕを導通させ
たときに、電圧Ｖ１とＶ２に電流制限抵抗Ｒｕの両端電
位差にほぼ等しい電圧差が認められる場合は、起爆用ス
イッチング素子Ｑｕがオープンであることが検知され
る。なお、こうした、ショート或いはオープンといった
回路異常が検知された場合、ＣＰＵ１３が異常検知信号
を発し、コンソールパネル等に異常が報知される。

【００３１】ところで、上記診断時に、仮に起爆素子の
コールド側がグラウンド・ショートしていることに気づ
かずに、上流側の起爆用スイッチング素子Ｑｕを導通さ
せたとする。この場合、誤作動回避用スイッチング素子
Ｑをもたない従来のエアバッグ用起爆装置１であれば、
上流側の起爆用スイッチング素子Ｑｕの導通とともに起
爆素子に数Ａの着火電流が流れてしまい、起爆素子の起
爆を避けることができなかったことは前述した通りであ
る。しかしながら、上流側の起爆用スイッチング素子Ｑ
ｕとバッテリ電源７との間に誤作動回避用スイッチング
素子Ｑを設けた上記エアバッグ用起爆装置１１の場合
は、誤作動回避用スイッチング素子Ｑに並列接続した電
流制限抵抗Ｒが電流制限するため、起爆素子には安全値
を越える着火電流が流れることはなく、起爆素子１５の
無用の起爆を未然に回避することができる。

【００３２】また、エアバッグ用起爆装置１１は、衝突
判断により展開指令を発する演算装置が暴走を引き起こ
しても、一対の起爆用スイッチング素子Ｑｕ、Ｑｄを起
爆素子２の両端に接続しただけの従来の起爆装置１に比
べ、セーフィングセンサとして機能する誤作動回避用ス
イッチング素子Ｑが―対の起爆用スイッチング素子Ｑ
ｕ，Ｑｄとともに起爆素子２に直列接続してある分だ
け、ＣＰＵ１３の暴走に起因する誤作動回避能力は高
く、また誤作動回避用スイッチング素子Ｑは高速側面衝
突に要求される５ｍｓ程度の衝突判定時間に対しても十
分な即応導通能力を有するため、側方エアバッグ用のセ
ーフィングセンサとして最適である。

【００３３】また、一対の起爆用スイッチング素子Ｑ
ｕ，Ｑｄとしてチャンネル構造が異なるＦＥＴを用い、
しかも誤作動防止用スイッチング素子Ｑとして下流側の
起爆用スイッチング素子Ｑｄとはチャンネル構造が異な
るＦＥＴを用いたので、例えば展開指令を発していない
にも拘わらず電磁波障害等が原因で発生したノイズが原
因で一方のスイッチング素子Ｑ，Ｑｕ又はＱｄが導通し
たとしても、他方のスイッチング素子Ｑｄ又はＱ，Ｑｕ
は導通しないままであり、これにより３個のスイッチン
グ素子Ｑ，Ｑｕ，Ｑｄが不用意に同時導通する不都合を
排除することができる。従って、特にエンジンルームの
ような電磁波障害の発生しやすい箇所での誤作動対策と
して顕著な効果を発揮することができる。

【００３４】なお、上記実施形態では、ＣＰＵ１３がコ
ード化展開指令に付帯する２系統のクロック信号ＣＬＫ
１，２を出力する構成としたが、ＣＰＵ１３から調歩同
期式のコード化データを出力する構成とすることもで
き、その場合は、クロック信号を使用しないで済ませる
ことが可能である。また、上記実施形態では、スイッチ
ング素子Ｑ，Ｑｕ，ＱｄをＦＥＴで構成した場合を例に
とったが、これらのスイッチング素子Ｑ，Ｑｕ，Ｑｄは
他のトランジスタで構成することもできる。

【００３５】

【発明の効果】以上説明したように、本発明によれば、
加速度信号を検出する加速度センサと衝撃を電気的に感
知して閉成する衝撃感知センサを接続したＣＰＵが、加
速度センサからの加速度信号を所定の演算式に基づいて
演算し、演算結果が所定のしきい値を越えかつ前記衝撃
感知センサからの閉成信号が存在するときに所定コード
でコード化したエアバッグ展開指令を発する構成とした
から、セーフィングセンサとして機能する衝撃感知セン
サを、従来の機械式加速度センサから半導体式等の電気
的なセンサに置き換え、しかも配設笹所も従来の着火電
流給電路ではなくＣＰＵに直接接続したことで、ＣＰＵ
が衝突判定を演算して着火指令を出している間は、衝撃
感知センサがチャタリング等を繰り返すことなく確実に
閉成状熊を維持し、従って着火指令自体が寸断されてエ
アバッグの展開が遅れるといったことはなく、また加速
度を検出して衝突判定信号を発生するまでの応答が早ま
るため、価面衝突判定に要求される５ｍｓ程度の高速要
求に応えることができ、衝突事象に対応した的確なエア
バッグ展開が可能であり、さらに衝突を判定するＣＰＵ
が、所定コードに従ってコード化した展開指令を発生
し、展開指令を受信したデコーダがこの展開指令をデコ
ードして着火指令を発し、この着火指令により動作する
着火デバイスが起爆素子を通電起爆する構成としたか
ら、ビットの「１」又は「０」といった単純な展開指令
でもって直接着火デバイスを駆動していた従来の装置と
異なり、コード化した展開指令をデコーダにてデコード
して得た着火指令をもって着火デバイスを駆動するた
め、外来ノイズによって着火デバイスが誤作動してしま
ったり、或いは衝突判定手段自体の暴走によって着火デ
バイスを誤作動させてしまうといったことはなく、電磁
波障害や暴走に起因する起爆素子の起爆を確実に排除す
ることができる等の優れた効果を奏する。

【００３６】また、本発明によれば、起爆レベルを越え
る着火電流を通電されて点火起爆し、エアバッグの展開
トリガとなる起爆素子の上流側と下流側に、展開指令を
受けて導通する一対の起爆用スイッチング素子を接続す
るとともに、これら一対の着火用スイッチング素子のそ
れぞれに起爆レベルに満たない安全な診断電流を常時通
電する電流制限抵抗を並列接続し、さらに上流側の起爆
用スイッチング素子とバッテリ電源との間に、展開指令
を受けて導通する誤作動回避用スイッチング素子を接続
するとともに、この誤作動回避用スイッチング素子に起
爆レベルに満たない安全な診断電流を常時通電する電流
制限抵抗を並列接続し、診断回路から一対の起爆用スイ
ッチング素子と誤作動回避用スイッチング素子に前記展
開指令に代わる診断指令を発して択―的に導通させ、診
断箇所の電圧を閾値判別して回路異常の有無を診断する
構成としたから、衝突判断により展開指令を発する演算
装置が暴走を引き起こしても、一対の起爆用スイッチン
グ素子を起爆素子の両端に接続しただけの従来の起爆装
置に比べ、セーフィングセンサとして機能する誤作動回
避用スイッチング素子が―対の起爆用スイッチング素子
とともに起爆素子に直列接続してある分だけ、演算装置
の暴走に起因する起爆素子の起爆回避能力は高く、また
誤作動回避用スイッチング素子は高速側面衝突に要求さ
れる５ｍｓ程度の衝突判定時間に対しても十分な即応導
通能力を有するため、エアバッグ用の誤作動回避に最適
であり、また診断回路から診断指令を発して上流側の起
爆用スイッチング素子を導通させたときに、仮に既に下
流側の起爆用スイッチング素子と起爆素子との間がグラ
ウンド・ショートしていたような場合でも、誤作動回避
用スイッチング素子に並列接続した電流制限抵抗が診断
電流を起爆レベルに満たない安全レベルに抑制するた
め、起爆素子の起爆を回避することができる等の優れた
効果を奏する。

【００３７】また、本発明は、誤作動回避用スイッチン
グ素子を、前記―対の起爆用スイッチング素子の少なく
とも一方とは、互いに極性が逆の展開指令を受けて導通
するトランジスタで構成したから、例えば展開指令を発
していないにも拘わらず電磁波障害等が原因で発生した
ノイズが原因でスイッチング素子の一つが導通したとし
ても、残るスイッチング素子は導通しないままであり、
これにより３個のスイッチング素子が不用意に同時導通
する不都合を排除することができ、特にエンジンルーム
のような電磁波障害の発生しやすい箇所での誤作動対策
として顕著な効果を発揮することができる等の効果を奏
する。

【００３８】また、衝突判定手段が、予め指定されたビ
ット配列を有する複数ビットのシリアルデータとして前
記展開指令を発生し、デコーダが、前記複数ビットの展
開指令を保持するシフトレジスタと、該シフトレジスタ
のシフト出力を全ビット論理判定し、受信した展開指令
が前記予め指定されたビット配列に合致する場合にのみ
論理判定信号を出力する論理回路と、該論理回路の論理
判定信号を増幅し、前記着火指令として出力する出力手
段とを具備するため、シリアルデータとして出力される
複数ビットのビット配列が所定のビット配列であるか否
かを、デコーダ内のシフトレジスタと論理回路によって
判定することができ、展開指令として２ｎビットのシリ
アルデータビットを用いた場合は、展開指令として考え
られる２の２ｎ乗個の組み合わせのなかから特定のビッ
ト配列を有する信号だけを展開指令として判別すること
で、単純に見積もっても誤作動の確率を２の２ｎ乗分の
―に減らすことができ、これにより電磁波障害や暴走に
起因する起爆素子の誤作動を確実に排除することができ
る等の効果を奏する。

【００３９】また、衝突判定手段は、前半のｎビットと
後半のｎビットが極性反転関係にある２ｎビットのシリ
アルデータを前記展開指令として出力する構成としたか
ら、展開指令として考えられる２の２ｎ乗個の組み合わ
せのなかから特定のビット配列を有する信号だけを展開
指令とし、しかもその配列が前半のｎビットと後半のｎ
ビットが極性反転関係にあるという特殊な形態のビット
配列であるため、仮に電磁波障害により偶発的に展開指
令に類似したビット配列の疑似展開指令が発生しても、
こうした疑似展開指令は不規則性ノイズであって、前後
半のビット配列が極性反転関係にあるといった規則性と
は掛け離れたものであり、従って電磁波障害或いは衝突
判定手段の暴走に起因する起爆素子の起爆を確実に排除
することができる等の効果を奏する。

【００４０】また、衝突判定手段は、前記複数ビットの
展開指令に付帯して２系列の互いに同期したクロック信
号を外部供給し、前記デコーダは、前記２系列のクロッ
ク信号の位相ずれを監視し、一定幅以上の位相ずれが生
じたときは、前記シフトレジスタをリセットする構成と
したから、衝突判定手段が暴走したことを２系列のクロ
ック信号の位相ずれをもって判定することができ、衝突
判定手段の暴走に基づく起爆素子の起爆をより一層確実
に防止することができる等の効果を奏する。

【図面の簡単な説明】

【図１】本発明のエアバッグ用起爆装置の一実施形態を
示す概略回路構成図である。

【図２】図１に示したデコーダの具体的構成を示す回路
図である。

【図３】図２に示したデコーダ各部の信号波形図であ
る。

【図４】従来のエアパッグ用起爆装置の―例を示す概略
回路構成図である。

【符号の説明】

７ バッテリ電源 １１ エアバッグ用起爆装置 １２ 加速度センサ １３ ＣＰＵ １４ 着火デバイス １５ 起爆素子 １６ 衝撃感知センサ ２０ デコーダ ２１，２１ａ，２１ｂ シフトレジスタ ２２ 論理回路 ２２ａ，２２ｃ アンドゲート ２２ｂ オアゲート ２３ 出力手段（ブリドライバ） ２３ａ トランジスタ ２３ｂ バッファアンプ ２４ リセット回路 ２４ａ エクスクルーシプオアゲート ２４ｂ 積分回路 Ｑ 誤作動回避用スイッチング素子 Ｑｕ 上流側の起爆用スイッチシグ素子 Ｑｄ 下流側の起爆用スイッチング泰子 Ｄ ダイオード Ｒ，Ｒｕ，Ｒｄ 電流制限抵抗

Claims (6)

【特許請求の範囲】
1. 【請求項１】 加速度信号を検出する加速度センサと、
   衝撃を電気的に感知して閉成する衝撃感知センサと、前
   記加速度センサからの加速度信号を所定の演算式に基づ
   いて演算し、演算結果が所定のしきい値を越えかつ前記
   衝撃感知センサからの閉成信号が存在するときに所定コ
   ードでコード化したエアバッグ展開指令を発するＣＰＵ
   と、該ＣＰＵから供給される前記エアバッグ展開指令を
   受信し、該エアバッグ展開指令をデコードして着火指令
   を発するデコーダと、該デコーダから供給された着火指
   令により動作し、エアバッグの展開トリガとなる起爆素
   子を通電起爆する着火デバイスとを具備することを特徴
   とするエアバッグ用起爆装置。
2. 【請求項２】 前記着火デバイスは、起爆レベルを越え
   る着火電流を通電されて着火起爆する起爆素子と、該起
   爆素子の上流側と下流側に接続され、前記デコーダが発
   する着火指令を受けて導通する一対の起爆用スイッチン
   グ素子と、該―対の起爆用スイッチング素子のそれぞれ
   に並列接続され、前記起爆レベルに満たない安全な診断
   電流を常時通電する電流制限抵抗と、前記上流側の起爆
   用スイッチング素子とバッテリ電源との間に接続され、
   前記着火指令を受けて導通する誤作動回避用スイッチン
   グ素子と、該誤作動回避用スイッチング素子に並列接続
   され、前記起爆レベルに満たない安全な診断電流を常時
   通電する電流制限抵抗を具備し、前記ＣＰＵは、前記一
   対の起爆用スイッチング素子と誤作動回避用スイッチン
   グ素子のうち一つを指定し、前記エアバッグ展開指令と
   同―コードの診断指令を発して択一的に導通させ、診断
   箇所の電圧を閾値判別して回路異常の有無を診断するこ
   とを特徴とする請求項１記載のエアバッグ用起爆装置。
3. 【請求項３】 前記誤作動回避用スイッチング素子は、
   前記―対の起爆用スイッチング素子の少なくとも一方と
   は互いに極性が逆の着火指令を受けて導通することを特
   徴とする請求項２記載のエアバッグ用起爆装置。
4. 【請求項４】 前記ＣＰＵは、予め指定されたビット配
   列を有する複数ビットのシリアルデータとして前記展開
   指令を発生し、前記デコーダは、前記複数ビットの展開
   指令を保持するシフトレジスタと、該シフトレジスタの
   シフト出力を全ビット論理判定し、受信した展開指令が
   前記予め指定されたビット配列に合致する場合にのみ論
   理判定信号を出力する論理回路と、該論理回路の論理判
   定信号を増幅し、前記着火指令として出力する出力手段
   とを具備することを特徴とする請求項１記載のエアバッ
   グ用起爆装置。
5. 【請求項５】 前記ＣＰＵは、前半のｎビットと後半の
   ｎビットが極性反転関係にある２ｎビットのシリアルデ
   ータを出力することを特徴とする請求項４記載のエアバ
   ッグ用起爆装置。
6. 【請求項６】 前記ＣＰＵは、前記複数ビットの展開指
   令に付帯する２系列の互いに同期したクロック信号を外
   部供給し、前記デコーダは、前記２系列のクロック信号
   の位相ずれを監視し、一定幅以上の位相ずれが生じたと
   きは、前記シフトレジスタをリセットすることを特徴と
   する請求項４記載のエアバッグ用起爆装置。