JP3937822B2 - 周波数検出回路及びそれを用いた光受信装置 - Google Patents
周波数検出回路及びそれを用いた光受信装置 Download PDFInfo
- Publication number
- JP3937822B2 JP3937822B2 JP2001361855A JP2001361855A JP3937822B2 JP 3937822 B2 JP3937822 B2 JP 3937822B2 JP 2001361855 A JP2001361855 A JP 2001361855A JP 2001361855 A JP2001361855 A JP 2001361855A JP 3937822 B2 JP3937822 B2 JP 3937822B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- detection circuit
- signal
- filter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
- H04L7/0278—Band edge detection
Description
【発明の属する技術分野】
本発明は周波数検出回路及びそれを用いた光受信装置に関し、特に光伝送系における光受信装置において、再生された情報電気信号あるいは情報電気信号に同期再生したクロック信号の周波数を検出する周波数検出回路に関するものである。
【0002】
【従来の技術】
近年、長距離光通信の高速化・超長距離化に伴い、光送信装置(0ptical Transmitter )において情報電気信号(Infomation Data Signal)により強度変調(Amplitude Modulation)された光信号(Optical Signal)を、伝送路ファイバ中を伝送させたときの伝送路ファイバの伝送損失による光信号強度の減衰を補償するために、光増幅中継器(Optical Amplified Repeater)により光直接増幅を行う光直接増幅中継システムが使用されている。
【0003】
このような光直接増幅器を用いた光伝送システムにおいては、光直接増幅器の出力光には、増幅された信号光と、増幅器から発生する雑音である自然放出光(Amplified Spontaneous Emission:ASE)雑音とが含まれる。このASE雑音が増幅器の出力光に占める割合は、多中継伝送における中継段数が多くなるほど、また光直接増幅器への入力信号パワーが低く、増幅器を高利得で動作させるほど、多くなる。
【0004】
この出力光から情報信号の再生を行う場合には、光受信器(Optical Receiver)で光信号を受光し、光/電気変換器(Optical to Electrical Converter )により光信号から電気信号に変換されるが、ASE雑音・電気雑音による振幅方向の揺らぎ、および伝送路ファイバの波長分散(Chromatic Dispersion)・偏波モード分散(Polarization Mode Dispersion)、あるいは光/電気増幅器により生じる位相方向の揺らぎ(ジッタ:Jitter)などのために、情報信号の論理判定を誤る確率が大きくなる。そのため、光/電気変換器の出力電気信号を、Dタイプフリップフロップ(DFF)を用いて波形再生を行うことが一般的である。
【0005】
この場合、DFFで電気信号をリタイミングするために必要な電気信号に同期したクロック信号として、従来は情報電気信号から狭帯域電気バンドパスフィルタでクロック周波数成分を抽出し、電気リミッタアンプ等で増幅するというクロック再生方法が一般的であった。
【0006】
しかし、通信の高速化に伴い、電気リミッタアンプの動作速度不足による製造困難さなどの問題が顕在化したために、上記の方法に代わり、信号周波数帯で自励発振している電圧可変型発振器(Voltage Controlled Oscillator :VCO)の出力信号の周波数・位相を情報電気信号に同期させることにより、VCO出力信号を再生クロック信号として用いる位相同期ループ制御(Phase Locked Loop :PLL)方式が用いられるようになった。
【0007】
図7は上述した構成の高速光送受信装置(Hi-speed Optical Transmitter/Receiver )の、特に受信側の概略ブロック図である。図において、伝送路を伝送されてきた光信号は光アンプ14にて光直接増幅された後、信号光波長のみを透過し、光アンプ14によって生じるASE雑音光を除去するための光バンドパスフィルタ15へ入力され、O(光)/E(電気)変換器16に入力されて電気信号となる。この電気信号は分岐器17により2分岐され、一方は波形再生(リタイミング・リシェイピング・リジェネレーティング)のためのDFF23へ供給され、他方はこのDFF23のためのリタイミングクロック信号を再生するPLL回路18へ入力される。
【0008】
このPLL回路18は周知の構成であり、情報電気信号の周波数帯で自励発振するVCO21の分周器22による分周出力と分岐出力とを位相比較器19により位相比較して、この比較出力をループフィルタまたはローパスフィルタ20を介してVCO21の制御電圧とする様になっている。このVCO21の出力が再生クロック信号であり、DFF23のリタイミング用のクロック信号となるのである。
【0009】
そして、このDFF23にて再生された情報電気信号はデマルチプレクサ(DMUX)24にてシリアル/パラレル変換され、低速の再生データと再生クロック信号とに分離され出力されることになる。
【0010】
この様に、クロック再生のためにPLL回路を使用する方式においては、リタイミング用クロック信号の周波数を情報電気信号の周波数に一致させるために、VCO21の出力クロック信号が情報電気信号に同期していることを監視することが重要であり、その監視方法の一つとしてVCO出力クロック信号の周波数を高精度に検出することにより、情報電気信号の周波数からの周波数ずれをモニタする方法がある。
【0011】
そこで、図7に示したように、デマルチプレクサ24から出力される低速の再生クロックを周波数検出回路12へ入力して、当該クロックの周波数を監視する様になっている。なお、VCO21の出力を分岐してこの分岐出力の周波数を監視しても良いものである。この周波数検出回路12は、図8に示す様に、情報電気信号周波数のみを通過させるような狭帯域電気バンドパスフィルタ101およびピーク検出回路102を用い、このピーク検出出力を基準値Vref0と比較器103で比較することにより、クロック信号の周波数変化を電圧変化として検出する方法がある。
【0012】
この方法においては、周波数検出精度は、使用する狭帯域電気バンドパスフィルタ101の通過帯域特性に大きく依存するが、理想的には、図9に示すように、この帯域特性は中心周波数が情報電気信号周波数と同じ(f0 とする)であり、その前後の周波数特性が対称に減衰するような形状であれば、ピーク検出回路102の出力をある閾値(Vth:図8の構成では、比較器103の基準値Vref0)で判定することにより、f0 から±△f以上の周波数ずれを検出することが可能となる。
【0013】
【発明が解決しようとする課題】
しかし、実際には、フィルタの中心周波数をf0 に精度よく合わせて製造することは非常に困難であり、また中心周波数f0 前後のスロープの傾きも対称ではなく非対称となって異なるため、ピーク検出回路102の出力電圧が閾値Vth以下になる周波数が、f0 −△f1 以下、あるいはf0 +△f2 以上(△f1≠△f2)の周波数ずれしか検出できないことになり、さらに△f1 と△f2 の値をそれぞれ自由に設定することはできない。
【0014】
特に、通信方式の一つであるSONET(Synchronous Optical Network )システムの光送受信装置においても、上述したデータ及びクロック再生のためにPLL回路を使用したCDR(Clock and Data Recovery )回路が用いられており、このSONETシステムにおけるジッタスペック(規格)に適合するために、CDR回路のクロック抽出回路であるPLL回路のVCOの出力周波数は、受信データに正確に一致することが要求される。
【0015】
いま、光伝送システムにこのCDR回路が使用されるものとすると、最も一般的なSONETシステムの伝送速度は、10Gbps程度であり、この様な高速度のクロック信号の周波数を正確に検出するには、図8に示した狭帯域フィルタ101の中心周波数f0 およびその前後のスロープの傾きの対称性を、正確に得るには、極めて困難となっている。
【0016】
本発明は上述したような従来の技術が有する問題点に鑑みてなされたものであって、その目的とするところは、光送受信器に用いるデバイスに特殊なものを用いることなく、容易に正確なf0 ±△f以上の周波数ずれを検出することが可能で、かつ安価で高性能な周波数検出回路及びそれを用いた光受信装置を提供することにある。
【0017】
【課題を解決するための手段】
本発明によれば、被監視信号の本来の周波数f0 に対して中心周波数前後のスロープの傾きが非対称である帯域フィルタを用いて±Δf以上の周波数ずれを検出する周波数検出回路であって、前記被監視信号を入力とし、前記被監視信号の本来の周波数f0 に対して、後段のピーク検出回路の出力電圧が閾値V th1 以下になる周波数がf 0 −Δfであり、透過中心周波数f1 がf 1 =f 0 +Δf 1 である透過特性を有する第一の帯域フィルタと、前記被監視信号を入力とし、前記周波数f0 に対して、後段のピーク検出回路の出力電圧が閾値V th2 以下になる周波数がf 0 +Δfであり、透過中心周波数f 2 がf 2 =f 0 −Δf 2 である透過特性を有する第二の帯域フィルタと、前記第一のフィルタの出力振幅のピーク値と、前記閾値V th1 との比較をなす第一の比較器と、前記第二のフィルタの出力振幅のピーク値と、前記閾値V th2 との比較をなす第二の比較器と、前記第一及び第二の比較器の出力の負論理の論理演算をなす論理和演算器とを含み、この論理和演算結果により前記周波数ずれを検出することを特徴とする周波数検出回路が得られる。
【0018】
また、本発明によれば、被監視信号の本来の周波数f0 に対して中心周波数前後のスロープの傾きが非対称である帯域フィルタを用いて±Δf以上の周波数ずれを検出する周波数検出回路であって、前記被監視信号を入力とし、前記被監視信号の本来の周波数f0 に対して、後段のピーク検出回路の出力電圧が閾値V th1 以下になる周波数がf 0 −Δfであり、透過中心周波数f1 がf 1 =f 0 +Δf 1 である透過特性を有する第一の帯域フィルタと、前記被監視信号を入力とし、前記周波数f0 に対して、後段のピーク検出回路の出力電圧が閾値V th2 以下になる周波数がf 0 +Δfであり、透過中心周波数f 2 がf 2 =f 0 −Δf 2 である透過特性を有する第二の帯域フィルタと、前記第一のフィルタの出力振幅のピーク値と、前記閾値V th1 との比較をなす第一の比較器と、前記第二のフィルタの出力振幅のピーク値と、前記閾値V th2 との比較をなす第二の比較器と、前記第一及び第二の比較器の出力の正論理の論理演算をなす論理積演算器とを含み、この論理積演算結果により前記周波数ずれを検出することを特徴とする周波数検出回路が得られる。
【0021】
本発明の作用を述べる。光受信信号を電気信号に変換した情報電気信号からPLL回路を用いてクロック成分を抽出再生し、この再生クロックの周波数を監視する場合、透過中心周波数を、電気信号の中心周波数に対して高周波側にシフトさせたBPFを有する低周波側周波数検出回路と、低周波側にシフトさせたBPFを有する高周波側周波数検出回路とを並列に設ける。これ等BPFの各透過特性の片側スロープをそれぞれ利用することにより、検出周波数を自由に正確に設定することが可能となる。
【0022】
【発明の実施の形態】
以下に、図面を参照しつつ本発明の実施の形態につき説明する。図1は本発明の実施の形態を示す周波数検出回路12の構成例である。図1において、信号入力端子1に入力された周波数監視対象のクロック信号(正常時の周波数をf0 とする)は分岐器2で2分岐される。各分岐出力は、透過中心周波数がそれぞれf1 ,f2 である狭帯域電気バンドパスフィルタ(Narrow Band Electrical Band Pass Filter )(#1,#2)4,8に入力される。
【0023】
これ等各フィルタ4,8を透過した周波数成分は、ピーク検出器(Peak Detector )5,9により、交流振幅値に対応した直流電圧に変換され、検出したい周波数に対応する直流電圧に相当する閾値(Vref1,Vref2)と比較器6,10によってそれぞれ比較され、この比較結果として、ハイ/ローの2値レベルをとるロジック信号が出力される。これ等両比較器6,10の出力はオア回路11により論理和演算されて周波数検出出力となり導出される。
【0024】
なお、図1において、フィルタ4、ピーク検出回路5及び比較器6により低周波側周波数検出回路3が構成され、またフィルタ8、ピーク検出回路9及び比較器10により高周波側周波数検出回路7が構成されているものとする。
【0025】
ここで、図8を再度参照すると、この回路は既に述べた様に、一般的に用いられている周波数検出回路の構成であり、ここで用いられるフィルタは図9に示す周波数透過性能を有していることが望ましい。この図9に示すように、使用する狭帯域電気バンドパスフィルタの透過帯域特性の中心周波数が信号周波数f0 に一致し、かつ透過帯域形状が中心周波数f0 に対して左右対称になるような理想的なフィルタであれば、信号周波数がf0 から高周波側および低周波側のどちらにも△f以上シフトした場合でも、同じ閾値電圧Vthで判定することが可能である。さらに、フィルタ透過帯域幅を狭くするほど、△fを小さく設定することが可能であり、f0 からのわずかな周波数シフトも検出可能となる。
【0026】
しかしながら、上述した様に、実際には狭帯域電気バンドパスフィルタの中心周波数をf0 に厳密に一致させて製造することは非常に困難であり、また、例えば、図2に示すように、さらに透過帯域形状も、中心周波数の両側で傾きが異なるのが現状であるために、ある閾値電圧Vthで判定することのできるf0 からの周波数シフトは、低周波側で△f以下、高周波側で△f3 以上となり、周波数検出範囲が高周波側と低周波側とで異なることになる。
【0027】
従って、図8に示すような従来の周波数検出回路12では、検出周波数の値は、使用するフィルタの製造精度に大きく依存し、検出周波数が高周波側と低周波側で異なることから検出精度も幅を持ってしまうことになる。
【0028】
そこで、本発明では、高周波側の検出周波数シフト量と低周波側の検出周波数シフト量とを全く同じ値にするために、図2および図3に示すような中心周波数の異なる2種類の狭帯域電気バンドパスフィルタ4,8を用いている。この2種類の狭帯域電気バンドパスフィルタの中心周波数f1 ,f2 は、それぞれ、
f1 =f0 +△f1
f2 =f0 −△f2
と、クロック信号周波数f0 から高周波側および低周波側に故意にシフトさせてある。
【0029】
この様に透過中心周波数が、クロック信号周波数fo に対して高周波側と低周波側とにそれぞれずれた2種類のフィルタを用いて、2種類の周波数検出回路3,7を並列に構成するようにしている。透過中心周波数f1 のフィルタ4により、f0 −△f以下の低周波側の周波数シフトを検出し、また、透過中心周波数f2 のフィルタ8により、f0 +△f以上の高周波側周波数シフトを検出するように、それぞれ閾値Vth1 ,Vth2 を設定する。そして、これ等2種類の検出回路3,7の出力S1 ,S2 の論理和をオア回路11でとることにより、結果として正確にf0 −△f以下、あるいはf0 +△f以上の周波数シフトを検出することが可能になるのである。
【0030】
【実施例】
図1を用いて本発明の実施例につき詳細に説明する。図1において、この周波数検出回路12は、監視対象のクロック信号(中心周波数f0 とする)を入力とするクロック信号入力端子1と、透過中心周波数f1 =f0 +△f1 である表面弾性波フィルタ(Surface Acoustic Filter :SAW)からなる狭帯域電気バンドパスフィルタ(FIL#1)4と、フィルタを透過した周波数成分の振幅値をピーク検出して直流電圧成分に変換するピーク検出器5と、ピーク検出器5の出力電圧と周波数シフトに対応した判定閾値電圧Vth1 との比較を行う比較器6とからなる低周波側周波数シフト検出回路3を有する。
【0031】
また、監視対象のクロック信号を分岐器2によって分岐し、透過中心周波数f2 =f0 −△f2 である狭帯域電気バンドパスフィルタ(FIL#2)8と、フィルタを透過した周波数成分の振幅値をピーク検出して直流電圧成分に変換するピーク検出器9と、ピーク検出器の出力電圧と周波数シフトに対応した判定閾値電圧Vth2 との比較を行う比較器10とからなる高周波側周波数シフト検出回路7を有する。そして、低周波側周波数検出回路3および高周波側周波数検出回路7の出力の論理和をとるOR回路11からなる。
【0032】
なお、この図1に示す高精度周波数検出回路12は、図7に示した高速光送受信装置における周波数検出回路12に適用されることは明白である。
【0033】
次に、図1の高精度周波数検出回路12の動作について説明する。図1において、信号入力端子1に入力されたクロック信号は分岐器2によって2分岐され、透過中心周波数がf1 ,f2 である狭帯域電気バンドパスフィルタ4,8に入力される。フィルタ4を透過したクロック信号は、ピーク検出器5により、フィルタ4を透過したクロック信号の交流振幅値に対応した直流電圧に変換され、比較器6によって、検出したい周波数に対応する電圧値により閾値判定される。
【0034】
ここで、狭帯域電気バンドパスフィルタ4の透過帯域特性は、図2に示すように、中心周波数f1 は信号周波数f0 ではなく、f1 =f0 +△f1 と高周波側に△f1 だけシフトさせてある。これにより、f0 およびf0 より低周波側の周波数に対しては、必ずフィルタの右上がりスロープに対応することになる。そこで、図2に示すようにフィルタ4の検出閾値電圧をVth1 とし、ピーク検出回路5の出力電圧値が、Vth1 以下で比較器6の出力がハイレベルになるようにVref1を設定すると、フィルタ4に入力されるクロック信号の周波数がf0 −△f以下の場合、あるいはf0 +△f3 (f1')以上の場合において、比較器6の出力がハイレベルとなり、周波数ずれを検出することができる。ここで、△f3 は△fより必ず大きい値である。
【0035】
同様に、狭帯域電気バンドパスフィルタ8の透過帯域特性は、図3に示すように、中心周波数f2 は信号周波数f0 ではなく、f2 =f0 −△f2 と低周波側に△f2 だけシフトさせてある。これにより、f0 およびf0 より高周波側の周波数に対しては必ずフィルタの右下がりスロープに対応することになる。
【0036】
そこで、図3に示すように、フィルタ8の検出閾値電圧をVth2 とし、ピーク検出回路9の出力電圧値がVth2 以下で比較器10の出力がハイレベルになるようにVref2を設定すると、フィルタ8に入力されるクロック信号の周波数がf0 +△f以上の場合、あるいはf0 +△f4 (f2')以下の場合において、比較器10の出力がハイレベルとなり、周波数ずれを検出することができる。ここで、△f4 は△fより必ず大きい値である。
【0037】
よって、比較器6と比較器10との両出力S1 ,S2 は図4の様になり、これら両出力S1 ,S2 の論理和をオア回路11にて取ることにより、図4のOUTで示す検出波形がえられる。すなわち、f0 より低周波側では、f0 −△f以下で論理和出力は必ずハイレベルとなり、f0 より高周波側では、f0 +△f以上で論理和出力は必ずハイレベルとなる。クロック周波数f0 が、f0 −△f<f0 <f0 +△fの範囲内のみ、論理和出力はローレベルとなって、高精度の周波数検出が可能となる。
【0038】
上述した図1に示す構成以外にも、いくつかの変形が考えられる。例えば、狭帯域電気バンドパスフィルタとして表面弾性波フィルタ(SAWフィルタ)を用いたが、メカニカルフィルタや水晶フィルタ、セラミックフィルタ、モノリシッククリスタルフィルタ等の他の弾性波フィルタでも良いし、誘電体共振器型フィルタ等の弾性波フィルタ以外のタイプのフィルタでも良い。
【0039】
また、比較器6,10の比較出力として、上述した例とは逆論理のものを使用する様にすれば、OR回路11の代わりに、論理積演算をなすAND回路を使用することもできるものである。図5は本発明の他の実施の形態の構成を示す図であり、図1におけるOR回路11の代わりに、AND回路13を使用した場合のブロック図であり、図1と同等部分は同一符号をもって示している。このAND回路13を使用する場合には、比較器6及び10の出力S1及びS2とAND回路13の出力OUTとの関係は図6に示すようになる。それ以外は図1の構成と同一であり、それらの説明は省略する。
【0040】
更に、ピーク検出回路として、ダイオードとコンデンサを使用した倍電圧整流回路を使用することができる他に、トランジスタやトランスを用いた全波あるいは半波整流回路を用いても良い。本発明におけるピーク検出回路としては、狭帯域フィルタ4,8を通過する信号のエネルギに対応した信号を検出するものであれば良いので、上記構成の他、信号パワーを検出するもの、振幅を検出するものであれば、いかなる構成のものであっても良い。これ等の場合には、比較器の比較基準レベルである閾値は、各フィルタ4,8の透過特性のf0 ±Δfに対応して出力される信号パワーや振幅値に応じて決定されることは勿論である。
【0041】
また、電気分岐器や、種々の電気回路に関しては、その性能を有する限りいかなる構造、種類であっても良いことは勿論である。
【0042】
更にはまた、本周波数検出回路12が高速光送受信装置におけるデマルチプレクサ24(図7参照)から出力されるクロック信号の周波数監視を行う構成としても良いが、PLL回路18を構成するVCO21の出力クロック信号の周波数を監視しても良く、またPLL回路18内の分周器22の出力をクロック信号の周波数を監視しても良いものである。
【0043】
なお、この高速光送受信装置におけるデマルチプレクサ24では、例えば、10GHzのシリアルな情報電気信号をパラレル化(S/P変換)して1/Nの速度に落したデータ信号と、それと同一の周波数を有するクロック信号(10GHz/Nに分周されたもの)とが出力される様になっており、よって、本周波数検出回路はこの1/Nに分周されたクロック信号の監視を行う方が、PLL回路18内のVCO21の発振クロック信号の周波数をそのまま監視するよりも、より低い周波数の監視となるので、回路を構成する電子部品などが超高速対応のものを使用する必要がなくなり、コスト的に得策であり、また設計も容易となる。
【0044】
更にはまた、本周波数検出回路12は上述した光通信システムにおけるSONET通信方式の端局装置内の光送受信装置に用いられ得ることは勿論、他の通信システムの他の通信方式における信号周波数の検出に使用され得ると共に、一般の周波数検出にも広く使用可能であることは明白である。
【0045】
【発明の効果】
以上説明したように、本発明によれば、光送受信装置の、特に受信器における情報電気信号のリタイミング/波形再生において、情報電気信号に同期させたクロック信号の周波数を高精度に検出できるため、受信した情報電気信号の異常、あるいは光受信器の動作異常を早期にかつ確実に検出することができるという効果がある。
【0046】
また、情報電気信号の周波数がGHz程度の超高速信号の場合であっても、この超高速の情報電気信号を分周して周波数を低くして得られたクロック信号を、本周波数検出回路の入力クロック信号として使用することもできるため、検出回路に使用する電気部品も超高速対応でなくても実現可能であるという効果もある。
【0047】
更に、データ変調方式が光源に対する直接変調か、外部変調か、また波長や伝送速度などに関係なく、様々な光送受信装置に対応可能であるという効果もある。
【図面の簡単な説明】
【図1】本発明の実施の形態による周波数検出回路の構成を示す図である。
【図2】低周波側周波数検出回路のフィルタ透過特性を示す図である。
【図3】高周波側周波数検出回路のフィルタ透過特性を示す図である。
【図4】図1の比較器6,10の出力とOR回路11の出力との関係を示す図である。
【図5】本発明の他の実施の形態による周波数検出回路の構成を示す図である。
【図6】図5の比較器6,10の出力とAND回路13の出力との関係を示す図である。
【図7】図1の周波数検出回路が適用される光送受信装置の一部を示す図である。
【図8】従来の周波数検出回路の例を示す図である。
【図9】一般的な周波数検出用フィルタの透過特性を示す図である。
【符号の説明】
1 入力端子
2 分岐器
3 低周波側周波数検出回路
4,8 フィルタ
5,9 ピーク検出回路
6,10 比較回路
7 高周波側周波数検出回路
11 OR回路
12 周波数検出回路
13 AND回路
Claims (3)
- 被監視信号の本来の周波数f0 に対して中心周波数前後のスロープの傾きが非対称である帯域フィルタを用いて±Δf以上の周波数ずれを検出する周波数検出回路であって、
前記被監視信号を入力とし、前記被監視信号の本来の周波数f0 に対して、後段のピーク検出回路の出力電圧が閾値V th1 以下になる周波数がf 0 −Δfであり、透過中心周波数f1 がf 1 =f 0 +Δf 1 である透過特性を有する第一の帯域フィルタと、
前記被監視信号を入力とし、前記周波数f0 に対して、後段のピーク検出回路の出力電圧が閾値V th2 以下になる周波数がf 0 +Δfであり、透過中心周波数f 2 がf 2 =f 0 −Δf 2 である透過特性を有する第二の帯域フィルタと、
前記第一のフィルタの出力振幅のピーク値と、前記閾値V th1 との比較をなす第一の比較器と、
前記第二のフィルタの出力振幅のピーク値と、前記閾値V th2 との比較をなす第二の比較器と、
前記第一及び第二の比較器の出力の負論理の論理演算をなす論理和演算器とを含み、この論理和演算結果により前記周波数ずれを検出することを特徴とする周波数検出回路。 - 被監視信号の本来の周波数f0 に対して中心周波数前後のスロープの傾きが非対称である帯域フィルタを用いて±Δf以上の周波数ずれを検出する周波数検出回路であって、
前記被監視信号を入力とし、前記被監視信号の本来の周波数f0 に対して、後段のピーク検出回路の出力電圧が閾値V th1 以下になる周波数がf 0 −Δfであり、透過中心周波数f1 がf 1 =f 0 +Δf 1 である透過特性を有する第一の帯域フィルタと、
前記被監視信号を入力とし、前記周波数f0 に対して、後段のピーク検出回路の出力電圧が閾値V th2 以下になる周波数がf 0 +Δfであり、透過中心周波数f 2 がf 2 =f 0 −Δf 2 である透過特性を有する第二の帯域フィルタと、
前記第一のフィルタの出力振幅のピーク値と、前記閾値V th1 との比較をなす第一の比較器と、
前記第二のフィルタの出力振幅のピーク値と、前記閾値V th2 との比較をなす第二の比較器と、
前記第一及び第二の比較器の出力の正論理の論理演算をなす論理積演算器とを含み、この論理積演算結果により前記周波数ずれを検出することを特徴とする周波数検出回路。 - 受信情報電気信号と同期したクロック信号を生成するPLL回路と、
このPLL回路による生成クロック信号により少くとも前記受信情報電気信号のリタイミング再生をなす手段と、前記生成クロック信号の周波数検出をなす周波数検出回路とを含む光受信装置であって、
前記周波数検出回路は請求項1または2記載の周波数検出回路からなり、前記周波数検出回路において、前記生成クロック信号を前記被監視信号とすることを特徴とする光受信装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001361855A JP3937822B2 (ja) | 2001-11-28 | 2001-11-28 | 周波数検出回路及びそれを用いた光受信装置 |
US10/304,321 US7212748B2 (en) | 2001-11-28 | 2002-11-26 | Frequency detection circuit, optical receiver and optical transmission system using the same |
EP02292930A EP1317095A1 (en) | 2001-11-28 | 2002-11-27 | Frequency detection circuit for an optical receiver using two parallel bandpass filters with shifted centre frequencies |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001361855A JP3937822B2 (ja) | 2001-11-28 | 2001-11-28 | 周波数検出回路及びそれを用いた光受信装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006238413A Division JP4375373B2 (ja) | 2006-09-04 | 2006-09-04 | 周波数検出回路及びそれを用いた光受信装置並びに光伝送システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003163640A JP2003163640A (ja) | 2003-06-06 |
JP3937822B2 true JP3937822B2 (ja) | 2007-06-27 |
Family
ID=19172450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001361855A Expired - Fee Related JP3937822B2 (ja) | 2001-11-28 | 2001-11-28 | 周波数検出回路及びそれを用いた光受信装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7212748B2 (ja) |
EP (1) | EP1317095A1 (ja) |
JP (1) | JP3937822B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10347413A1 (de) * | 2003-10-13 | 2005-05-04 | Bosch Gmbh Robert | Steuergerät |
CN100574157C (zh) * | 2005-02-03 | 2009-12-23 | 北京大学 | 基于低频锁相环的高速光接收机 |
US7574145B2 (en) * | 2005-12-30 | 2009-08-11 | Intel Corporation | Optical receiver with duo-binary encoder |
US7627835B2 (en) * | 2006-02-28 | 2009-12-01 | International Business Machines Corporation | Frequency divider monitor of phase lock loop |
US7362184B2 (en) | 2006-02-28 | 2008-04-22 | International Business Machines Corporation | Frequency divider monitor of phase lock loop |
KR100811884B1 (ko) * | 2006-05-23 | 2008-03-10 | 한국전자통신연구원 | 다중 모드 개방형 클럭 추출 장치 |
JP4213172B2 (ja) * | 2006-06-19 | 2009-01-21 | 日本電波工業株式会社 | Pll発振回路 |
JP2010088218A (ja) * | 2008-09-30 | 2010-04-15 | Ricoh Co Ltd | Dc/dcコンバータ |
US9625505B2 (en) * | 2013-02-25 | 2017-04-18 | Dialog Semiconductor Inc. | Line frequency detector |
CN103391137B (zh) * | 2013-08-22 | 2018-04-06 | 成都新易盛通信技术股份有限公司 | 一种带ddm功能的1×9低速率光模块 |
CN103944563A (zh) * | 2014-04-18 | 2014-07-23 | 四川和芯微电子股份有限公司 | 频率锁定系统 |
TWI672004B (zh) * | 2018-12-11 | 2019-09-11 | 矽統科技股份有限公司 | 頻率偵測器 |
TWI716988B (zh) * | 2019-08-30 | 2021-01-21 | 立積電子股份有限公司 | 對數功率偵測器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4969160A (en) * | 1982-08-16 | 1990-11-06 | Unisys Corporation | Dual channel clock recovery circuit |
CA1308440C (en) * | 1987-03-13 | 1992-10-06 | Hideaki Tsushima | Optical receiving method utilizing polarization diversity and apparatus for carrying out the same |
JP2668721B2 (ja) | 1989-01-09 | 1997-10-27 | 富士通株式会社 | リミツタ補間型dft演算方式 |
GB9027276D0 (en) * | 1990-12-17 | 1991-02-06 | Philips Nv | Coherent optical multichannel receiver |
JPH05218968A (ja) | 1992-01-31 | 1993-08-27 | Sumitomo Electric Ind Ltd | 光受信回路 |
JPH07236779A (ja) | 1994-02-28 | 1995-09-12 | Matsushita Electric Works Ltd | 往復式電気かみそり |
US5524120A (en) | 1994-07-05 | 1996-06-04 | Rockwell International Corporation | Digital low power symbol rate detector |
JPH08307401A (ja) | 1995-05-10 | 1996-11-22 | Nec Corp | タイミング抽出回路 |
JP2834077B2 (ja) | 1996-06-03 | 1998-12-09 | 日本電気株式会社 | 光受信盤 |
JP3147038B2 (ja) | 1997-05-12 | 2001-03-19 | 日本電気株式会社 | ビットレート選択型タイミング抽出器、ビットレート選択型識別再生器およびビットレート選択型光再生中継器 |
US6009132A (en) * | 1997-07-25 | 1999-12-28 | Globespan Semiconductor, Inc. | System and method for obtaining clock recovery from a received data signal |
JP3939003B2 (ja) | 1998-02-20 | 2007-06-27 | 富士通株式会社 | 同期偏波スクランブラを用いた光通信システム及び光受信装置 |
JP2001197049A (ja) | 2000-01-14 | 2001-07-19 | Fujitsu Ltd | クロック再生回路及びこれを用いた光信号受信器 |
-
2001
- 2001-11-28 JP JP2001361855A patent/JP3937822B2/ja not_active Expired - Fee Related
-
2002
- 2002-11-26 US US10/304,321 patent/US7212748B2/en not_active Expired - Fee Related
- 2002-11-27 EP EP02292930A patent/EP1317095A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US7212748B2 (en) | 2007-05-01 |
US20030113122A1 (en) | 2003-06-19 |
JP2003163640A (ja) | 2003-06-06 |
EP1317095A1 (en) | 2003-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3937822B2 (ja) | 周波数検出回路及びそれを用いた光受信装置 | |
US7587011B2 (en) | Digital-data receiver synchronization method and apparatus | |
US6316966B1 (en) | Apparatus and method for servo-controlled self-centering phase detector | |
JP3434806B2 (ja) | 光学ネットワークシステムにおける入力データ信号を処理するための受信機および光学ネットワークにおける入力データ信号のデータ伝送速度を決定する方法 | |
US7881608B2 (en) | Methods and apparatuses for measuring jitter in a transceiver module | |
AU2001286987A1 (en) | Digital-data receiver synchronization method and apparatus | |
JPH10313277A (ja) | ビットレート自動識別器、ビットレート選択型タイミング抽出器、ビットレート選択型識別再生器、ビットレート選択型光再生中継器およびビットレート自動識別方法 | |
US7058312B2 (en) | Opto-electronic phase-locked loop with microwave mixing for clock recovery | |
JP6706205B2 (ja) | 振幅変調と周波数変調とを組み合わせた信号のデコード | |
US6850584B2 (en) | Clock regeneration circuit and optical signal receiver using the same | |
US6600797B1 (en) | Phase frequency synchronism circuit and optical receiver | |
US6623185B1 (en) | Loss of signal detector for low-level optical signals | |
JPH10274504A (ja) | 干渉計装置、クロック復元デバイスおよびデータ推移検出方法 | |
JP3351407B2 (ja) | 光受信器用cdr回路 | |
JP4375373B2 (ja) | 周波数検出回路及びそれを用いた光受信装置並びに光伝送システム | |
KR100475850B1 (ko) | 광 필터를 사용한 클럭 추출 방법 및 장치 | |
JP3649718B2 (ja) | データ伝送システムの特性を高精度に測定する測定装置及びそれに用いられるクロック再生回路 | |
CA2348731A1 (en) | Signal input cutoff detector, photo receiver and signal input cutoff detecting method | |
US9203522B2 (en) | Phase lock loop control for digital communication systems | |
CN115378568B (zh) | 一种时钟同步电路以及时钟同步方法 | |
JP5262779B2 (ja) | クロックデータ再生回路及び再生方法並びにponシステム | |
JPH02196546A (ja) | 光通信方法および装置 | |
JPH04137839A (ja) | Nrz信号クロック再生回路 | |
JP2758227B2 (ja) | 光ヘテロダイン受信装置 | |
JP2002359544A (ja) | ジッタ抑圧回路、クロック再生モジュールおよび交換機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060327 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060904 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070319 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |