JP2006516169A - 制御装置 - Google Patents

Abstract

プロセッサ（μＣ）と少なくとも１つの別の回路（ＡＳＩＣ １，２，ｎ）との間での同期データ伝送を用いた制御装置を提案する。ここで、前記プロセッサ（μＣ）はそれ自体がクロック（ＳＣＫｒ）を出力する。前記プロセッサ（μＣ）は、少なくとも２つのクロック出力側（１０，１１）の出力信号に基づいてクロック（ＳＣＫｒ）を監視する。

Description

本発明は、クロックを出力するプロセッサと少なくとも１つの別の回路との間での同期データ伝送を用いた制御装置に関する。

ＤＥ １０１ ２３ ８３９ Ａ１から、制御装置において、プロセッサと少なくとも１つの別の回路、とりわけＡＳＩＣとの間で、この場合ではＳＰＩ（シリアル周辺インタフェース）を介して、同期されたデータ伝送を行うことが公知である。クロックはプロセッサがＡＳＩＣに出力する。プロセッサはこのクロックをシステム発振器の、例えばピアス発振器の振動から導出する。

発明の利点
これに対して、独立請求項に記載された特徴を備えた本発明による制御装置は、制御装置内のプロセッサ、有利にはマイクロコントローラが少なくとも２つのクロック出力側の出力信号に基づいてクロックを監視するという利点を有している。この監視はハードウェアによって及び／又はソフトウェアによって行うことができる。この監視に依存して、フォルトメモリへの書き込み及び／又は例えば警告灯による警告の発信に使用することのできる監視信号が形成される。しかし、車両内のディスプレイにも相応するエラーを出力してよい。それどころか、リモートメンテナンスへの無線伝送のために監視信号を利用することも可能である。これによりリモートメンテナンスにはエラーが通知され、リモートメンテナンスは相応の修理をしてもらうように運転者に通知することができる。２つより多くのクロック出力側ならびに相応する出力信号をクロックの監視のために使用することも可能である。これにより、エアバッグ制御装置の誤作動を引き起こすことのあるクロック信号のエラーに対して高い安全性が得られる。

従属請求項において実施される措置及び発展形態により、独立請求項に示されている制御装置の有利な改善が可能である。

特に有利には、クロック出力側は、クロック出力側からの出力信号に依存して制御装置が監視信号を形成することができるように配線されている。有利には、この配線は出力側が排他的ＯＲ素子に通じるように構成され、それにより、一方のクロック出力側が出力信号に関して他方のクロック出力側ともはや一致しない場合には、排他的ＯＲ素子の出力信号が出力され、こうしてエラーが示される。これはエラー指示のための特に簡単で信頼できるハードウェア回路である。

さらに、有利には、クロック出力はプロセッサの入力側に帰還し、それによりプロセッサ自体がクロック出力側の出力信号を監視することができる。こうして例えば、プロセッサは振幅による監視を実行することができ、また排他的ＯＲ関数をソフトウェア技術的にモデル化することもできる。出力信号を別々に監視することにより、出力信号がもはや要求に応じていなくても、システムクロックが相応して冗長に設計されていれば、制御装置は動作を続けることができる。

つまりこの場合、両方のクロック出力側の少なくとも２つの出力信号が共同して別の回路に対するクロックを形成する構成となっている。これは最も簡単には両方のクロック出力信号のＯＲ演算により行われる。ＯＲ演算は、有利には、それぞれ１つのダイオードを導通方向で両方のクロック出力側に接続することで達成することができる。これらのダイオードの他方の側は互いに結合されており、これによりＯＲ演算が実現される。このようにして形成されたクロック信号は、インピーダンス変換器及び／又は増幅器によりさらに処理することができる。ここで、インピーダンス変換器はクロック信号の負荷を最小化するために設けられており、増幅器はクロック信号を相応して増幅するために設けられている。

さらに、有利には、２つのクロック出力側はそれぞれ別のポート群に割り当てられており、またクロック出力側の出力信号の監視のために設けられた２つの入力側も同様にそれぞれ別のポート群に割り当てられている。この異なるポート群への分離はチップ上の回路群の距離の拡大を意味しており、したがって出力側又は入力側がハードウェア的に損傷した場合に、他方の出力側又は入力側がともに妨害を受けることはない。このことはシステムの安全性を高める。

図面
本発明の実施例は図に示されており、以下の記述においてより詳細に説明される。

図１は本発明による制御装置のブロック回路図を示している。

説明
とりわけエアバッグ、安全ベルト、又はロールバーのような乗員保護手段を制御するための制御装置は、内的な誤作動により車両乗員にとって不所望な状況がもたらされないように高い信頼性を有していなければならない。制御装置内のマイクロコントローラと、点火回路制御部又はセンサ又はインタフェース素子のような制御装置内の付属エレメント、いわゆるＡＳＩＣとの間でのデータ伝送には、ＳＰＩ（シリアル周辺インタフェース）がよく使用される。その際、マイクロコントローラが付属エレメントにデータを送るためには、ラインＭＯＳＩ（Ｍａｓｔｅｒ Ｏｕｔ Ｓｌａｖｅ Ｉｎ）が使用され、付属ＡＳＩＣがマイクロコントローラにデータを伝送することができるようにするには、別のラインＭＩＳＯ（Ｍａｓｔｅｒ Ｉｎ Ｓｌａｖｅ Ｏｕｔ）が使用される。これらは別々のラインである。さらに、チップセレクトやクロックラインのような、シリアル周辺インタフェースの別のラインも存在している。これらは実際に別々のハードウェアラインである。μＣコントローラはクロックラインを介して付属ＡＳＩＣにこのクロックを供給し、それにより同期データ伝送が行われる。今や、クロック信号のエラーの際には制御装置の動作にエラーが生じうることが明らかである。

それゆえ、本発明によれば、クロック信号はマイクロコントローラの２つのクロック出力側からの出力信号に基づいて監視される。ここで、マイクロコントローラは別のプロセッサであってもよい。この監視はハードウェア的に又はソフトウェア的に実現することができる。ハードウェアによる実現としては、例えば排他的ＯＲ素子又はアンチバレンス素子の使用が挙げられ、ソフトウェアによる監視の場合には、クロック出力側の出力信号をマイクロコントローラの入力側に帰還させることにより、再びマイクロコントローラ自体が使用される。ソフトウェアによる実現には、個々の出力信号を別個に監視することができるという利点がある。さらに、２つのクロック出力側を使用する場合には、クロック信号を供給する出力側を相互に有利にはＯＲ演算で結合することにより、クロックの形成の際に比較的高い冗長性を達成することができる。

図１は本発明による制御装置のブロック回路図を示している。このブロック回路図は専ら本発明の基本的な素子だけを扱っており、制御装置内にある他のコンポーネントは簡潔さに配慮して図示されていない。マイクロコントローラμＣはデータ出力側ＭＯＳＩを介して制御装置内のＡＳＩＣ １、２、及びｎと接続されている。ラインＭＯＳＩはμＣからＡＳＩＣ １、２、及びｎへのデータ伝送に使用される。同様に、マイクロコントローラμＣはデータ入力側を介してＡＳＩＣ １、２、及びｎと接続されている。しかし、この場合には、ラインＭＩＳＯがＡＳＩＣからマイクロコントローラへのデータ伝送に使用される。マイクロコントローラとＡＳＩＣ １、２、及びｎとの間のデータ伝送は準並列的に進行することができる。別の出力側１０及び１１を介してマイクロコントローラμＣのクロック信号が出力される。このクロック信号は、マイクロコントローラμＣが発振器信号の分割により形成したものである。発振器としてここでは、例えば、発振の立ち上がりが容易で安定したクロック信号を供給するピアス発振器が問題となる。クロック出力側１０、１１はそれぞれダイオードＤ１、Ｄ２に通じており、これらのダイオード自体は結合して増幅器Ｖの入力側に至る。そして増幅器ＶはクロックＳＣＫｒを供給する。このクロックは素子ＡＳＩＣ １、ＡＳＩＣ ２、及びＡＳＩＣ ｎに供給される。これにより、マイクロコントローラμＣとＡＳＩＣ １，２〜ｎは処理において並列に進行する。

しかしながら、クロック出力側１０及び１１の出力信号はそれぞれ排他的ＯＲ素子の入力側に通じている。排他的ＯＲ素子は、両方の入力信号が異なっていれば、出力側に信号を出す。つまり、０と１又は１と０のときにのみ、排他的ＯＲ素子は１を供給し、その他の場合には０を供給する。この排他的ＯＲ素子１２の出力信号に依存して警告灯ドライバ１５が制御される。つまり、警告灯ドライバは、両方のクロック信号が異なっているエラー時には、エラーを通知するために警告灯を作動させる。

択一的に又は付加的に、マイクロコントローラμＣ自体がクロック出力側１０及び１１の出力信号を監視することも可能である。このためには、出力信号は２つの入力側１３及び１４にそれぞれ帰還させられる。その場合には、マイクロコントローラμＣは出力信号をソフトウェアにより監視することができる。マイクロコントローラμＣは、例えば、排他的ＯＲ関数をソフトウェア技術的にモデル化し、出力信号を振幅にしたがって別々に監視することによってこれを行うことができる。こうして、マイクロコントローラμＣはこれに依存して監視信号を形成する。この監視信号は、例えば警告灯ドライバの制御に使用される。しかし、車両内のディスプレイに警告を表示してもよい。入力側３及び４は異なるポート群に割り当てられなければならない。ここでは、ポート群とは隣接した入力側ないし出力側を意味するものと解される。クロック出力側１０及び１１もまた、ハードウェアエラー時に両方のクロック出力側が故障することを避けるために、これらクロック出力側が位置的に隣接しないように、異なるポート群に属していなければならない。

バス通信であるＳＰＩ通信の代わりに、マイクロコントローラμＣと個々のＡＳＩＣとの間のポイントツーポイント接続を使用してもよい。しかしながら、ＳＰＩ接続に代わる別のバス通信も可能である。

本発明による制御装置のブロック回路図を示す。

Claims (10)

1. プロセッサ（μＣ）と少なくとも１つの別の回路（ＡＳＩＣ １，２，ｎ）との間の同期データ伝送を用いた制御装置であって、前記プロセッサ（μＣ）がクロック（ＳＣＫｒ）を出力する形式の装置において、
   前記プロセッサ（μＣ）は、少なくとも２つのクロック出力側（１０，１１）の出力信号に基づいてクロック（ＳＣＫｒ）を監視するように構成されている、ことを特徴とする制御装置。
2. 前記少なくとも２つのクロック出力側（１０，１１）は、前記出力信号に依存して前記制御装置が監視信号を形成するように配線されている、請求項１記載の制御装置。
3. 排他的ＯＲ素子（１２）が設けられており、前記出力信号はそれぞれ該排他的ＯＲ素子に供給され、該排他的ＯＲ素子（１２）の信号に依存して監視信号が形成される、請求項２記載の制御装置。
4. 前記少なくとも２つのクロック出力側（１０，１１）は、前記プロセッサ（μＣ）の第１の入力側と第２の入力側（１３，１４）に前記出力信号がそれぞれ帰還するように配線されており、それによって前記プロセッサ（μＣ）は前記出力信号を監視し、該出力信号に依存して監視信号を形成する、請求項１記載の制御装置。
5. 前記少なくとも２つのクロック出力側（１０，１１）は、前記出力信号に依存してクロック（ＳＣＫｒ）が形成されるように配線されている、請求項１記載の制御装置。
6. 前記少なくとも２つのクロック出力側（１０，１１）はクロックを形成するために相互にＯＲ演算で結合されている、請求項５記載の制御装置。
7. 前記少なくとも２つのクロック出力側（１０，１１）をＯＲ演算で結合するために、それぞれ１つのダイオード（Ｄ１，Ｄ２）又はＯＲゲートが設けられている、請求項６記載の制御装置。
8. クロック（ＳＣＫｒ）はインピーダンス変換器及び／又は増幅器（Ｖ）に供給される、請求項６又は７記載の制御装置。
9. 前記クロック出力側（１０，１１）はそれぞれ異なるポート群に割り当てられている、請求項１から８のいずれか１項記載の制御装置。
10. 前記第１及び第２の入力側（１３，１４）はそれぞれ異なるポート群に割り当てられている、請求項４から９のいずれか１項記載の制御装置。

Images