ES2188790T5 - Control automatico de ganancia digital linealizado. - Google Patents
Control automatico de ganancia digital linealizado.Info
- Publication number
- ES2188790T5 ES2188790T5 ES96933039T ES96933039T ES2188790T5 ES 2188790 T5 ES2188790 T5 ES 2188790T5 ES 96933039 T ES96933039 T ES 96933039T ES 96933039 T ES96933039 T ES 96933039T ES 2188790 T5 ES2188790 T5 ES 2188790T5
- Authority
- ES
- Spain
- Prior art keywords
- signal
- digital
- agc
- transmission
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 112
- 230000004044 response Effects 0.000 claims abstract description 10
- 238000006243 chemical reaction Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 23
- 230000010354 integration Effects 0.000 claims description 2
- 230000009194 climbing Effects 0.000 abstract 1
- 230000008859 change Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000007704 transition Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 230000001174 ascending effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000002902 bimodal effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
- Transmitters (AREA)
- Massaging Devices (AREA)
Abstract
EL PRESENTE INVENTO PROPORCIONA CONTROL DE GANANCIA AUTOMATICO DIGITAL LINEAL (AGC) EN UNA RADIO. SE DEMODULA UNA SEÑAL RECIBIDA PARA PROPORCIONAR SEÑALES DE BANDA BASE DIGITALES I Y Q. A PARTIR DE ESTAS SEÑALES SE DETERMINA UNA INDICACION DE INTENSIDAD DE SEÑAL RECIBIDA Y LA SEÑAL DIGITAL RESULTANTE SE AJUSTA PARA PROPORCIONAR UNA RESPUESTA LOGARITMICA (205). ESTA SEÑAL SE INTEGRA ENTONCES (210) PARA PROPORCIONAR UNA SEÑAL DE AJUSTE AGC DE RECEPCION DIGITAL. PARA EL AJUSTE AGC DE TRANSMISION, SE FILTRA LA SEÑAL DE AJUSTE AGC DE RECEPCION DIGITAL (215) Y DESPUES SE SUMA (270) CON UN COMANDO DE CONTROL DE ENERGIA DE BUCLE CERRADO (265) ESCALADO (260). LOS COMANDOS DE CONTROL DE ENERGIA DE BUCLE CERRADO (265) SE IGNORAN (220) SI DAN COMO RESULTADO UN AUMENTO DE LA GANANCIA DE TRANSMISION MAS ALLA DE LA SALIDA MAXIMA DESIGNADA DEL AMPLIFICADOR. LAS SALIDAS DE LOS AMPLIFICADORES AGC DE TRANSMISION Y RECEPCION ESTAN LINEALIZADAS MEDIANTE LOS LINEALIZADORES DE TRANSMISION Y RECEPCION (225) Y (240) RESPECTIVAMENTE, LO QUE PREDISTORSIONA LAS SEÑALES DE AJUSTE AGC DIGITALES ANTES DE UNA CONVERSION DE DIGITAL A ANALOGICO (230) Y (245).
Description
Control automático de ganancia digital
linealizado.
La presente invención se refiere de manera
general a los sistemas de comunicación y en particular al control
de la potencia de un sistema de radioteléfono.
La Comisión Federal de Comunicaciones (FCC) rige
el empleo del espectro de radiofrecuencia (RF). La FCC asigna
ciertos anchos de banda dentro del espectro de RF para usos
específicos. Un usuario de un ancho de banda asignado del espectro
de RF debe tomar medidas con el objetivo de asegurar que las
emisiones radiadas dentro y fuera de ese ancho de banda se mantengan
en los niveles aceptables para evitar interferir con otros usuarios
que trabajan en el mismo o en otro ancho de banda. Estos niveles son
regulados por la FCC y por los grupos de usuarios particulares del
ancho de banda.
El sistema de radioteléfono móvil de 800 MHz
opera su enlace directo, la célula de la transmisión por
radioteléfono, en el ancho de banda de 869.01 MHz a 893.97 MHz. El
enlace revertido, la transmisión de radioteléfono a móvil, está en
el ancho de banda de 824.01 MHz a 848.97 MHz. Los anchos de banda de
enlace directo y revertido están divididos en dos canales, cada
canal ocupa un ancho de banda de 30 kHz. Un usuario particular del
sistema móvil puede operar en uno o más canales al mismo tiempo.
Existen diferentes técnicas de modulación que
pueden se empleadas en el sistema de radioteléfono móvil. Dos
ejemplos de las técnicas de modulación son el acceso múltiple de
división de frecuencia (FDMA) y el acceso múltiple de división de
código (CDMA).
La técnica de modulación FDMA genera señales que
ocupan un canal a la vez mientras que la técnica de modulación CDMA
genera señales que ocupan varios canales. Ambas técnicas deben
controlar sus emisiones radiadas de enlace de retorno dentro de los
límites aceptables dentro y fuera del canal o los canales asignados.
Para el rendimiento máximo del sistema, los usuarios de la técnica
CDMA deben controlar cuidadosamente el nivel de potencia radiada
dentro de los canales en los cuales están operando.
Un receptor de CDMA que recibe señales de
información moduladas digitalmente incluye por lo general un
amplificador de ganancia variable con una ganancia ajustada por una
señal de control. El proceso de ajuste de la ganancia de una señal
recibida que utiliza una señal de control se llama control
automático de ganancia (AGC). Normalmente, en receptores digitales,
el proceso de AGC implica la medición de la potencia de una señal de
salida del amplificador de ganancia variable.
El valor medido se compara con un valor de
referencia, que representa la potencia deseada de la señal, para
generar una señal de error. La señal de error se utiliza entonces
para controlar la ganancia del amplificador variable así como para
ajustar la fuerza de la señal para hacerla coincidir con la potencia
deseada de la señal.
Para efectuar la demodulación digital con una
señal óptima al radio de ruido, el AGC se utiliza para mantener la
magnitud de las formas de onda de la banda base cerca del intervalo
dinámico completo de los convertidores de digital a analógico de
banda base. Esto generalmente requiere que se proporcione el AGC por
encima del intervalo dinámico completo de la potencia de la señal
recibida.
W095/23460 A muestra un proceso y un aparato
para la limitación de la potencia de salida de un radioteléfono, que
funciona en un sistema móvil. Esto garantiza que las bandas
laterales transmitidas y el ruido de la fase del sintetizador
permanezcan dentro de cierta especificación. Esto se logra mediante
la detección de la potencia y un acumulador de corrección que
generan de conjunto una señal de control al limitar el ajuste de la
ganancia a un valor máximo, incluso cuando el emplazamiento celular
que se comunica con el radioteléfono está enviando instrucciones de
potencia tum-up al radioteléfono. Este proceso
incluye de forma dinámica la corrección del nivel de salida del
transmisor debido a las variaciones de la ganancia en las etapas del
transmisor o los elementos de control de la
ganancia.
ganancia.
La Fig. 1 muestra una técnica anterior típica de
radioteléfono móvil. Este radioteléfono comprende una sección de
transmisión (102) y una sección de recepción (103). En la sección de
transmisión (102), un micrófono (110) toma una señal de voz y la
convierte en una señal analógica que está codificada y modulada
(115). La señal modulada, T_{x}, está en una frecuencia
intermedia. T_{x} se introduce en un amplificador de control
automático de ganancia (AGC) (120). Para los radioteléfonos CDMA, el
AGC de transmisión (120) es controlado por una combinación (125) del
nivel de potencia de la señal recibida, a través de un filtro de
paso bajo (LPF, como se muestra en la Fig. 1), conocido también como
control de potencia de bucle abierto, y transmite instrucciones de
potencia desde la célula (130), conocido también como control de
potencia de bucle cerrado, a través del convertidor digital a
analógico (DAC, como se muestra en la Fig. 1). Tanto el control de
potencia de bucle abierto como el de bucle cerrado se analizan más
detalladamente en la patente norteamericana No. 5.056.109 emitida a
Gilhousen et al.
La señal del amplificador de AGC se introduce en
un amplificador de potencia (101). La señal amplificada proveniente
del amplificador de potencia (101) se introduce en un duplexor (145)
que acopla la señal a una antena (150) para la transmisión sobre el
canal.
En la sección de recepción (103), una señal
recibida por la antena (150) es acoplada a la sección de recepción
(103) por el duplexor (145). La señal recibida se introduce en un
amplificador de bajo ruido (LNA) (155). La señal amplificada del LNA
(155) se introduce luego en el AGC de recepción (160). Este AGC
(160) es controlado (165) por el nivel de potencia de la señal
recibida. La señal de AGC de recepción es demodulada y decodificada
(170) antes de ser transmitida como señal de voz analógica por la
bocina (175).
En los radioteléfonos basados en CDMA, es
posible llevar el amplificador de potencia (101) en el transmisor
más allá de un nivel de potencia donde se pueden mantener las
emisiones radiadas fuera del canal aceptable. Esto se debe sobre
todo al aumento de los niveles de distorsión de la salida del
amplificador de potencia (101) a altas de potencias de salida.
También, llevar el amplificador de potencia (101) más allá de cierto
nivel puede causar interferencia interna al radioteléfono.
En los radioteléfonos basados en CDMA, la
potencia de salida de transmisión adecuada es determinada por los
estimados de "bucle abierto" hechos por el teléfono, y por las
instrucciones de corrección de "bucle cerrado" provenientes de
la estación de base. El teléfono hace su estimado de bucle abierto
al medir la potencia recibida de la estación de base y asumir un
canal simétrico, o sea, por cada dB cuya señal recibida esté por
debajo de cierto nivel de referencia, el teléfono transitará por
encima de otro nivel de referencia a través de ese mismo número de
dB. Generalmente esto se logra al emplear los Amplificadores de
Control Automático de Ganancia para recibir y transmitir las rutas
que son "dB lineal", y acoplar su señal de control a un
mecanismo común de control que funciona para traer la señal recibida
al punto de ajuste deseado.
En teoría, este tipo de disposición producirá la
potencia de salida de transmisión deseada. Sin embargo, mantener la
potencia de salida apropiada en el canal correcto puede resultar
difícil debido a diferentes efectos indeseables en el hardware del
radioteléfono. Por ejemplo, el radioteléfono basado en CDMA debe
desarrollar un esquema de control de potencia que funcione sobre un
intervalo dinámico muy amplio, de 80 dB a 90 dB. Cualquier
desviación del "dB Lineal" en los amplificadores de AGC de
transmisión o de recepción provocará errores en el nivel de potencia
de salida del bucle abierto. De igual manera, cualquier variación de
la ganancia (como la temperatura o la frecuencia inducida) en el
radio que no afecte las secciones de transmisión y recepción también
provocará errores en el funcionamiento del control de potencia.
También ocurren errores no lineales cuando se
utilizan componentes de menor calidad para reducir costos de
producción o cuando se utilizan componentes de menos potencia para
reducir el consumo de energía. Hay una necesidad resultante de
control automático de la ganancia lineal en un radioteléfono.
La presente invención abarca un aparato de
control digital linealizado para el control automático de ganancia
(AGC) en un radio. El radio tiene un amplificador de AGC de
transmisión y un amplificador de AGC de recepción. Un detector de
fuerza de la señal recibida se acopla al amplificador de AGC de
recepción. Este detector genera una señal digital del nivel de
potencia a partir de una señal recibida.
Un integrador se acopla al detector de fuerza de
la señal recibida. El integrador integra la señal digital del nivel
de potencia para generar una señal digital de ajuste de AGC, que se
supone esté relacionada linealmente con la configuración deseada de
la ganancia de recepción (en dB). Un linealizador de AGC de
recepción se acopla al integrador. El linealizador de AGC de
recepción predistorsiona la señal digital de ajuste de AGC para
compensar las no linealidades en la respuesta del amplificador de
AGC a la señal de ajuste.
Un convertidor de recepción digital a analógica
(DAC) se acopla al linealizador de AGC de recepción. El DAC
convierte la señal de ajuste de recepción predistorsionada en una
señal de ajuste de recepción analógica. La señal analógica se
acopla al amplificador de AGC de recepción para controlar su
ganancia.
En una realización del radioteléfono CDMA, un
linealizador de AGC de transmisión se acopla al integrador de la
potencia de recepción. Como ocurre con el linealizador de AGC del
receptor, el linealizador de AGC de transmisión predistorsiona la
señal de ajuste de transmisión lineal proveniente del integrador
para compensar las no linealidades en la respuesta del amplificador
AGC de transmisión a la señal de ajuste de ganancia.
Un DAC de transmisión se acopla al linealizador
de transmisión y convierte la señal de ajuste predistorsionada en
una señal de ajuste de transmisión analógica. La señal analógica se
acopla al amplificador de AGC de transmisión para controlar su
ganancia.
\newpage
Así, de acuerdo con un primer aspecto de la
presente invención, se proporciona un aparato de control digital
linealizado para el control automático de la ganancia (AGC) en un
radio que posee un amplificador de AGC de transmisión y un
amplificador de AGC de recepción, el aparato comprende un detector
de fuerza de la señal recibida acoplado al amplificador de AGC de
recepción para generar una señal digital del nivel de potencia a
partir de una señal recibida, un integrador acoplado al detector de
fuerza de la señal recibida para generar una señal digital de ajuste
de AGC, un linealizador de recepción acoplado al integrador para
predistorsionar la señal digital de ajuste de AGC para generar una
señal de ajuste de recepción predistorsionada, un convertidor de
recepción digital a analógica acoplado al linealizador de recepción
para convertir la señal de ajuste de recepción predistorsionada en
una señal de ajuste de recepción analógica, dicha señal de ajuste de
recepción analógica controla la ganancia del amplificador de AGC, un
linealizador de transmisión acoplado al integrador para generar una
señal de ajuste de transmisión predistorsionada, y un convertidor de
transmisión digital a analógica acoplado al linealizador de
transmisión para convertir la señal de ajuste de transmisión
predistorsionada en una señal de ajuste de transmisión analógica,
dicha señal de ajuste de transmisión analógica controla la ganancia
del amplificador de AGC de transmisión, donde el linealizador de
recepción responde a la señal digital de ajuste de AGC seleccionando
los datos a partir de una pluralidad de pendientes de recepción y
datos de una pluralidad de compensaciones de recepción y la señal de
ajuste de recepción predistorsionada es generada a partir de los
datos seleccionados, y el linealizador de transmisión responde a la
señal digital de ajuste de AGC seleccionando los datos de una
pluralidad de pendientes de transmisión y datos de una pluralidad de
compensaciones de transmisión y la señal de ajuste de transmisión
predistorsionada es generada a partir de los datos
seleccionados.
Según un segundo aspecto de la presente
invención se proporciona un método de control automático de ganancia
digital linealizado (AGC) en un radio que tiene un amplificador de
AGC de transmisión y un amplificador de AGC de recepción, el método
comprende la recepción de una señal, la generación de una señal
digital del nivel de potencia a partir de la señal recibida, la
integración de la señal digital del nivel de potencia para generar
una señal de ajuste AGC digital, predistorsionando la señal de
ajuste digital para generar una señal de ajuste de recepción digital
predistorsionada, la conversión de la señal de ajuste de recepción
digital predistorsionada en una señal de ajuste de recepción
analógica, dicha señal de ajuste de recepción analógica controla la
ganancia del amplificador de AGC de recepción, predistorsiona la
señal de ajuste de transmisión digital para generar una señal de
ajuste de transmisión predistorsionada, y la conversión de la señal
de ajuste de transmisión digital predistorsionada en una señal de
ajuste de transmisión analógica, dicha señal de ajuste de
transmisión analógica controla la ganancia del amplificador de AGC
de transmisión, donde el método además comprende la selección de
datos de una pluralidad de pendientes y de una pluralidad de
compensaciones de recepción en respuesta a la señal digital de
ajuste de AGC y la generación de la señal de ajuste de recepción
predistorsionada a partir de los datos seleccionados, y la selección
de datos de una pluralidad de pendientes de transmisión y de una
pluralidad de compensaciones de transmisión en respuesta a la señal
digital de ajuste de AGC y la generación de la señal de ajuste de
transmisión predistorsionada a partir de los datos
seleccionados.
Las características, los objetos, y las ventajas
de la presente invención serán más claras a partir de la
descripción detallada que aparece a continuación tomada de conjunto
con los dibujos en los cuales iguales caracteres de referencia
identifican correspondientemente en todas partes y donde:
La Fig. 1 muestra un diagrama de bloque de un
radioteléfono típico.
La Fig. 2 muestra un diagrama de bloque del
aparato digital de control automático de ganancia según una
realización de la presente invención.
La Fig. 3 muestra un diagrama de bloque del
aparato de recepción del indicador de potencia de la señal según
una realización de la presente invención.
La Fig. 4 muestra un diagrama de bloque del
integrador programable de la ganancia del circuito según una
realización de la presente invención.
La Fig. 5 muestra un diagrama de bloque del
aparato de control del intervalo del amplificador de interferencia
según una realización de la presente invención.
La Fig. 6 muestra un diagrama de bloque del
aparato linealizador de control automático de ganancia según una
realización de la presente invención.
La Fig. 7 muestra un gráfico de un ejemplo de la
forma de onda del nivel de potencia deseado contra el control de
voltaje AGC.
La Fig. 8 muestra un diagrama de bloque del
control del intervalo del amplificador de potencia de acuerdo con
una realización de la presente invención.
La Fig. 9 muestra una flujograma del proceso
codificador de prioridad del control de intervalo del amplificador
de potencia de la Fig. 8.
La Fig. 10 muestra un diagrama de bloque del
radioteléfono de acuerdo con la presente invención.
El control de AGC digital linealizado de la
presente invención proporciona un control automático de ganancia
lineal exacto, en un ambiente de RF. La presente invención funciona
sobre un intervalo dinámico amplio por lo que puede ser empleada
tanto en sistemas digitales como en sistemas analógicos de
radio.
Como se ilustra en la Fig. 10, una señal de RF
recibida es introducida en el LNA (1015) del receptor. El LNA (1015)
tiene configuraciones de ganancia seleccionables para limitar el
intervalo dinámico de una señal excesivamente potente antes de que
llegue al mezclador. La ganancia es variada por el proceso del
control de AGC de la presente invención.
La señal amplificada del LNA (1015) es
introducida en un circuito de RF a FI (1035) para convertirla en una
frecuencia intermedia. En la realización preferida, esta frecuencia
intermedia es 85 MHz.
La señal del FI se introduce en un filtro de
paso de banda (1045). Como es bien conocido en la técnica, el filtro
de paso de banda (1045) elimina las partes de la señal de entrada FI
que no están en la banda del paso del filtro. Las señales típicas a
ser filtradas son señales de interferencia provenientes de las
fuentes de transmisión de radio que no sean aquella con la que se
está comunicando el radio de la presente invención, así como las
señales previstas para otros usuarios de radioteléfono.
La señal proveniente del filtro (1045) se
introduce en el amplificador de AGC de recepción (1025). El
amplificador de AGC de recepción (1025) está localizado detrás del
convertidor (1035) para ajustar la ganancia después de que las
interferencias hayan sido filtradas por el filtro de paso de banda
1045. El amplificador de AGC (1025), conjuntamente con el
amplificador de AGC de transmisión (1030), realiza la función normal
CDMA AGC de control de potencia del bucle abierto, de control de
potencia del bucle cerrado, y de compensación. Los AGC de recepción
y de transmisión (1025) y (1030) son ajustados mediante el proceso
del control de AGC de la presente invención.
Los AGC de recepción y transmisión (1025) y
(1030) son necesarios debido a los requerimientos de intervalo
dinámico amplio para los enlaces de transmisión y recepción de CDMA.
En la realización preferida, los AGC poseen un intervalo de ganancia
de más de 80 dB.
La señal de ganancia controlada FI del
amplificador de AGC de recepción (1025) se introduce en un segundo
convertidor (1050). Este convertidor (1050) transforma las señales
de entrada en banda base (centro de banda 0 Hz) como un conjunto de
señales en fase y de cuadratura (I y C), y las hace salir en forma
digital. Se entiende que la conversión de digital a analógica
efectuada por el convertidor (1050) se puede realizar antes o
después de la transformación a la banda base. Las señales de banda
base, en el modo de operación de CDMA, son muestras I y C de los
datos digitales codificados que salen para volver a ser demodulados
y correlacionados. En un receptor bimodal que funcione tanto en
sistema FM como en sistema CDMA, las salidas I y C del convertidor
(1050) son remoduladas de nuevo en FM para proporcionar una salida
de señal de audio.
El amplificador de AGC de transmisión (1025) se
acopla a un amplificador de potencia (1020) a través de un
convertidor ascendente (1040).
Las señales de banda base I y C son introducidas
en el indicador de recepción de fuerza de la señal (RSSI) y el
amplificador del circuito logarítmico (205) de la Fig. 2. Este
circuito mide el nivel de potencia de la señal recibida. Además,
puesto que el AGC tiene una función nominal de ganancia exponencial
(es decir dB lineal; si un cambio de voltaje de control de X voltios
produce un cambio de ganancia de Y dB, entonces un cambio de 2X
producirá un cambio de ganancia de 2Y dB), la entrada al integrador
(210) de la presente invención debe ser logarítmica para que la
constante de tiempo del bucle AGC sea consistente por encima del
intervalo de ganancia. Por consiguiente, la función del RSSI y del
circuito amplificador logarítmico (205) consiste en generar el valor
logarítmico RS-SI y restar el logaritmo del nivel de
señal deseado. Como resultado, la salida del amplificador
logarítmico es positiva para las entradas mayores de lo deseado, y
negativa para las entradas menores que las deseadas. Esta señal de
error es pasada posteriormente al integrador (210).
El RSSI y el amplificador logarítmico (205) se
ilustran más detalladamente en la Fig. 3. Este circuito está
compuesto por un multiplexor (305) que tiene como entradas las
señales de banda base I y C. Una señal sincronizada hace que la
salida del multiplexor (305) alterne entre las entradas I y C de
forma tal que el valor de RSSI producido es el promedio de los
componentes I y C.
Puesto que las señales CDMA son gaussianas, la
magnitud de las señales de banda de base I y C deben promediarse
para muchas muestras con el objetivo de medir la potencia en la
señal (RSSl). El circuito de valor absoluto (310) y el filtro de
paso bajo del decimador de descarga e integrado (315) determinan de
conjunto la magnitud promedio de I y C durante el intervalo de
tiempo predeterminado. En la realización preferida (para los
radioteléfonos de CDMA norteamericanos con una velocidad de chip de
1.2288 MHz), este intervalo es de un período de reloj de 38.4 kHz en
el cual se promedian 64 muestras. El reloj de 38.4 kHz despeja el
filtro de paso bajo del decimador de descarga e integrado (315) a
cero después que se haya promediado cada grupo de 64 muestras. El
filtro de paso bajo del decimador de descarga e integrado (315) es
registrado por un reloj que tiene dos veces la frecuencia de entrada
del reloj al multiplexor (305).
La salida del filtro de paso bajo del decimador
de descarga e integrado (315) es empleada para dirigir una memoria
de sólo lectura (ROM) de tabla de consulta logarítmica (320). La
tabla de consulta de la ROM (320) contiene valores que se
corresponden con la diferencia entre el RSSI y una referencia RSSI.
La referencia RSSI es el nivel de potencia deseado del sistema de la
señal recibida. Los valores almacenados en la tabla de consulta de
la ROM (320) son ajustados adicionalmente para proporcionar una
respuesta logarítmica.
La salida de la señal RSSI proveniente del
circuito amplificador RSSI y logarítmico (205) es de 38.4
kmuestras/segundos. Esta señal, en la realización preferida, tiene
un intervalo de \pm 15 dB en incrementos de al menos 0.234 dB por
bit menos significativo.
Se debe señalar que el circuito amplificador
RSSI y logarítmico de la presente invención tiene una intervalo
dinámico de entrada que excede el de los convertidores A/D que
produce su entrada. El presente circuito aprovecha la ventaja de la
naturaleza gaussiana del enlace directo CDMA. La ROM logarítmica
(320) no solo proporciona una función logarítmica para entradas
cercanas al centro de su intervalo de operación, sino que también
compensa para recortar la entrada Gausiana que ocurre en cualquiera
de los extremos del intervalo.
La señal RSSI es introducida en un integrador
programable de ganancia de bucle (210). La salida del integrador
(210) se colocará a un valor que haga que el amplificador AGC de
recepción emita un nivel de señal igual a la referencia RSSI.
El integrador programable de ganancia de bucle
(210) de la presente invención está ilustrado con más detalles en la
Fig. 4. El integrador (210) esta compuesto por un multiplicador
(405) que multiplica la entrada RSSI por una constante de ganancia.
Al variar esta constante de ganancia, la constante de tiempo de todo
el bucle de AGC puede variar para cumplir los requerimientos de
diferentes situaciones. En la realización preferida, la constante de
ganancia es programada dentro del integrador cuando se fabrica un
radioteléfono u otro radio que incorpore la presente invención.
La constante de ganancia se determina por
experimentación y depende del retraso del circuito RF. La constante
de tiempo se establece tan rápido como sea posible para el filtro de
paso de banda del bucle. Una constante de tiempo demasiado lenta
puede significar una respuesta demasiado lenta mientras una
constante de tiempo demasiado rápida provoca una oscilación
indeseable.
El resultado del multiplicador (405) se
introduce en un acumulador de saturación de 16 bites (410). El
acumulador de saturación (410) agrega cada muestra de entrada nueva
a su valor de salida anterior. Sin embargo, esto "satura" en
lugar de "envolver" si su sumadora produce un arrastre o un
acarreo negativo.
Para controlar el amplificador de AGC de
transmisión, la señal de datos proveniente del integrador (210) se
introduce en filtro de paso bajo recurrente de primer orden (215).
Este filtro (215), en la realización preferida, tiene una constante
de tiempo de 26.7 ms.
El microprocesador en la radio que incorpora la
presente invención lee la señal antes y después del filtro de paso
bajo (215). La señal antes del filtro de paso bajo 215 informa al
microprocesador con respecto a qué señal de ajuste AGC está
controlando el AGC de recepción. La señal después del filtro de paso
bajo (215) informa al microprocesador en cuanto a qué señal de
ajuste de ganancia se está aplicando al AGC de transmisión.
La señal filtrada de paso bajo se introduce en
una jácena (270) que suma esta señal con una señal de control de
potencia del bucle cerrado proveniente de la estación de base con la
cual se está comunicando el radio. La señal de control de potencia
del bucle cerrado ordena al radio aumentar o disminuir su salida de
potencia en dependencia de la señal recibida en la estación de base.
La instrucción del control de potencia del bucle cerrado proveniente
de la estación de base es introducida en el circuito de control de
potencia del bucle cerrado (265) para su
procesamiento.
procesamiento.
Antes de ser sumada, la instrucción del control
de potencia proveniente de la estación de base es ajustada por una
constante y una operación de signo extendido. (260). Esta operación
ajusta la instrucción de control de potencia del bucle cerrado (265)
de forma tal que se produzca el tamaño de paso apropiado. Para los
radioteléfonos norteamericanos CDMA, cada bit de control de potencia
proveniente de la estación de base es \pm1 dB. En la realización
preferida esta constante es el equivalente de multiplicar por 12 de
manera que la salida del integrador (210) tiene un peso de 0.083
dB/bit. En otras realizaciones, esta constante de ganancia podría
ser programable para más flexibilidad.
La instrucción de control de potencia escalada y
la señal del filtro de paso bajo se suman y el resultado es
introducido en un control de límite de potencia 220. Esta limitación
de potencia se utiliza para garantizar que el amplificador de
potencia de recepción no exceda sus límites registrando cuán alto se
le ha instruido al amplificador de potencia de transmisión que
incremente su ganancia.
El nivel máximo permitido de salida del
amplificador de potencia de transmisión es medido en el momento de
fabricación de la presente invención. Se conoce que este valor es el
control de límite de potencia. La configuración de la ganancia que
produce el nivel de salida máximo puede ser guardada en el circuito
de control del límite de potencia o escrita allí por el
microprocesador a través de la línea de control del límite PA del
software.
En ciertas situaciones, tales como cuando el
radio está detrás de una obstrucción, la estación de base puede
enviar múltiples instrucciones al radio indicándole que incremente
la potencia de transmisión. Cuando la estación de base ha
transmitido instrucciones de "aumento" de potencia a la radio
al punto que la salida del amplificador de potencia alcanza el valor
máximo, el control de límite de potencia instruye al control de
potencia de bucle cerrado que ignore cualquier otra instrucción de
"aumento" de potencia. Esto evita que el amplificador de
potencia sea llevado más allá de su nivel máximo permitido, lo que
causaría una distorsión en la señal transmitida. El control de
potencia de bucle cerrado sigue procesando normalmente las
instrucciones de control de "disminución" de potencia.
La señal de control del límite de la potencia
(220) se introduce en un linealizador de transmisión (225). El
linealizador de transmisión (225) compensa los no linealizadores en
la respuesta de los amplificadores de AGC de transmisión a la señal
de ajuste. Estos no linealizadores podrían conllevar a errores en el
nivel de potencia de salida del transmisor. Dada una palabra de
entrada de 10 bites que representa el nivel deseado de potencia de
salida, el linealizador (225) genera una palabra de control de
salida de 9 bites para el AGC de transmisión que es la mejor
aproximación a la que produciría el nivel de potencia de salida
deseado.
El linealizador de transmisión (225) se ilustra
con más detalles en la Fig. 6. Este funciona como una tabla de
consulta. Pero como una implementación directa requiere (1024)
entradas, la realización preferida utiliza dos tablas de consulta
pequeñas y la interpolación lineal. Esto simplifica el circuito y
reduce la cantidad de datos de calibración que el radioteléfono debe
almacenar. El linealizador (225) comprende dos tablas de consulta de
la memoria de acceso aleatorio (RAM). Una tabla almacena un desnivel
(610) y la otra almacena una compensación (605). Los cuatro bites
más importantes de la señal de ajuste AGC de transmisión de entrada
se utilizan para abordar las tablas RAM (605) y (610). Ambas tablas
RAM (605) y (610) están organizadas en un formato de 16 x 8.
La Fig. 7 muestra un gráfico para ilustrar el
empleo de tablas de consulta RAM. El eje x representa la potencia
deseada mientras el eje y representa el voltaje del control AGC. El
segmento (710) en el eje de potencia deseada es el segmento
identificado por los 4 bites más significativos (MSB) de la palabra
de entrada. El segmento de salida correspondiente 715, tiene el
desnivel y la compensación seleccionados en las dos RAM por los 4
MSB de la palabra de entrada.
Los datos del desnivel de la tabla de consulta
se multiplican (615) por los 6 bites menos significativos para
generar una palabra de 9 bites. Este resultado se adiciona (620) a
los 8 bites de los datos de compensación de la tabla de consulta de
compensación para generar la salida de 9 bites.
La señal de datos del linealizador de
transmisión se introduce en una modulación de la densidad del pulso
(PDM) DAC (230). El DAC (230) transforma la señal numérica en una
señal analógica para emplearla en la entrada del control del
amplificador de AGC de transmisión, ilustrado en la Fig. 10. En la
realización preferida el DAC (230) es registrado por un reloj de
9.8304 MHz.
La señal de datos del control del límite de
potencia (220) también se introduce en un control del intervalo del
amplificador de potencia (250). El control del intervalo del
amplificador de potencia (250) es un conjunto de seis comparadores
unidos a un codificador de prioridad con histéresis. El nivel de
ajuste de AGC de transmisión se compara con diferentes niveles de
potencia para configurar el amplificador de potencia de transmisión
a cuatro intervalos diferentes de potencia de salida. El control del
intervalo del amplificador de potencia se codifica en una señal de
salida 2 bites, que puede ser utilizada por el amplificador de
potencia para, por ejemplo, seleccionar una corriente de derivación
apropiada. Alternativamente, la salida de control del intervalo
podría utilizarse para seleccionar entre múltiples amplificadores de
potencia, cada uno de ellos optimizado para un intervalo de
operación limitado.
El control del intervalo del amplificador de
potencia, ilustrado con más detalles en la Fig. 8, comprende seis
registros diferentes (801-806) dentro de los cuales
el microprocesador escribe los umbrales de aumento y caída deseados
para la señal de ajuste de AGC de transmisión. Por ejemplo, si se
desea que la señal de salida del intervalo del amplificador de
potencia de transmisión cambie de alrededor de 18 dBm, el umbral de
aumento puede configurarse en 19 dBm y el umbral de caída en 17 dBm,
produciendo 2 dB de histéresis.
La señal de ajuste de AGC de transmisión se
compara con estos umbrales y, en la realización preferida, los
comparadores (820-825) producen un "1" lógico
si la señal de ajuste es mayor que el umbral comparado. Luego el
codificador de prioridad (830) codifica estos resultados de la
comparación en una palabra de control del amplificador de potencia
de 2 bites.
En un codificador de prioridad simple, no se
utiliza ninguna histéresis, de modo que solo se necesitan tres
comparadores para definir los cuatro intervalos. La salida es un 11
lógico si (la entrada es \geq que el umbral 3); un 10 lógico si
(la entrada es \geq que el umbral 2) Y (la entrada es < que el
umbral 3); un 01 lógico si ((la entrada es \geq que el umbral 1)
Y (la entrada es < que el umbral 2), y un 00 lógico si (la
entrada es < que el umbral 1).
El codificador de prioridad utiliza la
histéresis, lo que significa que cada uno de los estados de salida
lógica corresponde a diferentes umbrales de entrada en dependencia
del estado anterior. En particular, el umbral entre dos estados es
más alto para una transición del estado más bajo al estado más alto
que lo que sería para una transición del estado más alto al estado
más bajo. Esta histéresis ayuda a reducir la frecuencia de las
transiciones de estado cuando la entrada está variando cerca de un
umbral del estado.
La Fig. 9 muestra un diagrama de flujo del
proceso del codificador de prioridad de la presente invención. El
proceso compara la señal de ajuste de AGC de transmisión con el
registro de ganancia 3 (905). Si el comparador produce un 1 lógico,
la salida del codificador de prioridad se codifica en un 11 lógico,
lo que indica que la señal de ajuste de AGC de transmisión es mayor
que el umbral máximo. Si no, el comparador del registro de caída 3
es marcado (910). Si este comparador produce un 1 lógico, y la
salida del codificador de prioridad ya está en un estado lógico 11
(915), el estado sigue siendo 11. Si el codificador de prioridad no
está en un estado lógico 11, la salida se configura en un estado
lógico 10. Esto indica que la señal de ajuste de AGC de transmisión
está configurada en la potencia rodeada por los pares de registro 2
y 3.
Si el comparador del registro de caída 3 no está
en un estado lógico 1, esto indica que la señal de ajuste de AGC de
transmisión no está en el nivel de potencia más alto configurado en
el registro 3. En este caso, el comparador del registro de aumento
2 es marcado (920). Si este comparador no está en un estado lógico
1, la salida del codificador de prioridad se configura en un estado
lógico 10. Si este comparador no está en estado lógico 1, el
comparador del registro de caída 2 es marcado (925). Si este
comparador no está en un estado lógico 1 y el estado del codificador
de prioridad es menor que un 10 lógico, la salida del codificador de
prioridad se configura en un estado lógico 01, lo que indica que la
señal de ajuste de AGC de transmisión está dentro del intervalo
establecido por los pares de registro 1 y 2. Si no, la salida se
configura a un estado lógico 10.
Si el comparador del registro de caída 2 no está
en un estado lógico 1, la señal de ajuste de AGC de transmisión es
menor que el nivel de potencia establecido en el registro 2. En este
caso, el comparador del registro de ganancia 1 se marca (935). Si
este comparador está en un estado lógico 1, la salida del
codificador de prioridad se configura en un estado lógico 01. Esto
indica que la señal de ajuste de AGC de transmisión está dentro del
intervalo establecido por los pares 1 y 2 del registro.
Si este comparador no está en un estado lógico
1, el comparador del registro de caída 1 se marca (940). Si este
comparador está en un estado lógico 1 y el estado del codificador de
prioridad es un 00 lógico (945), la salida del codificador de
prioridad se mantiene en el estado lógico 00. Si el estado del
codificador de prioridad no es 00, la salida se configura en un
estado lógico 01. Si el comparador del registro de caída 1 no está
en un estado lógico 1, la salida del codificador de prioridad se
configura en un estado lógico 00 que indica que el intervalo de la
señal de ajuste de AGC de transmisión está entre la potencia mínima
posible y la potencia establecida por el primer par de registro.
Cuando el amplificador de potencia cambia de un
intervalo de potencia a otro, el retraso provocado por circuito RF
puede cambiar (por ejemplo, si se utilizan amplificadores separados
para cada intervalo). Este cambio en el retraso provoca un cambio en
la fase que puede ser tolerado solamente por los otros circuitos de
radio durante cierto tiempo. Por esta razón, el codificador de
prioridad (830) de la Fig. 8 es registrado por el reloj del símbolo
de Walsh que opera a 4.8 kHz. Esto permite que la palabra de control
del amplificador de potencia cambie solamente durante los momentos
en que el cambio de fase no afecta el porcentaje de error de bit de
la radio (es decir en los límites del símbolo de Walsh).
La señal de datos del control del límite de la
potencia (220) es introducida adicionalmente en un filtro de paso
bajo recurrente de primer orden (255). El filtro de paso bajo (255)
que tiene una constante de tiempo (204) \mus en la representación
preferida (el retraso se selecciona para que se corresponda lo más
posible con el PDM DAC y el filtro externo DAC), filtra la señal de
ajuste AGC de transmisión y permite que el microprocesador lea lo
que ocurre en la entrada de ajuste de ganancia de AGC de
transmisión.
El microprocesador también puede leer
opcionalmente el nivel de potencia del amplificador de potencia
usando el circuito externo apropiado. Este nivel de potencia se
compara con el nivel de potencia deseado en correspondencia con la
salida (255) y, por lo tanto, determina el error del amplificador de
potencia correspondiente al nivel de potencia de transmisión
deseado. Por tanto, el microprocesador puede recalibrar el
transmisor para el error mínimo. Esta autocalibración es
particularmente importante para configurar el control del límite de
la potencia (220).
Remítase nuevamente a la sección de recepción de
la Fig. 2. La señal de datos del integrador de la ganancia del
bucle (210) también se introduce en un circuito de control del
intervalo de LNA (235). Este circuito (235) controla la ganancia del
LNA para mejorar el intervalo dinámico del receptor. Aunque el
amplificador de AGC proporciona la mayor parte del intervalo de
ajuste de la ganancia del radio, en algunos casos resulta ventajoso
que la ganancia del LNA también sea ajustable.
El LNA se limita a dos configuraciones de
ganancia diferentes (aunque claramente si se desea que la ganancia
del LNA sea continuamente ajustable, el LNA podría compartir una
señal de control con el amplificador de AGC). El control del
intervalo de LNA puede seleccionar uno de estos niveles de ganancia
configurando el bit de control único en un "1" lógico o en un
"0" lógico.
El circuito de control del intervalo de LNA
(235), ilustrado con más detalles en la Fig. 5, sirve para
configurar el LNA para la ganancia alta cuando la ganancia requerida
del receptor excede un valor programado, y configurar el LNA para la
ganancia baja cuando la ganancia requerida del receptor está por
debajo de ese valor (también se proporciona la histéresis).
Adicionalmente, siempre que cambie la ganancia del LNA, si ajusta
simultáneamente la señal de control del amplificador de AGC para
compensar el cambio en la ganancia del LNA.
Está compuesto por un multiplexor (505) que
tiene como entradas dos registros de escritura de microprocesador.
Uno de los registros es un umbral descendente de la señal de ajuste
de la ganancia de AGC de recepción y el otro un umbral ascendente.
Normalmente, el umbral ascendente está configurado unos dB por
encima del umbral descendente para proporcionar histéresis; esto
reduce el número de transiciones que ocurren cuando la entrada está
cerca del umbral.
La salida del multiplexor (505) se introduce en
una entrada de un comparador (510). La otra entrada del comparador
(510) se conecta a la señal de ajuste de la ganancia de AGC de
recepción. Si la señal de ajuste de la ganancia AGC es mayor que el
umbral de entrada, el comparador (510) produce un "1" lógico
hacia un relé eléctrico D (515).
El relé eléctrico D (515) agarra el resultado de
la comparación. Como el relé eléctrico (515), en la realización
preferida, es registrado por un reloj de 38.4 kHz, la salida del
relé eléctrico (515) es actualizada en ese ritmo.
La salida del relé eléctrico D (515) se acopla a
la entrada de control del multiplexor de entrada (505) para
seleccionar entre las diferentes entradas del umbral y, por
consiguiente, provocar que el comparador utilice un umbral para las
señales ascendentes y otro para las señales descendentes
(proporcionando así histéresis). La salida del relé eléctrico D
(515) también se acopla a la entrada de control de un multiplexor
compensado (520) y un seguidor PDM (525).
El multiplexor compensado (520) produce una
compensación 0 o una compensación establecida por el
microprocesador, en dependencia de la entrada de control del relé
eléctrico D (515). Esta compensación se resta de la señal de ajuste
de AGC de recepción y la diferencia es introducida en el
linealizador de AGC de recepción. Esto permite al microprocesador,
escribiendo la compensación apropiada en el registro de
compensación, compensar en el AGC la ganancia impuesta por el
amplificador con bajo nivel de ruidos (LNA). Ello provoca que la
ganancia combinada del LNA y del amplificador de AGC cambie
suavemente, sin discontinuidad (con excepción del inevitable pero
breve pico de transición).
La salida del relé eléctrico D es retrasada por
un intervalo aproximadamente igual al retraso del PDM DAC y su
filtro de la salida (52 \mus en la realización preferida), por el
seguidor PDM (525). Este retraso ayuda a reducir el punto de
transición sincronizando lo más cercano posible los cambios de
ganancia de los amplificadores LNA y AGC. Una exclusiva puerta OR
(XQR) (530) controla la polaridad de la salida. Si se desea invertir
la polaridad del bit de control de intervalo al LNA, el
microprocesador escribe un 1 lógico en la entrada de control de la
polaridad. La puerta XOR (530) dejará pasar el bit de control de
intervalo si el microprocesador escribe un 0 lógico en la entrada de
control de la polaridad. Esto permite el uso de circuitos LNA con
clavijas de control de incremento de la ganancia activa alta o
activa baja.
La salida de la puerta XOR (530) también es
leída opcionalmente por el microprocesador. Esto permite al
microprocesador supervisar el funcionamiento del circuito.
El linealizador de recepción (240) funciona de
la misma manera que el linealizador de transmisión (225) analizado
anteriormente. En la Fig. 6 se ilustran el linealizador de recepción
(240) y el linealizador de transmisión (225).
La salida del linealizador de recepción (240) es
introducida en un PDM DAC (245) para convertirla de una señal
digital en una señal analógica. En la realización preferida, este
DAC (245) es registrado por un reloj de 9.8304 MHz como en el DAC de
transmisión (230). La señal analógica de ajuste de AGC de recepción
es introducida en el puerto de control de AGC de recepción.
De la manera descrita anteriormente, el aparato
digital AGC proporciona el control automático digital, lineal de la
ganancia de los amplificadores AGC de recepción y de transmisión.
Las representaciones de la presente invención proporcionan además el
control del intervalo de los amplificadores de potencia de
transmisión LNA y UHF.
Se debe señalar que la presente invención no
está limitada a las representaciones descritas anteriormente. Se
considera que podrían hacerse varias modificaciones y variaciones a
las representaciones descritas anteriormente sin salirse del alcance
de la presente invención como se determina en las
reivindicaciones.
Claims (12)
1. Un aparato de control digital linealizado
para el control automático de la ganancia, AGC, en un radio que
tiene un amplificador de AGC de transmisión (1030) y un amplificador
de AGC de recepción (1025), dicho aparato comprende:
- un detector de fuerza de la señal recibida (205), acoplado al amplificador de AGC de recepción (1025), para generar una señal digital del nivel de potencia a partir de una señal recibida;
- un integrador (210), acoplado al detector de fuerza de la señal recibida (205), para generar una señal digital de ajuste de AGC;
- un linealizador de recepción (240), acoplado al integrador (210), para predistorsionar la señal digital de ajuste de AGC para generar una señal de ajuste de recepción predistorsionada;
- un convertidor de recepción digital a analógica (245) acoplado al linealizador de recepción (240) para convertir la señal de ajuste de recepción predistorsionada en una señal de ajuste de recepción analógica, dicha señal de ajuste de recepción analógica controla la ganancia del amplificador de AGC de recepción (1025);
- un linealizador de transmisión (225), acoplado al integrador (210), para generar una señal de ajuste de recepción predistorsionada; y
- un convertidor de transmisión digital a analógica (230) acoplado al linealizador de transmisión (225) para convertir la señal de ajuste de recepción predistorsionada en una señal de ajuste de transmisión analógica, dicha señal de ajuste de transmisión analógica controla la ganancia del amplificador de AGC de transmisión (1030);
caracterizado porque:
- el linealizador de recepción (240) responde a la señal digital de ajuste de AGC seleccionando datos a partir de una pluralidad de pendientes de recepción y datos de una pluralidad de compensaciones de recepción y la señal de ajuste de recepción predistorsionada es generada a partir de los datos seleccionados; y
- el linealizador de transmisión (225) responde a la señal digital de ajuste de AGC seleccionando datos de una pluralidad de pendientes de transmisión y datos de una pluralidad de compensaciones de transmisión y la señal de ajuste de transmisión predistorsionada es generada a partir de los datos seleccionados.
2. El aparato de control digital linealizado de
la reivindicación 1 que comprende además:
- un circuito de control de potencia de bucle cerrado (265) para recibir las instrucciones de control de potencia transmitidas; y una jácena (270) que tiene una primera entrada acoplada al circuito de control de potencia de bucle cerrado (265), una segunda entrada acoplada al integrador (210), y una salida acoplada al linealizador de transmisión (225), la jácena (270) agrega una señal digital de control de potencia de recepción a la señal digital de ajuste de AGC.
3. El aparato linealizado de control digital de
la reivindicación 2 que comprende además un control del límite de la
potencia de transmisión (220) acoplado a una entrada del circuito de
control de potencia de bucle cerrado (265), el control del límite de
la potencia de transmisión (220) restringe la señal digital de
ajuste de AGC a un ajuste de la ganancia máxima.
4. El aparato de control digital linealizado de
la reivindicación 1 que comprende además un amplificador de
potencia (1020) acoplado a una salida del amplificador de AGC de
transmisión (1030) y un amplificador de bajo ruido (1015) acoplado
a una entrada del amplificador de AGC de recepción (1025).
5. El aparato de control digital linealizado de
la reivindicación 4 que comprende además un control de intervalo del
amplificador de potencia (801-806,
820-825, 830), acoplado al integrador (210) y a una
entrada de control del amplificador de potencia (1020), para generar
una señal de control de la ganancia del amplificador de
potencia.
6. El aparato de control digital linealizado de
la reivindicación 4 que comprende además un control de intervalo del
amplificador de bajo ruido (235), acoplado al integrador (210) y a
una entrada de control del amplificador de bajo ruido (1015), para
generar una señal de control de la ganancia del amplificador de bajo
ruido.
7. El aparato de control digital linealizado de
la reivindicación 1 en el que el integrador (210) se acopla al
linealizador de transmisión (225) a través de un filtro de paso bajo
recurrente de primer orden (215).
8. El aparato de control digital linealizado de
la reivindicación 2 en el que la señal digital de control de
potencia de recepción es ajustada por una constante
predeterminada.
9. El aparato de control digital linealizado de
la reivindicación 1 en el que la señal digital del nivel de
potencia proporciona una respuesta logarítmica.
10. El aparato de control digital linealizado de
la reivindicación 1 en el que:
- el amplificador de AGC de transmisión (1030) se acopla a un amplificador de potencia (1020);
- un amplificador de bajo ruido (1015) se acopla al amplificador de AGC de recepción (1025);
- la señal digital del nivel de potencia se ajusta para proporcionar una respuesta logarítmica;
- un filtro (215), se acopla al integrador (210) para filtrar la señal digital de ajuste de AGC;
- un control de ganancia del amplificador de bajo ruido se acopla al integrador y al amplificador de bajo ruido para ajustar la ganancia del amplificador de bajo ruido;
- el linealizador de recepción (240) se acopla al control de ganancia del amplificador de bajo ruido;
- un circuito de limitación de la potencia de transmisión (220) se acopla al filtro (215) para limitar la señal digital de ajuste de AGC a un ajuste de ganancia máxima; y el linealizador de transmisión (225) se acopla al integrador (210) y al circuito de limitación de la potencia de transmisión (220).
11. Un método de control automático de la
ganancia digital linealizado, AGC, en un radio que tiene un
amplificador de AGC de transmisión (1030) y un amplificador de AGC
de recepción (1025), dicho método comprende:
- recepción de una señal;
- generación de una señal digital del nivel de potencia a partir de la señal recibida;
- integración de la señal digital del nivel de potencia para generar una señal digital de ajuste de AGC;
- predistorsión de la señal digital de ajuste de AGC para generar una señal digital de ajuste de recepción predistorsionada;
- conversión de la señal digital de ajuste de recepción predistorsionada en una señal analógica de ajuste de recepción predistorsionada, dicha señal analógica de ajuste de recepción predistorsionada controla la ganancia del amplificador de AGC de recepción (1025);
- predistorsión de la señal digital de ajuste de AGC para generar una señal digital de ajuste de transmisión predistorsionada; y
- conversión de la señal digital de ajuste de transmisión predistorsionada en una señal analógica de ajuste de transmisión predistorsionada, dicha señal analógica de ajuste de transmisión predistorsionada controla la ganancia del amplificador de AGC de transmisión (1030);
caracterizado por:
- la selección de datos a partir de una pluralidad de pendientes de recepción y datos de una pluralidad de compensaciones de recepción y la generación de la señal de ajuste de recepción predistorsionada a partir de los datos seleccionados; y
- la selección de datos de una pluralidad de pendientes de transmisión y una pluralidad de compensaciones de transmisión en respuesta a la señal digital de ajuste AGC y generando la señal de ajuste de transmisión predistorsionada a partir de los datos seleccionados.
12. El método de la reivindicación 11 que además
comprende limitar la señal digital de ajuste de transmisión
predistorsionada a un ajuste de ganancia máxima.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/528,969 US5627857A (en) | 1995-09-15 | 1995-09-15 | Linearized digital automatic gain control |
US528969 | 1995-09-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
ES2188790T3 ES2188790T3 (es) | 2003-07-01 |
ES2188790T5 true ES2188790T5 (es) | 2006-11-16 |
Family
ID=24107973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ES96933039T Expired - Lifetime ES2188790T5 (es) | 1995-09-15 | 1996-09-16 | Control automatico de ganancia digital linealizado. |
Country Status (18)
Country | Link |
---|---|
US (1) | US5627857A (es) |
EP (1) | EP0850509B9 (es) |
KR (1) | KR100427838B1 (es) |
CN (1) | CN1103136C (es) |
AT (1) | ATE229709T1 (es) |
AU (1) | AU704530B2 (es) |
CA (1) | CA2233692C (es) |
DE (1) | DE69625367T3 (es) |
ES (1) | ES2188790T5 (es) |
FI (1) | FI980592A (es) |
HK (1) | HK1015088A1 (es) |
IL (1) | IL119239A (es) |
MY (1) | MY120901A (es) |
NZ (1) | NZ319397A (es) |
RU (1) | RU2158474C2 (es) |
UA (1) | UA48985C2 (es) |
WO (1) | WO1997010644A1 (es) |
ZA (1) | ZA967426B (es) |
Families Citing this family (71)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19536527C2 (de) * | 1995-09-29 | 1998-05-07 | Siemens Ag | Empfängerarchitektur zum Empfangen von winkelmodulierten/-getasteten Trägersignalen |
JPH1065568A (ja) * | 1996-08-21 | 1998-03-06 | Oki Electric Ind Co Ltd | 無線装置 |
KR100193843B1 (ko) * | 1996-09-13 | 1999-06-15 | 윤종용 | 이동통신시스템 송수신기의 디지탈 자동이득제어방법 및 장치 |
US5923454A (en) * | 1996-10-09 | 1999-07-13 | Motorola, Inc. | Modem method and device for indicating received signal strength and presence for intensity modulated binary-coded wireless data packets with reduced recovery time |
US20020170735A1 (en) * | 1997-09-05 | 2002-11-21 | Bicc General Uk Cables Limited. | Electric cable joints and methods of making them |
US6127886A (en) | 1997-10-30 | 2000-10-03 | The Whitaker Corporation | Switched amplifying device |
US6035181A (en) * | 1997-11-03 | 2000-03-07 | Motorola, Inc. | Apparatus and method for maximizing transmit power output |
JPH11145899A (ja) * | 1997-11-10 | 1999-05-28 | Matsushita Electric Ind Co Ltd | 送受信装置及び無線伝送システム |
JP3387508B2 (ja) * | 1998-02-19 | 2003-03-17 | 株式会社エヌ・ティ・ティ・ドコモ | 無線送信増幅装置 |
US6282177B1 (en) * | 1998-03-04 | 2001-08-28 | 3Com Corporation | Method and apparatus for dynamically controlling the bias current in a receiver in response to the transmitter power |
US6233438B1 (en) * | 1998-03-26 | 2001-05-15 | Ericsson Inc. | Wide-range power control systems and methods for radio frequency transmitters and mobile radiotelephones |
JP3314723B2 (ja) * | 1998-06-10 | 2002-08-12 | 日本電気株式会社 | ディジタル自動利得制御用リニアライザ及びこれを用いたディジタル自動利得制御回路 |
KR100357619B1 (ko) * | 1998-06-23 | 2003-01-15 | 삼성전자 주식회사 | 이동 통신단말기의 출력전력 제어장치 및 방법 |
US6107878A (en) * | 1998-08-06 | 2000-08-22 | Qualcomm Incorporated | Automatic gain control circuit for controlling multiple variable gain amplifier stages while estimating received signal power |
KR100303795B1 (ko) * | 1998-08-07 | 2001-09-24 | 윤종용 | 송신신호 이득 제어방법 |
FI106660B (fi) * | 1998-11-06 | 2001-03-15 | Nokia Mobile Phones Ltd | Menetelmä ja järjestely radiovastaanottimen linearisoimiseksi |
FI106325B (fi) * | 1998-11-12 | 2001-01-15 | Nokia Networks Oy | Menetelmä ja laite tehonsäädön ohjaamiseksi |
KR20000039922A (en) * | 1998-12-16 | 2000-07-05 | Samsung Electronics Co Ltd | Method for compensating variance of transmission power in each channel of cellular phone |
WO2000039923A1 (en) * | 1998-12-24 | 2000-07-06 | Telefonaktiebolaget Lm Ericsson (Publ) | Communication receiver having reduced dynamic range |
US6324387B1 (en) | 1998-12-29 | 2001-11-27 | Philips Electronics N.A. Corp. | LNA control-circuit for receive closed loop automatic gain control |
US6445930B1 (en) | 1999-04-21 | 2002-09-03 | Joseph Peter Bartelme | Power control system and method for use with wireless communications system |
US6122331A (en) * | 1999-06-14 | 2000-09-19 | Atmel Corporation | Digital automatic gain control |
US6374116B1 (en) * | 1999-06-14 | 2002-04-16 | Qualcomm Incorporated | Adjusting maximum transmit power to maintain constant margin for adjacent channel power rejection |
JP3991543B2 (ja) | 2000-01-11 | 2007-10-17 | 株式会社日立製作所 | 撮像装置 |
US6721368B1 (en) * | 2000-03-04 | 2004-04-13 | Qualcomm Incorporated | Transmitter architectures for communications systems |
US6633766B1 (en) | 2000-04-24 | 2003-10-14 | Telefonaktiebolaget Lm Ericsson (Publ) | Frequency selective RF output power calibration using digital and analog power measurements for use in a cellular telecommunications system |
US6304140B1 (en) * | 2000-06-12 | 2001-10-16 | Motorola, Inc. | Digital predistortion for amplifiers |
US7409195B2 (en) * | 2000-09-08 | 2008-08-05 | Nebo Wireless, Llc | Wireless modem |
US6836519B1 (en) | 2000-12-20 | 2004-12-28 | Cisco Technology, Inc. | Automatic digital scaling for digital communication systems |
US7076225B2 (en) * | 2001-02-16 | 2006-07-11 | Qualcomm Incorporated | Variable gain selection in direct conversion receiver |
DE10122683A1 (de) * | 2001-05-10 | 2002-11-14 | Siemens Ag | Verfahren zur Regelung der Verstärkung eines hochfrequenten Signals |
US6552591B1 (en) | 2001-11-01 | 2003-04-22 | Piradian, Inc. | Method and apparatus for processing a wide dynamic range signal |
KR100663514B1 (ko) * | 2001-12-06 | 2007-01-02 | 삼성전자주식회사 | 이동 통신 단말기에서 선형 자동 이득 제어를 위한 선형화장치 및 그 제어 방법 |
KR100436762B1 (ko) * | 2002-01-02 | 2004-06-23 | 삼성전자주식회사 | 비선형적으로 가변되는 제어값을 출력하는자동이득조절장치 및 그의 이득조절신호 출력방법 |
EP1351403B1 (en) * | 2002-04-05 | 2016-03-30 | Imec | Transceiver with front end reconfiguration |
DE10219364A1 (de) * | 2002-04-30 | 2003-11-20 | Advanced Micro Devices Inc | Digitale automatische Verstärkungssteuerung für Sende/Empfangselemente |
JP4043850B2 (ja) * | 2002-06-03 | 2008-02-06 | 松下電器産業株式会社 | ダイバシティ切替装置 |
US20040198261A1 (en) * | 2002-06-28 | 2004-10-07 | Wei Xiong | Method of self-calibration in a wireless transmitter |
KR100459715B1 (ko) * | 2002-08-09 | 2004-12-03 | 삼성전자주식회사 | 고속의 디지털 RSSI(Received Signal Strength Indicator) 회로 |
US20040087321A1 (en) * | 2002-11-06 | 2004-05-06 | Ernie Lin | Circuitry to establish a wireless communication link |
US7095994B1 (en) | 2002-11-27 | 2006-08-22 | Lucent Technologies Inc. | Method and apparatus for dynamic biasing of baseband circuitry in a communication system receiver |
AU2003286364A1 (en) * | 2003-01-07 | 2004-07-29 | Koninklijke Philips Electronics N.V. | Method and circuit arrangement for determining the signal strength in receivers with complex signal processing |
CN1698265A (zh) * | 2003-02-22 | 2005-11-16 | Lg伊诺特有限公司 | 逻辑低噪声放大器及其放大控制方法 |
EP1618760A4 (en) * | 2003-04-09 | 2013-03-20 | That Corp | REZIPROK INDEX REPORTS FOR BTSC COMPATIBLE COEFFICIENTS |
JP4029086B2 (ja) * | 2004-09-16 | 2008-01-09 | 松下電器産業株式会社 | 送信装置および携帯通信端末装置 |
US7366490B2 (en) * | 2004-11-02 | 2008-04-29 | Northrop Grumman Corporation | Automatic gain control with gain stepping and regulation |
US7515884B2 (en) * | 2005-03-02 | 2009-04-07 | Cisco Technology, Inc. | Method and system for self-calibrating transmit power |
US7468760B2 (en) * | 2005-03-31 | 2008-12-23 | Mstar Semiconductor, Inc. | Apparatus and related method for level clamping control |
US7961779B2 (en) * | 2005-12-19 | 2011-06-14 | L-3 Integrated Systems Company | Noise-driven recovery of a digital pulse stream |
US7933567B2 (en) * | 2006-01-26 | 2011-04-26 | Qualcomm, Incorporated | Method and apparatus for achieving linear monotonic output power |
US8920343B2 (en) | 2006-03-23 | 2014-12-30 | Michael Edward Sabatino | Apparatus for acquiring and processing of physiological auditory signals |
CN100367781C (zh) * | 2006-04-24 | 2008-02-06 | 上海交通大学 | 数字自动电平增益的控制方法 |
EP1923993A1 (en) * | 2006-11-08 | 2008-05-21 | Dibcom | Method and device for digitizing an analogical signal |
US8812052B2 (en) | 2007-02-27 | 2014-08-19 | Qualcomm Incorporated | SPS receiver with adjustable linearity |
US20090031485A1 (en) * | 2007-07-30 | 2009-02-05 | Robert Prusinski | Face Shield for Safety Helmet |
US8626079B2 (en) * | 2007-12-12 | 2014-01-07 | Electronics And Telecommunications Research Institute | Link adaptation method and apparatus in wireless communication system |
JP4922985B2 (ja) * | 2008-04-11 | 2012-04-25 | 株式会社アドバンテスト | 修正値導出装置、方法、プログラム、記録媒体 |
US8565669B2 (en) | 2008-06-02 | 2013-10-22 | Qualcomm, Incorporated | Methods and apparatus for power reduction in a transceiver |
TWI389467B (zh) * | 2009-04-08 | 2013-03-11 | Ind Tech Res Inst | 自動增益控制方法及裝置 |
US9231630B2 (en) | 2009-05-05 | 2016-01-05 | San Diego, CA | Radio device having dynamic intermediate frequency scaling |
CN101577530B (zh) * | 2009-06-05 | 2012-09-05 | 中兴通讯股份有限公司 | 多通道功率控制电路和方法 |
CN101651491B (zh) * | 2009-07-02 | 2012-07-04 | 中兴通讯股份有限公司 | 芯片预加重和均衡参数的动态调整方法及装置 |
CN102870475B (zh) | 2010-03-12 | 2016-12-07 | 日升微器件公司 | 功率高效的通信 |
CN102932021A (zh) * | 2012-10-10 | 2013-02-13 | 中兴通讯股份有限公司 | 下变频装置及其实现方法、接收机 |
US9363130B2 (en) * | 2012-11-15 | 2016-06-07 | Zte (Usa) Inc. | Dynamic digital predistortion for a microwave radio system |
RU2616472C2 (ru) * | 2014-05-29 | 2017-04-17 | Общество с ограниченной ответственностью "НПП Триада-ТВ" (ООО "НПП Триада-ТВ") | Устройство формирования и передачи радиочастотных сигналов с использованием широтно-импульсной модуляции |
RU2554535C1 (ru) * | 2014-06-17 | 2015-06-27 | Владимир Ервандович Мартиросов | Глобально линеаризованная система синхронизации |
US9831844B2 (en) * | 2014-09-19 | 2017-11-28 | Knowles Electronics, Llc | Digital microphone with adjustable gain control |
US9730165B2 (en) * | 2016-01-12 | 2017-08-08 | Qualcomm Incorporated | Techniques for modifying transceiver power during digital pre-distortion training |
CN107086859B (zh) * | 2017-04-17 | 2020-11-20 | 东南大学 | 用于无线通信接收机的数字自动增益控制电路 |
RU2719419C1 (ru) * | 2019-12-16 | 2020-04-17 | Открытое акционерное общество "Межгосударственная Корпорация Развития" (ОАО"Межгосударственная Корпорация Развития") | Способ автоматической регулировки усиления и устройство его реализующее |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63226124A (ja) * | 1986-10-29 | 1988-09-20 | Oki Electric Ind Co Ltd | 無線装置用レベル制御回路 |
US5199045A (en) * | 1987-06-09 | 1993-03-30 | Canon Kabushiki Kaisha | Communication apparatus |
JP2624964B2 (ja) * | 1987-06-09 | 1997-06-25 | キヤノン株式会社 | 無線通信装置 |
GB2233516B (en) * | 1989-06-23 | 1994-01-05 | Orbitel Mobile Communications | An automatic gain control system |
US5056109A (en) * | 1989-11-07 | 1991-10-08 | Qualcomm, Inc. | Method and apparatus for controlling transmission power in a cdma cellular mobile telephone system |
US5267262A (en) * | 1989-11-07 | 1993-11-30 | Qualcomm Incorporated | Transmitter power control system |
US5257283A (en) * | 1989-11-07 | 1993-10-26 | Qualcomm Incorporated | Spread spectrum transmitter power control method and system |
US5129098A (en) * | 1990-09-24 | 1992-07-07 | Novatel Communication Ltd. | Radio telephone using received signal strength in controlling transmission power |
US5107225A (en) * | 1990-11-30 | 1992-04-21 | Qualcomm Incorporated | High dynamic range closed loop automatic gain control circuit |
US5287555A (en) * | 1991-07-22 | 1994-02-15 | Motorola, Inc. | Power control circuitry for a TDMA radio frequency transmitter |
US5278992A (en) * | 1991-11-08 | 1994-01-11 | Teknekron Communications Systems, Inc. | Method and apparatus for controlling transmission power of a remote unit communicating with a base unit over a common frequency channel |
US5279161A (en) * | 1992-04-14 | 1994-01-18 | Fluid Data Systems | Purge gas pressure monitoring system with temperature compensation |
US5452473A (en) * | 1994-02-28 | 1995-09-19 | Qualcomm Incorporated | Reverse link, transmit power correction and limitation in a radiotelephone system |
US5729098A (en) * | 1996-06-04 | 1998-03-17 | Motorola, Inc. | Power supply and electronic ballast with a novel boost converter control circuit |
-
1995
- 1995-09-15 US US08/528,969 patent/US5627857A/en not_active Expired - Lifetime
-
1996
- 1996-09-02 ZA ZA967426A patent/ZA967426B/xx unknown
- 1996-09-05 MY MYPI96003679A patent/MY120901A/en unknown
- 1996-09-11 IL IL11923996A patent/IL119239A/en not_active IP Right Cessation
- 1996-09-16 NZ NZ319397A patent/NZ319397A/en not_active IP Right Cessation
- 1996-09-16 ES ES96933039T patent/ES2188790T5/es not_active Expired - Lifetime
- 1996-09-16 UA UA98041712A patent/UA48985C2/uk unknown
- 1996-09-16 WO PCT/US1996/014917 patent/WO1997010644A1/en active IP Right Grant
- 1996-09-16 CN CN96197885A patent/CN1103136C/zh not_active Expired - Fee Related
- 1996-09-16 RU RU98107320/09A patent/RU2158474C2/ru not_active IP Right Cessation
- 1996-09-16 AT AT96933039T patent/ATE229709T1/de not_active IP Right Cessation
- 1996-09-16 EP EP96933039A patent/EP0850509B9/en not_active Expired - Lifetime
- 1996-09-16 AU AU71609/96A patent/AU704530B2/en not_active Ceased
- 1996-09-16 CA CA002233692A patent/CA2233692C/en not_active Expired - Fee Related
- 1996-09-16 DE DE69625367T patent/DE69625367T3/de not_active Expired - Lifetime
- 1996-09-16 KR KR10-1998-0701942A patent/KR100427838B1/ko not_active IP Right Cessation
-
1998
- 1998-03-17 FI FI980592A patent/FI980592A/fi unknown
- 1998-12-31 HK HK98119261A patent/HK1015088A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
UA48985C2 (uk) | 2002-09-16 |
RU2158474C2 (ru) | 2000-10-27 |
CA2233692A1 (en) | 1997-03-20 |
EP0850509B9 (en) | 2006-06-21 |
DE69625367T3 (de) | 2006-11-02 |
ZA967426B (en) | 1997-03-10 |
FI980592A (fi) | 1998-03-18 |
KR20000064243A (ko) | 2000-11-06 |
MY120901A (en) | 2005-12-30 |
AU704530B2 (en) | 1999-04-29 |
EP0850509B2 (en) | 2006-02-15 |
DE69625367D1 (de) | 2003-01-23 |
AU7160996A (en) | 1997-04-01 |
IL119239A (en) | 2004-05-12 |
EP0850509B1 (en) | 2002-12-11 |
IL119239A0 (en) | 1996-12-05 |
CN1103136C (zh) | 2003-03-12 |
WO1997010644A1 (en) | 1997-03-20 |
FI980592A0 (fi) | 1998-03-17 |
US5627857A (en) | 1997-05-06 |
ATE229709T1 (de) | 2002-12-15 |
CA2233692C (en) | 2007-07-24 |
HK1015088A1 (en) | 1999-10-08 |
EP0850509A1 (en) | 1998-07-01 |
CN1200848A (zh) | 1998-12-02 |
ES2188790T3 (es) | 2003-07-01 |
DE69625367T2 (de) | 2003-10-16 |
NZ319397A (en) | 1998-07-28 |
KR100427838B1 (ko) | 2004-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES2188790T5 (es) | Control automatico de ganancia digital linealizado. | |
AU2008200624B2 (en) | Transmitter architectures for communications systems | |
KR100259680B1 (ko) | 무선 주파수 송신기용 전력 제어 회로 | |
US6973334B2 (en) | Cellular telephone | |
CA2192609C (en) | Radio transmitter and method of controlling transmission by radio transmitter | |
JP4611496B2 (ja) | 隣接および次隣接チャネル電力制御の負荷調整を行う電力増幅回路 | |
US20030040290A1 (en) | Power characteristic of a radio transmitter | |
CA2199482A1 (en) | Spread spectrum radiotelephone having adaptive transmitter gain control | |
KR101409104B1 (ko) | 모바일 핸드셋 송신기에서 대역폭을 조정하기 위한 폐루프 적응형 전력 제어 | |
GB2317284A (en) | A transceiver in which the gains of the transmitter and receiver are controlled in a timed relation to the transmit/receive switching | |
AU1879795A (en) | Method and apparatus for correction and limitation of transmitter power on the reverse link of a mobile radio telephone system | |
US20040208260A1 (en) | Method and apparatus for optimizing transmitter power efficiency | |
GB2352896A (en) | Power amplifier with supply adjusted in dependence on peak and mean output to contol adjacent and alternate channel power | |
JPH0394522A (ja) | 出力波形制御回路 | |
JP2000196521A (ja) | 無線通信装置及び無線通信装置における送信電力制御方法 | |
JP3360044B2 (ja) | 基地局送信装置とそれを用いたcdma移動通信システム | |
ES2273431T3 (es) | Procedimiento de optimizacion de la transmision, y transmisor. | |
JP3197467B2 (ja) | 送信出力制御装置 | |
AU1562900A (en) | Power control method and power control system | |
JP2007517464A (ja) | 携帯型通信装置用のための信号生成パワーマネージメントコントロールシステムおよびその使用方法 | |
KR20060032287A (ko) | 이동통신 단말기에서의 알에프 송신 전력 보상 장치 및 방법 | |
US20030169119A1 (en) | Signal modulation | |
JPH05327599A (ja) | 送信電力制御方法 | |
JP2003332918A (ja) | 送信電力制御装置および送信電力制御方法 | |
JP2000261332A (ja) | 送信電力制御回路 |