KR100459715B1 - 고속의 디지털 RSSI(Received Signal Strength Indicator) 회로 - Google Patents

고속의 디지털 RSSI(Received Signal Strength Indicator) 회로 Download PDF

Info

Publication number
KR100459715B1
KR100459715B1 KR10-2002-0047228A KR20020047228A KR100459715B1 KR 100459715 B1 KR100459715 B1 KR 100459715B1 KR 20020047228 A KR20020047228 A KR 20020047228A KR 100459715 B1 KR100459715 B1 KR 100459715B1
Authority
KR
South Korea
Prior art keywords
signal
code
pass
output
generator
Prior art date
Application number
KR10-2002-0047228A
Other languages
English (en)
Other versions
KR20040014059A (ko
Inventor
배종대
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0047228A priority Critical patent/KR100459715B1/ko
Priority to CNA031525563A priority patent/CN1481079A/zh
Priority to US10/638,001 priority patent/US7054598B2/en
Publication of KR20040014059A publication Critical patent/KR20040014059A/ko
Application granted granted Critical
Publication of KR100459715B1 publication Critical patent/KR100459715B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/30—Monitoring; Testing of propagation channels
    • H04B17/309—Measuring or estimating channel quality parameters
    • H04B17/318—Received signal strength
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2662—Symbol synchronisation

Abstract

고속의 디지털 RSSI 회로가 개시된다. 본 발명에 따른 고속의 디지털 RSSI 회로는 직렬로 연결된 다수의 증폭기들을 구비하여, 입력되는 수신신호를 다단 증폭하는 증폭부, 증폭부를 이루는 증폭기들 각각에서 출력되며 서로 반전된 위상을 갖는 출력 신호쌍들을 이용하여 2n비트의 써머메터 코드를 생성하는 써머코드 발생부 및 써머코드 발생부에서 발생되는 2n비트의 써머메터 코드를 n비트의 이진 코드로 변환하여 수신신호의 이득을 제어하는 디지털 RSSI 데이터로서 출력하는 이진코드 변환부를 포함하는 것을 특징으로 하며, 외부에 커패시터를 이용하지 않고 또한 A/D 컨버터를 사용하지 않으므로, 커패시터의 충전시간 및 A/D 컨버터의 샘플링 시간에 의한 RSSI 응답 시간의 지연이 발생하지 않아 고속으로 동작시킬 수 있다. 본 발명에 따른 RSSI 회로가 RX 타임동안 계속 동작하는 것이 아니라 초기의 짧은 시간동안에만 동작함으로써 전체 수신기에서 AGC와 연계될 때 RSSI 특성의 히스테리시스가 불필요하고 또한 비선형성이 사라지게 된다.

Description

고속의 디지털 ＲＳＳＩ(Ｒｅｃｅｉｖｅｄ Ｓｉｇｎａｌ Ｓｔｒｅｎｇｔｈ Ｉｎｄｉｃａｔｏｒ) 회로{High speed digital RSSI circuit}
본 발명은 RSSI에 관한 것으로, 특히, 기저대역 신호처리 모뎀의 관여 없이 독자적인 AGC(Auto Gain control)가 가능하고, 외부에 커패시터를 이용하지 않아 고속으로 수신 신호의 세기를 감지할 수 있는 고속 디지털 RSSI에 관한 것이다.
안테나를 통해 수신된 신호는 LNA(Low Noise Amplifier)와 다운 컨버젼 믹서(Down Conversion Mixer)를 통한 후 적절한 중간 주파수(Intermediate Frequency:IF)나 기저대역(Baseband)으로 변환된다. 그런 다음, 대역통과필터 또는 로우패스필터에 의해 간섭신호 성분은 제거되어 원하는 신호성분만이 IF 또는 기저대역 신호처리부로 전달된다. LNA, 믹서 및 집적된 필터 회로는 유한의 다이내믹 레인지(Dynamic Range)를 가지기 때문에 수신신호의 크기에 따라 이들의 이득/선형성 특성이 제어되는 것이 유리하다.
한편, CDMA(code-division multiple access), GSM(Global System for Mobile communication) 및 WLAN(wireless local area network) 등의 복잡한 시스템에서 물리 계층(Physical Layer)은 아날로그 기저대역까지만 신호처리한다. 이후에, 기저대역-모뎀(MODEM)에서 아날로그/디지털 변환 후 디지털 복조 및 지지털 RSSI(Received Signal Strength Indicator) 기능을 수행하여 물리 계층으로 AGC 이득 제어를 위한 정보를 피드백한다. 반면, 블루투스(Bluetooth)등의 간단한 시스템은 물리 계층에서 복조 및 RSSI 기능을 수행하므로 기저대역-모뎀의 관여 없이 자체적으로 AGC를 수행할 수 있어야 하며, 그 응답속도가 신호수신에 문제가 없을 정도로 충분히 빨라야 한다.
도 1은 종래의 RSSI를 개략적으로 나타내는 블록도이다.
도 1을 참조하여, I-경로와 Q-경로 사이에는 90도의 위상차이의 관계가 있다. 다단 증폭기인 리미터(60,70)의 각단 출력신호를 전파정류기(80,90)를 통해 전파정류(Fullwave Rectify)하여 전류를 생성한 후, 가산기(100)에서 전류를 합한다. 가산기(100)에서 합해진 전류는 R∥C 병렬 부하(120)에서 전압으로 변환된다. A/D 컨버터(110)는 전압으로 변환된 신호를 기준전압(Vref)을 기준으로 하여 디지털 변환하고 그 결과를 디지털 RSSI 코드로서 출력한다. LNA(10) 및 믹서(20,30)는 디지털 RSSI 코드에 따라 그 이득이 조절된다.
한편, R∥C 병렬 부하(120)의 커패시터 C는 전파정류시 발생한 리플을 제거하기 위한 것으로 보통 IC 외부에 존재하며 그 값은 충분히 커야 한다. 그러나, 커패시터 C의 값이 커질수록 충전시간 또한 길어져 디지털 RSSI 코드를 생성하고, 생성된 RSSI 코드에 따라 LNA(10) 및 믹서(20,30)의 이득을 조절하는 데 걸리는 시간 즉, RSSI 응답시간이 늘어나게 되는 트레이드-오프(trade-off) 관계가 있다.
도 2(a) 내지 (d)는 TDD(Time Division Duplex) 통신 시스템에서 신호를 수신하는 동안 디지털 RSSI 데이터가 생성되기까지의 과정을 보이는 도면이다.
도 2(a)에 도시된 바와 같이, TDD 통신 시스템에서는 수신 신호와 송신 신호가 동일한 주파수를 사용하며, 한 개의 프레임의 내부를 송신용과 수신용의 채널로 분할하여 한 개의 채널 주파수로서 양방향통신을 가능하게 한다.
도 2(b)는 하나의 수신 신호를 확대한 것이고, 도 2(c)는 도 1에 도시된 시스템에서 도 2(b)에 도시된 수신 신호가 R∥C 병렬 부하(120)에 의해 전압 변환된 신호를 나타낸다. 도 2(c)를 참조하면, R∥C 병렬 부하(120)의 커패시터 C의 충전시간만큼 입력신호(RXIN)가 전압 변환되는 데 지연됨을 보인다.
도 2(d)는 전압 변환된 입력신호가 A/D 컨버터(110)를 통해 디지털 RSSI 데이터로 변환된 결과를 나타낸다. 도 2(d)를 참조하면, A/D 컨버터(110)에서 디지털 변환을 위한 샘플링 시간만큼 디지털 RSSI 데이터가 생성되는 데 지연됨을 보인다.
결과적으로, 종래와 같이 R∥C 병렬 부하(120) 및 A/D 컨버터(110)를 이용하여 디지털 RSSI 데이터를 생성하는 경우, R∥C 병렬 부하(120)의 커패시터 C의 충전 시간과 A/D 컨버터(110)의 샘플링 시간만큼 디지털 RSSI 데이터 생성이 지연된다. 따라서, 디지털 RSSI 데이터에 따른 LNA(10) 및 믹서(20,30)의 이득 조절 또한 지연될 수밖에 없다. 또한, A/D 컨버터(110)가 아날로그의 전압 변환된 입력신호를 디지털 신호로 변환하는 데 기준이 되는 기준전압(Vref)를 필요로 하는데, 이 기준전압의 정확성은 디지털 RSSI 데이터의 정확성에 큰 영향을 미친다. 따라서, 정확한 기준전압(Vref)을 제공하는 것이 매우 중요하나 기준전압은 제조 공정에 따라 편차가 존재하므로, 디지털 RSSI 데이터의 정확성이 떨어질 가능성이 높다.
도 3은 도 1에 도시된 시스템에서 출력되는 RSSI 특성을 나타내는 도면이다.
도 3을 참조하면, 수신신호의 세기가 작을 때는 RSSI 데이터에 따라 믹서의 이득을 조절하고, 수신신호의 세기가 클 때는 RSSI 데이터에 따라 LNA의 이득을 조절하여 신호의 세기를 조절한다. 이 때, LNA나 믹서의 이득이 로우->하이 또는 하이->로우로 변환될 때 불안정성을 제거하기 위하여 적절한 히스테리시스(Hysterisis)가 필요하며, 이를 위한 부가적인 장치가 필요하다.
본 발명이 이루고자 하는 기술적 과제는 기저대역-모뎀의 관여 없이 독자적으로 AGC를 수행하며, 외부에 커패시터를 사용하지 않아 고속으로 동작할 수 있는 고속 디지털 RSSI 회로를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 통신 시스템에서, 상기 고속 디지털 RSSI 회로를 이용하여 안정적으로 신호를 수신하는 수신장치를 제공하는 데 있다.
도 1은 종래의 RSSI를 개략적으로 나타내는 블록도이다.
도 2(a) 내지 (d)는 TDD(Time Division Duplex) 통신 시스템에서 신호를 수신하는 동안 디지털 RSSI 데이터가 생성되기까지의 과정을 보이는 도면이다.
도 3은 도 1에 도시된 시스템에서 출력되는 RSSI 특성을 나타내는 도면이다.
도 4는 본 발명에 따른 고속의 디지털 RSSI 회로를 개략적으로 나타내는 일실시예의 블록도이다.
도 5는 도 4에 도시된 코드 발생기들(310a~310d, 330a~330d) 중 어느 하나의 코드 발생기를 개략적으로 나타내는 일실시예의 블록도이다.
도 6a 및 도 6b는 은 도 5에 도시된 코드 발생기에서 입력신호의 크기가 서로 다른 두 경우에 대한 각 부의 출력 파형도를 나타낸다.
도 7은 도 4에 도시된 본 발명에 따른 RSSI 회로의 동작 특성 설정의 일예를 나타내는 도면이다.
상기 과제를 이루기 위해, 통신 시스템의 수신장치에서, 수신신호의 이득을 제어하는 본 발명에 따른 RSSI 회로는 직렬로 연결된 다수의 증폭기들을 구비하여, 입력되는 수신신호를 다단 증폭하는 증폭부, 증폭부를 이루는 증폭기들 각각에서 출력되며 서로 반전된 위상을 갖는 출력 신호쌍들을 이용하여 2n비트의 써머메터 코드를 생성하는 써머코드 발생부 및 써머코드 발생부에서 발생되는 2n비트의 써머메터 코드를 n비트의 이진 코드로 변환하여 수신신호의 이득을 제어하는 디지털 RSSI 데이터로서 출력하는 이진코드 변환부를 포함하는 것이 바람직하다.
상기 과제를 이루기 위해, 통신 시스템의 수신장치에서, 수신신호의 이득을 제어하는 본 발명에 따른 RSSI 회로는 직렬로 연결된 다수의 증폭기들을 구비하여, 입력되는 I-패스신호를 다단 증폭하는 I-패스 증폭부, I-패스 증폭부를 이루는 증폭기들 각각에서 출력되며 서로 반전된 위상을 갖는 출력 신호쌍들을 이용하여 2n비트의 써머메터 코드를 생성하는 I-패스 써머코드 발생부, 직렬로 연결된 다수의증폭기들을 구비하여, I-패스신호와는 90도의 위상차를 갖고 입력되는 Q-패스신호를 다단 증폭하는 Q-패스 증폭부, Q-패스 증폭부를 이루는 증폭기들 각각에서 출력되며 서로 반전된 위상을 갖는 출력 신호쌍들을 이용하여 2n비트의 써머메터 코드를 생성하는 Q-패스 써머코드 발생부 및 I-패스 코드 발생부 및 Q-패스 코드 발생부에서 각각 발생되는 2n비트의 써머메터 코드를 조합하여 2n+1비트의 써머메터 코드를 생성하고, 생성된 2n+1비트의 써머메터 코드를 (n+1)비트의 이진 코드로 변환하여 수신신호의 이득을 제어하는 디지털 RSSI 데이터로서 출력하는 이진코드 변환부를 포함하는 것이 바람직하다.
상기 다른 과제를 이루기 위해, 본 발명에 따른 통신 시스템의 수신장치는 입력되는 수신신호를 RSSI 데이터에 따라 제어되는 이득으로 증폭하는 증폭기, 증폭기에서 증폭된 수신신호와 제1국부발진신호를 믹싱하여, 증폭된 수신신호를 기저대역의 신호인 I-패스신호로서 변환하여 출력하며, RSSI 데이터에 따라 이득이 제어되는 제1믹서, 증폭기에서 증폭된 수신신호와 제1국부발진신호와 위상차가 90°인 제2국부발진신호를 믹싱하여, I-패스신호와 90°의 위상차를 가지며 기저대역의 신호로 변환된 Q-패스신호를 출력하며, RSSI 데이터에 따라 제1믹서의 이득과 동일하게 제어되는 제2믹서, I-패스신호 및 Q-패스신호를 각각 입력하여 간섭신호 성분을 제거하는 제1 및 제2필터 및 간섭 제거된 I-패스신호 및 Q-패스신호를 이용하여 2n+1의 써머메터 코드를 생성하고, 생성된 써머메터 코드를 (n+1)비트의 이진코드로변환하여 RSSI 데이터로서 발생하는 RSSI 회로를 포함하는 것이 바람직하다.
상기 다른 과제를 이루기 위해, 통신 시스템의 본 발명에 따른 수신장치는 입력되는 수신신호를 RSSI 데이터에 따라 제어되는 이득으로 증폭하는 증폭기, 증폭기에서 증폭된 수신신호와 제1국부발진신호를 믹싱하여, 증폭된 수신신호를 기저대역의 신호로 변환하여 출력하며, RSSI 데이터에 따라 이득이 제어되는 믹서, 믹서에서 믹싱된 신호를 입력하여 간섭신호 성분을 제거하는 필터 및 간섭 제거된 믹싱신호를 이용하여 2n의 써머메터 코드를 생성하고, 생성된 써머메터 코드를 n비트의 이진코드로 변환하여 RSSI 데이터로서 발생하는 RSSI 회로를 포함하는 것이 바람직하다.
이하, 본 발명에 따른 고속의 디지털 RSSI 회로 및 RSSI 데이터 생성 방법을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 4는 본 발명에 따른 고속의 디지털 RSSI 회로를 개략적으로 나타내는 일실시예의 블록도이다. 본 발명의 일실시예에 따른 고속의 디지털 RSSI 회로(250)는 I-패스 증폭부(300), I-패스써머코드(thermo-code)발생부(310),Q-패스 증폭부(320), Q-패스 써머코드 발생부(330) 및 이진코드 변환부(340)를 포함하여 구성된다. 설명의 편의를 위해, 도 4에는 저잡음 증폭기(LNA, 200), 제1 및 제2믹서(210, 220) 및 제1 및 제2필터(230, 240)를 함께 도시하였다.
도 4를 참조하여, LNA(200)는 입력되는 수신신호(RFIN)를 증폭하며, 특히 LNA(200)는 증폭과정에서 발생되는 잡음을 적게 하도록 고안된 증폭기이며, RSSI회로(250)에서 출력되는 RSSI 데이터에 따라 그 이득이 제어된다.
제1믹서(210)는 LNA(200)에서 증폭된 수신신호(RFIN)와 I-패스 국부발진신호(I-LO)를 믹싱하여, 증폭된 수신신호를 기저대역의 I-신호로 변환한다. 또한, 제2믹서(220)는 LNA(200)에서 증폭된 수신신호와 Q-패스 국부발진신호(Q-LO)를 믹싱하여, 증폭된 수신신호를 기저대역의 Q-신호로 변환한다. 이 때, I-패스 국부발진신호(I-LO)와 Q-패스 국부발진신호(Q-LO)는 위상차가 서로 90°인 신호이며, 결국 제1 및 제2믹서(210,220)에서 각각 출력되는 I-신호와 Q-신호는 위상차가 서로 90°인 신호 특성을 갖는다. 제1 및 제2믹서(210,220) 역시 RSSI 회로(250)에서 출력되는 RSSI 데이터에 따라 그 이득이 제어된다.
제1 및 제2필터(230,240)는 대역통과 필터 또는 로우패스 필터로 구성될 수 있으며, 각각 I-신호와 Q-신호를 필터링하여 간섭신호 성분을 제거한다.
RSSI 회로(250)는 제1 및 제2필터(230,240)를 통해 간섭신호 성분이 필터링된 I-신호 및 Q-신호를 입력하고, 입력된 I-신호 및 Q-신호를 이용하여 2n+1의써머메터 코드(thermometer code)를 생성하고, 생성된 써머메터 코드를 (n+1)비트의 이진코드로 변환하여 RSSI 데이터로서 발생한다.이하, 특별한 언급이 없는한 n은 자연수이다.전술된 바와 같이, RSSI 회로(250)는 I-패스 증폭부(300), I-패스 써머코드발생부(310), Q-패스 증폭부(320), Q-패스 써머코드 발생부(330) 및 이진코드 변환부(340)를 포함하여 구성된다.
먼저, I-패스 증폭부(300)는 제1필터(230)에서 필터링된 I-신호를 다단 증폭한다. 설명의 편의를 위해 I-패스 증폭부(300)는 4개의 증폭기들(300a~300d)로 이루어진 것으로 한다. I-패스 증폭부(300)의 각 단 증폭기에서 출력되는 신호쌍은 위상이 서로 반전된 신호의 쌍이다.
I-패스 써머코드 발생부(310)는 I-패스 리미터열(300)을 이루는 증폭기들에서 출력되는 신호쌍을 이용하여 n비트의 써머메터 코드를 각각 생성한다. 설명의 편의를 위해, I-패스 써머코드 발생부(310)는 증폭기들(300a~300d) 각각에서 출력되는 신호쌍에 대해 2비트의 써머메터 코드를 발생하는 것으로 가정한다. 이 가정에 따라, I-패스 써머코드 발생부(310)는 증폭기들(300a~300d)에서 출력되는 신호쌍들에 대해 8비트의 써머메터 코드를 발생한다. I-패스 써머코드 발생부(310)는 4개의 코드 발생기들(310a~310d)로 이루어진다. 코드 발생기들(310a~310d) 각각은 증폭기들(300a~300d) 각각에서 출력되는 출력 신호쌍들을 이용하여 2비트의 써머메터 코드를 발생한다. 이 때, 4번째 코드 발생기 310d로 갈수록 하위의 써머메터 코드가 발생된다.
Q-패스 증폭부(320)는 제2필터(240)에서 필터링된 Q-신호를 다단 증폭한다. 설명의 편의를 위해 Q-패스 증폭부(320)는 I-패스 증폭부(300)와 같이 4개의 증폭기들로 이루어진 것으로 하며, Q-패스 증폭부(320)의 각 단 증폭기에서 출력되는 신호쌍은 위상이 서로 반전된 신호의 쌍이다.
Q-패스 써머코드 발생부(330)는 Q-패스 증폭부(320)를 이루는 증폭기들에서 출력되는 신호쌍을 이용하여 n비트의 써머메터 코드를 각각 생성한다. 설명의 편의를 위해, Q-패스 써머코드 발생부(330)는 I-패스 써머코드 발생부(310)와 같이 증폭기들 각각에서 출력되는 신호쌍에 대해 2비트의 써머메터 코드를 발생하는 것으로 가정한다. 이 가정에 따라, Q-패스 써머코드 발생부(330)는 증폭기들에서 출력되는 신호쌍들에 대해 8비트의 써머메터 코드를 발생한다. Q-패스 써머코드 발생부(310)는 4개의 코드 발생기들(330a~330d)로 이루어진다. 코드 발생기들(330a~330d) 각각은 증폭기들(320a~320d) 각각에서 출력되는 출력 신호쌍들을 이용하여 2비트의 써머메터 코드를 발생한다. 이 때, 4번째 코드 발생기 330d로 갈수록 하위의 써머메터 코드가 발생된다.
이진코드 변환부(340)는 I-패스 써머코드 발생부(300)와 Q-패스 써머코드 발생부(330) 각각에서 발생된 8비트의 써머메터 코드를 조합하여 16비트의 써머메터 코드를 생성하고, 이를 4비트의 이진 코드로 변환한다. 이진코드 변환부(340)는 변환된 4비트의 이진 코드를 디지털 RSSI 데이터로서 출력한다. 구체적으로, 이진코드 변환부(340)는 코드 발생기 310a 및 330a에서 발생되는 써머메터 코드를 조합하여 상위 4비트의 써머메터 코드를 생성한다. 또한, 이진코드 변환부(340)는 코드 발생기 310b 및 330b와 코드 발생기 310c 및 330c에서 각각 발생되는 써머메터 코드를 각각 조합하여 중간의 8비트의 써머메터 코드를 생성한다. 그리고, 코드 발생기 310d 및 330d에서 발생되는 써머메터 코드를 조합하여 하위 4비트의 써머메터 코드를 생성한다.
이상에서와 같이, 본 발명에 따른 RSSI 회로는 종래와 같이 외부에 커패시터를 이용하지 않고 또한 A/D 컨버터를 사용하지 않으므로, 커패시터의 충전시간 및 A/D 컨버터의 샘플링 시간에 의한 RSSI 응답 시간의 지연이 발생하지 않는다. 따라서, RSSI 회로를 고속으로 동작시킬 수 있다.
도 5는 도 4에 도시된 코드 발생기들(310a~310d, 330a~330d) 중 어느 하나의 코드 발생기를 개략적으로 나타내는 일실시예의 블록도이다. 본 발명에 따른 코드 발생기는 비교신호 발생부(400)와, 제1 및 제2써머코드 발생기(410,420)을 포함하여 구성되나. 설명의 편의를 위해, 도 5는 코드 발생기 310a의 일실시예인 것으로 한다.
도 5를 참조하여, 비교신호 발생부(400)는 증폭기(300a)에서 출력되는 신호쌍과 비교될 비교전압을 내부적으로 생성하여 신호쌍과 함께 출력한다. 구체적으로, 비교신호 발생부(400)는 제1 및 제2트랜지스터(TR0, TR1), 저항열(R0, R1) 및 전류원(I0, I1)을 포함하여 구성된다.
비교신호 발생부(400)에서 신호쌍을 이루는 신호 S1과 S2는 각각 트랜지스터 TR0 및 TR1의 베이스에 연결되고, 콜렉터는 전압원과 그리고, 에미터는 저항열 R0, R1에 각각 연결된다. 또한, 저항열의 다른 일측은 전류원 I0, I1에 각각 연결된다.
비교신호 발생부(400)는 노드 N1에서 발생되는 전압신호 V1(=신호 S0), 노드 N2에서 발생되는 전압신호 V2 및 노드 N3에서 발생되는 전압신호 V3을 제1 및 제2써머코드 발생부(410,420)로 출력한다.
제1써머코드 발생기(410)는 비교신호 발생부(400)에서 출력되는 전압신호 V1과 V2를 이용하여 2비트의 써머메터 코드에서 상위의 써머메터 코드 Q1을 발생한다. 제1써머코드 발생기(410)는 제1비교기(412)와 제1 및 제2플립플롭(414,416)을 구비한다.
제1비교기(412)는 노드 N1에서 발생되는 전압신호 V1(=신호 S0)과 노드 N2에서 발생되는 전압신호 V2를 입력하여 크기를 비교하고, 그 결과를 제1플립플롭(414)의 클럭 입력단자 CK로 출력한다.여기서, 열적 소자인 상기 저항열 R0, R1의 각 노드들에서 발생되는 전압들(예를 들어, V3)의 크기는 그 노드들의 위치에 따라 달라질 수 있고, 이에 따라 상기 코드 발생기들(410, 420)의 출력 결과가 달라 질수 있으므로, 상기 코드 발생기들(410, 420)에서 출력되는 코드를 써머메터 코드로 정의하였으나, 이러한 코드 이름은 중요하지 않으며 다른 적절한 코드 이름이 사용될 수 있다.
제1플립플롭(414)은 리셋신호(Reset)에 의해 리셋되고, 제1비교기(412)에 출력되는 비교 결과를 클럭 입력단자 CK로 입력하고, 하이레벨(1)의 데이터를 데이터 입력단자로 D로 각각 입력한다. 제1플립플롭(414)은 클럭 입력단자 CK로 입력되는 제1비교기(412)의 비교 결과에 응답하여 데이터 입력단자 D로 입력되는 하이레벨(1)의 데이터를 출력단자 Q로 출력한다. 여기서, 리셋신호(Reset)는 도 4에서 수신신호(RFIN)가 입력됨에 응답하여 발생된다.
제2플립플롭(416)은 리셋신호에 의해 리셋되고, 제1비교기(412)에 출력되는 비교 결과를 클럭 입력단자 CK로 입력하고, 제1플립플롭(414)의 출력 데이터를 데이터 입력단자로 D로 각각 입력한다. 제2플립플롭(416)은 클럭 입력단자 CK로 입력되는 제1비교기(412)의 비교 결과에 응답하여 데이터 입력단자 D로 입력되는 데이터를 2비트의 써머메터 코드에서 상위의 써머메터 코드 Q1으로써 발생한다.
제2써머코드 발생기(420)는 비교신호 발생부(400)에서 출력되는 전압신호 V1과 V3를 이용하여 2비트의 써머메터 코드에서 하위의 써머메터 코드 Q0을 발생한다. 제2써머코드 발생기(420)는 제2비교기(422)와 제3 및 제4플립플롭(424,426)을 구비하며, 이들의 동작은 제1써머코드 발생기(410)의 대응되는 제1비교기(412), 제1 및 제2플립플롭(414,416)과 동일한 동작을 수행한다.
한편, 도 5에서 제1 및 제2써머코드 발생기(410,420)에 두 개의 플립플롭을 이용함으로써, 제1비교기(412,422)에서 출력되는 신호가 두 번이상 하이로 클럭킹되면 플립플롭들의 출력도 함께 하이로 된다. 그러나, 플립플롭이 일단 하이로 되면 다음 수신신호(RXIN)가 입력되어 리셋되기 전까지는 다시 로우로 되지 않는다. 이는 본 발명에 따른 RSSI 회로가 RX 타임동안 계속 동작하는 것이 아니라 초기의 짧은 시간동안에만 동작함을 의미한다. 따라서, 전체 수신기에서 AGC와 연계될 때 RSSI 특성의 히스테리시스가 불필요하고 또한 비선형성이 사라지게 된다.
도 5에서 전압신호 V2 및 V3는 써머메터 코드 발생시 버블(bublle)이 발생되지 않도록 적절히 그 값을 조절해야 한다. 이에 대해서는 표 1을 참조하여 후술될 것이다.
한편, 입력신호의 최대값이 256mV라고 가정하고, 입력신호에 대해 16비트의 써머메터 코드를 생성하고자 할 때, 비교기 16개를 이용하여 쉽게 구현할 수 있다. 이 때, 각 비교기의 한쪽 입력단자는 입력신호를 입력하고, 다른 입력단자는 기준 전압을 입력하며, 기준 전압은 256mV(=256mV/20), 128mV(=256mV/21), 64mV(=256mV/22), ..., 15.6㎶(=256mV/214), 7.8125㎶(=256mV/215)이며, 이들이 16개의 비교기들 중 대응하는 비교기로 각각 입력된다.
그러나, 써머메터 코드를 이와 같은 방법으로 구할 때, 각 비교기의 분해능(resolution)이 매우 좋아야 하고, 따라서, 회로가 정교해야 한다. 또한, 써머메터 코드의 비트수가 커질수록 회로의 정교함은 더욱 크게 요구되며 따라서 회로 구현에 어려움이 따른다. 이러한 불편을 해소하기 위해, 본 발명에서와 같이, 첫 번째 증폭기(300a,320a)에서 출력되는 신호를 이용하여 상위의 4비트의 써머메터 코드를 구하고, 두 번째 내지 네 번째 증폭기들(300b~300d,320b~320d)은 앞의 증폭기에서 출력되는 신호를 증폭하고, 증폭된 신호를 이용하여 써머메터 코드를 구한다. 이처럼 비교되는 신호를 증폭함으로써, 코드 발생기를 구성하는 비교기의 분해능에 크게 구애를 받지 않을 수 있다. 또한, 일반적인 수신장치에서 증폭기는 이미 존재하며, 이들을 이용하여 본 발명에 따른 RSSI 회로를 용이하게 구현할 수 있다.
본 발명에서와 같이, 다수의 증폭기를 이용하여 써머메터 코드를 발생하는 경우, 도 5에 도시된 코드 발생기의 비교기(412,422)로 입력되는 두 신호의 전압차를 증폭기의 이득과 관련하여 적절히 설정하여야 한다. 그래야, 버블(bubble)이 발생되지 않는 써머메터 코드를 최종적으로 얻을 수 있다. 다음 표 1은 도 4에 도시된 코드 발생기들(310a~310d,330a~330d)이 각각 2비트의 써머메터 코드를 발생하는 경우 버블이 발생되지 않는 써머메터 코드를 발생하도록, 코드 발생기들(310a~310d,330a~330d)에서 증폭기들로부터 입력되는 신호쌍과 내부적으로 발생되는 비교전압신호와의 DC 전압차(Vsub) 설정의 일 예를 나타낸다.
비교기의 위치 Vsub
코드 발생기 310a의 제1비교기 256mV
코드 발생기 330a의 제1비교기 128mV
코드 발생기 310a의 제2비교기 64mV
코드 발생기 330a의 제2비교기 32mV
코드 발생기 310b의 제1비교기 A1×16mV
코드 발생기 330b의 제1비교기 A1×8mV
코드 발생기 310b의 제2비교기 A1×4mV
코드 발생기 330b의 제2비교기 A1×2mV
코드 발생기 310c의 제1비교기 A1×A2×1mV
코드 발생기 330c의 제1비교기 A1×A2×500㎶
코드 발생기 310c의 제2비교기 A1×A2×250㎶
코드 발생기 330c의 제2비교기 A1×A2×125㎶
코드 발생기 310d의 제1비교기 A1×A2×A3×62.5㎶
코드 발생기 330d의 제1비교기 A1×A2×A3×31.25㎶
코드 발생기 310d의 제2비교기 A1×A2×A3×15.625㎶
코드 발생기 330d의 제2비교기 A1×A2×A3×7.8125㎶
표 1에서 A1은 증폭기 310a 및 330a의 이득을, A2는 증폭기 310b 및 330b의 이득을, A3는 증폭기 310c 및 330c의 이득을 각각 나타낸다.
위와 같이 DC 전압차 Vsub를 설정할 때, 이진코드 발생부(340)에서 조합되는 써머메터 코드 16비트는 Q1Ia, Q1Qa, Q0Ia, Q0Qa, Q1Ib, Q1Qb, Q0Ib, Q0Qb, Q1Ic, Q1Qc, Q0Ic, Q0Qc, Q1Id, Q1Qd, Q0Id, Q0Qd이다. 그러나, DC 차전압 Vsub 설정에 따라 따라 이진 코드 발생부(340)에서 써머메터 코드는 다르게 조합될 수 있다.
또한, 전술된 바와 같이 표 1에서 Vsub는 도 5에 도시된 장치에서 비교기(412, 422)로 입력되는 두 신호간의 DC 레벨의 차이를 나타내고, 표 1에 도시된 Vsub를 얻을 수 있도록 도 5에 도시된 비교전압 발생부(400)에서 저항 및 전류의 크기를 적절히 설정하고, 노드 N2 및 N3의 위치를 선택한다.
한편, 표 1에서 보인 비교전압의 구현 예는 기울기가 LSB/6dB인 경우로서 이는 입력신호가 6dB(2배) 커지면 RSSI 코드가 1LSB 증가한다는 의미이다. 이 때,RSSI 다이내믹 레인지는 15 ×6dB(=90dB)가 된다. 만일, RSSI 기울기를 줄이고 싶다면 비교전압을 변경해야 하는데 예를 들어, LSB/3dB(=√2)라고 한다면 표 1을 다음 표 2와 같이 수정할 수 있다.
비교기의 위치 Vsub
코드 발생기 310a의 제1비교기 256mV
코드 발생기 330a의 제1비교기 181mV
코드 발생기 310a의 제2비교기 128mV
코드 발생기 330a의 제2비교기 90.5mV
코드 발생기 310b의 제1비교기 A1×64mV
코드 발생기 330b의 제1비교기 A1×45.25mV
... ...
코드 발생기 310d의 제2비교기 A1×A2×A3×2mV
코드 발생기 330d의 제2비교기 A1×A2×A3×1.414mV
표 2에서와 같이 비교 전압(Vsub)을 설정하면 RSSI가 좀 더 정교해지게 되지만 RSSI 동적 범위가 15 ×3dB(=45dB)로 줄어들게 된다. 이 경우, RSSI 동적 범위를 높이려면 써머메터 코드의 비트수를 증가시켜야 한다. 써머메터 코드의 비트수증가는 도 4에서 I-패스 증폭부(300) 및 Q-패스 증폭부(320)을 이루는 증폭기의 수를 늘리거나 또는 도 5에 도시된 써머코드 발생기들(410,420)의 수를 늘려야 한다. 통상적으로 수신장치에서 증폭부를 이루는 증폭기의 수는 미리 정해지므로, 써머코드 발생기의 수를 늘리는 것이 바람직하다.
결론적으로, 도 5에서 써머코드 발생기의 수 및 비교기로 입력되는 신호의 DC 전압차(Vsub)는 구현하고자 하는 RSSI의 기울기, RSSI의 동적 범위 및 수신 입력신호의 최대/최소값 및 증폭부를 이루는 각 증폭기의 이득과 관련이 있다. 여기서, 입력신호의 최대/최소값이 관련되는 이유는 위에서는 비교전압을 수신되는 입력신호의 최대값을 기준으로 산출하였지만 반대로, 입력신호의 최소값을 기준으로 산출할 수도 있다. 또한, 수신장치에서 증폭기의 이득은 RSSI에 의해 결정되지 않고 수신장치의 요구에 의해 결정되는데 통상 6dB~24dB정도의 이득을 갖는다.
흔히, 검출하고자 하는 입력신호의 (최대값-최소값)/(요구되는 분해능)으로부터 기울기를 산출하여 RSSI의 비트수를 결정한 후에 비교기의 수 및 비교전압을 결정할 수 있다.
도 6a 및 도 6b는 은 도 5에 도시된 코드 발생기에서 입력신호의 크기가 서로 다른 두 경우에 대한 각 부의 출력 파형도를 나타낸다.
먼저, 도 6a는 도 5에 도시된 회로가 코드 발생기 310a인 경우로 가정한다면, 비교기(412)로 입력되는 전압신호 V1과 V2는 위상은 서로 역상이며, 노드 N2에 의해 DC 레벨의 차이가 발생된다. 도 6a에서와 같이, 비교기(412)로 입력되는 전압신호 V1 및 V2의 VP-P가 작은 경우, 비교기(412)에서 출력되는 신호 D1에 응답하여 제2플립플롭(416)의 출력 Q1은 로우(0)가 된다. 반면, 도 6b는 도 5에 도시된 회로가 코드 발생기 310d인 경우로 가정한다면, 비교기(412)로 입력되는 전압신호 V1과 V2는 위에서와 같이 위상은 서로 역상이며, 노드 N2에 의해 DC 레벨의 차이가 발생된다. 도 6b에서와 같이, 비교기(412)로 입력되는 전압신호 V1 및 V2의 VP-P가 큰 경우, 비교기(412)에서 출력되는 신호 D1에 응답하여 제2플립플롭(416)의 출력 Q1은 하이(1)가 된다.
도 7은 도 4에 도시된 본 발명에 따른 RSSI 회로의 동작 특성 설정의 일예를 나타내는 도면이다.
도 4 및 도 7을 참조하여, RSSI 데이터에 따른 LNA(200)와 제1 및 제2믹서(210,220)의 동작영역이 Region Ⅰ,Ⅱ,Ⅲ로 설정될 수 있다. 도시된 바와 같이, Region Ⅰ은 LNA(200)와 제1 및 2믹서(210,220)가 모두 고이득 모드로 설정된다. Region Ⅱ는 LNA(200)는 고이득 모드로, 제1 및 제2믹서(210,220)는 저이득 모드로 각각 설정된다. 그리고, Region Ⅲ는 LNA(200)와 제1 및 제2믹서(210,220) 모두 저이득 모두로 설정된다. 일반적으로, 수신신호(RXIN)가 입력되기 전에, LNA(200)와 제1 및 제2믹서(210,220)는 고이득 모드로 설정되고, 수신신호(RXIN)가 수신되기 시작하면 RSSI 회로(250)가 동작하여 LNA(200)와 제1 및 제2믹서(210,220)의 적절한 동작영역이 설정된다. 이 때, Region Ⅱ에 해당되는 수신신호(RXIN)가 입력되면, 초기에 고이득 모드로 설정된 제1 및 제2믹서(210,220)는 저이득 모드로 변경되어 I-패스 증폭부(60) 및 Q-패스 증폭부(320)로 입력되는 신호가 작아지게 된다. 한편, 도 5에 도시된 코드 발생기의 특성상 입력된 수신신호(RXIN)에 대한 써머메터 코드가 한 번 설정되면, 리셋신호가 발생되기 전까지 즉, 다음 수신신호(RXIN)가 입력되기 전까지 그 값이 변화되지 않는다. 따라서, 제1 및 제2믹서(21,220)가 다시 로우->하이로 또 다시 하이->로우로 반복적으로 변환되는 현상이 발생되지 않는다. 이러한 본 발명에 따른 RSSI 특성은 RSSI를 송신 출력 레벨제어에 유리하게 이용될 수 있다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이, 본 발명에 따른 고속의 디지털 RSSI 회로는 외부에 커패시터를 이용하지 않고 또한 A/D 컨버터를 사용하지 않으므로, 커패시터의 충전시간 및 A/D 컨버터의 샘플링 시간에 의한 RSSI 응답 시간의 지연이 발생하지 않아 고속으로 동작시킬 수 있다. 본 발명에 따른 RSSI 회로가 RX 타임동안 계속 동작하는 것이 아니라 초기의 짧은 시간동안에만 동작함으로써 전체 수신기에서 AGC와 연계될 때 RSSI 특성의 히스테리시스가 불필요하고 또한 비선형성이 사라지게 된다.

Claims (28)

  1. 통신 시스템의 수신장치에서, 수신신호의 이득을 제어하는 RSSI 회로에 있어서,
    직렬로 연결된 다수의 증폭기들을 구비하여, 입력되는 상기 수신신호를 다단 증폭하는 증폭부;
    상기 증폭부를 이루는 증폭기들 각각에서 출력되며 서로 반전된 위상을 갖는 출력 신호쌍들을 이용하여 2n(이하, n은 자연수) 비트의 써머메터 코드(thermometer code)를 생성하는 써머코드(thermo-code) 발생부; 및
    상기 써머코드 발생부에서 발생되는 2n비트의 써머메터 코드를 n비트의 이진 코드로 변환하여 상기 수신신호의 이득을 제어하는 디지털 RSSI 데이터로서 출력하는 이진코드 변환부를 포함하는 것을 특징으로 하는 RSSI 회로.
  2. 제1항에 있어서, 상기 써머코드 발생부는,
    상기 증폭부를 이루는 증폭기들 각각에서 출력되는 출력 신호쌍들 각각에 대응되며, 대응하는 출력 신호쌍을 입력하여 m(이하, m은 n보다 작은 자연수) 비트의 써머메터 코드를 각각 생성하는 다수의 코드 발생기들을 구비하는 것을 특징으로 하는 RSSI 회로.
  3. 제2항에 있어서, 상기 다수의 코드 발생기들 각각은,
    상기 대응하는 출력 신호쌍을 입력하고, 상기 대응하는 출력 신호쌍과 비교되며 상기 대응하는 출력 신호쌍과 제1부터 상기 제m 까지의 DC 전압차들을 각각 갖는 비교전압신호들을 생성하여 상기 대응하는 출력 신호쌍과 함께 출력하는 비교신호 발생부; 및
    상기 비교전압신호들 각각에 대응되며, 상기 비교신호 발생부에서 출력되는 출력 신호와 상기 대응하는 비교전압신호를 이용하여 단위 비트의 써머메터 코드를 각각 발생하는 m개의 써머코드 발생기들을 포함하는 것을 특징으로 하는 RSSI 회로.
  4. 제3항에 있어서, 상기 비교신호 발생부는
    상기 대응하는 출력 신호쌍을 이루는 두 출력 신호 각각과 연결되는 베이스, 전원전압과 연결되는 콜렉터를 구비하는 제1 및 제2트랜지스터;
    각각의 일측이 상기 제1 및 제2트랜지스터의 에미터와 각각 연결되는 제1 및 제2저항열; 및
    상기 제1 및 제2저항열의 타측과 접지전원사이에 각각 연결되는 제1 및 제2전류원을 구비고하,
    상기 제1트랜지스터의 에미터(또는 상기 제2트랜지스터의 에미터)에서 하나의 상기 출력신호를 얻고, 상기 제2저항열(또는 상기 제1저항열)에서 상기 m개의 비교전압신호들을 얻는 것을 특징으로 하는 RSSI 회로.
  5. 제3항에 있어서, 상기 써머코드 발생기들 각각은
    상기 비교신호 발생부에서 출력되는 출력 신호와 상기 대응하는 비교전압신호를 입력하여 전압차를 비교하고, 비교된 결과를 클럭신호로서 출력하는 비교기; 및
    리셋신호에 응답하여 리셋되고, 하이(1)의 입력 데이터를 받아들이고, 상기 클럭신호에 응답하여 상기 하이의 입력 데이터를 상기 단위 비트의 써머메터 코드로서 래치하는 플립플롭부를 포함하는 것을 특징으로 하는 RSSI 회로.
  6. 제5항에 있어서, 상기 플립플롭부는 상기 리셋신호에 응답하여 리셋되고 상기 클럭신호에 응답하여 데이터를 래치하는 다수의 플립플롭들이 직렬 연결된 것을 특징으로 하는 RSSI 회로.
  7. 제5항에 있어서, 상기 리셋신호는 상기 수신신호의 입력에 응답하여 인에이블되는 것을 특징으로 하는 RSSI 회로.
  8. 통신 시스템의 수신장치에서, 수신신호의 이득을 제어하는 RSSI 회로에 있어서,
    직렬로 연결된 다수의 증폭기들을 구비하여, 입력되는 I-패스신호를 다단 증폭하는 I-패스 증폭부;
    상기 I-패스 증폭부를 이루는 증폭기들 각각에서 출력되며 서로 반전된 위상을 갖는 출력 신호쌍들을 이용하여 2n(이하, n은 자연수) 비트의 써머메터 코드(thermometer code)를 생성하는 I-패스 써머코드(thermo-code) 발생부;
    직렬로 연결된 다수의 증폭기들을 구비하여, 상기 I-패스신호와는 90도의 위상차를 갖고 입력되는 Q-패스신호를 다단 증폭하는 Q-패스 증폭부;
    상기 Q-패스 증폭부를 이루는 상기 증폭기들 각각에서 출력되며 서로 반전된 위상을 갖는 출력 신호쌍들을 이용하여 2n비트의 써머메터 코드를 생성하는 Q-패스 써머코드 발생부; 및
    상기 I-패스 코드 발생부 및 상기 Q-패스 코드 발생부에서 각각 발생되는 2n비트의 써머메터 코드를 조합하여 2n+1비트의 써머메터 코드를 생성하고, 생성된 2n+1비트의 써머메터 코드를 (n+1)비트의 이진 코드로 변환하여 상기 수신신호의 이득을 제어하는 디지털 RSSI 데이터로서 출력하는 이진코드 변환부를 포함하는 것을 특징으로 하는 RSSI 회로.
  9. 제8항에 있어서, 상기 I-패스 써머코드 발생부는,
    상기 I-패스 증폭부를 이루는 증폭기들 각각에서 출력되는 출력 신호쌍들 각각에 대응되며, 대응하는 출력 신호쌍을 입력하여 m(이하, m은 n보다 작은 자연수) 비트의 써머메터 코드를 각각 생성하는 다수의 코드 발생기들을 구비하고,
    상기 Q-패스 써머코드 발생부는,
    상기 Q-패스 증폭부를 이루는 증폭기들 각각에서 출력되는 출력 신호쌍들 각각에 대응되며, 대응하는 출력 신호쌍을 입력하여 m(<n)비트의 써머메터 코드를 각각 생성하는 다수의 코드 발생기들을 구비하는 것을 특징으로 하는 RSSI 회로.
  10. 제9항에 있어서, 상기 I-패스 써머코드 발생부 및 상기 Q-패스 써머코드 발생부에 구비되는 상기 다수의 코드 발생기들 각각은,
    상기 대응하는 출력 신호쌍을 입력하고, 상기 대응하는 출력 신호쌍과 비교되며 상기 대응하는 출력 신호쌍과 제1부터 상기 제m 까지의 DC 전압차들을 각각 갖는 비교전압신호들을 생성하여 상기 대응하는 출력 신호쌍과 함께 출력하는 비교신호 발생부; 및
    상기 비교전압신호들 각각에 대응되며, 상기 비교신호 발생부에서 출력되는 출력 신호와 상기 대응하는 비교전압신호를 이용하여 단위 비트의 써머메터 코드를 각각 발생하는 m개의 써머코드 발생기들을 포함하는 것을 특징으로 하는 RSSI 회로.
  11. 제10항에 있어서, 상기 비교신호 발생부는
    상기 대응하는 출력 신호쌍을 이루는 두 출력 신호 각각과 연결되는 베이스, 전원전압과 연결되는 콜렉터를 구비하는 제1 및 제2트랜지스터;
    각각의 일측이 상기 제1 및 제2트랜지스터의 에미터와 각각 연결되는 제1 및 제2저항열; 및
    상기 제1 및 제2저항열의 타측과 접지전원사이에 각각 연결되는 제1 및 제2전류원을 구비고하,
    상기 제1트랜지스터의 에미터(또는 상기 제2트랜지스터의 에미터)에서 하나의 상기 출력신호를 얻고, 상기 제2저항열(또는 상기 제1저항열)에서 상기 m개의 비교전압신호들을 얻는 것을 특징으로 하는 RSSI 회로.
  12. 제10항에 있어서, 상기 써머코드 발생기들 각각은
    상기 비교신호 발생부에서 출력되는 출력 신호와 상기 대응하는 비교전압신호를 입력하여 전압차를 비교하고, 비교된 결과를 클럭신호로서 출력하는 비교기;및
    리셋신호에 응답하여 리셋되고, 하이(1)의 입력 데이터를 받아들이고, 상기 클럭신호에 응답하여 상기 하이의 입력 데이터를 상기 단위 비트의 써머메터 코드로서 래치하는 플립플롭부를 포함하는 것을 특징으로 하는 RSSI 회로.
  13. 제12항에 있어서, 상기 플립플롭부는 상기 리셋신호에 응답하여 리셋되고 상기 클럭신호에 응답하여 데이터를 래치하는 다수의 플립플롭들이 직렬연결된 것을 특징으로 하는 RSSI 회로.
  14. 제12항에 있어서, 상기 리셋신호는 상기 수신신호의 입력에 응답하여 인에이블되는 것을 특징으로 하는 RSSI 회로.
  15. 통신 시스템의 수신장치에 있어서,
    입력되는 수신신호를 RSSI 데이터에 따라 제어되는 이득으로 증폭하는 증폭기;
    상기 증폭기에서 증폭된 수신신호와 제1국부발진신호를 믹싱하여, 상기 증폭된 수신신호를 기저대역의 신호인 I-패스신호로서 변환하여 출력하며, 상기 RSSI 데이터에 따라 이득이 제어되는 제1믹서;
    상기 증폭기에서 증폭된 수신신호와 상기 제1국부발진신호와 위상차가 90°인 제2국부발진신호를 믹싱하여, 상기 I-패스신호와 90°의 위상차를 가지며 기저대역의 신호로 변환된 Q-패스신호를 출력하며, 상기 RSSI 데이터에 따라 상기 제1믹서의 이득과 동일하게 제어되는 제2믹서;
    상기 I-패스신호 및 상기 Q-패스신호를 각각 입력하여 간섭신호 성분을 제거하는 제1 및 제2필터; 및
    상기 간섭 제거된 I-패스신호 및 Q-패스신호를 이용하여 2n+1(이하, n은 자연수)의 써머메터 코드(thermometer code)를 생성하고, 생성된 써머메터 코드를 (n+1)비트의 이진코드로 변환하여 상기 RSSI 데이터로서 발생하는 RSSI 회로를 포함하는 것을 특징으로 하는 수신장치.
  16. 제15항에 있어서, 상기 제1 및 제2필터는 대역통과 필터 또는 로우패스 필터인 것을 특징으로 하는 수신장치.
  17. 제15항에 있어서, 상기 증폭기는 상기 증폭된 수신신호가 증폭되면서 발생되는 잡음을 최소화하는 저잡음 증폭기인 것을 특징으로 하는 수신장치.
  18. 제15항에 있어서, 상기 RSSI 회로는
    직렬로 연결된 다수의 증폭기들을 구비하여, 상기 I-패스신호를 다단 증폭하는 I-패스 증폭부;
    상기 I-패스 증폭부를 이루는 증폭기들 각각에서 출력되며 서로 반전된 위상을 갖는 출력 신호쌍들을 이용하여 2n비트의 써머메터 코드를 생성하는 I-패스 써머코드(thermo-code) 발생부;
    직렬로 연결된 다수의 증폭기들을 구비하여, 상기 Q-패스신호를 다단 증폭하는 Q-패스 증폭부;
    상기 Q-패스 증폭부를 이루는 상기 증폭기들 각각에서 출력되며 서로 반전된 위상을 갖는 출력 신호쌍들을 이용하여 2n비트의 써머메터 코드를 생성하는 Q-패스 써머코드 발생부; 및
    상기 I-패스 써머코드 발생부 및 상기 Q-패스 써머코드 발생부에서 각각 발생되는 2n비트의 써머메터 코드를 조합하여 2n+1비트의 써머메터 코드를 생성하고, 생성된 2n+1비트의 써머메터 코드를 (n+1)비트의 이진 코드로 변환하여 상기 수신신호의 이득을 제어하는 디지털 RSSI 데이터로서 출력하는 이진코드 변환부를 포함하는 것을 특징으로 하는 수신장치.
  19. 제18항에 있어서, 상기 I-패스 써머코드 발생부는,
    상기 I-패스 증폭부를 이루는 증폭기들 각각에서 출력되는 출력 신호쌍들 각각에 대응되며, 대응하는 출력 신호쌍을 입력하여 m(이하, m은 n보다 작은 자연수) 비트의 써머메터 코드를 각각 생성하는 다수의 코드 발생기들을 구비하고,
    상기 Q-패스 써머코드 발생부는,
    상기 Q-패스 증폭부를 이루는 증폭기들 각각에서 출력되는 출력 신호쌍들 각각에 대응되며, 대응하는 출력 신호쌍을 입력하여 m(<n)비트의 써머메터 코드를 각각 생성하는 다수의 코드 발생기들을 구비하는 것을 특징으로 하는 수신장치.
  20. 제19항에 있어서, 상기 I-패스 써머코드 발생부 및 상기 Q-패스 써머코드 발생부에 구비되는 상기 다수의 코드 발생기들 각각은,
    상기 대응하는 출력 신호쌍을 입력하고, 상기 대응하는 출력 신호쌍과 비교되며 상기 대응하는 출력 신호쌍과 제1부터 상기 제m 까지의 DC 전압차들을 각각 갖는 비교전압신호들을 생성하여 상기 대응하는 출력 신호쌍과 함께 출력하는 비교신호 발생부; 및
    상기 비교전압신호들 각각에 대응되며, 상기 비교신호 발생부에서 출력되는 출력 신호와 상기 대응하는 비교전압신호를 이용하여 단위 비트의 써머메터 코드를 각각 발생하는 m개의 써머코드 발생기들을 포함하는 것을 특징으로 하는 수신장치.
  21. 제20항에 있어서, 상기 비교신호 발생부는
    상기 대응하는 출력 신호쌍을 이루는 두 출력 신호 각각과 연결되는 베이스, 전원전압과 연결되는 콜렉터를 구비하는 제1 및 제2트랜지스터;
    각각의 일측이 상기 제1 및 제2트랜지스터의 에미터와 각각 연결되는 제1 및 제2저항열; 및
    상기 제1 및 제2저항열의 타측과 접지전원사이에 각각 연결되는 제1 및 제2전류원을 구비고하,
    상기 제1트랜지스터의 에미터(또는 상기 제2트랜지스터의 에미터)에서 하나의 상기 출력신호를 얻고, 상기 제2저항열(또는 상기 제1저항열)에서 상기 m개의 비교전압신호들을 얻는 것을 특징으로 하는 수신장치.
  22. 제20항에 있어서, 상기 써머코드 발생기들 각각은
    상기 비교신호 발생부에서 출력되는 출력 신호와 상기 대응하는 비교전압신호를 입력하여 전압차를 비교하고, 비교된 결과를 클럭신호로서 출력하는 비교기; 및
    상기 수신신호의 입력에 응답하여 인에이블되는 리셋신호에 응답하여 리셋되고, 하이(1)의 입력 데이터를 받아들이고, 상기 클럭신호에 응답하여 상기 하이의 입력 데이터를 상기 단위 비트의 써머메터 코드로서 래치하는 플립플롭부를 포함하는 것을 특징으로 하는 수신장치.
  23. 통신 시스템의 수신장치에 있어서,
    입력되는 수신신호를 RSSI 데이터에 따라 제어되는 이득으로 증폭하는 증폭기;
    상기 증폭기에서 증폭된 수신신호와 제1국부발진신호를 믹싱하여, 상기 증폭된 수신신호를 기저대역의 신호로 변환하여 출력하며, 상기 RSSI 데이터에 따라 이득이 제어되는 믹서;
    상기 믹서에서 믹싱된 신호를 입력하여 간섭신호 성분을 제거하는 필터; 및
    상기 간섭 제거된 믹싱신호를 이용하여 2n(이하, n은 자연수)의 써머메터 코드(thermometer code)를 생성하고, 생성된 써머메터 코드를 n비트의 이진코드로 변환하여 상기 RSSI 데이터로서 발생하는 RSSI 회로를 포함하는 것을 특징으로 하는 수신장치.
  24. 제23항에 있어서, 상기 RSSI 회로는
    직렬로 연결된 다수의 증폭기들을 구비하여, 입력되는 상기 수신신호를 다단 증폭하는 증폭부;
    상기 증폭부를 이루는 증폭기들 각각에서 출력되며 서로 반전된 위상을 갖는 출력 신호쌍들을 이용하여 2n비트의 써머메터 코드를 생성하는 써머코드(thermo-code) 발생부; 및
    상기 코드 발생부에서 발생되는 2n비트의 써머메터 코드를 n비트의 이진 코드로 변환하여 상기 수신신호의 이득을 제어하는 디지털 RSSI 데이터로서 출력하는 이진코드 변환부를 포함하는 것을 특징으로 하는 수신장치.
  25. 제24항에 있어서, 상기 써머코드 발생부는,
    상기 증폭부를 이루는 증폭기들 각각에서 출력되는 출력 신호쌍들 각각에 대응되며, 대응하는 출력 신호쌍을 입력하여 m(이하, m은 n보다 작은 자연수) 비트의 써머메터 코드를 각각 생성하는 다수의 코드 발생기들을 구비하는 것을 특징으로 하는 수신장치.
  26. 제25항에 있어서, 상기 다수의 코드 발생기들 각각은,
    상기 대응하는 출력 신호쌍을 입력하고, 상기 대응하는 출력 신호쌍과 비교되며 상기 대응하는 출력 신호쌍과 제1부터 상기 제m 까지의 DC 전압차들을 각각 갖는 비교전압신호들을 생성하여 상기 대응하는 출력 신호쌍과 함께 출력하는 비교신호 발생부; 및
    상기 비교전압신호들 각각에 대응되며, 상기 비교신호 발생부에서 출력되는 출력 신호와 상기 대응하는 비교전압신호를 이용하여 단위 비트의 써머메터 코드를 각각 발생하는 m개의 써머코드 발생기들을 포함하는 것을 특징으로 하는 수신장치.
  27. 제26항에 있어서, 상기 비교신호 발생부는
    상기 대응하는 출력 신호쌍을 이루는 두 출력 신호 각각과 연결되는 베이스, 전원전압과 연결되는 콜렉터를 구비하는 제1 및 제2트랜지스터;
    각각의 일측이 상기 제1 및 제2트랜지스터의 에미터와 각각 연결되는 제1 및 제2저항열; 및
    상기 제1 및 제2저항열의 타측과 접지전원사이에 각각 연결되는 제1 및 제2전류원을 구비고하,
    상기 제1트랜지스터의 에미터(또는 상기 제2트랜지스터의 에미터)에서 하나의 상기 출력신호를 얻고, 상기 제2저항열(또는 상기 제1저항열)에서 상기 m개의 비교전압신호들을 얻는 것을 특징으로 하는 수신장치.
  28. 제26항에 있어서, 상기 써머코드 발생기들 각각은
    상기 비교신호 발생부에서 출력되는 출력 신호와 상기 대응하는 비교전압신호를 입력하여 전압차를 비교하고, 비교된 결과를 클럭신호로서 출력하는 비교기; 및
    리셋신호에 응답하여 리셋되고, 하이(1)의 입력 데이터를 받아들이고, 상기 클럭신호에 응답하여 상기 하이의 입력 데이터를 상기 단위 비트의 써머메터 코드로서 래치하는 플립플롭부를 포함하는 것을 특징으로 하는 수신장치.
KR10-2002-0047228A 2002-08-09 2002-08-09 고속의 디지털 RSSI(Received Signal Strength Indicator) 회로 KR100459715B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0047228A KR100459715B1 (ko) 2002-08-09 2002-08-09 고속의 디지털 RSSI(Received Signal Strength Indicator) 회로
CNA031525563A CN1481079A (zh) 2002-08-09 2003-08-05 高速数字接收信号强度指示电路
US10/638,001 US7054598B2 (en) 2002-08-09 2003-08-08 High speed digital received signal strength indicator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0047228A KR100459715B1 (ko) 2002-08-09 2002-08-09 고속의 디지털 RSSI(Received Signal Strength Indicator) 회로

Publications (2)

Publication Number Publication Date
KR20040014059A KR20040014059A (ko) 2004-02-14
KR100459715B1 true KR100459715B1 (ko) 2004-12-03

Family

ID=31884883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0047228A KR100459715B1 (ko) 2002-08-09 2002-08-09 고속의 디지털 RSSI(Received Signal Strength Indicator) 회로

Country Status (3)

Country Link
US (1) US7054598B2 (ko)
KR (1) KR100459715B1 (ko)
CN (1) CN1481079A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10337285B4 (de) * 2003-08-13 2014-02-13 Intel Mobile Communications GmbH Verstärkeranordnung
US7257383B2 (en) * 2004-03-08 2007-08-14 Broadcom Corporation Method and system for improving dynamic range for communication systems using upstream analog information
US7133655B2 (en) * 2004-03-23 2006-11-07 Broadcom Corporation Amplifiers and amplifying methods for use in telecommunications devices
US7187914B2 (en) * 2004-04-09 2007-03-06 Broadcom Corporation Rectifiers and rectifying methods for use in telecommunications devices
JP4343060B2 (ja) * 2004-08-26 2009-10-14 シャープ株式会社 受信信号強度測定回路、受信信号強度検出回路および無線受信機
US7660567B1 (en) 2005-09-21 2010-02-09 Cypress Semiconductor Corporation Digital received signal strength indicator (RSSI) circuit and method for detecting the strength of a received signal
US20070135070A1 (en) * 2005-12-13 2007-06-14 Tzu-Huan Chiu Extended Range Received Signal Strength Indicator Module
KR101547879B1 (ko) 2008-04-11 2015-09-04 버드 테크놀로지 그룹 인크. 송신기 전력 모니터
US20230121521A1 (en) * 2021-10-14 2023-04-20 Novatek Microelectronics Corp. Signal receiver

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991005415A1 (en) * 1989-10-06 1991-04-18 Motorola, Inc. Received signal strength indicator
US5142695A (en) * 1991-03-21 1992-08-25 Novatel Communications, Ltd. Cellular radio-telephone receiver employing improved technique for generating an indication of received signal strength
WO1997010644A1 (en) * 1995-09-15 1997-03-20 Qualcomm Incorporated Linearized digital automatic gain control
US5740530A (en) * 1989-05-26 1998-04-14 Motorola, Inc. Rapid received signal strength indication
KR19980061506A (ko) * 1996-12-31 1998-10-07 이우복 이동통신기기의 rssi 검출회로 및 검출방법
KR0164419B1 (ko) * 1996-04-19 1999-02-01 김광호 무선 수신기의 자동 이득 제어회로

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6067292A (en) * 1996-08-20 2000-05-23 Lucent Technologies Inc Pilot interference cancellation for a coherent wireless code division multiple access receiver
WO1998035477A1 (en) * 1997-02-05 1998-08-13 Symbionics Ltd. Demodulation with separate branches for phase and amplitude
US6961546B1 (en) * 1999-10-21 2005-11-01 Broadcom Corporation Adaptive radio transceiver with offset PLL with subsampling mixers
AU2002214285A1 (en) * 2000-11-17 2002-05-27 Matsushita Electric Industrial Co., Ltd. Ofdm communication device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5740530A (en) * 1989-05-26 1998-04-14 Motorola, Inc. Rapid received signal strength indication
WO1991005415A1 (en) * 1989-10-06 1991-04-18 Motorola, Inc. Received signal strength indicator
US5142695A (en) * 1991-03-21 1992-08-25 Novatel Communications, Ltd. Cellular radio-telephone receiver employing improved technique for generating an indication of received signal strength
WO1997010644A1 (en) * 1995-09-15 1997-03-20 Qualcomm Incorporated Linearized digital automatic gain control
KR0164419B1 (ko) * 1996-04-19 1999-02-01 김광호 무선 수신기의 자동 이득 제어회로
KR19980061506A (ko) * 1996-12-31 1998-10-07 이우복 이동통신기기의 rssi 검출회로 및 검출방법

Also Published As

Publication number Publication date
CN1481079A (zh) 2004-03-10
US7054598B2 (en) 2006-05-30
KR20040014059A (ko) 2004-02-14
US20040038657A1 (en) 2004-02-26

Similar Documents

Publication Publication Date Title
US8717077B2 (en) Duty cycle adjustment for a local oscillator signal
US6763228B2 (en) Precision automatic gain control circuit
US7196579B2 (en) Gain-controlled amplifier, receiver circuit and radio communication device
US6535725B2 (en) Interference reduction for direct conversion receivers
US7587000B2 (en) Radio receiver utilizing a single analog to digital converter
US20030003891A1 (en) Method to improve I/Q-amplitude balance and receiver quadrature channel performance
US8660221B2 (en) Fast and robust AGC apparatus and method using the same
KR100459715B1 (ko) 고속의 디지털 RSSI(Received Signal Strength Indicator) 회로
US20090088094A1 (en) Transmitter capable of reducing local oscillation leakage and in-phase/quadrature-phase (i/q) mismatch and adjusting methods thereof
US7215703B2 (en) Digital calculation received signal strength indication
US20040014450A1 (en) Signal receiving apparatus and gain control method using analog control AGC and step control AGC
US7171179B2 (en) Adjustment of a received signal strength indication module
US7936298B2 (en) Integrated circuit and electronic device comprising threshold generation circuitry and method therefor
KR20100081997A (ko) 가변적 ｄｃ 이득을 가진 직접 변환 시스템에서의 효율적 ｄｃ 교정을 위한 방법 및 장치
JP4444174B2 (ja) 周波数変換器及び無線機
US20090066548A1 (en) Method and system for compensation of dc offset in an rf receiver
US20050208923A1 (en) High frequency peak detector and applications thereof
US7532869B2 (en) Automatic power level control circuit for a transceiver device
JP2007036621A (ja) 自動利得制御回路及び受信機
US7660567B1 (en) Digital received signal strength indicator (RSSI) circuit and method for detecting the strength of a received signal
EP2164191A1 (en) Low power received signal strength indicator
US7209723B2 (en) Direct conversion circuit having reduced bit errors
JP2001036366A (ja) 利得可変増幅回路および利得制御回路並びに通信機器
JP2009284065A (ja) 無線送信機の送信回路
JP2016225969A (ja) 局部発振信号レベル調整回路及び局部発振信号レベル調整方法、並びに無線通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081103

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee