EP3994722A1 - Structure semi-conductrice comprenant une couche poreuse enterree, pour applications rf - Google Patents

Structure semi-conductrice comprenant une couche poreuse enterree, pour applications rf

Info

Publication number
EP3994722A1
EP3994722A1 EP20712591.5A EP20712591A EP3994722A1 EP 3994722 A1 EP3994722 A1 EP 3994722A1 EP 20712591 A EP20712591 A EP 20712591A EP 3994722 A1 EP3994722 A1 EP 3994722A1
Authority
EP
European Patent Office
Prior art keywords
semiconductor structure
layer
support substrate
mesoporous
resistivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP20712591.5A
Other languages
German (de)
English (en)
Inventor
Emmanuel Augendre
Frédéric GAILLARD
Thomas LORNE
Emmanuel Rolland
Christelle Veytizou
Isabelle Bertrand
Frédéric ALLIBERT
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Soitec SA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP3994722A1 publication Critical patent/EP3994722A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/665—Porous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance

Definitions

  • TI TRE SEMI-CONDUCTIVE STRUCTURE INCLUDING A LAYER
  • the present invention relates to the field of semiconductor materials for microelectronic components. It relates in particular to a structure of SOI substrate type, comprising a buried mesoporous silicon layer, suitable for high performance radio frequency devices, in particular in terms of linearity and thermal stability.
  • Radiofrequency (RF) devices are widely used in the field of telecommunications (cellular telephony, Wi-Fi, Bluetooth, etc.). These devices are produced on wafer-shaped substrates which mainly serve as a support for their manufacture. However, the increase in the degree of integration and the expected performance of RF devices results in an increasingly important coupling between their performance and the characteristics of the substrate on which they are formed.
  • RF devices require for their manufacture a substrate fulfilling increasingly demanding specifications, drawn in particular by the evolution of mobile telephony standards (2G, 3G, LTE, LTE Advanced, LTE Advanced PRO, ).
  • the material properties of the substrate must in particular guarantee:
  • the substrate must be compatible with the semiconductor industry, and in particular with silicon CMOS manufacturing lines. It must also have a competitive cost to be adopted by consumer applications, in particular in the field of telecommunications (cellular telephony, Wi-Fi connectivity, Bluetooth, etc.).
  • telecommunications cellular telephony, Wi-Fi connectivity, Bluetooth, etc.
  • Radio frequency (RF) devices such as antenna switches and adapters, power amplifiers, low noise amplifiers or passive components (R, L, C) can be developed on different types of substrates.
  • High resistivity silicon-based substrates are known comprising a support substrate, a trapping layer disposed on the support substrate, a dielectric layer disposed on the trapping layer, and an active semiconductor layer disposed on the dielectric layer.
  • the support substrate usually has a resistivity greater than 1 kOhm.cm.
  • the trapping layer can comprise undoped polycrystalline silicon.
  • a poly-silicon trapping layer has the drawback of undergoing partial recrystallization during the high temperature heat treatment steps, which contributes to reducing the density of traps in the layer. Because the evolution of mobile telephony standards imposes more and more demanding specifications on RF components, the degradation of the performance of the device linked to this decrease in density of traps is prohibitive for certain applications.
  • Patent US2017062284 proposes an SOI type structure comprising a porous layer under the buried oxide (BOX) but does not specify the range of thicknesses and the porosity characteristics which make it possible to achieve the targeted mechanical and RF performance performance.
  • WO2016 / 016532 proposes an SOI type structure comprising a very thin mesoporous layer, with a thickness of less than 1 micron: this structure gives the required mechanical strength and good RF performance, unlike porous layers of greater thickness (between 10 pm and 80 pm), conventionally proposed in the state of the art, about which document WO2016 / 016532 indicates a mechanical strength incompatible with certain stages of manufacture of the devices and with the prerequisites of a support for the functional devices final.
  • the present invention proposes an alternative solution to those of the state of the art. It relates in particular to an SOI type structure, comprising a mesoporous silicon layer, suitable for high performance radiofrequency devices.
  • 1 / invention relates to a semiconductor structure for radiofrequency applications comprising:
  • dielectric layer placed on the mesoporous layer a surface layer disposed on the dielectric layer.
  • the semiconductor structure is remarkable in that:
  • the mesoporous layer comprises hollow pores whose internal walls are lined with oxide; the mesoporous layer also has a thickness of between 3 microns and 40 microns and a resistivity greater than 20 kohm.cm over its entire thickness,
  • the support substrate has a resistivity of between 0.5 and 4 ohm. cm.
  • the thickness of the mesoporous layer is less than 20 microns
  • the support substrate has a resistivity of between 1 and 2 ohm. cm;
  • the surface layer is formed in at least one material selected from silicon, germanium, silicon carbide, compound semiconductors IV-IV, III-V or II-VI, piezoelectric materials (for example, LiNb03, LiTa03, ...);
  • the mesoporous layer has a porosity rate of between 40% and 60%, preferably around 50%;
  • the semiconductor structure comprises radiofrequency devices produced in and / or on the surface layer.
  • the present invention also relates to a method of manufacturing a semiconductor structure for radiofrequency applications, comprising:
  • the silicon support substrate has a resistivity of between 1 and 2 ohm. cm;
  • step c) • the porosification of step c) is carried out by electrochemistry
  • step d) has a duration of between 5 min and 200 min;
  • step d) comprises, after annealing in an oxidizing atmosphere, annealing in a neutral atmosphere at a temperature between 400 ° C and 450 ° C, advantageously at 420 ° C;
  • step d • the annealing under a neutral atmosphere of step d) has a duration of between 2 and 16 hours, preferably 10 hours;
  • step g) comprises a thermal separation treatment, carried out at a temperature between
  • Figure 1 shows semiconductor structures according to the present invention
  • FIG. 2 presents a method of manufacturing a semiconductor structure, according to the invention
  • FIG. 3 shows several options for carrying out the porosification step of the manufacturing process according to the invention
  • FIG. 4 shows resistivity measurements of mesoporous layers as a function of their thickness
  • Figure 5 shows second harmonic distortion (HD2) characterizations on support substrates provided with mesoporous layers, depending on the temperature of use;
  • FIG. 6 presents characterizations of second harmonic distortion (HD2) on support substrates provided with mesoporous layers, as a function of the thickness of the mesoporous layer;
  • FIG. 7 shows the evolution of chemical bonds in the mesoporous layer after step d) of stabilization annealing.
  • the present invention relates to a semiconductor structure 10 for radio frequency applications.
  • the semiconductor structure 10 firstly comprises a support substrate 2 made of silicon, the resistivity of which is between 0.5 and 4 ohm. cm, preferably between 1 and 2 ohm. cm (figure 1).
  • Said support substrate 2 comprises a layer of mesoporous silicon 3.
  • macroporous silicon pore diameter greater than 50nm
  • mesoporous silicon. pore diameter between 2nm and 50nm
  • nano-porous silicon also called microporous (pore diameter less than 2nm).
  • the mesoporous layer 3 according to the invention has hollow pores, the internal walls of which are mainly lined with oxide; the thickness of the oxide layer on the internal walls of the pores is typically of the order of a nanometer.
  • hollow pores is meant pores which are not filled with a solid material such as silicon oxide, for example.
  • the fact that the internal walls of the pores are lined with oxide reflects a stabilized state of the mesoporous layer 3, in which pendant bonds of the Si-Hx type have been mostly replaced by much more stable Si-O-Si bonds. .
  • the mechanical stability of the mesoporous layer 3 is thereby improved.
  • the degree of porosity of the mesoporous layer 3 is between 40% and 60%, preferably at 50%. This porosity rate ensures a good balance between mechanical properties and electrical properties of the mesoporous layer.
  • the mesoporous layer 3 has a resistivity greater than 20 kohm.cm over its entire thickness; this high resistivity is in particular linked to the particular resistivity range chosen for the support substrate 2, as will be described later with the method for manufacturing the semiconductor structure 10.
  • the mesoporous layer 3 moreover has a thickness of between 3 and 40 microns, advantageously less than 20 microns.
  • the applicant has thus selected a range of characteristics which gives the meso layer. -poreuse 3 adequate mechanical strength for to support the fabrication of the semiconductor structure 10 and to be preserved in the final functional device.
  • the thickness of the mesoporous layer 3 combined with its very high and temperature stable resistivity in the range -40 ° C to 225 ° C, gives the semiconductor structure 10 the properties of resistivity and d insulation required for high performance RF applications.
  • the semiconductor structure 10 also comprises a dielectric layer 4 arranged on the mesoporous layer 3.
  • the dielectric layer 4 will comprise at least one of the materials among: silicon dioxide, nitride of silicon, aluminum oxide, etc. Its thickness may vary between lOnm and 3 microns.
  • the semiconductor structure 10 further comprises a surface layer 5 disposed on the dielectric layer 4 ( Figure 1 - (i)).
  • the surface layer 5 is formed in at least one material chosen from among silicon, germanium, silicon carbide, compound semiconductors IV-IV, III-V or II-VI, piezoelectric materials (for example, LiNb03, LiTa03, ). It has a typical thickness of between a few nanometers and a few microns, advantageously between 200 nm and 1500 nm.
  • Radio-frequency microelectronic devices 6 can then be produced in and / or on the surface layer 5 of the semiconductor structure 10 (FIG. 1 - (ii)).
  • Said RF devices 6 may for example consist of switching circuits (called “switch” according to the English terminology) or antenna adaptation or tuning circuits (called “tuner”) or else amplification circuits. (called “power amplifier”), developed using microelectronic technologies.
  • the manufacturing microelectronic components may require carrying out several steps including heat treatments at high temperatures, typically at 950-1100 ° C, or even beyond.
  • the mesoporous layer 3 described above retains its physical (mechanical strength) and electrical (resistivity, charge carrier trapping capacity) properties after such heat treatments.
  • the semiconductor structure 10 comprises a layer of RF devices 6 on the dielectric layer 4 and the surface layer 5 is located above said devices 6 (FIG. 1 - (iii)).
  • This configuration can for example be obtained when the layer of RF devices 6 is produced in or on the surface layer 5, while the latter is still secured to a donor substrate.
  • the assembly formed by the layer of devices 6 and the surface layer 5 can then be transferred to the dielectric layer 4, by a layer transfer technique which can be chosen from the Smart Cut TM process, or a process combining bonding and thinning. mechanical-chemical of the donor substrate.
  • the electromagnetic fields resulting from the high frequency signals intended to propagate in the RF devices 6, and which will penetrate into the mesoporous layer 3 and into the support substrate 2, do not will undergo only low losses (insertion losses) and disturbances (crosstalk, harmonics), this thanks to the high and temperature-stable resistivity (typically up to about 225 ° C) of the mesoporous layer 3.
  • the low permittivity of the mesoporous layer 3 (approximately two times lower than the permittivity of silicon, taking into account the porosity rate of around 50%) is also favorable to a weak capacitive coupling with the RF devices 6.
  • the stability of the RF performance of the semiconductor structure 10 is also favored by the fact that the electromagnetic fields penetrate less deeply for a given thickness of mesoporous layer 3 (low permittivity) and by the fact that the electrical properties of the support substrate 2 do not change in the temperature range of use (resistivity 0.5-4 ohm. Cm versus substrate with high resistivity of the state of the art).
  • the present invention also relates to a method of manufacturing the semiconductor structure 10 illustrated in FIG. 1 - (i).
  • the method comprises a first step a) of providing a donor substrate 50 comprising a buried fragile plane 51 delimiting a surface layer 5 with the front face of the donor substrate 50 (FIG. 2 - (a)).
  • the donor substrate 50 can be formed from at least one material selected from silicon, germanium, silicon carbide, compound semiconductors IV-IV, III-V or II-VI, piezoelectric materials (for example, LiNb03 , LiTa03, ...), etc. It may also include one or more additional layers arranged on its front face and / or on its rear face, of all kinds, for example dielectric (s) (not shown in FIG. 2 - (a) ).
  • the buried fragile plane 51 is advantageously formed by ion implantation of light species in the donor substrate 50, at a defined depth.
  • the light species are preferably chosen from hydrogen and helium, or a combination of hydrogen and helium, because these species are favorable to the formation of microcavities around the defined depth of implantation, giving rise to the fragile plane. buried 51, as described in the well-known Smart Cut TM process.
  • a silicon donor substrate 50 comprising an additional layer of oxide of silicon on a surface with a thickness of between lOnm and 400nm
  • the method also comprises a step b) of providing a support substrate 2 (FIG. 2 - (b)).
  • the support substrate 2 is made of silicon and has a resistivity of between 0.5 and 4 ohm. cm. This very restricted range of resistivity has been defined by the applicant so as to generate, in the following step c), a mesoporous layer 3 of high resistivity and with an adequate porosity rate.
  • the range of resistivity of the support substrate 2 is even preferably restricted to 1 - 2 ohm. cm.
  • silicon substrates with resistivity 0.5-4 ohm. cm (or 1-2 ohm. cm) are readily available, compared to very high resistivity substrates (> lkohm.cm) commonly used for radio frequency applications.
  • the method then comprises a step c) of porosification of the support substrate 2, to form a mesoporous layer 3 in a front part of the support substrate 2 (FIG. 2 - (c)).
  • the porosification step is carried out electrochemically or photoelectrochemically. It is based on a phenomenon of anodic dissolution in an acidic medium, from the silicon of the support substrate 2 (FIG. 3).
  • the support substrate 2 is immersed in a hydrofluoric acid-based solution 21.
  • the support substrate 2 is in contact with an anode A, a cathode C being placed opposite the face to be porosified of the substrate. support 2.
  • the support substrate 2 undergoes electrolysis: the current density is advantageously between 1 and 50 mA / cm 2 ; solution 21 has an HF concentration greater than 30% and advantageously comprises an additive (for example, isopropyl alcohol called IPA or ethanol).
  • a mesoporous layer 3 of silicon is thus formed from the front face of the support substrate 2 (FIG. 2 - (c)).
  • the porosification time defines the thickness of said layer 3.
  • the Applicant has observed that only the restricted range of resistivity 0.5 - 4 ohms. cm, and advantageously 1 - 2 ohm. cm, of the support substrate 2 was capable of imparting a high resistivity (greater than 20 kohm.cm) to the mesoporous layer 3 over its entire thickness.
  • This observation was made initially from SRP (“spreading resistance profiling”) measurements making it possible to analyze the resistivity of the mesoporous layer 3 over its entire thickness. Examples of SRP measurements of mesoporous layers 12 microns, 12 microns and 15 microns thick, respectively produced on support substrates 2 of 6 ohm resistivity. cm, 2 ohm.
  • the support substrate 2 of resistivity 2 ohm. cm makes it possible to achieve a very high resistivity of the mesoporous layer 3, over its entire thickness, unlike the other resistivities tested.
  • the Applicant has thus identified a very tight range of resistivity of the support substrate 2, ie between 0.5 ohm. cm and 4 ohm. cm, making it possible to achieve a resistivity greater than 20kohm.cm over the entire thickness of the mesoporous layer 3 according to the present invention.
  • a resistivity range 1 - 2 ohm. cm of the support substrate 2 is even preferable for achieving a high resistivity (> 20kohm.cm) of the mesoporous layer 3 over its entire thickness.
  • second harmonic distortion (HD2) characterization measurements on the same support substrates 2 provided with mesoporous layers measured in SRP. This measurement is carried out at 900MHz for 15dBm of output power, on coplanar lines 2mm long.
  • the characterization of second harmonic distortion (HD2) is simple to implement because it does not require the complete manufacture of a radiofrequency device 6 on the structure 10; it is also particularly relevant because it is very representative of the performance of a radiofrequency device 6 which would be formed above the support substrate 2 characterized, in particular in or on the surface layer 5 of the semiconductor structure 10.
  • Figure 5 shows the measurement of second harmonic distortion (designated HD2) in dBm, as a function of the operating temperature in a range 20 ° C - 225 ° C. It should be noted that the RF performances of the support substrates 2 provided with mesoporous layers 3 do not or very little deteriorate towards the lowest operating temperatures (down to -70 ° C.).
  • the values of HD2 must be less than - 95dBm, advantageously less than -100 dBm. It is observed that the support substrate 2 of resistivity 2 ohm. cm with his diaper meso-porous 3 is the only one to have the expected behavior over the entire temperature range of use.
  • the mesoporous layer 3 produced on a support substrate 2 of resistivity 0.5 4 ohm. cm (preferably 1 - 2 ohm. cm) has the required characteristics of high resistivity over its entire thickness and of stability in the temperature range of use.
  • the thickness of the mesoporous layer 3 must moreover be at least 10 microns to achieve the targeted RF performance. This minimum thickness was identified by performing second harmonic distortion characterization measurements on support substrates 2 having different thicknesses of mesoporous layer 3. This measurement was carried out under the same conditions as those stated above.
  • the abscissa axis of the graph in FIG. 6 represents the thickness of the mesoporous layer 3, in microns.
  • the y-axis represents the HD2 measurement, in dBm. To be below a target value of HD2 at -95dBm, the mesoporous layer 3 must have a thickness greater than 10 microns +/- 0.5.
  • the thickness of the mesoporous layer 3 can then be reduced as can be seen in FIG. 6: for example, to ensure a value of HD2 at -80dBm, a thickness of 6 microns +/- 0.5 will be sufficient.
  • the meso-porous layer 3 then guarantees this performance over the entire range of temperatures of use.
  • micro-electronic RF devices 6 or 3 microns to 40 microns, and advantageously less than 20 microns.
  • the manufacturing process comprises a step d) of annealing the support substrate 2 under an oxidizing atmosphere at a temperature between 300 ° C and 400 ° C, so as to stabilize the mesoporous layer 3 (figure
  • the duration of the annealing in an oxidizing atmosphere is between 5 min and 200 min.
  • FIG. 7 represents the absorption spectrum, obtained by Fourier transform infrared spectroscopy, of the Si-Hx and Si-O type species, present in the mesoporous layer 3, before and after stabilization annealing in an oxidizing atmosphere. Note the disappearance of the peaks relating to the Si — Hx bonds in favor of more stable Si — 0 bonds, following annealing in an oxidizing atmosphere, at 300 ° C., for 10 min.
  • step d) comprises, after annealing under an oxidizing atmosphere, annealing under a neutral atmosphere, for example under nitrogen, at a temperature between 400 ° C and 450 ° C, preferably 420 ° C.
  • Annealing in a neutral atmosphere typically lasts between 2 and 16 hours, ideally 10 hours.
  • step d) in particular avoids degassing during heat treatments applied subsequently to the semiconductor structure 10, the degassing being liable to degrade the quality of said structure 10; in addition, the curvature (“bow”) of the support substrate 2 provided with the mesoporous layer 3 is stabilized and the curvature of the semiconductor structure 10 changes shortly after heat treatments.
  • the manufacturing process then comprises a step e) of depositing a dielectric layer 4 on the mesoporous layer 3 (FIG. 2 - (e)).
  • the dielectric layer 4 will comprise at least one of the materials among: silicon dioxide, silicon nitride, aluminum oxide, etc.
  • the dielectric layer 4 is obtained, for example, by thermal oxidation or by LPCVD, PECVD or even HDP deposition. Its thickness may vary between lOnm and 3 microns.
  • the dielectric layer 4 can be produced entirely on the mesoporous layer 3 or alternatively, partly on the mesoporous layer 3 and partly on the donor substrate 50; in the latter case, the dielectric layer 4 has its total thickness after the following assembly step f).
  • the method comprises a step f) of assembling the donor substrate 50 on the side of its front face, on the dielectric layer 4 (FIG. 2 - (f)).
  • the assembly can be carried out by any known method, preferably by direct bonding by molecular adhesion. This technique, which is well known from the state of the art, will not be described in detail here. It is nevertheless recalled that, prior to assembly, the donor substrate 50 and the support substrate 2 will have undergone sequences of conventional cleaning and / or surface activation, so as to guarantee the quality of the bonding interface in terms of defectivity and bonding energy.
  • step g) of the process comprises the separation along the buried fragile plane 51 to transfer the surface layer 5 on the support substrate 2 and thus obtain the semiconductor structure 10 on the one hand, and the rest of the donor substrate 50 on the other hand (figure 2 - (g)).
  • step g) comprises a thermal separation treatment, carried out at a temperature between 200 ° C and 500 ° C.
  • a thermal separation treatment is capable of increasing the level of embrittlement of the buried fragile plane 51, a phenomenon underlying the Smart Cut TM process well known to those skilled in the art.
  • a temperature of the order of 400 ° C is advantageous in that the assembly undergoes less stresses linked to the different expansion coefficients of the materials involved of the donor substrate 50, of the dielectric layer 4, of the mesoporous layer 3 and of the support substrate 2. In fact, too high stresses are liable to affect the integrity of the mesoporous layer 3.
  • the good mechanical strength of the semiconductor structure 10 therefore also requires the performance of a step g) separation applying a low level of stresses to the donor substrate 50 / support substrate 2 assembly.
  • step g) may include heat treatments for finishing the surface layer 5, aimed at improving its crystalline and surface quality (roughness, defectivity).
  • the semiconductor structure 10 withstands heat treatments well, even at high temperatures (900 ° C to 1100 ° C, or even 1200 ° C), in particular because the mesoporous layer 3 has been stabilized in step d).
  • the semiconductor structure 10 is also compatible with the thermal and chemical treatments usually applied during the manufacture of radiofrequency microelectronic devices.
  • the mesoporous layer 3 provides adequate mechanical strength and does not undergo any modification likely to affect its physical and electrical properties which guarantee:
  • the semiconductor structure 10 for radiofrequency applications according to the invention is thus suitable for any application for which high-frequency signals propagate and are liable to undergo undesired losses or disturbances in a support substrate 2, because the physical characteristics and electrical properties of the mesoporous layer 3 placed on the support substrate 2 give the assembly good RF and mechanical properties.

Landscapes

  • Formation Of Insulating Films (AREA)
  • Porous Artificial Stone Or Porous Ceramic Products (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

L'invention concerne une structure semi-conductrice (10) pour applications radiofréquences comprenant : - un substrat support (2) en silicium comportant une couche méso-poreuse (3), - une couche diélectrique (4) disposée sur la couche méso- poreuse (3), - une couche superficielle (5) disposée sur la couche diélectrique (4). La structure (10) est remarquable en ce que : - la couche méso-poreuse (3) comporte des pores creux dont les parois internes sont majoritairement tapissées d'oxyde, et présente une épaisseur comprise entre 3 et 40 microns et une résistivité supérieure à 20 kohm.cm sur toute son épaisseur, - le substrat support (2) présente une résistivité comprise entre 0.5 et 4 ohm.cm. L'invention concerne également un procédé de fabrication d'une structure semi-conductrice (10).

Description

DESCRIPTION
TI TRE : STRUCTURE SEMI-CONDUCTRICE COMPRENANT UNE COUCHE
POREUSE ENTERREE, POUR APPLICATIONS RF
DOMAINE DE L' INVENTION
La présente invention concerne le domaine des matériaux semi- conducteurs pour composants microélectroniques. Elle concerne en particulier une structure de type substrat SOI, comportant une couche en silicium méso-poreux enterrée, adaptée pour des dispositifs radiofréquences à hautes performances notamment en termes de linéarité et de stabilité thermique.
ARRIERE PLAN TECHNOLOGIQUE DE L' INVENTION
Les dispositifs radiofréquences (RF) sont largement utilisés dans le domaine des télécommunications (téléphonie cellulaire, Wi-Fi, Bluetooth...) . Ces dispositifs sont élaborés sur des substrats en forme de plaquettes qui servent principalement de support à leur fabrication. Toutefois, l'accroissement du degré d'intégration et des performances attendues des dispositifs RF entraîne un couplage de plus en plus important entre leurs performances et les caractéristiques du substrat sur lequel ils sont formés.
A titre d'exemple de couplage dispositif/substrat , les champs électromagnétiques, issus des signaux hautes fréquences se propageant dans les dispositifs RF, pénètrent dans la profondeur du substrat et interagissent avec les éventuels porteurs de charge qui s'y trouvent. Il s'en suit des problèmes de distorsion non linéaire (harmoniques) du signal, une consommation inutile d'une partie de l'énergie du signal par perte d'insertion et des influences possibles entre dispositifs. Ainsi, pour la plupart des applications impliquant la transmission ou la réception de signaux radiofréquences (10 MHz à 100 GHz), les dispositifs RF requièrent pour leur fabrication un substrat remplissant un cahier des charges de plus en plus exigeant, tiré en particulier par l'évolution des normes de la téléphonie mobile (2G, 3G, LTE, LTE Advanced, LTE Advanced PRO, ...) . Les propriétés des matériaux du substrat doivent notamment garantir :
de faibles pertes d'insertion (faible atténuation du signal) et une bonne linéarité (faible distorsion du signal à l'origine d'harmoniques), typiquement en présentant une résistivité effective, sur toute la gamme de fréquence, supérieure à 1000 ohm. cm ;
une stabilité des performances précitées en température, en particulier dans la gamme d'utilisation des dispositifs RF [-40°C ; 150°C] ;
un faible couplage capacitif entre la couche active et le substrat support, typiquement grâce à une permittivité diélectrique égale ou inférieure à celle du silicium silicium ~ 11,7)
et bien-sûr, une bonne tenue mécanique, compatible à l'élaboration de dispositifs micro-électroniques.
Par ailleurs, pour répondre à des besoins en forts volumes, le substrat doit être compatible avec l'industrie du semi- conducteur, et en particulier avec les lignes de fabrication CMOS silicium. Il doit en plus présenter un coût compétitif pour être adopté par les applications grand public, en particulier dans le domaine des télécommunications (téléphonie cellulaire, connectivité Wi-Fi, Bluetooth,...) .
Les dispositifs radiofréquences (RF) , tels que des commutateurs et adaptateurs d'antenne, des amplificateurs de puissance, des amplificateurs faible bruit ou encore des composants passifs (R, L, C) peuvent être élaborés sur différents types de substrats. On connaît les substrats à base de silicium haute résistivité comprenant un substrat support, une couche de piégeage disposée sur le substrat support, une couche diélectrique disposée sur la couche de piégeage, et une couche active de semi-conducteur disposée sur la couche diélectrique. Le substrat support présente habituellement une résistivité supérieure à 1 kOhm.cm. La couche de piégeage peut comprendre du silicium poly- cristallin non dopé. La combinaison d'un substrat support haute résistivité et d'une couche de piégeage selon l'état de l'art permet de réduire le couplage dispositif/substrat cité précédemment et ainsi d'assurer de bonnes performances des dispositifs RF. A cet égard, l'homme du métier trouvera une revue des performances des dispositifs RF fabriqués sur le substrat semi-conducteur haute résistivité connu de l'état de la technique dans « Silicon-on-insulator (SOI) Technology, manufacture and applications », points 10.7 et 10.8, Oleg Kononchuk et Bich-Yen Nguyen, chez Woodhead Publishing.
Néanmoins, une couche de piégeage en poly-silicium présente l'inconvénient de subir une recristallisation partielle lors des étapes de traitements thermiques à hautes températures, ce qui contribue à diminuer la densité de pièges dans la couche. Parce que l'évolution des normes de la téléphonie mobile impose des spécifications de plus en plus exigeantes aux composants RF, la dégradation de la performance du dispositif liée à cette diminution de densité de pièges est rédhibitoire pour certaines applications .
Une alternative à cette couche de piégeage en poly-silicium est une couche en silicium poreux. Le document US2017062284 propose une structure de type SOI comprenant une couche poreuse sous l'oxyde enterré (BOX) mais ne précise pas la gamme d'épaisseurs et les caractéristiques de porosité qui permettent d'atteindre les performances de tenue mécanique et RF visées. La demande WO2016/016532 propose une structure de type SOI comportant une couche méso-poreuse très fine, d'épaisseur inférieure à 1 micron : cette structure confère la tenue mécanique requise et de bonnes performances RF, contrairement aux couches poreuses de plus forte épaisseur (entre 10 pm et 80 pm) , classiquement proposées dans l'état de la technique, au sujet desquelles le document WO2016/016532 indique une tenue mécanique incompatible avec certaines étapes de fabrication des dispositifs et avec les pré-requis d'un support pour les dispositifs fonctionnels finaux .
Pour adresser ce problème de tenue mécanique, le document W02016/ 149113 propose le remplissage des pores de la couche poreuse avec du silicium amorphe ou poly-cristallin ou avec de l'oxyde de silicium.
OBJE T DE L' INVENTION
La présente invention propose une solution alternative à celles de l'état de la technique. Elle concerne en particulier une structure de type SOI, comportant une couche en silicium méso poreux, adaptée pour des dispositifs radiofréquences à hautes performances .
BREVE DESCRIPTION DE 1/ INVENTION
1/ invention concerne une structure semi-conductrice pour applications radiofréquences comprenant :
- un substrat support en silicium comportant une couche méso-poreuse,
- une couche diélectrique disposée sur la couche méso poreuse une couche superficielle disposée sur la couche diélectrique .
La structure semi-conductrice est remarquable en ce que :
- la couche méso-poreuse comporte des pores creux dont les parois internes sont tapissées d'oxyde ; la couche méso-poreuse présente en outre une épaisseur comprise entre 3 microns et 40 microns et une résistivité supérieure à 20 kohm.cm sur toute son épaisseur,
- le substrat support présente une résistivité comprise entre 0,5 et 4 ohm. cm.
Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou selon toute combinaison techniquement réalisable :
• l'épaisseur de la couche méso-poreuse est inférieure à 20 microns ;
• le substrat support présente une résistivité comprise entre 1 et 2 ohm. cm ;
• la couche superficielle est formée dans au moins un matériau choisi parmi le silicium, le germanium, le carbure de silicium, les semi-conducteurs composés IV- IV, III-V ou II-VI, les matériaux piézoélectriques (par exemple, LiNb03, LiTa03,...) ;
• la couche méso-poreuse présente un taux de porosité compris entre 40% et 60%, préférentiellement autour de 50% ;
• la structure semi-conductrice comprend des dispositifs radiofréquences élaborés dans et/ou sur la couche superficielle. La présente invention concerne également un procédé de fabrication d'une structure semi-conductrice pour applications radiofréquences, comprenant :
une étape a) de fourniture d'un substrat donneur comportant un plan fragile enterré délimitant une couche superficielle avec la face avant du substrat donneur,
- une étape b) de fourniture d'un substrat support en silicium présentant une résistivité comprise entre 0,5 et 4 ohm. cm,
- une étape c) de porosification du substrat support pour former une couche méso-poreuse dans une partie avant du substrat support, ladite couche méso-poreuse présentant une résistivité supérieure à 20 kohm.cm et une épaisseur comprise entre 3 et 40 microns ,
- une étape d) de recuit du substrat support sous atmosphère oxydante à une température comprise entre 300°C et 400°C, de manière à stabiliser la couche méso-poreuse avec des pores creux dont les parois internes sont tapissées d'oxyde,
- une étape e) de dépôt d'une couche diélectrique sur la couche méso-poreuse,
- une étape f) d'assemblage du substrat donneur du côté de sa face avant, sur la couche diélectrique,
- une étape g) de séparation le long du plan fragile enterré pour transférer la couche superficielle sur le substrat support.
Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou selon toute combinaison techniquement réalisable :
• le substrat support en silicium présente une résistivité comprise entre 1 et 2 ohm. cm ;
• la porosification de l'étape c) est faite par électrochimie ;
• le recuit sous atmosphère oxydante de l'étape d) a une durée comprise entre 5 min et 200 min ; • l'étape d) comprend, après le recuit sous atmosphère oxydante, un recuit sous atmosphère neutre à une température comprise entre 400°C et 450°C, avantageusement à 420°C ;
• le recuit sous atmosphère neutre de l'étape d) a une durée comprise entre 2 et 16 heures, préférentiellement 10 heures ;
• l'étape g) comprend un traitement thermique de séparation, effectué à une température comprise entre
200°C et 500°C, avantageusement 400°C.
BREVE DESCRIPTION DES FIGURES
D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée de l'invention qui va suivre en référence aux figures annexées sur lesquelles :
[Fig. 1] La figure 1 présente des structures semi-conductrices conformes à la présente invention ;
[Fig. 2] La figure 2 présente un procédé de fabrication d'une structure semi-conductrice, conforme à l'invention ;
[Fig. 3] La figure 3 présente plusieurs options de réalisation de l'étape de porosification du procédé de fabrication conforme à l'invention ;
[Fig. 4] La figure 4 présente des mesures de résistivité de couches méso-poreuses en fonction de leur épaisseur ;
[Fig. 5] La figure 5 présente des caractérisations de distorsion de seconde harmonique (HD2) sur des substrats supports munis de couches méso-poreuses, en fonction de la température d'utilisation ;
[Fig. 6] La figure 6 présente des caractérisations de distorsion de seconde harmonique (HD2) sur des substrats supports munis de couches méso-poreuses, en fonction de l'épaisseur de la couche méso-poreuse ;
[Fig. 7] La figure 7 présente l'évolution des liaisons chimiques dans la couche méso-poreuse après l'étape d) de recuit de stabilisation .
DESCRIPTION DE TAILLEE DE L' INVENTION
Dans la partie descriptive, les mêmes références sur les figures pourront être utilisées pour des éléments de même type. Les figures sont des représentations schématiques qui, dans un objectif de lisibilité, ne sont pas à l'échelle. En particulier, les épaisseurs des couches selon l'axe z ne sont pas à l'échelle par rapport aux dimensions latérales selon les axes x et y ; et les épaisseurs relatives des couches entre elles ne sont pas nécessairement respectées sur les figures. Notons que le repère (x,y,z) de la figure 1 s'applique à la figure 2.
La présente invention concerne une structure semi-conductrice 10 pour applications radiofréquences.
La structure semi-conductrice 10 comprend tout d'abord un substrat support 2 en silicium dont la résistivité est comprise entre 0,5 et 4 ohm. cm , préférentiellement entre 1 et 2 ohm. cm (figure 1) . Ledit substrat support 2 comporte une couche en silicium méso-poreux 3. Rappelons qu'il existe trois types de morphologies pour du silicium poreux : le silicium macroporeux (diamètre de pores supérieur à 50nm) , le silicium méso-poreux (diamètre de pores compris entre 2nm et 50nm) et le silicium nano-poreux, également appelé microporeux (diamètre de pores inférieur à 2nm) .
La couche méso-poreuse 3 selon l'invention présente des pores creux dont les parois internes sont majoritairement tapissées d'oxyde ; l'épaisseur de la couche d'oxyde sur les parois internes des pores est typiquement de l'ordre du nanomètre. Par pores creux, on entend des pores qui ne sont pas remplis par un matériau solide tel que de l'oxyde de silicium par exemple. Le fait que les parois internes des pores soient tapissées d'oxyde traduit un état stabilisé de la couche méso-poreuse 3, dans lequel des liaisons pendantes de type Si-Hx ont été majoritairement remplacées par des liaisons Si-O-Si beaucoup plus stables. La stabilité mécanique de la couche méso-poreuse 3 en est améliorée.
De manière avantageuse, le taux de porosité de la couche méso poreuse 3 se situe entre 40% et 60%, préférentiellement à 50%. Ce taux de porosité assure un bon équilibre entre propriétés mécaniques et propriétés électriques de la couche méso-poreuse
3.
La couche méso-poreuse 3 présente une résistivité supérieure à 20 kohm.cm sur toute son épaisseur ; cette forte résistivité est notamment liée à la gamme de résistivité particulière choisie pour substrat support 2, comme cela sera décrit plus loin avec le procédé de fabrication de la structure semi-conductrice 10.
La couche méso-poreuse 3 présente par ailleurs une épaisseur comprise entre 3 et 40 microns, avantageusement inférieure à 20 microns. L'épaisseur de la couche méso-poreuse 3, conjuguée à sa morphologie (stabilisation des pores, taux de porosité), va définir la tenue mécanique de ladite couche 3. La demanderesse a ainsi sélectionné une plage de caractéristiques qui confère à la couche méso-poreuse 3 la tenue mécanique adéquate pour supporter la fabrication de la structure semi-conductrice 10 et pour être conservée dans le dispositif fonctionnel final.
De plus, l'épaisseur de la couche méso-poreuse 3, combinée à sa résistivité très élevée et stable en température dans la gamme -40°C à 225°C, confère à la structure semi-conductrice 10 les propriétés de résistivité et d' isolation requises pour les applications radiofréquences à hautes performances.
La structure semi-conductrice 10 comprend également une couche diélectrique 4 disposée sur la couche méso-poreuse 3. Avantageusement, sans toutefois que cela soit limitatif, la couche diélectrique 4 comprendra au moins l'un des matériaux parmi : dioxyde de silicium, nitrure de silicium, oxyde d'aluminium, etc. Son épaisseur pourra varier entre lOnm et 3 microns .
La structure semi-conductrice 10 comprend en outre une couche superficielle 5 disposée sur la couche diélectrique 4 (figure 1 - (i) ) . La couche superficielle 5 est formée dans au moins un matériau choisi parmi le silicium, le germanium, le carbure de silicium, les semi-conducteurs composés IV-IV, III-V ou II-VI, les matériaux piézoélectriques (par exemple, LiNb03, LiTa03,...) . Elle présente une épaisseur typique comprise entre quelques nanomètres et quelques microns, avantageusement comprise entre 200 nm et 1500 nm.
Des dispositifs micro-électroniques radiofréquences 6 pourront ensuite être élaborés dans et/ou sur la couche superficielle 5 de la structure semi-conductrice 10 (figure 1 - (ii)) . Lesdits dispositifs RF 6 pourront par exemple consister en des circuits de commutation (appelés « switch » selon la terminologie anglo- saxonne) ou des circuits d'adaptation ou de syntonisation d'antenne (appelés « tuner ») ou encore des circuits d'amplification de puissance (appelé « power amplifier ») , élaborés selon les technologies microélectroniques. La fabrication des composants microélectroniques peut nécessiter la réalisation de plusieurs étapes dont des traitements thermiques à hautes températures, typiquement à 950-1100°C, voire au-delà. La couche méso-poreuse 3 décrite précédemment, conserve ses propriétés physiques (tenue mécanique) et électriques (résistivité, capacité de piégeage des porteurs de charge) après de tels traitements thermiques.
Selon une variante, la structure semi-conductrice 10 comprend une couche de dispositifs RF 6 sur la couche diélectrique 4 et la couche superficielle 5 est située au-dessus desdits dispositifs 6 (figure 1 - (iii)) . Cette configuration peut par exemple être obtenue lorsque la couche de dispositifs RF 6 est élaborée dans ou sur la couche superficielle 5, alors que cette dernière est encore solidaire d'un substrat donneur. L'ensemble formé par la couche de dispositifs 6 et la couche superficielle 5 peut ensuite être transféré sur la couche diélectrique 4, par une technique de transfert de couche qui pourra être choisie parmi le procédé Smart Cut™, ou un procédé combinant collage et amincissement mécano-chimique du substrat donneur.
Quelle que soit la variante de structure semi-conductrice 10, les champs électromagnétiques, issus des signaux hautes fréquences destinés à se propager dans les dispositifs RF 6, et qui vont pénétrer dans la couche méso-poreuse 3 et dans le substrat support 2, ne subiront que de faibles pertes (pertes d'insertion) et perturbations (diaphonie, harmoniques), ceci grâce à la résistivité élevée et stable en température (typiquement jusqu'à environ 225°C) de la couche méso-poreuse 3. La faible permittivité de la couche méso-poreuse 3 (environ deux fois inférieure à la permittivité du silicium, compte tenu du taux de porosité de l'ordre de 50%) est en plus favorable à un faible couplage capacitif avec les dispositifs RF 6. La stabilité des performances RF de la structure semi- conductrice 10 est également favorisée par le fait que les champs électromagnétiques pénètrent moins profondément pour une épaisseur donnée de couche méso-poreuse 3 (faible permittivité) et par le fait que les propriétés électriques du substrat support 2 ne changent pas dans la gamme de température d'utilisation (résistivité 0,5-4 ohm. cm versus substrat à haute résistivité de l'état de la technique) .
La présente invention concerne également un procédé de fabrication de la structure semi-conductrice 10 illustrée en figure 1 - ( i ) .
Le procédé comprend une première étape a) de fourniture d'un substrat donneur 50 comportant un plan fragile enterré 51 délimitant une couche superficielle 5 avec la face avant du substrat donneur 50 (figure 2 - (a) ) .
Le substrat donneur 50 peut être formé en au moins un matériau choisi parmi le silicium, le germanium, le carbure de silicium, les semi-conducteurs composés IV- IV, III-V ou II-VI, les matériaux piézoélectriques (par exemple, LiNb03, LiTa03 , ... ) , etc. Il peut en outre comporter une ou plusieurs couches additionnelles disposée (s) sur sa face avant et/ou sur sa face arrière, de toutes natures, par exemple diélectrique ( s ) (non représentée ( s ) sur la figure 2 - (a)) .
Le plan fragile enterré 51 est avantageusement formé par implantation ionique d' espèces légères dans le substrat donneur 50, à une profondeur définie. Les espèces légères sont préférentiellement choisies parmi l'hydrogène et l'hélium, ou une combinaison d'hydrogène et d'hélium, car ces espèces sont favorables à la formation de microcavités autour de la profondeur définie d'implantation, donnant lieu au plan fragile enterré 51, comme décrit dans le procédé Smart Cut™ bien connu.
A titre d'exemple, dans le cas d'un substrat donneur 50 en silicium, comportant une couche additionnelle d'oxyde de silicium en surface d'épaisseur comprise entre lOnm et 400nm, on pourra réaliser une implantation ionique d'ions hydrogène, à une énergie d'implantation comprise entre 76keV et 160keV et une dose comprise entre le17 et l,5e17/cm2, pour former le plan fragile enterré 51 et délimiter une couche superficielle d'épaisseur comprise entre 400nm et 1500nm.
Le procédé comprend également une étape b) de fourniture d'un substrat support 2 (figure 2 - (b)) . Le substrat support 2 est en silicium et présente une résistivité comprise entre 0,5 et 4 ohm. cm. Cette gamme très restreinte de résistivité a été définie par la demanderesse de manière à générer, à l'étape c) suivante, une couche méso-poreuse 3 de résistivité élevée et avec un taux de porosité adéquat. La gamme de résistivité du substrat support 2 est même préférentiellement restreinte à 1 - 2 ohm. cm.
Notons par ailleurs que des substrats silicium de résistivité 0,5-4 ohm. cm (ou 1-2 ohm. cm) sont facilement disponibles, comparés à des substrats à très haute résistivité (> lkohm.cm) habituellement utilisés pour les applications radiofréquences.
Le procédé comprend ensuite une étape c) de porosification du substrat support 2, pour former une couche méso-poreuse 3 dans une partie avant du substrat support 2 (figure 2 - (c) ) .
L'étape de porosification est opérée par voie électrochimique ou photo-électrochimique. Elle est basée sur un phénomène de dissolution anodique en milieu acide, à partir du silicium du substrat support 2 (figure 3) . En pratique, le substrat support 2 est immergé dans une solution à base d'acide fluorhydrique 21. Le substrat support 2 est en contact avec une anode A, une cathode C étant placée en vis-à-vis de la face à porosifier du substrat support 2.
Il existe différentes configurations de dispositif expérimental 20, appelées simple (figure 3 - (a)) ou double (figure 3 - (b), (c) ) cellule. Dans le premier cas, seule la face avant du substrat support 2 est immergée dans la solution 21. Dans le second, les faces avant et arrière du substrat support 2 sont en contact soit avec la même solution HF 21, soit avec des solutions différentes 23. Dans les cas de double cellule, une illumination 22 de la face arrière peut être réalisée pour remplacer une couche dopée en contact avec l'anode.
Lorsqu'il est placé dans le dispositif expérimental 20, le substrat support 2 subit une électrolyse : la densité de courant est avantageusement comprise entre 1 et 50mA/cm2 ; la solution 21 a une concentration HF supérieure à 30% et comprend avantageusement un additif (par exemple, alcool isopropylique dit IPA ou éthanol) . Une couche méso-poreuse 3 de silicium est ainsi formée à partir de la face avant du substrat support 2 (figure 2 - (c) ) . Le temps de porosification définit l'épaisseur de ladite couche 3.
De façon surprenante, la demanderesse a observé que seule la gamme restreinte de résistivité 0,5 - 4 ohms . cm, et avantageusement 1 - 2 ohm. cm, du substrat support 2 était susceptible de conférer une résistivité élevée (supérieure à 20 kohm.cm) à la couche méso-poreuse 3 sur l'intégralité de son épaisseur. Cette observation a été faite dans un premier temps à partir de mesures SRP (« spreading résistance profiling ») permettant d'analyser la résistivité de la couche méso-poreuse 3 sur toute son épaisseur. Des exemples de mesures SRP de couches méso-poreuses d'épaisseur 12 microns, 12 microns et 15 microns, respectivement élaborées sur des substrats supports 2 de résistivité 6 ohm. cm, 2 ohm. cm et 0,2 ohm. cm sont présentés en figure 4. Le substrat support 2 de résistivité 2 ohm. cm permet d'atteindre une très haute résistivité de couche méso-poreuse 3, sur toute son épaisseur, contrairement aux autres résistivités testées. La demanderesse a ainsi identifié une plage très serrée de résistivité du substrat support 2, soit entre 0,5 ohm. cm et 4 ohm. cm, permettant d'atteindre une résistivité supérieure à 20kohm.cm sur toute l'épaisseur de la couche méso-poreuse 3 selon la présente invention. Notons qu'une gamme de résistivité 1 - 2 ohm. cm du substrat support 2 est même préférentielle pour atteindre une haute résistivité (> 20kohm.cm) de la couche méso poreuse 3 sur l'intégralité de son épaisseur.
Cette observation a été confirmée par des mesures de caractérisation dite de distorsion de seconde harmonique (HD2) sur les mêmes substrats supports 2 munis des couches méso poreuses mesurés en SRP. Cette mesure est réalisée à 900MHz pour 15dBm de puissance de sortie, sur des lignes coplanaires de 2mm de long. La caractérisation de distorsion de seconde harmonique (HD2), dont on trouvera une description détaillée dans le document US2015/0168326, est simple de mise en œuvre car elle ne nécessite pas la fabrication complète d'un dispositif radiofréquence 6 sur la structure 10 ; elle est en outre particulièrement pertinente car elle est très représentative de la performance d'un dispositif radiofréquence 6 qui serait formé au-dessus du substrat support 2 caractérisé, en particulier dans ou sur la couche superficielle 5 de la structure semi-conductrice 10.
La figure 5 présente la mesure de distorsion de seconde harmonique (désignée HD2 ) en dBm, en fonction de la température d'utilisation dans une gamme 20°C - 225°C. Notons que les performances RF des substrats supports 2 munis de couches méso poreuses 3 ne se dégradent pas ou très peu vers les plus basses températures d'utilisation (jusqu'à -70°C) .
Pour garantir de très hautes performances (par exemple requises pour les applications mobiles 5G) pour les dispositifs RF 6 qui seront élaborés dans et/ou sur la couche superficielle 5 de la structure 10, les valeurs de HD2 doivent être inférieures à - 95dBm, avantageusement inférieures à -lOOdBm. On observe que le substrat support 2 de résistivité 2 ohm. cm muni de sa couche méso-poreuse 3 est le seul à avoir le comportement attendu sur toute la gamme de température d'utilisation. La couche méso poreuse 3 élaborée sur un substrat support 2 de résistivité 0,5 4 ohm. cm (préférentiellement 1 - 2 ohm. cm) présente les caractéristiques requises de haute résistivité sur toute son épaisseur et de stabilité dans la gamme de température d' utilisation .
L'épaisseur de la couche méso-poreuse 3 doit par ailleurs être d'au moins 10 microns pour atteindre les performances RF visées. Cette épaisseur minimale a été identifiée en réalisant des mesures de caractérisation de distorsion de seconde harmonique sur des substrats supports 2 présentant différentes épaisseurs de couche méso-poreuse 3. Cette mesure a été réalisée dans les mêmes conditions que celles énoncées précédemment.
L'axe des abscisses du graphe de la figure 6 représente l'épaisseur de la couche méso-poreuse 3, en micron. L'axe des ordonnées représente la mesure HD2 , en dBm. Pour être en-dessous d'une valeur visée de HD2 à -95dBm, la couche méso-poreuse 3 doit présenter une épaisseur supérieure à 10 microns +/- 0,5.
Il est à noter que, pour des applications moins exigeantes en termes de performances RF, on pourra viser une valeur de HD2 de l'ordre de -90dBm ou encore -80dBm. L'épaisseur de la couche méso-poreuse 3 pourra alors être diminuée comme cela est visible sur la figure 6 : par exemple, pour assurer une valeur de HD2 à -80dBm, une épaisseur de 6 microns +/- 0,5 sera suffisante. La couche méso-poreuse 3 garantit alors cette performance sur toute la gamme de températures d'utilisation.
L'augmentation de l'épaisseur de la couche méso-poreuse 3 étant défavorable à sa tenue mécanique, la demanderesse a défini une gamme d'épaisseurs compatible avec les étapes subséquentes de fabrication de la structure semi-conductrice 10 et avec les étapes de fabrication des dispositifs micro-électroniques RF 6, soit 3 microns à 40 microns, et avantageusement inférieure à 20 microns .
La couche méso-poreuse 3, élaborée sur un substrat support 2 en silicium dont la résistivité est comprise dans les gammes restreintes précitées, présente en outre un taux de porosité compris entre 40% et 60%, préférentiellement autour de 50%.
Après l'étape c) de porosification, le procédé de fabrication comprend une étape d) de recuit du substrat support 2 sous atmosphère oxydante à une température comprise entre 300°C et 400°C, de manière à stabiliser la couche méso-poreuse 3 (figure
2 - (d) ) . Préférentiellement, la durée du recuit sous atmosphère oxydante est comprise entre 5min et 200min.
Ce recuit permet de remplacer majoritairement des liaisons pendantes de type Si-Hx, en particulier présentes sur les parois internes des pores, par des liaisons Si-O-Si beaucoup plus stables, comme cela est visible sur la figure 7. Le figure 7 représente le spectre d' absorption, obtenu par spectroscopie infrarouge à transformée de Fourier, des espèces de type Si-Hx et Si-O, présentes dans la couche méso-poreuse 3, avant et après un recuit de stabilisation sous atmosphère oxydante. On remarque la disparition des pics relatifs aux liaisons Si-Hx au profit de liaisons Si-0 plus stables, à la suite d'un recuit sous atmosphère oxydante, à 300°C, pendant 10 min.
Comme évoqué précédemment, les pores de la couche méso-poreuse
3 selon l'invention restent creux et leurs parois internes sont tapissées d'une fine couche d'oxyde d'une épaisseur de l'ordre du nanomètre, ce qui traduit un état stabilisé de la couche méso poreuse 3.
Avantageusement, l'étape d) comprend, après le recuit sous atmosphère oxydante, un recuit sous atmosphère neutre, par exemple sous azote, à une température comprise entre 400°C et 450°C, avantageusement à 420°C. Le recuit sous atmosphère neutre a typiquement une durée comprise entre 2 et 16 heures, idéalement 10 heures.
La réalisation de l'étape d) évite notamment un dégazage au cours de traitements thermiques appliqués ultérieurement à la structure semi-conductrice 10, le dégazage étant susceptible de dégrader la qualité de ladite structure 10 ; de plus, la courbure (« bow ») du substrat support 2 muni de la couche méso-poreuse 3 est stabilisée et la courbure de la structure semi-conductrice 10 évolue peu après des traitements thermiques.
Le procédé de fabrication comprend ensuite une étape e) de dépôt d'une couche diélectrique 4 sur la couche méso-poreuse 3 (figure 2 - (e) ) . Avantageusement, sans toutefois que cela soit limitatif, la couche diélectrique 4 comprendra au moins l'un des matériaux parmi : dioxyde de silicium, nitrure de silicium, oxyde d'aluminium, etc. La couche diélectrique 4 est obtenue par exemple, par oxydation thermique ou par dépôt LPCVD, PECVD ou encore HDP . Son épaisseur pourra varier entre lOnm et 3 microns. Notons que la couche diélectrique 4 pourra être élaborée en totalité sur la couche méso-poreuse 3 ou alternativement, en partie sur la couche méso-poreuse 3 et en partie sur le substrat donneur 50 ; dans ce dernier cas, la couche diélectrique 4 présente son épaisseur totale après l'étape f) suivante d' assemblage .
Le procédé comprend une étape f) d'assemblage du substrat donneur 50 du côté de sa face avant, sur la couche diélectrique 4 (figure 2 - (f)) . L'assemblage peut être réalisé par toute méthode connue, préférentiellement par collage direct par adhésion moléculaire. Cette technique bien connue de l'état de la technique ne sera pas décrite en détail ici. On rappelle néanmoins que, préalablement à l'assemblage, le substrat donneur 50 et le substrat support 2 auront subi des séquences de nettoyages et/ou d'activation de surface classiques, de manière à garantir la qualité de l'interface de collage en termes de défectivité et d'énergie de collage.
L'étape g) suivante du procédé comprend la séparation le long du plan fragile enterré 51 pour transférer la couche superficielle 5 sur le substrat support 2 et ainsi obtenir la structure semi- conductrice 10 d'une part, et le reste du substrat donneur 50 d'autre part (figure 2 - (g)) . Préférentiellement, l'étape g) comprend un traitement thermique de séparation, effectué à une température comprise entre 200°C et 500°C. Un tel traitement thermique est apte à augmenter le niveau de fragilisation du plan fragile enterré 51, phénomène à la base du procédé Smart Cut™ bien connu de l'homme du métier.
Une température de l'ordre de 400°C est avantageuse en ce que l'assemblage subit moins de contraintes liées aux coefficients de dilatation différents des matériaux impliqués du substrat donneur 50, de la couche diélectrique 4, de la couche méso poreuse 3 et du substrat support 2. En effet, des contraintes trop élevées sont susceptibles d'affecter l'intégrité de la couche méso-poreuse 3. La bonne tenue mécanique de la structure semi-conductrice 10 passe donc également par la réalisation d'une étape g) de séparation appliquant un niveau faible de contraintes à l'assemblage substrat donneur 50 / substrat support 2.
Après la séparation, l'étape g) pourra comporter des traitements thermiques pour la finition de la couche superficielle 5, visant à améliorer sa qualité cristalline et de surface (rugosité, défectivité) . La structure semi-conductrice 10 supporte bien les traitements thermiques, même à des températures élevées (900°C à 1100°C, voire 1200°C), notamment parce que la couche méso poreuse 3 a été stabilisée à l'étape d) . La structure semi-conductrice 10 est également compatible avec les traitements thermiques et chimiques habituellement appliqués lors de la fabrication de dispositifs micro-électroniques radiofréquences. La couche méso-poreuse 3 procure une tenue mécanique adéquate et ne subit pas de modification susceptible d'affecter ses propriétés physiques et électriques qui garantissent :
de faibles pertes d'insertion (faible atténuation du signal) et une bonne linéarité (faible distorsion du signal à l'origine d'harmoniques) ;
une stabilité de ces performances en température, en particulier dans la gamme d'utilisation des dispositifs RF [-40°C ; 150°C], voire jusqu'à environ 225°C ; un faible couplage capacitif entre les dispositifs RF 6 dans/sur la couche superficielle 5 et le substrat support 2, typiquement grâce à une permittivité diélectrique inférieure à celle du silicium.
La structure semi-conductrice 10 pour applications radiofréquences selon l'invention est ainsi adaptée à toute application pour laquelle des signaux hautes fréquences se propagent et sont susceptibles de subir des pertes ou des perturbations non souhaitées dans un substrat support 2, car les caractéristiques physiques et électriques de la couche méso poreuse 3 disposée sur le substrat support 2 confèrent à l'ensemble de bonnes propriétés RF et mécaniques.
Bien entendu, l'invention n'est pas limitée aux modes de réalisation et aux exemples décrits, et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini par les revendications.

Claims

REVENDICATIONS
1. Structure semi-conductrice (10) pour applications radiofréquences comprenant :
- un substrat support (2) en silicium comportant une couche méso-poreuse (3),
- une couche diélectrique (4) disposée sur la couche méso poreuse ( 3 ) ,
une couche superficielle (5) disposée sur la couche diélectrique (4),
la structure semi-conductrice (10) étant caractérisée en ce que :
- la couche méso-poreuse (3) comporte des pores creux dont les parois internes sont tapissées d'oxyde, et présente une épaisseur comprise entre 3 microns et 40 microns et une résistivité supérieure à 20 kohm.cm sur toute son épaisseur,
- le substrat support (2) présente une résistivité comprise entre 0,5 et 4 ohm. cm.
2. Structure semi-conductrice (10) selon la revendication précédente, dans laquelle l'épaisseur de la couche méso poreuse (3) est inférieure à 20 microns.
3. Structure semi-conductrice (10) selon l'une des revendications précédentes, dans laquelle le substrat support (2) présente une résistivité comprise entre 1 et 2 ohm. cm.
4. Structure semi-conductrice (10) selon l'une des revendications précédentes, dans laquelle la couche superficielle (5) est formée dans au moins un matériau choisi parmi le silicium, le germanium, le carbure de silicium, les semi-conducteurs composés IV-IV, III-V ou II- VI et les matériaux piézoélectriques.
5. Structure semi-conductrice (10) selon l'une des revendications précédentes, dans laquelle la couche méso poreuse (3) présente un taux de porosité compris entre 40% et 60%, préférentiellement autour de 50%.
6. Structure semi-conductrice (10) selon l'une des revendications précédentes, comprenant des dispositifs radiofréquences (6) élaborés dans et/ou sur la couche superficielle (5) .
7. Procédé de fabrication d'une structure semi-conductrice (10) pour applications radiofréquences, comprenant :
- une étape a) de fourniture d'un substrat donneur (50) comportant un plan fragile enterré (51) délimitant une couche superficielle (5) avec la face avant du substrat donneur ( 50 ) ,
- une étape b) de fourniture d'un substrat support (2) en silicium présentant une résistivité comprise entre 0,5 et 4 ohm. cm,
- une étape c) de porosification du substrat support (2) pour former une couche méso-poreuse (3) dans une partie avant du substrat support (2), ladite couche méso-poreuse (3) présentant une résistivité supérieure à 20 kohm.cm et une épaisseur comprise entre 3 et 40 microns,
- une étape d) de recuit du substrat support (2) sous atmosphère oxydante à une température comprise entre 300 °C et 400°C, de manière à stabiliser la couche méso-poreuse (3) avec des pores creux dont les parois internes sont tapissées d'oxyde,
- une étape e) de dépôt d'une couche diélectrique (4) sur la couche méso-poreuse (3), - une étape f) d'assemblage du substrat donneur (50) du côté de sa face avant, sur la couche diélectrique (4),
- une étape g) de séparation le long du plan fragile enterré (51) pour transférer la couche superficielle (5) sur le substrat support (2) .
8. Procédé de fabrication d'une structure semi-conductrice (10) selon la revendication précédente, dans lequel le substrat support (2) fourni à l'étape b) présente une résistivité comprise entre 1 et 2 ohm. cm.
9. Procédé de fabrication d'une structure semi-conductrice (10) selon l'une des deux revendications précédentes, dans lequel la porosification de l'étape c) est faite par électrochimie .
10. Procédé de fabrication d'une structure semi- conductrice (10) selon l'une des trois revendications précédentes, dans lequel le recuit sous atmosphère oxydante de l'étape d) a une durée comprise entre 5min et 200min.
11. Procédé de fabrication d'une structure semi- conductrice (10) selon la revendication précédente, dans lequel l'étape d) comprend, après le recuit sous atmosphère oxydante, un recuit sous atmosphère neutre à une température comprise entre 400°C et 450°C, avantageusement à 420 °C .
12. Procédé de fabrication d'une structure semi- conductrice (10) selon la revendication précédente, dans lequel le recuit sous atmosphère neutre de l'étape d) a une durée comprise entre 2 et 16 heures, préférentiellement 10 heures .
3. Procédé de fabrication d'une structure semi- conductrice (10) selon l'une des six revendications précédentes, dans lequel l'étape g) comprend un traitement thermique de séparation, effectué à une température comprise entre 200°C et 500°C, avantageusement 400°C.
EP20712591.5A 2019-07-02 2020-03-25 Structure semi-conductrice comprenant une couche poreuse enterree, pour applications rf Pending EP3994722A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1907328A FR3098342B1 (fr) 2019-07-02 2019-07-02 structure semi-conductrice comprenant une couche poreuse enterrée, pour applications RF
PCT/EP2020/058316 WO2021001066A1 (fr) 2019-07-02 2020-03-25 Structure semi-conductrice comprenant une couche poreuse enterree, pour applications rf

Publications (1)

Publication Number Publication Date
EP3994722A1 true EP3994722A1 (fr) 2022-05-11

Family

ID=68138491

Family Applications (1)

Application Number Title Priority Date Filing Date
EP20712591.5A Pending EP3994722A1 (fr) 2019-07-02 2020-03-25 Structure semi-conductrice comprenant une couche poreuse enterree, pour applications rf

Country Status (8)

Country Link
US (1) US12119258B2 (fr)
EP (1) EP3994722A1 (fr)
JP (1) JP7464631B2 (fr)
KR (1) KR102887707B1 (fr)
CN (1) CN114424332B (fr)
FR (1) FR3098342B1 (fr)
TW (1) TWI849089B (fr)
WO (1) WO2021001066A1 (fr)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12027582B2 (en) * 2021-10-05 2024-07-02 Globalfoundries U.S. Inc. IC structure including porous semiconductor layer under trench isolation
US12119352B2 (en) 2022-01-06 2024-10-15 Globalfoundries U.S. Inc. IC structure including porous semiconductor layer in bulk substrate adjacent trench isolation
GB2625284A (en) * 2022-12-12 2024-06-19 Iqe Plc Systems and methods for controlling porous resistivities
GB2625281A (en) * 2022-12-12 2024-06-19 Iqe Plc Systems and methods for porous wall coatings
GB2625285A (en) * 2022-12-12 2024-06-19 Iqe Plc Systems and methods for stress reduction in porous layers
GB2625283A (en) * 2022-12-12 2024-06-19 Iqe Plc Systems and methods for reducing defects in epitaxy on porous
GB2625286A (en) * 2022-12-12 2024-06-19 Iqe Plc Systems and methods for tuning porous bandgaps to reduce thermal donor effects
FR3144694A1 (fr) * 2022-12-28 2024-07-05 Commissariat A L' Energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’une structure multicouche comprenant une couche de silicium poreux
FR3158587A1 (fr) 2024-01-19 2025-07-25 Soitec Support comprenant une couche de piegeage de charges electriques pour un substrat composite.

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0984484A2 (fr) * 1998-09-04 2000-03-08 Canon Kabushiki Kaisha Substrat de semi-conducteur et procédé de fabrication
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
US20040262686A1 (en) * 2003-06-26 2004-12-30 Mohamad Shaheen Layer transfer technique
US20100221867A1 (en) * 2009-05-06 2010-09-02 International Business Machines Corporation Low cost soi substrates for monolithic solar cells
JP5673170B2 (ja) * 2011-02-09 2015-02-18 信越半導体株式会社 貼り合わせ基板、貼り合わせ基板の製造方法、半導体デバイス、及び半導体デバイスの製造方法
FR2977075A1 (fr) * 2011-06-23 2012-12-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur
FR2977070A1 (fr) 2011-06-23 2012-12-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux, et substrat semi-conducteur
FR2985812B1 (fr) 2012-01-16 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de test de substrats semi-conducteurs pour applications radiofrequences
FR3024587B1 (fr) * 2014-08-01 2018-01-26 Soitec Procede de fabrication d'une structure hautement resistive
CN107408532A (zh) * 2015-03-17 2017-11-28 太阳能爱迪生半导体有限公司 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
FR3040108B1 (fr) * 2015-08-12 2017-08-11 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice avec collage direct temporaire exploitant une couche poreuse
US10181428B2 (en) 2015-08-28 2019-01-15 Skyworks Solutions, Inc. Silicon on porous silicon
FR3062238A1 (fr) 2017-01-26 2018-07-27 Soitec Support pour une structure semi-conductrice
CN108807284B (zh) * 2017-04-28 2020-06-26 环球晶圆股份有限公司 一种外延接合基板及其制造方法

Also Published As

Publication number Publication date
FR3098342A1 (fr) 2021-01-08
CN114424332B (zh) 2025-10-03
KR20220025892A (ko) 2022-03-03
US12119258B2 (en) 2024-10-15
WO2021001066A1 (fr) 2021-01-07
FR3098342B1 (fr) 2021-06-04
KR102887707B1 (ko) 2025-11-19
JP7464631B2 (ja) 2024-04-09
TW202103320A (zh) 2021-01-16
US20220359272A1 (en) 2022-11-10
TWI849089B (zh) 2024-07-21
CN114424332A (zh) 2022-04-29
JP2022538463A (ja) 2022-09-02

Similar Documents

Publication Publication Date Title
EP3994722A1 (fr) Structure semi-conductrice comprenant une couche poreuse enterree, pour applications rf
EP3175477B1 (fr) Structure pour applications radio-frequences
EP3997728B1 (fr) Procede de fabrication d'une structure comprenant une couche mince reportee sur un support muni d'une couche de piegeage de charges
EP3227905B1 (fr) Structure pour applications radiofréquences
EP3469627B1 (fr) Structure pour applications radiofrequences
EP1412972A2 (fr) Procede de diminution de rugosite de surface
FR3062517A1 (fr) Structure pour application radiofrequence
FR3117668A1 (fr) Structure amelioree de substrat rf et procede de realisation
FR3046874A1 (fr) Procede de fabrication de structures semi-conductrices incluant une couche a haute resistivite, et structures semi-conductrices apparentees
EP3776640A1 (fr) Substrat pour applications radiofrequences et procede de fabrication associe
WO2025153203A1 (fr) Support comprenant une couche de piegeage de charges electriques pour un substrat composite
FR3144694A1 (fr) Procédé de fabrication d’une structure multicouche comprenant une couche de silicium poreux
WO2024223276A1 (fr) Procede de preparation d'une couche mince en materiau ferroelectrique
FR3149425A1 (fr) Substrat comprenant une couche dielectrique enterree epaisse et procede de preparation d’un tel substrat
WO2024132750A1 (fr) Procédé de préparation d'une couche mince monodomaine en matériau ferroélectrique comprenant du lithium
FR3110282A1 (fr) Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20211221

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
RAP3 Party data changed (applicant data changed or rights of an application transferred)

Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIESALTERNATIVES

Owner name: SOITEC