EP3721314B1 - Techniques de référence et de compensation de tension à compensation de courbure analogique de second ordre à coefficient de température programmable pour circuits de référence de tension - Google Patents

Techniques de référence et de compensation de tension à compensation de courbure analogique de second ordre à coefficient de température programmable pour circuits de référence de tension Download PDF

Info

Publication number
EP3721314B1
EP3721314B1 EP18829584.4A EP18829584A EP3721314B1 EP 3721314 B1 EP3721314 B1 EP 3721314B1 EP 18829584 A EP18829584 A EP 18829584A EP 3721314 B1 EP3721314 B1 EP 3721314B1
Authority
EP
European Patent Office
Prior art keywords
current
coupled
voltage
fet
tempco
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
EP18829584.4A
Other languages
German (de)
English (en)
Other versions
EP3721314A1 (fr
Inventor
Umanath R. KAMATH
John K. Jennings
Edward Cullen
Ionut C. CICAL
Darragh WALSH
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/832,515 external-priority patent/US10290330B1/en
Priority claimed from US15/848,357 external-priority patent/US10120399B1/en
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of EP3721314A1 publication Critical patent/EP3721314A1/fr
Application granted granted Critical
Publication of EP3721314B1 publication Critical patent/EP3721314B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Claims (12)

  1. Circuit de référence de tension (200), comprenant :
    un circuit de référence (202) comprenant un premier circuit configuré pour générer un courant proportionnel à la température (Iptat) et une première tension de commande (Vp) correspondante et un second circuit configuré pour générer un courant complémentaire à la température (Ictat) et une seconde tension de commande (Vc) correspondante ;
    un premier circuit de charge ; et
    une première source de courant (5141-5143) couplée au premier circuit de charge, la première source de courant (5141-5143) générant un courant somme du courant proportionnel à la température (Iptat) et du courant complémentaire à la température (Ictat) en réponse aux première et seconde tensions de commande, le premier circuit de charge générant une tension à coefficient de température, Tempco, nul à partir du courant somme ;
    le circuit de référence de tension étant caractérisé en ce qu'il comprend en outre :
    un deuxième circuit de charge ; et
    une deuxième source de courant (7152) couplée au deuxième circuit de charge, la deuxième source de courant (7152) générant un autre courant somme du courant proportionnel à la température (Iptat) et du courant complémentaire à la température (Ictat) en réponse aux première et seconde tensions de commande, le deuxième circuit de charge générant une tension à Tempco négatif à partir de l'autre courant somme et du courant complémentaire à la température (Ictat), le deuxième circuit de charge comprenant une première échelle de résistance (728) et une deuxième échelle de résistance (730) couplées en série entre la deuxième source de courant (7152) et un nœud de masse (112), les première et deuxième échelles de résistance (728, 730) recevant l'autre courant somme, une partie de la deuxième échelle de résistance (730) recevant le courant complémentaire à la température (Ictat), la première échelle de résistance (728) étant configurée pour commander le niveau de la tension à Tempco négatif et la deuxième échelle de résistance (730) étant configurée pour commander la pente de la tension à Tempco négatif.
  2. Circuit de référence de tension (200) selon la revendication 1, comprenant en outre :
    une troisième source de courant couplée à un troisième circuit de charge, la troisième source de courant générant le courant somme du courant proportionnel à la température (Iptat) et du courant complémentaire à la température (Ictat) en réponse aux première et seconde tensions de commande, le troisième circuit de charge générant une tension à Tempco positif à partir du courant somme et du courant complémentaire à la température (Ictat) et/ou du courant proportionnel à la température (Iptat).
  3. Circuit de référence de tension (200) selon la revendication 2, la troisième source de courant comprenant un premier transistor à effet de champ, FET, et un deuxième FET ayant une première source commune et un premier drain commun, une grille du premier FET couplée pour recevoir la première tension de commande (Vp) et une grille du deuxième FET couplée pour recevoir la seconde tension de commande (Vc).
  4. Circuit de référence de tension (200) selon la revendication 3, le troisième circuit de charge comprenant :
    un premier convertisseur numérique-analogique, DAC, de courant couplé de manière commutable pour recevoir la première tension de commande (Vp), et configuré pour fournir un premier courant à coefficient de température, Tempco, positif ;
    un second DAC de courant, couplé de manière commutable pour recevoir la seconde tension de commande (Vc), et configuré pour fournir un second courant à Tempco positif ; et
    une échelle de résistance couplée entre le premier drain commun et un nœud de masse (112), l'échelle de résistance convertissant le courant somme plus un ou les deux du premier courant à Tempco positif et du second courant à Tempco positif en tension à Tempco positif.
  5. Circuit de référence de tension (200) selon la revendication 1, la première source de courant (5141) comprenant un premier transistor à effet de champ, FET, (502) et un deuxième FET (504) ayant une première source commune et un premier drain commun, une grille du premier FET (502) couplée pour recevoir la première tension de commande (Vp) et une grille du deuxième FET (504) couplée pour recevoir la seconde tension de commande (Vc), et le premier circuit de charge comprenant une troisième échelle de résistance (512) couplée entre le premier drain commun et un nœud de masse (112), la troisième échelle de résistance convertissant le courant somme en tension à Tempco nul.
  6. Circuit de référence de tension (200) selon la revendication 5, comprenant en outre :
    un circuit de compensation de courbure (510) configuré pour injecter un courant de correction (Icor) dans la troisième échelle de résistance à combiner avec le courant somme, le circuit de compensation de courbure (510) comprenant :
    un troisième FET (568) et un quatrième FET (566) ayant une seconde source commune et un second drain commun, une grille du troisième FET (568) couplée pour recevoir la première tension de commande (Vp) et une grille du quatrième FET (566) couplée pour recevoir la seconde tension de commande (Vc) ;
    un cinquième FET (564) ayant une grille couplée pour recevoir la seconde tension de commande (Vc) ;
    un premier transistor à jonctions bipolaires, BJT, connecté en diode (570) couplé entre un drain du cinquième FET (564) et le nœud de masse (112) ;
    un second transistor à jonctions bipolaires, BJT, connecté en diode (572) couplé entre le second drain commun et le nœud de masse (112) ; et
    un circuit de transconductance (578) configuré pour convertir une tension entre le drain du cinquième FET (564) et le second drain commun en courant de correction (Icor).
  7. Circuit de référence de tension (200) selon la revendication 1, la deuxième source de courant (7152) comprenant :
    un premier transistor à effet de champ, FET, et un deuxième FET ayant une première source commune et un premier drain commun, une grille du premier FET couplée pour recevoir la première tension de commande et une grille du deuxième FET couplée pour recevoir la seconde tension de commande ; et
    un troisième FET ayant une grille couplée à la seconde tension de commande.
  8. Circuit de référence de tension (200) selon la revendication 1, le circuit de référence (202) comprenant :
    un premier transistor à effet de champ, FET, (302) et un deuxième FET (304) ayant une première source commune et une première grille commune ;
    un premier transistor à jonctions bipolaires, BJT, connecté en diode (312) couplé entre un drain du premier FET (302) et un nœud de masse (112) ;
    une première résistance (310) et un second BJT connecté en diode (314) couplés en série entre un drain du deuxième FET (304) et le nœud de masse (112) ;
    un premier amplificateur opérationnel (308) ayant une entrée non inverseuse couplée au drain du deuxième FET (304), une entrée inverseuse couplée au drain du premier FET (302), et une sortie couplée à la première grille commune ;
    un troisième FET (306) ayant une source couplée à la source commune ;
    une échelle de résistance (318) couplée entre un drain du troisième FET (306) et le nœud de masse (112) ; et
    un second amplificateur opérationnel (316) ayant une entrée inverseuse couplée au drain du premier FET (302), une entrée non inverseuse couplée à l'échelle de résistance (318) et une sortie couplée à une grille du troisième FET (306).
  9. Procédé de génération d'une référence de tension, comprenant :
    la génération d'un courant proportionnel à la température (Iptat) et d'une première tension de commande correspondante dans un premier circuit d'un circuit de référence (202) ;
    la génération d'un courant complémentaire à la température (Ictat) et une seconde tension de commande correspondante dans un second circuit du circuit de référence (202) ;
    la génération d'un courant somme du courant proportionnel à la température (Iptat) et du courant complémentaire à la température (Ictat) dans une première source de courant (5141-5143) en réponse aux première et seconde tensions de commande et
    la génération d'une tension à coefficient de température, Tempco, nul à partir du courant somme dans un premier circuit de charge couplé à la première source de courant ;
    caractérisé en ce que le procédé comprend en outre :
    la génération d'un autre courant somme du courant proportionnel à la température (Iptat) et du courant complémentaire à la température (Ictat) dans une deuxième source de courant (7152) en réponse aux première et seconde tensions de commande ; et
    la génération d'une tension à Tempco négatif à partir de l'autre courant somme et du courant complémentaire à la température (Ictat) dans un deuxième circuit de charge couplé à la deuxième source de courant (7152), le deuxième circuit de charge comprenant une première échelle de résistance et une deuxième échelle de résistance couplées en série entre la deuxième source de courant (7152) et un nœud de masse (112), les première et deuxième échelles de résistance recevant l'autre courant somme, une partie de la deuxième échelle de résistance recevant le courant complémentaire à la température (Ictat), la première échelle de résistance étant configurée pour commander le niveau de la tension à Tempco négatif et la deuxième échelle de résistance étant configurée pour commander la pente de la tension à Tempco négatif.
  10. Procédé selon la revendication 9, comprenant en outre :
    la génération du courant somme du courant proportionnel à la température (Iptat) et du courant complémentaire à la température (Ictat) dans une réponse de troisième source de courant aux première et seconde tensions de commande ; et
    la génération d'une tension à Tempco positif à partir du courant somme et du courant complémentaire à la température (Ictat) et/ou du courant proportionnel à la température (Iptat) dans un troisième circuit de charge couplé à la troisième source de courant.
  11. Procédé selon la revendication 10, l'étape de génération de la tension à Tempco positif comprenant :
    la fourniture d'un premier courant à Tempco positif à partir d'un premier convertisseur numérique-analogique (DAC) de courant couplé de manière commutable pour recevoir la première tension de commande ;
    la fourniture d'un second courant à Tempco positif à partir d'un second DAC de courant couplé de manière commutable pour recevoir la seconde tension de commande ; et
    la conversion du courant somme plus un ou les deux du premier courant à Tempco positif et du second courant à Tempco positif en tension à Tempco positif dans un circuit à échelle de résistance.
  12. Procédé selon la revendication 9, comprenant en outre :
    l'injection d'un courant de correction dans le premier circuit de charge à combiner avec le courant somme.
EP18829584.4A 2017-12-05 2018-12-04 Techniques de référence et de compensation de tension à compensation de courbure analogique de second ordre à coefficient de température programmable pour circuits de référence de tension Active EP3721314B1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/832,515 US10290330B1 (en) 2017-12-05 2017-12-05 Programmable temperature coefficient analog second-order curvature compensated voltage reference
US15/848,357 US10120399B1 (en) 2017-12-20 2017-12-20 Trim techniques for voltage reference circuits
PCT/US2018/063911 WO2019113111A1 (fr) 2017-12-05 2018-12-04 Techniques de référence et de compensation de tension à compensation de courbure analogique de second ordre à coefficient de température programmable pour circuits de référence de tension

Publications (2)

Publication Number Publication Date
EP3721314A1 EP3721314A1 (fr) 2020-10-14
EP3721314B1 true EP3721314B1 (fr) 2022-01-26

Family

ID=64902422

Family Applications (1)

Application Number Title Priority Date Filing Date
EP18829584.4A Active EP3721314B1 (fr) 2017-12-05 2018-12-04 Techniques de référence et de compensation de tension à compensation de courbure analogique de second ordre à coefficient de température programmable pour circuits de référence de tension

Country Status (5)

Country Link
EP (1) EP3721314B1 (fr)
JP (1) JP7281464B2 (fr)
KR (1) KR102600881B1 (fr)
CN (1) CN111448531B (fr)
WO (1) WO2019113111A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114115423B (zh) * 2021-12-17 2022-12-20 贵州振华风光半导体股份有限公司 一种带数字控制的带隙基准电流源电路
CN115793769B (zh) * 2023-01-29 2023-06-02 江苏润石科技有限公司 带隙基准滑动温度补偿电路及方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618012B2 (ja) * 1983-01-25 1994-03-09 セイコーエプソン株式会社 定電圧回路
JP3586073B2 (ja) * 1997-07-29 2004-11-10 株式会社東芝 基準電圧発生回路
US6265857B1 (en) * 1998-12-22 2001-07-24 International Business Machines Corporation Constant current source circuit with variable temperature compensation
JP4380343B2 (ja) * 2004-01-30 2009-12-09 ソニー株式会社 バンドギャップレファレンス回路及び同回路を有する半導体装置
US7127368B2 (en) * 2004-11-19 2006-10-24 Stmicroelectronics Asia Pacific Pte. Ltd. On-chip temperature sensor for low voltage operation
US7204638B2 (en) * 2005-05-23 2007-04-17 Etron Technology, Inc. Precise temperature sensor with smart programmable calibration
JP2007065831A (ja) * 2005-08-30 2007-03-15 Sanyo Electric Co Ltd 定電流回路
CN100593768C (zh) * 2007-12-05 2010-03-10 西安标新电子科技有限责任公司 一种输出可调正、负或零温度系数电流、电压基准的电路
US8106707B2 (en) * 2009-05-29 2012-01-31 Broadcom Corporation Curvature compensated bandgap voltage reference
TWI399631B (zh) * 2010-01-12 2013-06-21 Richtek Technology Corp 可快速啟動的低電壓能隙參考電壓產生器
JP5554134B2 (ja) * 2010-04-27 2014-07-23 ローム株式会社 電流生成回路およびそれを用いた基準電圧回路
CN102880220B (zh) * 2011-07-12 2016-01-06 联咏科技股份有限公司 温度系数电流触发产生器及温度系数电流触发产生模块
JP6234038B2 (ja) * 2013-03-01 2017-11-22 ローム株式会社 差動増幅器、それを用いたδσａ／ｄコンバータ、オーディオ信号処理回路、電子機器
US20160246317A1 (en) * 2015-02-24 2016-08-25 Qualcomm Incorporated Power and area efficient method for generating a bias reference

Also Published As

Publication number Publication date
WO2019113111A1 (fr) 2019-06-13
JP7281464B2 (ja) 2023-05-25
CN111448531B (zh) 2022-09-09
KR102600881B1 (ko) 2023-11-09
KR20200096586A (ko) 2020-08-12
CN111448531A (zh) 2020-07-24
EP3721314A1 (fr) 2020-10-14
JP2021506006A (ja) 2021-02-18

Similar Documents

Publication Publication Date Title
US10290330B1 (en) Programmable temperature coefficient analog second-order curvature compensated voltage reference
CN110243485B (zh) Cmos温度传感器
US8648648B2 (en) Bandgap voltage reference circuit, system, and method for reduced output curvature
CN103488234B (zh) 具有电压生成电路的半导体器件
US8044677B2 (en) Electrical system, voltage reference generation circuit, and calibration method of the circuit
CN113168200B (zh) 利用修整调节的精确带隙参考
CN108345338B (zh) 用于电压生成的系统和方法
CN107305147B (zh) 温度传感器和具有高准确度的温度传感器校准方法
JP2011198093A (ja) 基準電圧回路および半導体集積回路
GB2429307A (en) Bandgap reference circuit
US11088699B1 (en) Piecewise compensation method for ultra-low temperature drift
EP3721314B1 (fr) Techniques de référence et de compensation de tension à compensation de courbure analogique de second ordre à coefficient de température programmable pour circuits de référence de tension
JP2011215129A (ja) 温度センサと、半導体装置およびその較正方法
US8624661B2 (en) Method and circuit for curvature correction in bandgap references with asymmetric curvature
CN110198154A (zh) 可变电阻电路、振荡电路以及半导体装置
US10120399B1 (en) Trim techniques for voltage reference circuits
US8994356B2 (en) Method for adjusting a reference voltage based on a band-gap circuit
WO2023034176A1 (fr) Compensation par morceaux pour une dérive de température de référence de tension
KR20120116708A (ko) 기준전류 발생기
US11929755B2 (en) Piecewise compensation for voltage reference temperature drift
US20240162912A1 (en) Piecewise Compensation for Voltage Reference Temperature Drift
Tiew et al. A curvature compensation technique for bandgap voltage references using adaptive reference temperature
JP7292339B2 (ja) 温度補償回路およびこれを用いた半導体集積回路
US11940831B2 (en) Current generator for memory sensing
Jin et al. A self-calibrated bandgap voltage reference with 0.5 ppm//spl deg/C temperature coefficient

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20200702

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

INTG Intention to grant announced

Effective date: 20210728

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE PATENT HAS BEEN GRANTED

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 1465790

Country of ref document: AT

Kind code of ref document: T

Effective date: 20220215

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 602018030221

Country of ref document: DE

REG Reference to a national code

Ref country code: LT

Ref legal event code: MG9D

REG Reference to a national code

Ref country code: NL

Ref legal event code: MP

Effective date: 20220126

REG Reference to a national code

Ref country code: AT

Ref legal event code: MK05

Ref document number: 1465790

Country of ref document: AT

Kind code of ref document: T

Effective date: 20220126

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220126

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220126

Ref country code: RS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220126

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220526

Ref country code: NO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220426

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220126

Ref country code: HR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220126

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220126

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220426

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220126

Ref country code: LV

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220126

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220427

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220126

Ref country code: AT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220126

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220526

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 602018030221

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SM

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220126

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220126

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220126

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220126

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220126

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220126

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220126

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20221027

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220126

P01 Opt-out of the competence of the unified patent court (upc) registered

Effective date: 20230530

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220126

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

REG Reference to a national code

Ref country code: BE

Ref legal event code: MM

Effective date: 20221231

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20221204

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20221231

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20221231

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20221231

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20231230

Year of fee payment: 6

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IE

Payment date: 20231229

Year of fee payment: 6

Ref country code: FR

Payment date: 20231229

Year of fee payment: 6

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220126

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20231221

Year of fee payment: 6