JP4380343B2

JP4380343B2 - バンドギャップレファレンス回路及び同回路を有する半導体装置

Info

Publication number: JP4380343B2
Application number: JP2004022658A
Authority: JP
Inventors: 忠史永田; 雅博瀬上
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-01-30
Filing date: 2004-01-30
Publication date: 2009-12-09
Anticipated expiration: 2024-01-30
Also published as: JP2005216040A

Description

本発明は、トランジスタのバンドギャップ電圧を利用して一定の電圧を発生するバンドギャップレファレンス回路及び同回路を有する半導体装置に関するものである。

従来より各種の半導体装置には、基準となる電圧を発生する回路として温度特性が良好なバンドギャップレファレンス回路が広く用いられていた。

このバンドギャップレファレンス回路は、トランジスタのバンドギャップ電圧を利用して一定の電圧を発生するように構成したものであり、具体的な回路構成について説明すると、図３に示すように、バンドギャップレファレンス回路11は、電流密度の異なる一対の第１及び第２のトランジスタQ11,Q12のベース同士を共通接続するとともに、第１のトランジスタQ11のエミッタに第１の抵抗R11の一端を接続し、この第１の抵抗R11の他端にグランド端子GNDを接続する一方、第２のトランジスタQ12のエミッタに第２の抵抗R12の一端を接続し、この抵抗R12の他端に第１のトランジスタQ11のエミッタ及び第１の抵抗R11を接続し、さらには、第１及び第２のトランジスタQ11,Q12のコレクタに電源端子VDDを抵抗R13,R14を介してそれぞれ接続するとともに、これらの第１及び第２のトランジスタQ11,Q12のコレクタを差動演算器（オペアンプ）AMP11の入力端子に接続し、この差動演算器AMP11の出力端子を第１及び第２のトランジスタQ11,Q12のベースに接続した構成となっていた。

上記構成のバンドギャップレファレンス回路11では、第１及び第２の抵抗R11,R12の抵抗値を適宜設定することによって第１及び第２のトランジスタQ11,Q12のベースから一定のバンドギャップ電圧を出力するようにしており、しかも、第１及び第２のトランジスタQ11,Q12の負の温度特性と第１及び第２の抵抗R11,R12の正の温度特性とが互いに相殺しあって温度特性の良好な（温度係数が０に近い）回路構成となっていた（たとえば、特許文献１参照）。

すなわち、差動演算器AMP11の作用によって第１及び第２のトランジスタQ11,Q12に等しいコレクタ電流が流れるようにフィードバック制御すると、第１及び第２のトランジスタQ11,Q12の電流密度の差に起因して第１及び第２のトランジスタQ11,Q12のベース・エミッタ電圧に電位差ΔＶbeが生じることになる。この電位差ΔＶbeは、
ΔＶbe＝Ｖ_T・ｌn（J11／J12）
と表される。ここで、J11は第１のトランジスタQ11の電流密度、J12は第２のトランジスタQ12の電流密度、また、Ｖ_T＝ｋＴ／qであり、ｋはボルツマン定数、Ｔは絶対温度
、ｑは電子の電荷量である。

電流密度の比J11／J12は、エミッタ面積の比に反比例することから、第１のトランジスタQ11のエミッタ面積と第２のトランジスタQ12のエミッタ面積との比を１：Ｎとすると、ΔＶbeは、
ΔＶbe＝Ｖ_T・ｌnＮ・・・（式１）
とも表せる。

そして、この電位差ΔＶbeが第２の抵抗R12の両端に印加されているため、ΔＶbeは、

ΔＶbe＝I12・r12 ・・・（式２）
となる。ここで、I12は第２の抵抗R12に流れる電流値、r12は第２の抵抗R12の抵抗値である。

したがって、I12は、式１及び式２から、
I12＝Ｖ_T・ｌnＮ／r12 ・・・（式３）
となる。

また、第１の抵抗R11の両端の電位差V11は、
V11＝I11・r11 ・・・（式４）
となる。ここで、I11は第１の抵抗R11に流れる電流値、r11は第１の抵抗R11の抵抗値である。

そして、第１及び第２のトランジスタQ11,Q12のベース電流がコレクタ電流に比べて微小であることから、第１の抵抗R11には第１のトランジスタQ11のコレクタ電流が流れ、第２の抵抗R12には第１のトランジスタQ11のコレクタ電流と第２のトランジスタQ12のコレクタ電流との総和が流れることになり、しかも、これらの第１のトランジスタQ11のコレクタ電流と第２のトランジスタQ12のコレクタ電流とが等しいことから、
I11＝２・I12 ・・・（式５）
となる。

したがって、V11は、式４に式５と式３とを代入することによって、
V11＝２・（r11／r12）・ｌnＮ・Ｖ_T ・・・（式６）
となる。

さらに、第１及び第２のトランジスタQ11,Q12のベース電位であるバンドギャップ電圧Ｖbgは、
Ｖbg＝Ｖbg_(on)＋V11 ・・・（式７）
と表せる。

このＶbg_(on)は、
Ｖbg_(on)＝Ｖgo−Ｖ_T・［（γ−α）・ln(Ｔ)−ln(ＥＧ)］・・・（式８）
と表される。ここで、Ｖgoは絶対零度におけるバンドギャップ電圧、γ＝４−ｎであり、ｎはベース領域での平均移動度μ_n＝ＣＴ^-nの指数、αは電流の温度依存式ＧＴαの指数、Ｃ、Ｅ、Ｇは定数である。

したがって、バンドギャップ電圧Ｖbgは、式７に式８と式６とを代入することによって、
Ｖbg＝Ｖgo-Ｖ_T[(γ-α)・ln(Ｔ)-ln(ＥＧ)]+2(r11／r12)・ｌnＮ・Ｖ_T ・
・・（式９）
となる。

この式９を温度Ｔで微分し、温度Ｔ₀で温度係数が０となる境界条件を用いると、
2(r11／r12)lnＮ+ln(ＥＧ)-(γ-α)ln(Ｔ)-(Ｖ_T／Ｔ)(γ-α)＝０・・・（
式１０）
となる。

したがって、この式１０を満足するように第１及び第２の抵抗R11,R12の抵抗値r11,r12を設定すれば、バンドギャップレファレンス回路11は、温度特性が良好なバンドギャップ電圧を第１及び第２のトランジスタQ11,Q12のベースから出力することができる。
特開平１１−２１９２２３号公報

ところが、上記した従来のバンドギャップレファレンス回路11では、半導体基板上に第１及び第２のトランジスタQ11,Q12や第１及び第２の抵抗R11,R12を形成する製造過程で、第１及び第２のトランジスタQ11,Q12の飽和電流値や第１及び第２の抵抗R11,R12の抵抗値にばらつきが生じてしまい、温度特性が悪化して温度変化に応じてバンドギャップ電圧が変動してしまうおそれがあった。

すなわち、上記した式１０の定数Ｅがトランジスタの飽和電流値に依存するために、第１及び第２のトランジスタQ11,Q12の飽和電流値にばらつきが生じると、これらの飽和電流値に依存する定数Ｅが変化してしまい、式１０を満足しなくなる。

また、第１及び第２の抵抗R11,R12の抵抗値にばらつきが生じると、これらの抵抗値の比が変化してしまい、これによっても上記した式１０を満足しなくなる。

そして、製造時に第１及び第２のトランジスタQ11,Q12の飽和電流値や第１及び第２の抵抗R11,R12の抵抗値がばらつくことで上記した式１０を満足しなくなると、温度Ｔ₀で温度係数が０となる境界条件を満足しなくなってしまい、バンドギャップレファレンス回路11が所定の温度係数を有することになり、バンドギャップレファレンス回路11のバンドギャップ電圧が温度変化に応じて変動してしまうおそれがあった。

しかも、従来のバンドギャップレファレンス回路11にあっては、半導体基板上に回路を形成した後に外部から第１及び第２のトランジスタQ11,Q12の飽和電流値や第１及び第２の抵抗R11,R12の抵抗値のばらつきを調整することができない構造となっていた。

そこで、請求項１に係る本発明では、ベース同士を共通接続した電流密度の異なる一対のトランジスタのエミッタ間に抵抗を接続するとともに、両トランジスタのコレクタ電流が等しくなるようにベース電位を調整することによって一定のバンドギャップ電圧を発生するように構成したバンドギャップレファレンス回路において、前記コレクタ電流の整数倍の電流を調整可能な比率で分配したそれぞれの電流を各トランジスタのエミッタ電流に加える電流調整手段を有することにした。

また、請求項２に係る本発明では、前記請求項１に係る本発明において、前記電流調整手段は、電流加算型デジタル／アナログ変換器で構成することにした。

また、請求項３に係る本発明では、ベース同士を共通接続した電流密度の異なる一対のトランジスタのエミッタ間に抵抗を接続するとともに、両トランジスタのコレクタ電流が等しくなるようにベース電位を調整することによって一定のバンドギャップ電圧を発生するように構成したバンドギャップレファレンス回路を半導体基板上に形成した半導体装置において、前記バンドギャップレファレンス回路は、前記コレクタ電流の整数倍の電流を調整可能な比率で分配したそれぞれの電流を各トランジスタのエミッタ電流に加える電流調整手段を有することにした。

そして、本発明では、以下に記載する効果を奏する。

すなわち、請求項１に係る本発明では、ベース同士を共通接続した電流密度の異なる一対のトランジスタのエミッタ間に抵抗を接続するとともに、両トランジスタのコレクタ電流が等しくなるようにベース電位を調整することによって一定のバンドギャップ電圧を発生するように構成したバンドギャップレファレンス回路において、前記コレクタ電流の整数倍の電流を調整可能な比率で分配したそれぞれの電流を各トランジスタのエミッタ電流に加える電流調整手段を有することにしているため、トランジスタの飽和電流値や抵抗値にばらつきが生じても、電流調整手段の分配比率を調整することによって、使用温度に依存することなく一定のバンドギャップ電圧を発生することができる。

また、請求項２に係る本発明では、電流調整手段を電流加算型デジタル／アナログ変換器で構成することにしているため、電流調整手段の回路構成を簡略化することができる。

また、請求項３に係る本発明では、ベース同士を共通接続した電流密度の異なる一対のトランジスタのエミッタ間に抵抗を接続するとともに、両トランジスタのコレクタ電流が等しくなるようにベース電位を調整することによって一定のバンドギャップ電圧を発生するように構成したバンドギャップレファレンス回路を半導体基板上に形成した半導体装置において、前記バンドギャップレファレンス回路は、前記コレクタ電流の整数倍の電流を調整可能な比率で分配したそれぞれの電流を各トランジスタのエミッタ電流に加える電流調整手段を有することにしているため、半導体装置の製造時にトランジスタの飽和電流値や抵抗値にばらつきが生じても、製造後に電流調整手段の分配比率を調整することによって、使用温度に依存することなく一定のバンドギャップ電圧を発生する半導体装置とすることができる。

本発明に係る半導体装置は、半導体基板上にバンドギャップレファレンス回路を形成したものである。

このバンドギャップレファレンス回路は、基本的な回路構成としては、ベース同士を共通接続した電流密度の異なる一対のトランジスタのエミッタ間に抵抗を接続するとともに、両トランジスタのコレクタ電流が等しくなるようにベース電位を調整することによって一定のバンドギャップ電圧を発生するように構成したものである。

しかも、本発明では、上記した公知のバンドギャップレファレンス回路（たとえば、特開平１１−２１９２２３号の図７）に、コレクタ電流の整数倍の電流を調整可能な比率で分配したそれぞれの電流を各トランジスタのエミッタ電流に加える電流調整手段を設けたものであり、この電流調整手段を公知の電流加算型デジタル／アナログ変換器（たとえば、特開平１１−１２２１１０号の図１）で構成したものである。

このように、本発明に係るバンドギャップレファレンス回路を有する半導体装置では、コレクタ電流の整数倍の電流を調整可能な比率で分配したそれぞれの電流を各トランジスタのエミッタ電流に加える電流調整手段を有しているために、半導体装置の製造時にトランジスタの飽和電流値や抵抗値にばらつきが生じても、製造後に電流調整手段の分配比率を調整することによって、各トランジスタのコレクタに接続した抵抗に流れる電流を増減させることができ、これによって使用温度に依存することなく一定のバンドギャップ電圧を発生する半導体装置とすることができる。

特に、電流調整手段を電流加算型デジタル／アナログ変換器で構成した場合には、電流調整手段の回路構成を簡略化することができる。

以下に、本発明に係るバンドギャップレファレンス回路の具体的な構成について図面を参照しながら説明する。

図１に示すように、バンドギャップレファレンス回路１は、電流密度の異なる一対の第１及び第２のトランジスタQ1,Q2のベース同士を共通接続するとともに、第１のトランジスタQ1のエミッタに第１の抵抗R1の一端を接続し、この第１の抵抗R1の他端にグランド端子GNDを接続し、一方、第２のトランジスタQ2のエミッタに第２の抵抗R2の一端を接続し、この抵抗R2の他端に第１のトランジスタQ1のエミッタ及び第１の抵抗R1を接続している。

また、バンドギャップレファレンス回路１は、第１及び第２のトランジスタQ1,Q2のコレクタに電源端子VDDを抵抗R3,R4を介してそれぞれ接続するとともに、これらの第１及び第２のトランジスタQ1,Q2のコレクタを差動演算器（オペアンプ）AMP1の入力端子に接続し、この差動演算器AMP1の出力端子をトランジスタQ3のベースに接続し、このトランジスタQ3のコレクタに電源端子VDDを接続するとともに、トランジスタQ3のエミッタに抵抗R5を介して第１及び第２のトランジスタQ1,Q2のベースに接続し、さらには、抵抗R5にグランド端子GNDを抵抗R6を介して接続しており、トランジスタQ3のエミッタから一定の電圧を出力するように構成している。

さらに、バンドギャップレファレンス回路１には、電流調整手段２を設けており、この電流調整手段２は、第１及び第２のトランジスタQ1,Q2のコレクタ電流の整数倍の電流を調整可能な比率で分配するとともに、それぞれの分配電流を各トランジスタQ1,Q2のエミッタ電流に加えるように構成している。

具体的には、電流調整手段２は、電源端子VDDに電流源Ｉを接続し、この電流源Ｉに電流加算型デジタル／アナログ変換器DACを接続し、この電流加算型デジタル／アナログ変換器DACの一方の出力端子を第２のトランジスタQ2のエミッタに接続するとともに、他方の出力端子を第１のトランジスタQ1のエミッタに接続している。

ここで、電流源Ｉは、電源端子VDDから両トランジスタQ1,Q2のコレクタに流れ込む電流値と同一の電流を電流加算型デジタル／アナログ変換器DACに通電するようになっている。

また、電流加算型デジタル／アナログ変換器DACは、電流源Ｉから入力された電流をデジタル入力信号Ｓに基づく比率で分配し、その分配電流i1,i2を出力するようにしており、分配比率によらずに常に分配電流i1,i2の総和が一定となるようにしている。

そして、バンドギャップレファレンス回路１では、電流調整手段２に入力するデジタル入力信号Ｓを適宜設定することによって、第1及び第２のトランジスタQ1,Q2の飽和電流値や第１及び第２の抵抗R1,R2の抵抗値にばらつきが生じても第１及び第２のトランジスタQ1,Q2のコレクタに接続した第１及び第２の抵抗R1,R2に流れる電流を増減させることができ、これによって使用温度に依存することなく一定のバンドギャップ電圧を発生させることができる。

すなわち、バンドギャップレファレンス回路１では、差動演算器AMP1の作用によって第１及び第２のトランジスタQ1,Q2に等しいコレクタ電流Icが流れるようにフィードバック制御すると、第１及び第２のトランジスタQ1,Q2の電流密度の差に起因して第１及び第２のトランジスタQ1,Q2のベース・エミッタ電圧に電位差ΔＶbeが生じることになる。この
電位差ΔＶbeは、前述したように、第１のトランジスタQ1のエミッタ面積と第２のトラン
ジスタQ2のエミッタ面積との比を１：Ｎとすると、
ΔＶbe＝Ｖ_T・ｌnＮ・・・（式１）
と表せる。

そして、この電位差ΔＶbeが第２の抵抗R2の両端に印加されているため、ΔＶbeは、
ΔＶbe＝I2・r2 ・・・（式１１）
となる。ここで、I2は第２の抵抗R2に流れる電流値、r2は第２の抵抗R2の抵抗値である。

したがって、I2は、式１及び式１１から、
I2＝Ｖ_T・ｌnＮ／r2 ・・・（式１２）
となる。

また、第１の抵抗R1の両端の電位差V1は、
V1＝I1・r1 ・・・（式１３）
となる。ここで、I1は第１の抵抗R1に流れる電流値、r1は第１の抵抗R1の抵抗値である。

このI1は、
I1＝I2＋Ic＋i2 ・・・（式１４）
と表せる。

ここで、分配電流i2は、デジタル入力信号Ｓの最大値をｍ、デジタル入力信号Ｓの値をｄ、電流加算型デジタル／アナログ変換器DACでの定数倍係数をａと表すと、
i2＝２・ａ・Ic・（ｍ−ｄ）・・・（式１５）
と表せる。なお、分配電流i1は、
i1＝２・ａ・Ic・ｄ・・・（式１６）
と表せる。

また、I2は、第２の抵抗R2に注目すると、
I2＝Ic＋i1 ・・・（式１７）
と表せる。

そして、式１４に式１５〜１７を代入して整理すると、
I1＝I2・[1+(1+2ad)／（1+2a(m-d)）] ・・・（式１８）
と表せる。

したがって、式１３は、式１２と式１８より、
V1＝[1+(1+2ad)／（1+2a(m-d)）]・（r1／r2）・lnＮ・Ｖ_T ・・・（式１９）
となる。

さらに、第１及び第２のトランジスタQ1,Q2のベース電位であるバンドギャップ電圧Ｖ
bgは、
Ｖbg＝Ｖbg_(on)＋V1 ・・・（式２０）
と表せる。

この式２０に式１９と式８を代入すると、バンドギャップ電圧Ｖbgは、
Vbg＝Vgo-V_T[(γ-α)ln(T)-ln(EG)]+V_T[1+(1+2ad)/(1+2a(m-d))](r1/r2)ｌnＮ・・・（式21）
となる。

この式２１を温度Ｔで微分し、温度Ｔ₀で温度係数が０となる境界条件を用いると、
[1+(1+2ad)/(1+2a(m-d))](r1/r2)lnＮ+ln(EG)-(γ-α)ln(T)-(V_T/T)(γ-α)＝０・・・(式22)
となる。

したがって、この式２２を満足するように電流調整手段２に入力するデジタル入力信号Ｓの値ｄを適宜設定することによって、第1及び第２のトランジスタQ1,Q2の飽和電流値や第１及び第２の抵抗R1,R2の抵抗値にばらつきが生じても使用温度に依存することなく一定のバンドギャップ電圧を発生させることができる。

さらに、式２１に式２２を代入すると、ある温度Toでは、
｛Vbg−Vgo-V_To・（γ−α）｝／To ・・・（式２３）
が得られる。

この式２３は、バンドギャップ電圧Ｖbgのみを変化させれば常に満足される。
したがって、上記構成のバンドギャップレファレンス回路１では、予め決めたある温度Toで電流調整手段２に入力するデジタル入力信号Ｓの値ｄを調整することによって、式２３を満足するようなバンドギャップ電圧Ｖbgに設定することができ、これにより、バンド
ギャップレファレンス回路１の温度係数を０とすることができる。

本発明に係るバンドギャップレファレンス回路を示す回路図。同動作を説明するための説明図。従来のバンドギャップレファレンス回路を示す回路図。

符号の説明

１バンドギャップレファレンス回路
２電流調整手段
Q1,Q2 第１及び第２のトランジスタ
R1,R2 第１及び第２の抵抗
AMP1 差動演算器
Ｉ電流源
DAC 電流加算型デジタル／アナログ変換器

Claims

ベース同士を共通接続した電流密度の異なる一対のトランジスタのエミッタ間に抵抗を接続するとともに、両トランジスタのコレクタ電流が等しくなるようにベース電位を調整することによって一定のバンドギャップ電圧を発生するように構成したバンドギャップレファレンス回路において、
前記コレクタ電流の整数倍の電流を調整可能な比率で分配したそれぞれの電流を各トランジスタのエミッタ電流に加える電流調整手段を有することを特徴とするバンドギャップレファレンス回路。
前記電流調整手段は、電流加算型デジタル／アナログ変換器で構成したことを特徴とする請求項１に記載のバンドギャップレファレンス回路。
ベース同士を共通接続した電流密度の異なる一対のトランジスタのエミッタ間に抵抗を接続するとともに、両トランジスタのコレクタ電流が等しくなるようにベース電位を調整することによって一定のバンドギャップ電圧を発生するように構成したバンドギャップレファレンス回路を半導体基板上に形成した半導体装置において、
前記バンドギャップレファレンス回路は、前記コレクタ電流の整数倍の電流を調整可能な比率で分配したそれぞれの電流を各トランジスタのエミッタ電流に加える電流調整手段を有することを特徴とする半導体装置。