EP3710613A1 - Verfahren zum herstellen einer bodenplatte für ein elektronikmodul - Google Patents

Verfahren zum herstellen einer bodenplatte für ein elektronikmodul

Info

Publication number
EP3710613A1
EP3710613A1 EP18789391.2A EP18789391A EP3710613A1 EP 3710613 A1 EP3710613 A1 EP 3710613A1 EP 18789391 A EP18789391 A EP 18789391A EP 3710613 A1 EP3710613 A1 EP 3710613A1
Authority
EP
European Patent Office
Prior art keywords
layer
plate
deposited
solderable
pvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP18789391.2A
Other languages
English (en)
French (fr)
Inventor
Joachim Ganz
Roland Hoffmann
Uwe Dreissigacker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Doduco Solutions GmbH
Original Assignee
Doduco Solutions GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Doduco Solutions GmbH filed Critical Doduco Solutions GmbH
Publication of EP3710613A1 publication Critical patent/EP3710613A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C23C14/022—Cleaning or etching treatments by means of bombardment with energetic particles or radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C23C14/025—Metallic sublayers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates

Definitions

  • the invention relates to a method for producing a base plate for an electronic module.
  • the pickling step is laborious, but necessary, because electrodeposited nickel layers adhere poorly to silicon carbide or other non-metallic components of the composite.
  • the most complete possible extraction of non-metallic grains on the surface of the composite material requires relatively long exposure times of aggressive pickling media.
  • a good adhesion of the nickel layer is thus accompanied by increasingly longer and more expensive preparation steps.
  • Another problem is that the nickel layer can deposit hydrogen during the electrodeposition process which results in pores and uneven film formation as well as voids in later soldering.
  • the object of the present invention is to show a way in which the quality of the coatings can be increased and costs can be saved in the production of a base plate for an electronic module.
  • a plate is made of a composite material, which is a metallic component based on aluminum and a non-metallic component contains, coated by physical vapor deposition (PVD).
  • PVD physical vapor deposition
  • the process speed can thus be increased, which allows cost savings, and the problem of hydrogen storage in the nickel layer can be avoided.
  • a deposited with PVD nickel layer is therefore good solderable, so that a layer based on copper or a precious metal is no longer mandatory.
  • the solderable layer according to the invention may thus be a nickel layer or a layer based on copper or a noble metal. This layer based on copper or a noble metal can be deposited on a nickel layer, on an adhesive layer or directly on the plate.
  • the coating can be easily limited to the areas where a coating is actually needed by using masks. Surprisingly, it is possible to achieve a uniform, closed layer by using PVD even at much thinner layer thicknesses than when using wet-chemical and galvanic coating processes.
  • the sum of all deposited on the plate layers therefore preferably has a thickness of only 5 pm or less, for example, 3 ⁇ or less, in particular 0.5 pm to 1, 5 pm. Thinner layers enable faster production and thus further cost savings.
  • an adhesive layer for example based on titanium, tungsten, molybdenum and / or chromium, is deposited on the plate by means of PVD, before the solderable layer is deposited.
  • the solderable layer can be deposited directly onto the adhesive layer or onto an intermediate layer, for example based on nickel, arranged between the adhesive layer and the solderable layer.
  • the adhesion of the layer or layers can thus be improved.
  • Layers based on titanium, tungsten, molybdenum and / or chromium adhere to aluminum as well as to non-metallic components of the plate, such as SiC or carbon, in particular graphite.
  • the invention also relates to an electronic module with a bottom plate, which is produced by the method according to the invention, and an electronic component soldered onto the cover layer of the carrier plate.
  • the component may, for example, contain a transistor, in particular an IGBT (insulated-gate bipolar transistor).
  • the plate may be made of a particle composite material comprising an aluminum-based metallic component and a non-metallic component, e.g. based on SiC or carbon (such as graphite, graphene or carbon nanotubes) contains, are first pretreated wet-chemically.
  • a non-metallic component e.g. based on SiC or carbon (such as graphite, graphene or carbon nanotubes) contains
  • SiC or carbon such as graphite, graphene or carbon nanotubes
  • PVD is then used to deposit an adhesion layer based on titanium, tungsten, molybdenum or chromium. Thereafter, a nickel-based interlayer is deposited on the adhesive layer by PVD, and then a PVD-based overcoat layer is deposited on the base of copper or a noble metal, e.g. Silver or gold, isolated.
  • a noble metal e.g. Silver or gold
  • the adhesive layer preferably has a thickness of less than 1 ⁇ , for example, from 0.05 ⁇ to 0.5 ⁇ , in particular 0.05 ⁇ to 0.2 pm.
  • the intermediate layer should be thicker than the adhesive layer.
  • the intermediate layer preferably has a thickness of 2 ⁇ m or less, for example 0.5 ⁇ m to 1.5 ⁇ m.
  • the cover layer preferably has a thickness of less than 1 ⁇ m, for example from 0.05 ⁇ m to 0.5 ⁇ m.
  • the composite material of the plate may be, for example, AlSiC, in particular AISiC-9.
  • AISiC-9 contains 37 vol.% Al and 63 vol.% SiC.
  • AIC in particular AIC with graphite content of less than 30% by weight of carbon.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)

Abstract

Beschrieben wird ein Verfahren zum Herstellen einer Bodenplatte für ein Elektronikmodul, indem eine Platte aus einem Verbundwerkstoff, der eine metallische Komponente auf Basis von Aluminium und eine nicht-metallische Komponente enthält, mit lötbaren Schicht beschichtet wird. Erfindungsgemäß ist vorgesehen, dass die Trägerschicht und die Deckschicht mittels PVD abgeschieden werden.

Description

Verfahren zum Herstellen einer Bodenplatte für ein Elektronikmodul
Beschreibung
Die Erfindung betrifft ein Verfahren zum Herstellen einer Bodenplatte für ein Elektronikmodul.
Gestiegene Anforderungen an die Bodenplatten von Elektronikmodulen hinsichtlich thermischer Leitfähigkeit, einem günstigen thermischen Ausdehnungskoeffizienten sowie mechanische Stabilität und möglichst geringem Gewicht haben dazu geführt, dass zunehmend Platten aus Verbundwerkstoffen, die eine metallische Komponente auf Basis von Aluminium und eine nichtmetallische Komponente, beispielsweise SiC oder Graphit, enthalten, eingesetzt werden. Bei diesen Verbundwerkstoffen handelt es sich um Teilchenverbundwerkstoffe. Teilchenverbundwerkstoffe werden manchmal auch als Matrixverbundwerkstoffe bezeichnet.
Die für Bodenplatten von Elektronikmodulen gebräuchlichen Verbundwerkstoffe, die neben Aluminium auch eine nichtmetallische Komponente wie Siliziumcarbid oder Graphit enthalten, sind schlecht lötbar. Bei der Herstellung von Bodenplatten für Elektronikmodule werden deshalb Platten aus einem solchen Verbundwerkstoff mit einer Zwischenschicht auf Basis von Nickel und einer gut lötbaren Deckschicht auf Basis von Kupfer oder einem Edelmetall beschichtet. Dazu wird zunächst die Oberfläche der Verbundwerkstoff platte mit fluorhaltigen Beizmedien behandelt, um Siliziumcarbid oder andere nichtmetallische Komponenten von der Oberfläche der Platte zu entfernen. Auf die verbleibende metallische Oberfläche wird dann nasschemisch eine Nickelschicht abgeschieden, die in einem weiteren galvanischen Prozessschritt zunächst mit einer Nickelschicht und dann mit einer Deckschicht auf Basis von Kupfer oder einem Edelmetall überzogen wird.
Der Beizschritt ist aufwändig, aber notwendig, da galvanisch abgeschiedene Nickelschichten auf Siliziumcarbid oder anderen nichtmetallischen Komponenten des Verbundwerkstoffs schlecht haften. Ein möglichst vollständiges Herauslösen von nichtmetallischen Körnern an der Oberfläche des Verbundwerkstoffs erfordert relativ lange Einwirkzeiten aggressiver Beizmedien. Eine gute Haftung der Nickelschicht geht also mit zunehmend längeren und aufwendigeren Vorbereitungsschritten einher. Ein weiteres Problem besteht darin, dass die Nickelschicht während des galvanischen Beschichtungsprozesses Wasserstoff einlagern kann, der zu Poren und einer ungleichmäßigen Schichtbildung sowie Lunkern bei einem späteren Verlöten führt.
Aufgabe der vorliegenden Erfindung ist es, einen Weg aufzuzeigen, wie bei der Herstellung einer Bodenplatte für ein Elektronikmodul die Qualität der Beschichtungen erhöht und Kosten eingespart werden können.
Diese Aufgabe wird durch ein Verfahren mit den im Anspruch 1 angegebenen Merkmalen gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
Bei einem erfindungsgemäßen Verfahren zum Herstellen einer Bodenplatte für ein Elektronikmodul wird eine Platte aus einem Verbundwerkstoff, der eine metallische Komponente auf Basis von Aluminium und eine nicht-metallische Komponente enthält, mittels physikalischer Gasphasenabscheidung (physical vapour deposition - PVD) beschichtet. Vorteilhaft kann so die die Prozessgeschwindigkeit erhöht werden, was Kosteneinsparungen ermöglicht, und das Problem der Wasserstoffeinlagerung in die Nickelschicht vermieden werden. Eine mit PVD abgeschiedene Nickelschicht ist deshalb gut lötbar, so dass eine Schicht auf Basis von Kupfer oder einem Edelmetall nicht mehr zwingend erforderlich ist. Die lötbare Schicht kann erfindungsgemäß also eine Nickelschicht oder eine Schicht auf Basis von Kupfer oder einem Edelmetall sein. Diese Schicht auf Basis von Kupfer oder einem Edelmetall kann auf eine Nickelschicht abgeschieden werden, auf eine Haftschicht oder unmittelbar auf die Platte. Ein weiterer Vorteil besteht darin, dass die Beschichtung durch Verwendung von Masken problemlos auf die Bereiche beschränkt werden kann, in denen eine Beschichtung auch tatsächlich benötigt wird. Überraschender Weise lässt sich durch Einsatz von PVD schon bei wesentlich dünneren Schichtdicken als bei Einsatz nasschemischer und galvanischer Beschichtungsverfahren eine gleichmäßige, geschlossene Schicht erreichen. Die Summe aller auf der Platte abgeschiedenen Schichten hat deshalb bevorzugt eine Stärke von nur 5 pm oder weniger, beispielsweise 3 μιτι oder weniger, insbesondere 0,5 pm bis 1 ,5 pm. Dünnere Schichten ermöglichen eine schnellere Fertigung und somit weitere Kosteneinsparungen.
Eine vorteilhafte Weiterbildung der Erfindung sieht vor, dass auf die Platte eine Haftschicht, z.B. auf Basis von Titan, Wolfram, Molybdän und/oder Chrom, mittels PVD abgeschieden wird, bevor die lötbare Schicht abgeschieden wird. Die lötbare Schicht kann dabei direkt auf die Haftschicht abgeschiedenen werden oder auf eine zwischen der Haftschicht und der lötbaren Schicht angeordnete Zwischenschicht, beispielsweise auf Basis von Nickel. Vorteilhaft kann so die Haftung der Schicht bzw. Schichten verbessert werden. Schichten auf Basis von Titan, Wolfram, Molybdän und/oder Chrom haften auf Aluminium sowie auch auf nichtmetallischen Komponenten der Platte wie SiC oder Kohlenstoff, insbesondere Graphit. Ein aufwändiger Beizschritt zum Herauslösen nichtmetallischer Körner aus der Oberfläche der Platte ist deshalb nicht mehr erforderlich. Die Erfindung betrifft auch ein Elektronikmodul mit einer Bodenplatte, die mit dem erfindungsgemäßen Verfahren hergestellt ist, und einem auf die Deckschicht der Trägerplatte aufgelöteten elektronischen Bauteil. Das Bauteil kann beispielsweise einem Transistor enthalten, insbesondere einen IGBT (insulated-gate bipolar Transistor).
Weitere Einzelheiten und Vorteile der Erfindung werden nachstehend an einem Ausführungsbeispiel beschrieben: Bei der erfindungsgemäßen Herstellung einer Bodenplatte für ein Elektronikmodul kann die Platte aus einem Teilchenverbundwerkstoff, der eine metallische Komponente auf Basis von Aluminium und eine nichtmetallische Komponente, z.B. auf Basis von SiC oder Kohlenstoff (etwa Graphit, Graphen oder C-Nanotubes) enthält, zunächst nasschemisch vorbehandelt werden. Dabei wird die Platte gewaschen und entfettet. Als weiteren Vorbehandlungsschritt kann die Oberfläche der Platte durch lonenätzen behandelt werden.
Auf die Platte wird dann mittels PVD eine Haftschicht auf Basis von Titan, Wolfram, Molybdän oder Chrom abgeschieden. Danach wird auf die Haftschicht mittels PVD eine Zwischenschicht auf Basis von Nickel abgeschieden und dann auf die Zwischenschicht mittels PVD eine Deckschicht auf Basis von Kupfer oder einem Edelmetall, z.B. Silber oder Gold, abgeschieden. Bei der Abscheidung der verschiedenen Schichten mittels PVD können Masken eingesetzt werden, um gezielt definierte Bereiche der Platte von der Beschichtung auszusparen.
Die Haftschicht hat bevorzugt eine Stärke von weniger als 1 μιτι, beispielsweise von 0,05 μηη bis 0,5 μιη, insbesondere 0,05 μιη bis 0,2 pm. Die Zwischenschicht sollte dicker als die Haftschicht sein. Bevorzugt hat die Zwischenschicht eine Stärke von 2 pm oder weniger, beispielsweise 0,5 pm bis 1 ,5 μιη. Die Deckschicht hat bevorzugt eine Stärke von weniger als 1 μιη, beispielsweise von 0,05 pm bis 0,5 pm.
Der Verbundwerkstoff der Platte kann beispielsweise AlSiC, insbesondere AISiC-9 sein. AISiC-9 enthält 37 Vol.-% AI und 63 Vol.-% SiC. Eine andere Möglichkeit besteht darin, dass der Verbundwerkstoff AIC ist, insbesondere AIC mit Graphitanteil von weniger als 30 Gew.-% Kohlenstoff.

Claims

Patentansprüche
1. Verfahren zum Herstellen einer Bodenplatte für ein Elektronikmodul, indem eine Platte aus einem Verbundwerkstoff, der eine metallische Komponente auf Basis von Aluminium und eine nicht-metallische Komponente enthält, mit einer lötbaren Schicht beschichtet wird,
dadurch gekennzeichnet, dass
die lötbare Schicht mittels PVD abgeschieden wird.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass die lötbare Schicht eine Nickelschicht oder eine Schicht auf Basis von Kupfer oder einem Edelmetall ist.
3. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die lötbare Schicht eine Schicht auf Basis von Kupfer oder einem
Edelmetall ist, die auf eine mittels PVD abgeschiedene Zwischenschicht auf Basis von Nickel abgeschieden wird.
4. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass auf die Platte eine Haftschicht mittels PVD abgeschieden wird, bevor die lötbare Schicht abgeschieden wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Haftschicht eine Schicht auf Basis von Titan, Wolfram, Molybdän und/oder Chrom ist.
6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die nicht-metallische Komponente des Verbundwerkstoffs Siliziumcarbid oder Kohlenstoff ist.
7. Verfahren nach einem der vorstehenden Ansprüche, gekennzeichnet durch lonenätzen der Platte vor dem Beschichten.
8. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass beim Beschichten mittels einer Maske Bereiche der Platte ausgespart werden.
9. Elektronikmodul mit einer Bodenplatte, die mit einem Verfahren nach einem der vorstehenden Ansprüche hergestellt ist, und einem auf die lötbare Schicht der Trägerplatte aufgelöteten elektronischen Bauteil.
EP18789391.2A 2017-11-13 2018-10-17 Verfahren zum herstellen einer bodenplatte für ein elektronikmodul Withdrawn EP3710613A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017126590.2A DE102017126590A1 (de) 2017-11-13 2017-11-13 Verfahren zum Herstellen einer Bodenplatte für ein Elektronikmodul
PCT/EP2018/078424 WO2019091734A1 (de) 2017-11-13 2018-10-17 Verfahren zum herstellen einer bodenplatte für ein elektronikmodul

Publications (1)

Publication Number Publication Date
EP3710613A1 true EP3710613A1 (de) 2020-09-23

Family

ID=63915039

Family Applications (1)

Application Number Title Priority Date Filing Date
EP18789391.2A Withdrawn EP3710613A1 (de) 2017-11-13 2018-10-17 Verfahren zum herstellen einer bodenplatte für ein elektronikmodul

Country Status (9)

Country Link
US (1) US20200270738A1 (de)
EP (1) EP3710613A1 (de)
JP (1) JP7185689B2 (de)
KR (1) KR20200087131A (de)
CN (1) CN111344430B (de)
CA (1) CA3080428A1 (de)
DE (1) DE102017126590A1 (de)
IL (1) IL274056A (de)
WO (1) WO2019091734A1 (de)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2750436A1 (de) * 1977-11-11 1979-05-17 Degussa Verfahren zur herstellung hartloetfaehiger metallschichten auf keramik
FR2585730B1 (fr) * 1985-08-01 1987-10-09 Centre Nat Rech Scient Procede de depot de metaux en couche mince sur un substrat non metallique, avec depot intermediaire d'hydrures par pulverisation cathodique reactive
US4964962A (en) * 1988-10-08 1990-10-23 Matsushita Electric Works, Ltd. Method for forming conducting metal layer on inorganic substrate
JPH0796702B2 (ja) * 1988-10-08 1995-10-18 松下電工株式会社 無機質基板のメタライゼーションの方法
JPH09104969A (ja) * 1995-08-09 1997-04-22 Matsushita Electric Ind Co Ltd 導体膜およびその形成方法
DE10235277B4 (de) * 2002-08-02 2005-12-29 Leonhardy Gmbh Verfahren zur Befestigung von nicht lötbaren Komponenten auf elektronischen Leiterplatten
EP1524336A1 (de) * 2003-10-18 2005-04-20 Aluminal Oberflächtentechnik GmbH & Co. KG Mit einer Aluminium-/Magnesium-Legierung beschichtete Werkstücke
JP2006083442A (ja) * 2004-09-17 2006-03-30 Seiko Epson Corp 成膜方法、電子デバイス、及び電子機器
KR100807948B1 (ko) * 2007-02-28 2008-02-28 삼성전자주식회사 저저항 금속 배선 형성방법, 금속 배선 구조 및 이를이용하는 표시장치
JP2009129983A (ja) * 2007-11-20 2009-06-11 Toyota Central R&D Labs Inc 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
EP2197253A1 (de) * 2008-12-12 2010-06-16 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Verfahren zur Stromkreisabscheidung
JP5526632B2 (ja) * 2009-07-14 2014-06-18 三菱マテリアル株式会社 絶縁基板、絶縁回路基板、半導体装置、絶縁基板の製造方法及び絶縁回路基板の製造方法
KR101074550B1 (ko) * 2009-12-29 2011-10-17 엘에스산전 주식회사 파워 모듈 및 그의 제조 방법

Also Published As

Publication number Publication date
WO2019091734A1 (de) 2019-05-16
CN111344430B (zh) 2022-03-15
JP2021502692A (ja) 2021-01-28
CA3080428A1 (en) 2019-05-16
IL274056A (en) 2020-06-30
DE102017126590A1 (de) 2019-05-16
KR20200087131A (ko) 2020-07-20
JP7185689B2 (ja) 2022-12-07
CN111344430A (zh) 2020-06-26
US20200270738A1 (en) 2020-08-27

Similar Documents

Publication Publication Date Title
EP2295618A1 (de) Verbundstoff für elektrisches/elektronisches bauteil und elektrisches/elektronisches bauteil damit
RU2366752C1 (ru) Способ получения многослойного покрытия для режущего инструмента
Baated et al. Effect of intermetallic growth rate on spontaneous whisker growth from a tin coating on copper
WO1999024633A1 (fr) Acier inoxydable revetu d'un compose intermetallique et son procede de production
EP2402485A1 (de) Metallbeschichtetes polyimidharzsubstrat mit hervorragender wärmealterungsresistenz
Kołczyk et al. Investigation of two-step metallization process of plastic 3D prints fabricated by SLA method
EP3710613A1 (de) Verfahren zum herstellen einer bodenplatte für ein elektronikmodul
JP2006219752A5 (de)
US20110091739A1 (en) Composite material for electrical/electronic part and electrical/electronic part using the same
DE102004006127A1 (de) Verfahren zur Herstellung von korrosionsbeständigen und dekorativen Beschichtungen und Schichtsystemen für Substrate aus Metallen
MXPA05007803A (es) Tratamientos de superficies de prechapado para mejor resistencia a la corrosion galvanica.
CN113529080A (zh) 一种用于pcb微型铣刀的涂层
RU2366749C1 (ru) Способ получения многослойного покрытия для режущего инструмента
DE102010006267B4 (de) Haftfestes mehrlagiges Schichtsystem und Verfahren zu dessen Herstellung
DE2012063A1 (de) Verfahren zum Herstellen von aus Alu minium Legierungen bestehenden Kontakt metallschichten an Halbleiterbauelementen
DE102010025311A1 (de) Verfahren zum Aufbringen einer metallischen Schicht auf ein keramisches Substrat
JP5155139B2 (ja) 錫被覆電気コネクタ
RU2349687C2 (ru) Способ подготовки изделий из алюминия и его сплавов перед нанесением гальванических покрытий
RU2366754C1 (ru) Способ получения многослойного покрытия для режущего инструмента
WO2016113079A1 (de) Verfahren zur herstellung einer eine versinterte kupfermetallisierung aufweisenden bondbaren metallisierung für kupfer-bändchen- oder kupfer-dickdraht-bonds auf einem halbleitersubstrat und entsprechende bondbare metallisierung
DE102015009944B4 (de) Steckverbinder hergestellt aus einem Band aus einer Aluminium-Legierung
WO1993020264A1 (de) Verfahren zum herstellen von gleitlager-schichtwerkstoff oder gleitlager-schichtwerkstücken
DE1521006C (de) Verfahren zur Vorbehandlung von nicht leitenden Unterlagen fur das galvanische Aufbringen von guthaftenden Kupferschich ten fur elektrische Schaltungen
RU2366751C1 (ru) Способ получения многослойного покрытия для режущего инструмента
JPS6342394A (ja) 衝撃密着性に優れた亜鉛−ニツケル合金電気めつき鋼板の製造方法

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20200331

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20231019

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20240301