WO2016113079A1 - Verfahren zur herstellung einer eine versinterte kupfermetallisierung aufweisenden bondbaren metallisierung für kupfer-bändchen- oder kupfer-dickdraht-bonds auf einem halbleitersubstrat und entsprechende bondbare metallisierung - Google Patents

Verfahren zur herstellung einer eine versinterte kupfermetallisierung aufweisenden bondbaren metallisierung für kupfer-bändchen- oder kupfer-dickdraht-bonds auf einem halbleitersubstrat und entsprechende bondbare metallisierung Download PDF

Info

Publication number
WO2016113079A1
WO2016113079A1 PCT/EP2015/080711 EP2015080711W WO2016113079A1 WO 2016113079 A1 WO2016113079 A1 WO 2016113079A1 EP 2015080711 W EP2015080711 W EP 2015080711W WO 2016113079 A1 WO2016113079 A1 WO 2016113079A1
Authority
WO
WIPO (PCT)
Prior art keywords
metallization
copper
layer
semiconductor substrate
bondable
Prior art date
Application number
PCT/EP2015/080711
Other languages
English (en)
French (fr)
Inventor
David Gross
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO2016113079A1 publication Critical patent/WO2016113079A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H01L2224/0332—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03612—Physical or chemical etching by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05199—Material of the matrix
    • H01L2224/052—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05247—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05199—Material of the matrix
    • H01L2224/05294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/052 - H01L2224/05291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05298—Fillers
    • H01L2224/05299—Base material
    • H01L2224/053—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05298—Fillers
    • H01L2224/05299—Base material
    • H01L2224/05395—Base material with a principal constituent of the material being a gas not provided for in groups H01L2224/053 - H01L2224/05391
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05687—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05699—Material of the matrix
    • H01L2224/057—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05738—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05699—Material of the matrix
    • H01L2224/05794—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/057 - H01L2224/05791
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05798—Fillers
    • H01L2224/05799—Base material
    • H01L2224/058—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05838—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05847—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05798—Fillers
    • H01L2224/05799—Base material
    • H01L2224/05895—Base material with a principal constituent of the material being a gas not provided for in groups H01L2224/058 - H01L2224/05891
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Definitions

  • the invention is based on a method for producing a bondable
  • the method according to the invention for producing a bondable metallization having the features of independent claim 1 and the corresponding bondable metallization having the features of independent claim 6 have the advantage over the prior art that a cost-effective process for producing a copper metallization is provided which is suitable for a copper thick-wire metallurgy. Bonding process is suitable and has the required capacity.
  • Embodiments of the present invention include sintering the printed paste or ink on a semiconductor substrate, which may include power semiconductor devices, by heat input via laser light, an infrared source, or by annealing in an oven.
  • Embodiments of the present invention advantageously enable the execution of the copper metallization with a given thickness, with fewer process steps required, and simpler process control compared to galvanic deposition.
  • the printed and sintered copper metallization is more porous compared to electrodeposited copper metallization, and advantageously introduces less thermal stress into the system for the same layer thickness.
  • Embodiments of the present invention provide a method for making a bondable metallization on a semiconductor substrate for a power semiconductor.
  • the bondable metallization has a first metallization layer, which is applied to the semiconductor substrate, and a second metallization layer, which is applied to the first metallization layer.
  • a paste or ink containing copper nanoparticles is applied to the first metallization in order to form the second metallization layer. imprinted and sintered by a thermal process to a copper metallization.
  • a bondable metallization on a semiconductor substrate for a power semiconductor which comprises a first metallization layer applied to the semiconductor substrate and a second metallization layer applied to the first metallization layer.
  • the second metallization layer is designed as printed and sintered copper metallization.
  • Embodiments of the method according to the invention for producing a bondable metallization are used in the production of semiconductor components, in particular of power semiconductor components.
  • Embodiments of the bondable metallization of the invention find application in novel, highly reliable assembly and bonding techniques, such as e.g. copper thick-wire bonding, which in turn finds utility in popular power electronic modules (e.g., steering control).
  • the first metallization layer can be deposited on the semiconductor substrate by physical or chemical vapor deposition.
  • the first metallization layer can be structured by a lift-off process.
  • the application of the first metallization layer is advantageously carried out by known from the prior art and proven process steps according to standard semiconductor technologies.
  • the second metallization layer can be printed onto the first metallization layer to form the copper metallization with a predetermined structure.
  • the application of the paste or ink with copper nanoparticles to the first metallization layer by the printing process already involves the structuring of the copper metallization.
  • an expensive and expensive lithographic process can be saved.
  • the copper metallization after the thermal sintering process can be patterned by such a photolithographic process followed by an etching process.
  • a further metallization can be applied from at least one layer for passivation by means of electroless chemical or galvanic deposition or chemical or physical vapor deposition on the copper metallization.
  • the copper metallization may have a thickness in the range of 8 to 35 ⁇ . This advantageously provides suitable copper metallization of sufficient strength for copper ribbon and copper thick-wire bonds.
  • the first metallization layer may comprise a contact material layer and / or a diffusion barrier layer and / or an adhesion promoter layer and / or a first copper layer.
  • the first metallization layer may have a total thickness in the range of 0.1 to 2 ⁇ m.
  • the contact material layer, the diffusion barrier layer and the adhesion promoter layer may, for example, each have a thickness in the range from 0.01 to 0.2 ⁇ m, and the first copper layer may have, for example, a thickness in the range from 0.05 to ⁇ m.
  • FIG. 1 shows a schematic perspective layer structure of an exemplary embodiment of a bondable metallization according to the invention.
  • FIG. 2 shows a more detailed perspective layer structure of the bondable metallization according to the invention from FIG. 1.
  • the exemplary embodiment of a bondable metallization 1 comprises on a semiconductor substrate 3 for a power semiconductor a first metallization layer M1 applied to the semiconductor substrate 3 and a second metallization layer M2 applied to the first metallization layer M1.
  • the second metallization layer M2 is designed as printed and sintered copper metallization Cu.
  • a paste or ink with copper nanoparticles is printed onto the first metallization layer M1 according to the invention to form the second metallization layer M2 and by means of a thermal
  • the semiconductor substrate 3 may be embodied, for example, as silicon (Si) or silicon carbide (SiC) wafers, which may also comprise gallium nitride (GaN) or comparable compound semiconductor layers.
  • the semiconductor substrate 3 may include active components such as diodes, transistors, etc. through previous process steps.
  • the semiconductor substrate 3 with active components may already have one or more metallization layers not shown in detail.
  • the semiconductor substrate may include vertical power devices, such as VDMOSFET (Vertical Double-Diffused MOSFET), IGBT, vertical diodes and so on.
  • the power components may have two or more contacts on one side or on both sides of the semiconductor substrate 3, which each comprise a bondable metallization 1.
  • the first metallization Ml by physical or chemical vapor deposition (eg sputtering) is deposited.
  • the first metallization layer M1 can already be structured, for example, by lift-off process.
  • the first metallization layer M1 can have different layers, such as, for example, a contact material layer KS made of titanium (Ti), chromium (Cr), aluminum (AI) or nickel (Ni) with the underlying semiconductor substrate 3 and / or a diffusion barrier layer DS of tantalum (Ta), titanium nitride (TiN), tantalum nitride (TaN), titanium silicon nitride (TiSiN) or
  • Tantalum silicon nitride (TaSiN) and / or an adhesion promoter layer of tantalum (Ta), titanium (Ti), ruthenium (Ru), nickel (Ni) or chromium (Cr) and / or a first thin copper starting layer Cul include.
  • the first metallization layer M1 comprises the contact material layer KS, which
  • Diffusion barrier layer (DS), the adhesion promoter layer (HS) and the first copper layer Cul, which forms a bonding pad 10 for copper ribbon and copper thick-wire bonds with the copper metallization Cu.
  • the first metallization layer M1 has a total thickness in the range of 0.1 to 2 ⁇ m.
  • the contact material layer KS, the diffusion barrier layer DS and the adhesion promoter layer HS each have a thickness in the range of 0.01 to 0.2 ⁇ m.
  • the first copper layer Cul has a thickness in the range of 0.05 to ⁇ .
  • the second metallization layer M2 or the copper metallization Cu has a thickness in the range of 8 to 35 ⁇ m.
  • a printable paste or ink containing copper nanoparticles is applied to the first metallization layer M1.
  • a tempered drying step may be performed to drive off existing solvents.
  • the paste cakes are replaced by in the temperature range of 180 - 400 ° C sintered.
  • the scanning of the structures can be carried out, for example, with laser light, wherein a full-surface heating can be done by infrared source or by annealing in an oven.
  • further metallization of at least one layer can be applied to the produced copper metallization Cu by means of electroless chemical or galvanic deposition or chemical or physical vapor deposition for passivation. If the copper metallization Cu has not previously been patterned, the previously applied full-area copper metallization Cu is etched back, whereby the printed paste surfaces and / or parts of the previously deposited copper metallization Cu can be covered by a photoresist. The etching back can be carried out, for example, by wet-chemical methods or by reactive ion etching.
  • 1 and 2 respectively show a complete bondable metallization 1 on a surface of the semiconductor substrate 3 with the printed and sintered copper metallization Cu after etching back a metallization applied over the entire area before printing.
  • a thinner base metallization in the form of the first metallization layer M1 is applied to the semiconductor substrate 3 or the wafer with the active structures present, in order to ensure adhesion of the subsequently printed second metallization layer M2 and the permanent functionality of the component guarantee.
  • the first metallization layer M2 can already be structured via a lift-off process.
  • an ink or paste containing sinterable copper nanoparticles is printed by means of a suitable method on the existing first metallization Ml. This is then sintered by means of a thermal process, wherein the solvent contained and organic residues are expelled from the resulting copper metallization Cu.
  • a further reduction of the porosity of the copper metallization Cu can be achieved by subsequent diffusion of the particles into each other.
  • the previously deposited copper metallization Cu if not already done, structured, which can be done by a standard photolithographic process followed by etching process (wet or dry chemical).
  • etching process wet or dry chemical
  • at least one further metal or a ceramic composite layer can be deposited on the copper metallization Cu, which is subsequently restructured. Except for the printing and sintering of the paste or ink, all process steps follow standard semiconductor technologies.
  • Embodiments of the present invention may be used in the fabrication of semiconductor devices.
  • the bondable metallization can be used, for example, for novel highly reliable assembly and bonding techniques, such as e.g. the copper thick wire bonding, which are used in common power electronic modules application.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft eine bondbare Metallisierung (1) auf einem Halbleitersubstrat (3) für einen Leistungshalbleiter und ein Verfahren zur dessen Herstellung, wobei die bondbare Metallisierung (1) eine erste Metallisierungslage (M1), welche auf das Halbleitersubstrat (3) aufgebracht ist, und eine zweite Metallisierungslage (M2) aufweist, welche auf die erste Metallisierungslage (M1) aufgebracht ist, wobei die zweite Metallisierungslage (M2) als aufgedruckte und versinterte Kupfermetallisierung (Cu) ausgeführt ist. Erfindungsgemäß wird zur Ausbildung der zweiten Metallisierungslage (M2) eine Paste oder Tinte mit Kupfernanopartikeln auf die erste Metallisierungslage (M1) aufgedruckt und mittels eines thermischen Prozesses zu einer Kupfermetallisierung (Cu) versintert. Dadurch wird eine geeignete Kupfermetallisierung (Cu) für einen Bondpad (10) für Kupfer-Bändchen- und Kupfer-Dickdraht-Bonds ausgebildet. Die zweite Metallisierungslage (M2) wird zur Ausbildung der Kupfermetallisierung (Cu) mit einer vorgegebenen Struktur auf die erste Metallisierungslage (M1) aufgedruckt oder die Kupfermetallisierung (Cu) wird nach dem thermischen Sinterprozess durch einen fotolithografischen Prozess mit anschließendem Ätzprozess strukturiert. Auf der Kupfermetallisierung (Cu) kann mittels stromloser chemischer oder galvanischer Abscheidung oder chemischer oder physikalischer Dampfphasenabscheidung eine weitere Metallisierung aus mindestens einer Schicht zur Passivierung aufgebracht werden.

Description

Beschreibung
Titel
VERFAHREN ZUR HERSTELLUNG EINER EINE VERSINTERTE KUPFERMETALLISIERUNG
AUFWEISENDEN BONDBAREN METALLISIERUNG FÜR KUPFER-BÄNDCHEN- ODER KUPFER-DICKDRAHT-BONDS AUF EINEM HALBLEITERSUBSTRAT UND ENTSPRECHENDE
BONDBARE METALLISIERUNG
Die Erfindung geht aus von einem Verfahren zur Herstellung einer bondbaren
Metallisierung nach der Gattung des unabhängigen Patentanspruchs 1 sowie von einer bondbaren Metallisierung nach der Gattung des unabhängigen Patentanspruchs 6.
Im Bereich Leistungselektronik werden gegenwärtig Aluminium-Bändchen- und Aluminium-Dickdraht-Bonds verwendet, um die Oberseite von Leistungsbauelementen, wie beispielsweise den Source- Kontakt bei einem MOSFET (Metal Oxide Semiconductor Field- Effect Transistor: Metall-Oxid-Halbleiter- Feldeffekttransistor), den Emitter bei einem IGBT (Insulated-Gate Bipolar Transistor: Bipolartransistor mit isolierter Gate- Elektrode) usw., zu kontaktieren. Die Verwendung von Kupfer-Bändchen- und Kupfer- Dickdraht- Bonds ist momentan Gegenstand der Forschung, eine Lebensdauererhöhung der Kontaktierung bis zu einem Faktor 10 gegenüber den Aluminium-Bonds wird vorausgesagt. Dies liegt an der höheren elektrischen und thermischen Leitfähigkeit, an der höheren
Streckgrenze sowie an der deutlich höheren Elektromigrationsresistenz von Kupfer (Cu) gegenüber Aluminium (AI). Silber- oder Gold-Bonds finden aufgrund des hohen Materialpreises in Verbindung mit dem hohen Materialbedarf in der Leistungselektronik keine oder kaum Verwendung.
Durch die höhere Härte von Kupfer gegenüber Aluminium wird das korrespondierende Bondpad bei der Verwendung von Kupfer-Bändchen- bzw. Kupfer- Dickdraht- Bonds übermäßig gestresst und dadurch verformt. Eine deutlich härtere Metallisierung gegenüber der standardmäßig verwendeten Aluminium- Metallisierung mit einer Stärke von ca. 5 μηη ist daher erforderlich. Derzeit ist die Forschung und Erprobung hauptsächlich auf Kupfer-Metallisierungen fixiert. Eine Möglichkeit zur Aufbringung von dicken Kupferschichten mit einer Stärke von mehr als 5 μηη basiert bei bekannten Verfahren auf einer elektrochemischen bzw. galvanischen Abscheidung.
Offenbarung der Erfindung
Das erfindungsgemäße Verfahren zur Herstellung einer bondbaren Metallisierung mit den Merkmalen des unabhängigen Patentanspruchs 1 sowie die korrespondierende bondbare Metallisierung mit den Merkmalen des unabhängigen Patentanspruchs 6 haben demgegenüber den Vorteil, dass ein kostengünstiger Prozess zur Herstellung eine Kupfermetallisierung bereitgestellt wird, welche für einen Kupfer-Dickdraht-Bondprozess geeignet ist und die erforderliche Belastbarkeit aufweist. Ausführungsformen der vorliegenden Erfindung umfassen die Versinterung der gedruckten Paste oder Tinte auf einem Halbleitersubstrat, welches Leistungshalbleiterbauelemente beinhalten kann, durch Wärmeeintrag über Laserlicht, eine Infrarotquelle oder durch Temperung in einem Ofen.
Ausführungsformen der vorliegenden Erfindung ermöglichen in vorteilhafter Weise die Ausführung der Kupfermetallisierung mit einer vorgegebenen Stärke, wobei weniger Prozessschritte erforderlich sind und im Vergleich mit einer galvanischen Abscheidung eine einfachere Prozessführung möglich ist. Zudem ist die gedruckte und gesinterte Kupfermetallisierung im Vergleich mit einer galvanisch abgeschiedenen Kupfermetallisierung poröser und bringt bei gleicher Schichtstärke in vorteilhafte Weise weniger thermische Spannung in das System ein.
Ausführungsformen der vorliegenden Erfindung stellen ein Verfahren zur Herstellung einer bondbaren Metallisierung auf einem Halbleitersubstrat für einen Leis- tungshalbleiter zur Verfügung. Hierbei weist die bondbare Metallisierung eine erste Metallisierungslage, welche auf das Halbleitersubstrat aufgebracht ist, und eine zweite Metallisierungslage, welche auf die erste Metallisierungslage aufgebracht ist, auf. Erfindungsgemäß wird zur Ausbildung der zweiten Metallisierungslage eine Paste oder Tinte mit Kupfernanopartikeln auf die erste Metallisie- rungslage aufgedruckt und mittels eines thermischen Prozesses zu einer Kupfermetallisierung versintert.
Zudem wird eine bondbare Metallisierung auf einem Halbleitersubstrat für einen Leistungshalbleiter vorgeschlagen, welche eine auf das Halbleitersubstrat aufgebrachte erste Metallisierungslage und eine auf die erste Metallisierungslage aufgebrachte zweite Metallisierungslage umfasst. Erfindungsgemäß ist die zweite Metallisierungslage als aufgedruckte und versinterte Kupfermetallisierung ausgeführt.
Ausführungsformen des erfindungsgemäßen Verfahrens zur Herstellung einer bondbaren Metallisierung finden ihren Einsatz in der Fertigung von Halbleiterbauelementen, insbesondere von Leistungshalbleiterbauelementen. Ausführungsformen der erfindungsgemäßen bondbaren Metallisierung finden Anwendung für neuartige hochzuverlässige Aufbau- und Verbindungstechniken, wie z.B. dem Kupfer-Dickdrahtbonden, welche wiederum in gängigen leistungselektronischen Modulen Anwendung finden (z.B. Lenkungssteuerung).
Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen und Weiterbildungen sind vorteilhafte Verbesserungen des im unabhängigen Patentanspruch 1 angegebenen Verfahrens zur Herstellung einer bondbaren Metallisierung und der im unabhängigen Patentanspruch 6 angegebenen bondbaren Metallisierung möglich.
Besonders vorteilhaft ist, dass die erste Metallisierungslage durch physikalische oder chemische Dampfphasenabscheidung auf dem Halbleitersubstrat abgeschieden werden kann. Zudem kann die erste Metallisierungslage durch einen Lift- Off- Prozess strukturiert werden. Somit erfolgt die Aufbringung der ersten Metallisierungslage in vorteilhafter Weise durch aus dem Stand der Technik bekannten und erprobten Prozessschritten nach standardmäßigen Halbleitertechnologien.
In vorteilhafter Ausgestaltung des erfindungsgemäßen Verfahrens kann die zweite Metallisierungslage zur Ausbildung der Kupfermetallisierung mit einer vorgegebenen Struktur auf die erste Metallisierungslage aufgedruckt werden. Dadurch beinhaltet das Aufbringen der Paste oder Tinte mit Kupfernanopartikeln auf die erste Metallisierungslage durch den Druckprozess bereits die Strukturierung der Kupfermetallisierung. Dadurch kann ein teurer und aufwendiger lithographischer Prozess eingespart werden. Alternativ kann die Kupfermetallisierung nach dem thermischen Sinterprozess durch einen solchen fotolithografischen Prozess mit anschließendem Ätzprozess strukturiert werden.
In weiterer vorteilhafter Ausgestaltung des erfindungsgemäßen Verfahrens kann mittels stromloser chemischer oder galvanischer Abscheidung oder chemischer oder physikalischer Dampfphasenabscheidung auf der Kupfermetallisierung eine weitere Metallisierung aus mindestens einer Schicht zur Passivierung aufgebracht werden.
In vorteilhafter Ausgestaltung der erfindungsgemäßen Metallisierung kann die Kupfermetallisierung eine Stärke im Bereich von 8 bis 35μηη aufweisen. Dadurch kann in vorteilhafter Weise eine geeignete Kupfermetallisierung mit einer ausreichenden Stärke für Kupfer-Bändchen- und Kupfer-Dickdraht-Bonds zur Verfügung gestellt werden.
In weiterer vorteilhafter Ausgestaltung der erfindungsgemäßen Metallisierung kann die erste Metallisierungslage eine Kontaktmaterialschicht und/oder eine Diffusionsbarriereschicht und/oder eine Haftvermittlerschicht und/oder eine erste Kupferschicht aufweisen.
In weiterer vorteilhafter Ausgestaltung der erfindungsgemäßen Metallisierung kann die erste Metallisierungslage eine Gesamtstärke im Bereich von 0,1 bis 2μηη aufweisen.
Die Kontaktmaterialschicht, die Diffusionsbarriereschicht und die Haftvermittlerschicht können beispielsweise jeweils eine Stärke im Bereich von 0,01 bis 0,2μηη aufweisen, und die erste Kupferschicht kann beispielsweise eine Stärke im Bereich von 0,05 bis Ιμηη aufweisen.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird in der nachfolgenden Beschreibung näher erläutert. In den Zeichnungen be- zeichnen gleiche Bezugszeichen Komponenten bzw. Elemente, die gleiche bzw. analoge Funktionen ausführen.
Kurze Beschreibung der Zeichnungen
Fig. 1 zeigt eine schematische perspektivische Schichtstruktur eines Ausführungsbeispiels einer erfindungsgemäßen bondbaren Metallisierung.
Fig. 2 zeigt eine detailliertere perspektivische Schichtstruktur der erfindungsge- mäßen bondbaren Metallisierung aus Fig. 1.
Ausführungsformen der Erfindung
Wie aus Fig. 1 und 2 ersichtlich ist, umfasst das dargestellte Ausführungsbeispiel einer erfindungsgemäßen bondbaren Metallisierung 1 auf einem Halbleitersubstrat 3 für einen Leistungshalbleiter eine auf das Halbleitersubstrat 3 aufgebrachte erste Metallisierungslage Ml und eine auf die erste Metallisierungslage Ml aufgebrachte zweite Metallisierungslage M2. Erfindungsgemäß ist die zweite Metallisierungslage M2 als aufgedruckte und versinterte Kupfermetallisierung Cu ausgeführt.
Zur Herstellung einer solchen bondbaren Metallisierung 1 auf einem Halbleitersubstrat 3 für einen Leistungshalbleiter wird erfindungsgemäß zur Ausbildung der zweiten Metallisierungslage M2 eine Paste oder Tinte mit Kupfernanopartikeln auf die erste Metallisierungslage Ml aufgedruckt und mittels eines thermischen
Prozesses zu einer Kupfermetallisierung Cu versintert.
Hierbei kann das Halbleitersubstrat 3 beispielsweise als Silizium- (Si) oder Siliziumcarbid- (SiC) Wafer ausgeführt werden, welche auch Galliumnitrid (GaN) oder vergleichbare Verbindungshalbleiterschichten aufweisen können. Zudem kann das Halbleitersubstrat 3 durch vorangegangene Prozessschritte aktive Bauelemente, wie beispielsweise Dioden, Transistoren usw. beinhalten. Zudem kann das Halbleitersubstrat 3 mit aktiven Bauelementen bereits eine oder mehrere nicht näher dargestellte Metallisierungslagen aufweisen. Des Weiteren kann das Halbleitersubstrat vertikale Leistungsbauelemente, wie beispielsweise VDMOSFET (Vertical Double-Diffused MOSFET), IGBT, vertikale Dioden usw. beinhalten. Hierbei können die Leistungsbauelemente auf einer Seite oder auf beiden Seiten des Halbleitersubstrats 3 zwei oder mehr Kontakte aufweisen, welche jeweils eine bondbare Metallisierung 1 umfassen. Auf das Halbleitersubstrat 3 wird die erste Metallisierungslage Ml durch physikalische oder chemische Dampfphasenabscheidung (z.B. sputtern) abgeschieden. Die erste Metallisierungslage Ml kann beispielsweise per Lift-Off Prozess bereits strukturiert werden.
Wie aus Fig. 2 weiter ersichtlich ist, kann die erste Metallisierungslage Ml unterschiedliche Schichten, wie beispielsweise eine Kontaktmaterialschicht KS aus Titan (Ti), Chrom (Cr), Aluminium (AI) oder Nickel (Ni) zu dem darunterliegenden Halbleitersubstrat 3 und/oder eine Diffusionsbarriereschicht DS aus Tantal (Ta), Titannitrid (TiN), Tantalnitrid (TaN), Titansiliziumnitrid (TiSiN) oder
Tantalsiliziumnitrid (TaSiN) und/oder eine Haftervermittlerschicht aus Tantal (Ta), Titan (Ti), Ruthenium (Ru), Nickel (Ni) oder Chrom (Cr) und/oder eine erste dünne Kupferstartschicht Cul beinhalten. Im dargestellten Ausführungsbeispiel um- fasst die erste Metallisierungslage Ml die Kontaktmaterialschicht KS, die
Diffusionsbarriereschicht (DS), die Haftvermittlerschicht (HS) und die erste Kupferschicht Cul, welche mit der Kupfermetallisierung Cu einen Bondpad 10 für Kupfer-Bändchen- und Kupfer- Dickdraht- Bonds ausbildet.
Die erste Metallisierungslage Ml weist im dargestellten Ausführungsbeispiel eine Gesamtstärke im Bereich von 0,1 bis 2μηη auf. Die Kontaktmaterialschicht KS, die Diffusionsbarriereschicht DS und die Haftvermittlerschicht HS weisen jeweils eine Stärke im Bereich von 0,01 bis 0,2 μηη auf. Die erste Kupferschicht Cul weist eine Stärke im Bereich von 0,05 bis Ιμηη auf. Die zweite Metallisierungslage M2 bzw. die Kupfermetallisierung Cu weist eine Stärke im Bereich von 8 bis 35μηη auf.
Auf die erste Metallisierungslage Ml wird beispielsweise mittels eines Tintenstrahl-, Sieb- oder Schablonendruckes eine druckbare Paste oder Tinte aufgebracht, welche Kupfernanopartikel beinhaltet. Nach dem Drucken kann ein tem- peraturbehafteter Trocknungsschritt durchgeführt werden, um vorhandene Lösungsmittel auszutreiben. Anschließend werden die Pastendepots durch Wär- meeinwirkung im Temperaturbereich von 180 - 400°C versintert. Das Abscannen der Strukturen kann beispielsweise mit Laserlicht durchgeführt werden, wobei eine ganzflächige Erhitzung mittels Infrarotquelle oder durch Temperung in einem Ofen erfolgen kann.
Zudem kann auf die erzeugte Kupfermetallisierung Cu eine optionale nicht dargestellte weitere Metallisierung aus mindestens einer Schicht mittels stromloser chemischer oder galvanischer Abscheidung oder chemischer oder physikalischer Dampfphasenabscheidung zur Passivierung aufgebracht werden. Falls die Kupfermetallisierung Cu vorher nicht bereits strukturiert wurde, erfolgt ein Rückätzen der vorher aufgebrachten ganzflächigen Kupfermetallisierung Cu, wobei die gedruckten Pastenflächen und/oder Teile der vorher abgeschiedenen Kupfermetallisierung Cu von einem Fotolack abgedeckt werden können. Das Rückätzen kann beispielsweise mittels nasschemischer Verfahren oder mittels reaktivem lo- nenätzen erfolgen.
Fig. 1 und 2 zeigen jeweils eine vollständige bondbare Metallisierung 1 auf einer Oberfläche des Halbleitersubstrats 3 mit der gedruckten und gesinterten Kupfermetallisierung Cu nach Rückätzen einer vor dem Druck ganzflächig aufgebrachten Metallisierung.
Für den Aufbau der erfindungsgemäßen bondbaren Metallisierung 1 wird auf das Halbleitersubstrat 3 bzw. den Wafer mit den vorhandenen aktiven Strukturen eine dünnere Grundmetallisierung in Form der ersten Metallisierungslage Ml aufgebracht, um eine Haftung der danach aufgedruckten zweiten Metallisierungslage M2, sowie die dauerhafte Funktionalität des Bauelementes zu gewährleisten. Die erste Metallisierungslage M2 kann dabei bereits über einen Lift-off Prozess strukturiert werden. Anschließend wird eine Tinte oder Paste, die versinterbare Kupfer- Nanopartikel enthält, mittels eines geeigneten Verfahrens auf die vorhandene erste Metallisierungslage Ml gedruckt. Diese wird anschließend mittels eines thermischen Prozesses versintert, wobei die enthaltenen Lösungsmittel und organischen Reststoffe aus der entstehenden Kupfermetallisierung Cu ausgetrieben werden. Mittels eines weiteren Temperaturschrittes kann durch weitererfolgende Diffusion der Partikel ineinander eine Reduzierung der Porosität der Kupfermetallisierung Cu erreicht werden. Anschließend wird die zuvor abgeschiedene Kupfermetallisierung Cu, falls nicht schon geschehen, strukturiert, was durch einen standardmäßigen fotolithographischen Prozess mit anschließendem Ätzprozess (nass- oder trockenchemisch) erfolgen kann. Zum Schutz der dicken Kupfermetallisierung Cu, beispielsweise gegen Oxidation, kann mindestens ein weiteres Metall oder eine keramische Verbundschicht auf die Kupfermetallisierung Cu abgeschieden werden, die anschließend wieder strukturiert wird. Bis auf den Druck und die Versinterung der Paste oder Tinte erfolgen alle Prozessschritte nach standardmäßigen Halbleitertechnologien.
Ausführungsformen der vorliegenden Erfindung können in der Fertigung von Halbleiterbauelementen eingesetzt werden. Die bondbare Metallisierung kann beispielsweise für neuartige hochzuverlässige Aufbau- und Verbindungstechniken, wie z.B. dem Kupfer- Dickdrahtbonden, eingesetzt werden, welche wiederum in gängigen leistungselektronischen Modulen Anwendung finden.

Claims

Ansprüche
1. Verfahren zur Herstellung einer bondbaren Metallisierung (1) auf einem Halbleitersubstrat (3) für einen Leistungshalbleiter, wobei die bondbare Metallisierung (1) eine erste Metallisierungslage (Ml), welche auf das Halbleitersubstrat (3) aufgebracht ist, und eine zweite Metallisierungslage (M2) aufweist, welche auf die erste Metallisierungslage (Ml) aufgebracht ist, dadurch gekennzeichnet, dass zur Ausbildung der zweiten Metallisierungslage (M2) eine Paste oder Tinte mit Kupfernanopartikeln auf die erste Metallisierungslage (Ml) aufgedruckt und mittels eines thermischen Prozesses zu einer Kupfermetallisierung (Cu) versintert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste Metallisierungslage (Ml) durch physikalische oder chemische Dampfphasenabscheldung auf dem Halbleitersubstrat (3) abgeschieden wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die erste Metallisierungslage (Ml) durch einen Lift- Off- Prozess strukturiert wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die zweite Metallisierungslage (M2) zur Ausbildung der Kupfermetallisierung (Cu) mit einer vorgegebenen Struktur auf die erste Metallisierungslage (Ml) aufgedruckt wird oder die Kupfermetallisierung (Cu) nach dem thermischen Sinterprozess durch einen fotolithografischen Prozess mit anschließendem Ätzprozess strukturiert wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass mittels stromloser chemischer oder galvanischer Abscheidung oder chemischer oder physikalischer Dampfphasenabscheldung auf der Kup- fermetallisierung (Cu) eine weitere Metallisierung aus mindestens einer Schicht zur Passivierung aufgebracht wird.
Bondbare Metallisierung (1) auf einem Halbleitersubstrat (3) für einen Leistungshalbleiter mit einer auf das Halbleitersubstrat (3) aufgebrachten ersten Metallisierungslage (Ml) und einer auf die erste Metallisierungslage (Ml) aufgebrachten zweiten Metallisierungslage (M2), dadurch gekennzeichnet, dass die zweite Metallisierungslage (M2) als aufgedruckte und versinterte Kupfermetallisierung (Cu) ausgeführt ist.
Metallisierung nach Anspruch 6, dadurch gekennzeichnet, dass die Kupfermetallisierung (Cu) eine Stärke im Bereich von 8 bis 35μηη aufweist.
Metallisierung nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die erste Metallisierungslage (Ml) eine Kontaktmaterialschicht (KS) und/oder eine Diffusionsbarriereschicht (DS) und/oder eine Haftvermittlerschicht (HS) und/oder eine erste Kupferschicht (Cul) aufweist.
Metallisierung nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass die erste Metallisierungslage (Ml) eine Gesamtstärke im Bereich von 0,1 bis 2μηη aufweist.
Metallisierung nach Anspruch 9, dadurch gekennzeichnet, dass die Kontaktmaterialschicht (KS), die Diffusionsbarriereschicht (DS) und die Haftvermittlerschicht (HS) jeweils eine Stärke im Bereich von 0,01 bis 0,2μηη aufweisen, und wobei die erste Kupferschicht (Cul) eine Stärke im Bereich von 0,05 bis Ιμηη aufweist.
PCT/EP2015/080711 2015-01-15 2015-12-21 Verfahren zur herstellung einer eine versinterte kupfermetallisierung aufweisenden bondbaren metallisierung für kupfer-bändchen- oder kupfer-dickdraht-bonds auf einem halbleitersubstrat und entsprechende bondbare metallisierung WO2016113079A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015200506.2 2015-01-15
DE102015200506.2A DE102015200506A1 (de) 2015-01-15 2015-01-15 Verfahren zur Herstellung einer bondbaren Metallisierung und korrespondierende bondbare Metallisierung

Publications (1)

Publication Number Publication Date
WO2016113079A1 true WO2016113079A1 (de) 2016-07-21

Family

ID=55022480

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2015/080711 WO2016113079A1 (de) 2015-01-15 2015-12-21 Verfahren zur herstellung einer eine versinterte kupfermetallisierung aufweisenden bondbaren metallisierung für kupfer-bändchen- oder kupfer-dickdraht-bonds auf einem halbleitersubstrat und entsprechende bondbare metallisierung

Country Status (2)

Country Link
DE (1) DE102015200506A1 (de)
WO (1) WO2016113079A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021115974A1 (de) 2021-06-21 2022-12-22 Danfoss Silicon Power Gmbh Verfahren zum Herstellen einer kupferbasierten, elektrisch leitfähigen Kontaktfläche

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080145607A1 (en) * 2006-12-18 2008-06-19 Renesas Technology Corp. Semiconductor apparatus and manufacturing method of semiconductor apparatus
EP2234119A1 (de) * 2007-12-18 2010-09-29 Hitachi Chemical Company, Ltd. Kupferleiterfilm und herstellungsverfahren dafür, leitfähiges substrat und herstellungsverfahren dafür, kupferleiterverdrahtung und herstellungsverfahren dafür und behandlungslösung
US20120168210A1 (en) * 2011-01-05 2012-07-05 International Business Machines Corporation Methods and Structures Involving Terminal Connections
WO2013053419A1 (de) * 2011-10-15 2013-04-18 Danfoss Silicon Power Gmbh Verfahren zur schaffung einer verbindung zwischen metallischen formköpern und einem leistungshalbleiterchip, die zur verbindung mit dickdrähten oder bändchen dienen
EP2743973A2 (de) * 2012-12-11 2014-06-18 Robert Bosch Gmbh Verfahren zur Kontaktierung eines Halbleiterelements mittels Schweißens eines Kontaktelements an eine Sinterschicht auf dem Halbleiterelement und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080145607A1 (en) * 2006-12-18 2008-06-19 Renesas Technology Corp. Semiconductor apparatus and manufacturing method of semiconductor apparatus
EP2234119A1 (de) * 2007-12-18 2010-09-29 Hitachi Chemical Company, Ltd. Kupferleiterfilm und herstellungsverfahren dafür, leitfähiges substrat und herstellungsverfahren dafür, kupferleiterverdrahtung und herstellungsverfahren dafür und behandlungslösung
US20120168210A1 (en) * 2011-01-05 2012-07-05 International Business Machines Corporation Methods and Structures Involving Terminal Connections
WO2013053419A1 (de) * 2011-10-15 2013-04-18 Danfoss Silicon Power Gmbh Verfahren zur schaffung einer verbindung zwischen metallischen formköpern und einem leistungshalbleiterchip, die zur verbindung mit dickdrähten oder bändchen dienen
EP2743973A2 (de) * 2012-12-11 2014-06-18 Robert Bosch Gmbh Verfahren zur Kontaktierung eines Halbleiterelements mittels Schweißens eines Kontaktelements an eine Sinterschicht auf dem Halbleiterelement und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Lift-off-Verfahren", WIKIPEDIA, 30 June 2014 (2014-06-30), XP055254761, Retrieved from the Internet <URL:https://de.wikipedia.org/w/index.php?title=Lift-off-Verfahren&oldid=131738801> [retrieved on 20160302] *

Also Published As

Publication number Publication date
DE102015200506A1 (de) 2016-07-21

Similar Documents

Publication Publication Date Title
DE2440481C3 (de) Verfahren zum Herstellen von Dünnschicht-Leiterzügen auf einem elektrisch isolierenden Träger
DE102015100665A1 (de) Verfahren zum Erzeugen einer Kupferschicht auf einem Halbleiterkörper unter Verwendung eines Druckprozesses
JP5972317B2 (ja) 電子部品およびその製造方法
DE102016101564A1 (de) Vorrichtung mit einer metallisierungsschicht und herstellungsverfahren für eine vorrichtung
DE1283970B (de) Metallischer Kontakt an einem Halbleiterbauelement
DE69500388T2 (de) Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern
DE102012111654B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE102015104518B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung mit einem Träger, der eine durch ein Aluminium-Siliziumkarbid-Metallmatrixkompositmaterial gebildete Oberfläche aufweist
EP2170026B1 (de) Metall-Keramik-Substrat für elektrische Schaltkreise- oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
DE112013006790T5 (de) Halbleitervorrichtung und Verfahren zum Fertigen einer Halbleitervorrichtung
DE102015110437A1 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist
DE3637513C2 (de)
DE102013113917B4 (de) Verfahren zum Fertigen eines Schichtstapels, elektronisches Bauelement und Schichtstapel
WO2016113079A1 (de) Verfahren zur herstellung einer eine versinterte kupfermetallisierung aufweisenden bondbaren metallisierung für kupfer-bändchen- oder kupfer-dickdraht-bonds auf einem halbleitersubstrat und entsprechende bondbare metallisierung
WO2016113197A1 (de) Verfahren zur herstellung einer bondbaren metallisierung und korrespondierende bondbare metallisierung
WO2014079657A1 (de) Verfahren zur herstellung eines anschlussbereichs eines optoelektronischen halbleiterchips
EP1665371B1 (de) Verfahren zur herstellung einer multifunktionellen dielektrikumsschicht auf einem substrat
DE102009040627B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines elektronischen Systems
DE102006060899A1 (de) Anschlussdraht, Verfahren zur Herstellung eines solchen und Baugruppe
WO2019158416A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE102015121775B3 (de) Verfahren zum Verbinden eines Halbleiterchips mit einer metallischen Oberfläche eines Substrats mittels zweier Kontaktmetallisierungsschichten und Verfahren zur Herstellung einer Elektronikbaugruppe
DE102010025311B4 (de) Verfahren zum Aufbringen einer metallischen Schicht auf ein keramisches Substrat, Verwendung des Verfahrens und Materialverbund
DE112016007388B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6393243B2 (ja) 電子部品およびその製造方法
DE102004061908B4 (de) Verfahren zum Herstellen einer Schaltungsanordnung auf einem Substrat

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15816177

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15816177

Country of ref document: EP

Kind code of ref document: A1