DE112013006790T5 - Halbleitervorrichtung und Verfahren zum Fertigen einer Halbleitervorrichtung - Google Patents
Halbleitervorrichtung und Verfahren zum Fertigen einer Halbleitervorrichtung Download PDFInfo
- Publication number
- DE112013006790T5 DE112013006790T5 DE112013006790.0T DE112013006790T DE112013006790T5 DE 112013006790 T5 DE112013006790 T5 DE 112013006790T5 DE 112013006790 T DE112013006790 T DE 112013006790T DE 112013006790 T5 DE112013006790 T5 DE 112013006790T5
- Authority
- DE
- Germany
- Prior art keywords
- metal layer
- region
- semiconductor device
- inner region
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
- H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/0347—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/038—Post-treatment of the bonding area
- H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05007—Structure comprising a core and a coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05563—Only on parts of the surface of the internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05563—Only on parts of the surface of the internal layer
- H01L2224/05565—Only outside the bonding interface of the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05575—Plural external layers
- H01L2224/0558—Plural external layers being stacked
- H01L2224/05583—Three-layer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05666—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/0568—Molybdenum [Mo] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/26145—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2902—Disposition
- H01L2224/29026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
- H01L2224/29027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the layer connector being offset with respect to the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/3701—Shape
- H01L2224/37011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/404—Connecting portions
- H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
- H01L2224/40499—Material of the auxiliary connecting means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48724—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48739—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48744—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48755—Nickel (Ni) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48763—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/48766—Titanium (Ti) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48763—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/4878—Molybdenum (Mo) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Eine Elementelektrode (103) ist auf einer Oberfläche eines Halbleiterelements (101) angeordnet. Eine Metallschicht (105) ist auf der Elementelektrode (103) angeordnet und umfasst eine innere Region (105a) und eine äußere Region (105b1), die um die innere Region (105a) herum angeordnet ist. Die Metallschicht (105) weist eine Öffnung (TR) auf, welche die Elementelektrode (103) zwischen der inneren Region (105a) und der äußeren Region (105b1) freilegt. Die Elementelektrode (103) weist eine Lotbenetzbarkeit auf, die niedriger als eine Lotbenetzbarkeit der Metallschicht (105) ist. Eine externe Elektrode (117) ist an die innere Region (105a) der Metallschicht (105) angelötet.
Description
- Gebiet der Erfindung
- Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung. Diese Erfindung bezieht sich insbesondere auf eine Halbleitervorrichtung, die eine Drahtverbindungsstruktur aufweist, die für eine Hochstrom-Kapazität geeignet ist, und ein Verfahren zum Herstellen der Halbleitervorrichtung.
- Stand der Technik
- Bei einer Halbleitervorrichtung, die einen Hochstrom schaltet, müssen Verbindungen zwischen Elementelektroden der Halbleiterelemente und externen Elektroden für den Hochstrom geeignet sein. In einem Fall, bei dem ein Festphasenbonden bei einem Drahtbondverfahren für die Verbindung verwendet wird, werden eine Vielzahl von Metalldrähten, die aus Aluminium oder dergleichen hergestellt sind und einen großen Leitungsdurchmesser aufweisen, parallel drahtgebondet. Zur Handhabung eines höheren Stroms und einer höheren Spannung müssen Maßnahmen zur Erhöhung der Anzahl der parallel verbundenen Metalldrähte oder zur Vergrößerung des Drahtdurchmessers der Metalldrähte getroffen werden. Die getroffenen Maßnahmen erhöhen eine erforderliche Elektrodenfläche zum Bonden, wodurch eine Größe der Halbleitervorrichtung zunimmt. Darüber hinaus waren die getroffenen Maßnahmen hinsichtlich einer Struktur und einer Montage schwieriger zu treffen. Daher wurden Technologien neben dem Drahtbondverfahren entwickelt.
- Die offengelegte
japanische Patentanmeldung Nr. 2008-182074 - Die offengelegte
japanische Patentanmeldung Nr. 2010-272711 - Dokumente des Standes der Technik
- Patentdokumente
-
- Patentdokument 1: offengelegte japanische Patentanmeldung Nr.
2008-182074 - Patentdokument 2: offengelegte japanische Patentanmeldung Nr.
2010-272711 - Zusammenfassung der Erfindung
- Durch die Erfindung zu lösende Aufgabe
- Bei einer Halbleitervorrichtung, die ein Halbleiterelement umfasst, ist ein Bereich des Halbleiterelements, durch den ein Strom fließt, einer thermischen Spannung aufgrund eines Temperaturzyklus unterworfen. in der thermischen Spannungsumgebung muss die Halbleitervorrichtung mit der wie im Patentdokument 1 offenbarten Verbindungsstruktur eine geeignete Dicke der Metallschicht zum Löten ausbilden, um die Verbindungszuverlässigkeit wie im Patentdokument 2 zu steigern.
- Die oben beschriebene Metallschicht ist in geeigneter Form gemustert, um die Ausbreitungsform eines Lots zu steuern, wenn eine externe Elektrode auf die Metallschicht gebondet wird. Ein Ablöse-(Lift-Off-)Verfahren, das ein einfaches Musterungsverfahren ist, ist zum Mustern geeignet. Die Leichtigkeit einer Entfernung eines nicht erforderlichen Bereichs im Ablöseverfahren, d. h. die Durchführung des Ablösens, verringert sich mit größerer Dicke der Metallschicht. Bei der Metallschicht mit größerer Dicke bleibt daher oftmals ein abzulösender Bereich übrig oder es wird in manchen Fällen eine durch das Ablösen freigelegte Fläche beschädigt. Auf diese Weise reduzieren sich bei der Metallschicht mit größerer Dicke die Erträge des Ablöseprozesses. Demzufolge ist es schwierig, die Metallschicht auszubilden, welche die Ausbreitungsform des Lots mit hoher Produktivität steuert.
- Die vorliegende Erfindung wurde im Hinblick auf die oben beschriebenen Probleme konzipiert und es ist deren Aufgabe, eine Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitzustellen, die in der Lage ist, mit hoher Produktivität eine Metallschicht auszubilden, die eine Lot-Ausbreitungsform steuert, wenn eine externe Elektrode angelötet wird.
- Mittel zum Lösen der Probleme
- Eine Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Erfindung umfasst ein Halbleiterelement, eine Elementelektrode, eine Metallschicht und eine externe Elektrode. Die Elementelektrode ist auf einer Oberfläche des Halbleiterelements angeordnet. Die Metallschicht ist auf der Elementelektrode angeordnet und umfasst eine innere Region und eine äußere Region, die um die innere Region herum angeordnet ist. Die Metallschicht weist eine Öffnung auf, welche die Elementelektrode zwischen der inneren Region und der äußeren Region freilegt. Die Elementelektrode weist eine Lotbenetzbarkeit auf, die geringer als eine Lotbenetzbarkeit der Metallschicht ist. Eine externe Elektrode ist an die innere Region der Metallschicht gelötet.
- Eine Halbleitervorrichtung gemäß einem weiteren Aspekt der vorliegenden Erfindung umfasst ein Halbleiterelement, eine Elementelektrode, eine Metallschicht, eine Mantelschicht und eine externe Elektrode. Die Elementelektrode ist auf einer Oberfläche des Halbleiterelements angeordnet. Die Metallschicht ist auf der Elementelektrode angeordnet. Die Mantelschicht ist teilweise auf der Metallschicht angeordnet und trennt die Metallschicht in eine innere Region und eine äußere Region, welche die innere Region umschließt. Die Mantelschicht weist eine Lotbenetzbarkeit auf, die geringer als eine Lotbenetzbarkeit der Metallschicht ist. Die externe Elektrode ist an die innere Region der Metallschicht gelötet.
- Ein Verfahren zum Herstellen einer Halbleitervorrichtung der vorliegenden Erfindung ist ein Verfahren zum Herstellen der oben beschrieben Halbleitervorrichtung und umfasst die folgenden Schritte. Ein Substrat mit einer Hauptoberfläche, die eine effektive Region umfasst, in welcher das Halbleiterelement mit der darauf vorgesehenen Elementelektrode angeordnet ist, und die eine ineffektive Region außerhalb der effektiven Region umfasst, wird ausgebildet. Die Metallschicht wird auf der Elementelektrode ausgebildet. Die Metallschicht umfasst einen Bereich, der auf der ineffektiven Region angeordnet ist. Das Halbleiterelement wird durch Abtrennen entlang einer Trennlinie in der ineffektiven Region ausgeschnitten, nachdem die Metallschicht ausgebildet ist.
- Wirkungen der Erfindung
- Gemäß dieser Erfindung kann die Metallschicht, welche die Ausdehnungsform des Lots steuert, wenn die externe Elektrode gelötet wird, mit hoher Produktivität ausgebildet werden.
- Diese und weitere Aufgaben, Merkmale, Aspekte und Vorzüge der vorliegenden Erfindung werden aus der nachfolgenden detaillierten Beschreibung der vorliegenden Erfindung in Verbindung mit den anliegenden Zeichnungen genauer ersichtlich.
- Kurzbeschreibung der Zeichnungen
-
1 zeigt eine schematische Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht. -
2 zeigt eine schematische Draufsicht, die ein Muster einer Metallschicht veranschaulicht, die in der Halbleitervorrichtung in1 enthalten ist. -
3 zeigt eine schematische Teilquerschnittsansicht längs einer Linie III-III in2 . -
4 zeigt ein Ablaufdiagramm, das ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht. -
5 zeigt eine schematische Teilquerschnittsansicht, die einen ersten Schritt im Verfahren zum Herstellen einer Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht. -
6 zeigt eine schematische Teilquerschnittsansicht, die einen zweiten Schritt im Verfahren zum Herstellen einer Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht. -
7 zeigt eine schematische Teilquerschnittsansicht, die einen dritten Schritt im Verfahren zum Herstellen einer Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht. -
8 zeigt eine schematische Teilquerschnittsansicht, die einen vierten Schritt im Verfahren zum Herstellen einer Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht. -
9 zeigt eine schematische Draufsicht (A), die ein Muster eines Fotolacks im Schritt in7 und eine vergrößerte Ansicht (B) eines IXB-Bereichs davon veranschaulicht. -
10 zeigt eine schematische Draufsicht, die ein Muster einer Metallschicht, die in einer Halbleitervorrichtung enthalten ist, gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht. -
11 zeigt eine schematische Teilquerschnittsansicht (A) längs einer Linie XIA-XIA in10 und eine schematische Teilquerschnittsansicht (B) längs einer Linie XIB-XIB in10 . -
12 zeigt eine schematische Draufsicht, die ein Muster einer Metallschicht, die in einer Halbleitervorrichtung gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung enthalten ist, veranschaulicht. -
13 zeigt eine schematische Teilquerschnittsansicht (A) längs einer Linie XIIIA-XIIIA in12 und eine schematische Teilquerschnittsansicht (B) längs einer Linie XIIIB-XIIIB in12 . -
14 zeigt eine schematische Draufsicht, die ein Muster einer Metallschicht, die in einer Halbleitervorrichtung gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung enthalten ist, veranschaulicht. -
15 zeigt eine schematische Teilquerschnittsansicht längs einer Linie XV-XV in14 . -
16 zeigt eine schematische Draufsicht, die ein Muster einer Metallschicht, die in einer Halbleitervorrichtung gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung enthalten ist, veranschaulicht. -
17 zeigt eine schematische Teilquerschnittsansicht längs einer Linie XVII-XVII von14 . - Beschreibung von Ausführungsbeispielen
- (Erstes Ausführungsbeispiel)
- Als erstes wird eine Konfigurationsdarstellung einer Halbleitervorrichtung
200 beschrieben.1 zeigt eine Querschnittsansicht, die eine Struktur der Halbleitervorrichtung200 gemäß diesem Ausführungsbeispiel veranschaulicht.2 zeigt eine Draufsicht, die ein Muster einer Metallschicht105 eines Halbleiterelements101 in diesem Ausführungsbeispiel veranschaulicht. In2 ist ein Schraffurmuster an einer Öffnung der Metallschicht105 zur Vereinfachung der Darstellung hinzugefügt. - Die Halbleitervorrichtung
200 umfasst das Halbleiterelement101 , eine Emitter-Elektrode103 (Elementelektrode), die Metallschicht105 und eine externe Elektrode117 . Die Emitter-Elektrode103 ist auf einer Oberfläche des Halbleiterelements101 angeordnet. Die Metallschicht105 ist auf der Emitter-Elektrode103 angeordnet und umfasst eine innere Region105a und eine äußere Region105b1 , die um die innere Region105a herum angeordnet ist. Die Metallschicht105 weist eine grabenförmige Öffnung TR auf, welche die Emitter-Elektrode103 zwischen der inneren Region105a und der äußeren Region105b1 freilegt. Die grabenförmige Öffnung TR ist in der Grabenform zwischen der inneren Region105a und der äußeren Region105b1 angeordnet. Die grabenförmige Öffnung TR unterteilt die Metallschicht105 in die innere Region105a und die äußere Region105b1 . Die Emitter-Elektrode103 weist eine Lotbenetzbarkeit auf, die geringer als eine Lotbenetzbarkeit der Metallschicht105 ist. Die Emitter-Elektrode103 ist an die innere Region105a der Metallschicht105 mit einem Lotbereich121 gelötet. Die innere Region105a und die äußere Region105b1 sind aus dem gleichen Material ausgebildet. Daher können die innere Region105a und die äußere Region105b1 im gleichen Prozess, insbesondere einem Ablöse-(Lift-Off-)Prozess, ausgebildet werden. - Bei der oben beschriebenen Konfiguration bleibt die äußere Region
105b1 übrig, wenn die Metallschicht105 durch den Ablöseprozess gemustert wird, wodurch sich eine Fläche eines durch das Ablösen zu entfernenden Bereichs reduziert. Eine hohe Produktivität des Ablöseprozesses kann somit aufrechterhalten werden, selbst wenn Metallschicht105 eine relativ große Dicke aufweist. Hierbei weist die Metallschicht105 vorzugsweise eine Dicke von 1 μm oder darüber zum hinreichenden Schützen der Emitter-Elektrode103 zum Zeitpunkt des Lötens auf. - Die Halbleitervorrichtung
200 kann zusätzlich zur oben beschriebenen Konfiguration ferner, wie in1 dargestellt, eine Isolierschicht111 , eine Basisplatte113 , eine Lotschicht115 , eine weitere externe Elektrode118 , einen Lotbereich122 , ein Dichtungsmaterial123 , ein Gate-Feld (Gate-Pad)203 (Steuerungselektrode), einen Metalldraht213 und eine externe Steuerungselektrode223 umfassen. - Als Nächstes erfolgen weitere Beschreibungen.
- Das Halbleiterelement
101 ist ein vertikal isolierter bipolarer Gate-Transistor (IGBT) z. B. mit Elektroden auf einer Vorderseite und einer Rückseite. Die Emitter-Elektrode103 ist als erste Hauptelektrode auf der Oberseite des Halbleiterelements101 angeordnet. Die Metallschicht105 ist auf der Emitter-Elektrode103 ausgebildet, und die Metallschicht105 ist in die innere Region105a , die als Lötverbindung-Metallschicht dient, und die äußere Region105b1 , die als Dummy-Metallschicht dient, durch einen freigelegten Bereich unterteilt, der die Öffnung bildet, um die Emitter-Elektrode103 in der Grabenform freizulegen. Eine Gate-Verdrahtung (nicht dargestellt) ist die Emitter-Elektrode103 umschließend ausgebildet und ist mit dem Gate-Feld203 elektrisch verbunden. Ein Abschlussbereich205 ist außerhalb der Gate-Verdrahtung ausgebildet. Das Halbleiterelement101 umfasst eine Schutzschicht209 in einer Region, mit Ausnahme einer Position des Gate-Felds, um die Metallschicht105 herum. Das Halbleiterelement101 umfasst eine Kollektorelektrode109 als zweite Hauptelektrode auf dessen Unterseite. Die Kollektorelektrode109 ist mit der Basisplatte113 auf der Isolierschicht111 durch die Lotschicht115 verbunden. - Die Emitter-Elektrode
103 ist aus Metall hergestellt und weist vorzugsweise Al als Hauptbestandteil auf, und ist insbesondere aus einem Material hergestellt, das 95% oder mehr an Al enthält. Das Gate-Feld203 kann aus dem gleichen Material wie das Material für die Emitter-Elektrode103 ausgebildet sein. Das Gate-Feld203 wird normalerweise in einem Fertigungsprozess ausgebildet, der mit einem Fertigungsprozess der Emitter-Elektrode103 identisch ist. Die Übernahme des hauptsächlich Al enthaltenen Materials für die Emitter-Elektrode103 und das Gate-Feld203 ermöglicht ein einfaches Ausbilden und Verarbeiten durch das bestehende Verfahren, da die Elektroden des Halbleiterelements diverse Substrate, wie zum Beispiel ein Si-Substrat umfassen. Darüber hinaus kann die Verwendung von Al, wie oben beschrieben, das Bonden mit einer ausgezeichneten Verbindungszuverlässigkeit gewährleisten, wenn der Metalldraht213 an das Gate-Feld203 drahtgebondet wird. Der Al-Gehalt nimmt mit Zunahme des Widerstands ab, der für die Elektrode der Halbleitervorrichtung, die den Hochstrom handhabt, nicht vorteilhaft ist. Der Gehalt an Al von 95% oder darüber stellt eine ausgezeichnete Kompatibilität mit dem Al-Drahtbonden bereit und kann außerdem die Leitfähigkeit steigern. -
3 zeigt eine schematische Teilquerschnittsansicht, die eine Struktur längs einer Linie III-III in2 veranschaulicht. Die auf der Emitter-Elektrode103 ausgebildete Metallschicht105 ist eine laminierte Metallschicht, bei der z. B. eine Adhäsionssicherungs-Metallschicht105c , eine Lötverbindungs-Metallschicht105d und eine Oxidationsschutz-Metallschicht105e in der angegebenen Reihenfolge von der Seite der Emitter-Elektrode103 laminiert sind. Als spezifische Materialien für jede der Metallschichten können Ti, Ni und Au für die Adhäsionssicherungs-Metallschicht105c , die Lötverbindungs-Metallschicht105d bzw. die Oxidationsschutz-Metallschicht105e verwendet werden. Ti wird auf die Emitter-Elektrode103 aufgeschichtet, da die Adhäsion zwischen der Emitter-Elektrode103 durch die Verwendung des Materials, das hauptsächlich Al beinhaltet, und der aus Nickel hergestellten Lötverbindungs-Metallschicht105d gesichert ist, und gleichzeitig wird verhindert, dass sich das Ni der Lötverbindungs-Metallschicht105d zum Halbleiterelement101 ausbreitet. Die Adhäsionssicherungs-Metallschicht105c zum Sichern der Adhäsion an der Emitter-Elektrode103 kann nicht nur aus Ti, sondern z. B. aus Mo sein. Die Emitter-Elektrode103 kann durch die Verwendung des Materials, das hauptsächlich Al beinhaltet, kaum mit einem Pb-freien Lot, wie z. B. SnAgCu, gelötet werden und sichert somit die Verbindungseigenschaften des Lots und die Lotbenetzbarkeit durch Aufschichten von Ni mittel Ti. Darüber hinaus vermindert die Oxidation der Ni-Schicht die Lotbenetzbarkeit, sodass Au als Oxidationsschutz-Metallschicht105e aufgeschichtet wird, um die Oxidation von Ni zu verhindern. Die Oxidationsschutz-Metallschicht105e kann nicht nur aus Au, sondern zum Beispiel auch aus Ag sein. Aus den oben beschriebenen Gründen sind die Ti-/Ni-/Au-Schichten, die mit dem Pb-freien Lot aus SnAgCu gelötet werden können und welche die Adhäsion mit der Emitter-Elektrode103 sicherstellen, vorzugsweise als Metallschicht105 auf die Emitter-Elektrode103 aufgeschichtet. -
4 zeigt ein Ablaufdiagramm, das ein Verfahren zum Herstellen der Halbleitervorrichtung200 veranschaulicht. Als erstes wird mit Bezug auf5 ein Prozess auf einer sogenannten Wafer-Ebene in einem Schritt S10 (4 ) mit Ausnahme der Ausbildung der Metallschicht105 nahezu abgeschlossen. Mit anderen Worten wird ein Wafer (Substrat) mit einer Hauptoberfläche, die eine effektive Region, in der das Halbleiterelement101 mit der darauf vorgesehenen Emitter-Elektrode103 (Elementelektrode) angeordnet ist, und eine ineffektive Region außerhalb der effektiven Region umfasst, ausgebildet. Die Emitter-Elektrode103 ist eine Al-, AlSi- oder AlCu-Schicht, die durch ein Sputter-Verfahren ausgebildet wird. Diese Elektrode kann einer Wärmebehandlung bei 400 bis 470°C in einer Wasserstoffatmosphäre oder einer Stickstoffatmosphäre unterzogen werden. Diese Wärmebehandlung vergrößert die Größe eines Kristalls und verbessert außerdem die Planheit. Dies kann die Abdeckungseigenschaften der Metallschicht105 verbessern, die anschließend ausgebildet wird. - Als nächstes wird die Metallschicht
105 ausgebildet (4 : Schritt S20). Genauer gesagt wird mit Bezug auf6 zuerst ein Fotolack501 aufgetragen. Mit Bezug auf7 wird eine Belichtung und Entwicklung des Fotolacks501 durchgeführt und dadurch wird der Fotolack501 gemustert. Auf diese Weise kann der Fotolack501 durch ein fotolithographisches Verfahren gemustert werden. Dieses Mustern wird so ausgeführt, dass eine Region, welche die Metallschicht105 nicht verlassen darf, schließlich mit dem Fotolack501 bedeckt ist. - Mit Bezug auf
8 werden die Metallschichten105c ,105d und105e abgeschieden, welche die Metallschicht105 bilden. Insbesondere werden Ti, Ni und Au nacheinander durch das Sputter-Verfahren oder dergleichen laminiert. Um eine Widerstandsfähigkeit gegen eine thermische Beanspruchung zu verbessern, wird vorzugsweise Ni als Hauptmetall der Metallschicht105 dicker als Ti und Au aufgeschichtet. Ein Material mit einer hohen Härte, wie zum Beispiel Ni, wird zumindest teilweise (z. B. als Bereich der Metallschicht105d , die ein Teil der Metallschicht105 ist) verwendet, und daher weist die Metallschicht105 zumindest teilweise die Härte auf, die höher als die Härte der Emitter-Elektrode103 ist. Wenn die nachfolgend beschriebene Lötverbindung auf der Metallschicht105 ausgeführt wird, kann die Emitter-Elektrode103 geschützt werden, und die Beschädigung der Emitter-Elektrode103 kann verhindert werden. Wenn das Löten durchgeführt wird, reduziert sich die Dicke der Metallschicht105 durch eine Lotauslaugung, und daher beträgt die Dicke an Ni der Metallschicht105 vorzugsweise 1 μm oder darüber. Die Restdicke des Ni nach dem Löten beträgt vorzugsweise 0,5 μm oder darüber, wodurch die Elektrode hinreichend geschützt werden kann. - Mit nochmaligem Bezug auf
3 werden der Fotolack501 und eine Metallschicht105f darauf durch den Ablöseprozess entfernt. Der Ablöseprozess umfasst beispielhaft einen nachfolgend beschriebenen Prozess. Als erstes wird ein Verdünner als organisches Lösungsmittel verwendet, um den Fotolack501 aufzulösen. Als nächstes wird der Verdünner oder reines Wasser mit hohem Druck auf den Wafer aufgetragen, um den Fotolack501 und die darauf ausgebildete Metallschicht105f physikalisch zu entfernen. Auf diese Weise wird die Metallschicht105 mit dem Muster ausgebildet, das die innere Region105a und die äußere Region105b1 umfasst. - Das Muster des im oben genannten Ablöseprozess verwendeten Fotolacks
501 (7 ) wird hierin detailliert beschrieben.9(A) zeigt das Muster des Fotolacks501 (7 ) auf der gesamten Hauptoberfläche eines Wafer100 (Substrat), und9(B) zeigt eine vergrößerte Ansicht eines IXB-Bereichs davon. Darüber hinaus kennzeichnen Bereiche im Schraffurmuster in9(A) und9(B) Regionen in einer Draufsicht, in denen der Fotolack501 angeordnet ist. - Der Fotolack
501 umfasst eine gitterförmige Region401 und eine grabenförmige Region403 . Die grabenförmige Region403 dient zum Ausbilden der grabenförmigen Öffnung TR (3 ) in der Metallschicht105 . Die gitterförmige Region401 dient zum Ausrichten einer Trennlinie DL in der Öffnung der Metallschicht105 , wenn ein Trennen des Wafer100 entlang der Trennlinie DL durchgeführt wird. Die Metallschicht105 wird auf der Trennlinie DL zumindest teilweise durch das Ablösen entfernt, wobei die Öffnung an der Trennlinie DL in der Metallschicht ausgebildet wird, um dadurch anschließend das Trennen einfacher zu durchzuführen. - Darüber hinaus ist eine Öffnungsregion
509 im Fotolack501 durch die Fotolithographie angeordnet. Die Öffnungsregion509 umfasst zusätzlich zu einer Region405 ferner eine Region409 , die der inneren Region105a (2 ) entspricht, und eine Region407 , die der äußeren Region105b1 entspricht. Die Region409 ist außerhalb einer effektiven Region ER angeordnet, in der das Halbleiterelement101 angeordnet ist. Mit anderen Worten ist die Region409 in einer ineffektiven Region IR im Wafer100 angeordnet, die letztendlich nicht zum Halbleiterelement101 wird. Die ineffektive Region IR umfasst eine periphere Region im Wafer100 und eine Region in der Nähe der Trennlinie DL. Mit der zusätzlichen Region409 reduziert sich der abzulösende Bereich der Metallschicht105 . Somit kann der Ablöseprozess mit größerer Zuverlässigkeit durchgeführt werden, wodurch die Produktivität gesteigert werden kann. - Das in
9(A) und9(B) dargestellte Muster wird als Muster des Fotolacks501 verwendet, und somit gewährleistet die Metallschicht105 die Funktion des Steuerns der Lotform, während die Region, die als überschüssige Metallschichtregion entfernt werden muss, auf ein Minimum reduziert werden kann. - Als nächstes wird in einem Schritt S30 (
4 ) das Abtrennen längs der Trennlinie DL in der ineffektiven Region IR durchgeführt. Auf diese Weise wird das Halbleiterelement101 ausgeschnitten. Das Halbleiterelement101 , das ausgeschnitten wurde, wird komplettiert, und somit wird die Halbleitervorrichtung200 (1 ) erhalten. In diesem Komplettierungsschritt wird die externe Elektrode117 an die innere Region105a der Metallschicht105 (4 : Schritt S40) gelötet. Dieser Schritt des Lötens wird nachfolgend beschrieben. - Die Lötverbindung mit dem Lotbereich
121 , die zwischen der externen Elektrode117 und der inneren Region105a der Metallschicht105 durchgeführt wird, wird zum Beispiel durch Auftropfen von flüssigem Lot aus einer Durchgangsöffnung119 ausgeführt, die in der externen Elektrode117 angeordnet ist. Das aufgetropfte Lot benetzt die innere Region105a und breitet sich darüber aus. Die Ausbreitung des Lots endet mit Erreichen der grabenförmigen Öffnung TR. Der Grund dafür ist, dass die Emitter-Elektrode103 , die durch die grabenförmige Öffnung TR freigelegt ist, eine niedrigere Lotbenetzbarkeit als die Lotbenetzbarkeit der inneren Region105a aufweist. Falls das Hauptmaterial für die Emitter-Elektrode103 Al ist, wird eine natürliche Oxidschicht auf der Oberfläche der Emitter-Elektrode103 ausgebildet, sodass der freigelegte Bereich der Emitter-Elektrode103 eine schwache Lotbenetzbarkeit aufweist und das Benetzen und Ausbreiten des Lots am freigelegten Bereich der Emitter-Elektrode103 am Metallschicht-Endbereich endet. Auf diese Weise verhindert die Emitter-Elektrode103 das Benetzen und Ausbreiten des Lots, wobei ein Eintritt des Lots in die äußere Region105b1 außerhalb des freigelegten Bereichs der Emitter-Elektrode103 nicht ermöglicht wird, und die Lotform in der inneren Region105a gehalten wird, wodurch der Lotbereich121 mit der gewünschten Form erreicht wird. - Das Halbleiterelement
101 wird schließlich mit dem Dichtungsmaterial123 oder dergleichen (4 : Schritt S50) abgedichtet. Somit ist die Halbleitervorrichtung200 als Modul mit der darauf montierten externen Elektrode117 oder dergleichen fertiggestellt. - Gemäß diesem Ausführungsbeispiel weist die Metallschicht
105 die äußere Region105b1 auf, die anstatt der inneren Region105a zum Anlöten verwendet wird. Mit anderen Worten ist die äußere Region105b1 durch das Ablösen nicht entfernt worden. Dies kann einen Prozentsatz der durch das Ablösen entfernten Metallschicht105 im Vergleich zu einem Fall reduzieren, bei dem die äußere Region105b1 entfernt wurde. Demzufolge kann das Ablösen einfacher und zuverlässiger durchgeführt werden. Darüber hinaus ist eine Menge der durch das Ablösen entfernten Metallschicht105f gering und eine freigelegte Fläche der Emitter-Elektrode103 ist dementsprechend klein, wodurch ein Auftreten eines Kratzers, der durch einen Kontakt der Metallschicht105f verursacht wird, die beim Ablösen an der Emitter-Elektrode103 entfernt wurde, verhindert wird. Wie oben beschrieben, können die Erträge des Ablöseprozesses somit erhöht werden. Auf diese Weise kann das Ablösen der Metallschicht105 einfacher und zuverlässiger durchgeführt werden. Daher können, selbst wenn die Metallschicht105 dickschichtig aufgebracht ist, die Erträge des Ablöseprozesses aufrechterhalten werden und eine Abnahme der Produktivität unterdrückt werden. - (Zweites Ausführungsbeispiel)
-
10 zeigt eine Draufsicht, die ein Muster einer Metallschicht105 eines Halbleiterelements gemäß diesem Ausführungsbeispiel veranschaulicht. In10 wurde ein Schraffurmuster an einer Öffnung der Metallschicht105 zur Vereinfachung der Darstellung hinzugefügt.11(A) und11(B) zeigen schematische Teilquerschnittsansichten, die Strukturen längs einer Linie XIA-XIA bzw. einer Linie XIB-XIB in10 veranschaulichen. - In diesem Ausführungsbeispiel umfasst die Metallschicht
105 eine innere Region105a und äußere Regionen105b2 , die um die innere Region105a herum angeordnet sind. Die äußeren Regionen105b2 sind gleichermaßen wie die äußere Region105b1 (2 ) eine Dummy-Metallschicht, die insbesondere für die Lötverbindung nicht erforderlich ist. Die äußeren Regionen105b2 umfassen eine Vielzahl von Bereichen, die einzeln um die innere Region105a herum angeordnet sind. Mit anderen Worten ist eine gitterförmige Öffnung SP in den äußeren Regionen105b2 angeordnet, um die Bereiche voneinander zu trennen. Die weiteren Konfigurationen gleichen in diesem Ausführungsbeispiel jenen im ersten Ausführungsbeispiel. Das Lot, das die innere Region105a benetzt und sich darüber ausbreitet, wird in der inneren Region105a gehalten, ohne die hinreichend kleinen äußeren Regionen105b2 zu benetzen und sich darüber auszubreiten, sodass die Form des Lotbereichs121 (1 ), d. h. die Lotform nach dem Anlöten gesteuert werden kann. - Gemäß diesem Ausführungsbeispiel kann sich eine Region der Metallschicht
105 , die durch den Ablöseprozess entfernt werden muss vergrößern, aber es ist von Vorteil, dass sich eine Gesamtkantenlänge des Fotolacks vergrößert, der zum Ablösen der Metallschicht105 verwendet wird. Dies erhöht die Möglichkeit für einen Verdünner, in den Fotolack einzudringen und diesen aufzulösen, und dadurch kann das Ablösen einfacher und zuverlässiger durchgeführt werden. - (Drittes Ausführungsbeispiel)
-
12 zeigt eine Draufsicht, die ein Muster einer Metallschicht105 auf einem Halbleiterelement gemäß diesem Ausführungsbeispiel veranschaulicht. In12 ist ein Schraffurmuster an Öffnungen der Metallschicht105 zur Vereinfachung der Darstellung hinzugefügt.13(A) und (B) zeigen schematische Teilquerschnittsansichten, die Strukturen längs einer Linie XIIA-XIIA bzw. einer Linie XIIB-XIIB in12 veranschaulichen. - In diesem Ausführungsbeispiel umfasst die Metallschicht
105 eine innere Region105a und eine äußere Region105b3 , die um die innere Region105a herum angeordnet ist. Eine Vielzahl von einzelnen Öffnungen IL, welche die Emitter-Elektroden103 freilegen, ist in der äußeren Region105b3 angeordnet. Die einzelnen Öffnungen IL sind vorgesehen, und somit sind die innere Region105a und die äußere Region105b3 , wie in12 dargestellt, miteinander nur durch ein Abmaß WD (ein Maß) oder geringer miteinander verbunden. In einem Fall, bei dem das flüssige Lot auf der inneren Region105a angeordnet ist, ist das Abmaß WD gering genug, um das Ausbreiten des Lots von der inneren Region105a zur äußeren Region105b3 zu erschweren. - Das Lot, das die innere Region
105a der Metallschicht105 benetzt und sich zum Zeitpunkt des Lötens in der oben beschriebenen Konfiguration darüber ausbreitet, wird durch die Emitter-Elektroden103 behindert, die in den einzelnen Öffnungen IL freigelegt sind. Genauer gesagt ist die Linienbreite (das Abmaß WD in der Darstellung) der äußeren Region105b3 zwischen den Emitter-Elektroden103 , die um die innere Region105a freigelegt sind, ausreichend gering, sodass das Lot in der inneren Region105a gehalten wird, ohne die Außenseite der inneren Region105a zu benetzen und sich dazu auszubreiten. Somit kann die Form des Lotbereichs121 (1 ), das heißt die Lotform nach dem Löten gesteuert werden. Die weiteren Konfigurationen in diesem Ausführungsbeispiel gleichen jenen im ersten Ausführungsbeispiel. - Wie in
13(A) dargestellt, kann die äußere Region105b3 auch ein Abmaß aufweisen, das geringer als oder gleichgroß wie das Abmaß WD in einem Bereich ist, der durch die einzelnen Öffnungen IL von der inneren Region105a getrennt ist. Dies kann das Benetzen und Ausbreiten des Lots noch zuverlässiger verhindern. - Gemäß diesem Ausführungsbeispiel kann sich eine Region der Metallschicht
105 vergrößern, die durch den Ablöseprozess entfernt werden muss, aber es ist von Vorteil, dass sich eine Kantenlänge des Fotolacks vergrößert, der zum Ablösen der Metallschicht105 verwendet wird. Dies erhöht die Möglichkeit für einen Verdünner, in den Fotolack einzudringen und diesen aufzulösen, und dadurch kann das Ablösen einfacher und zuverlässiger durchgeführt werden. - (Viertes Ausführungsbeispiel)
-
14 zeigt eine Draufsicht, die ein Muster einer Metallschicht105 eines Halbleiterelements gemäß diesem Ausführungsbeispiel veranschaulicht. In14 ist ein Schraffurmuster an einer Mantelschicht1101 auf der Metallschicht105 zur Vereinfachung der Darstellung hinzugefügt.15 zeigt eine schematische Teilquerschnittsansicht, die eine Struktur längs einer Linie XV-XV in14 veranschaulicht. - In diesem Ausführungsbeispiel umfasst die Metallschicht
105 eine innere Region105a und eine äußere Region105b4 , die um die innere Region105a herum angeordnet ist. Die innere Region105a und die äußere Region105b4 bilden eine integrierte Metallschicht ohne Öffnungen. Mit anderen Worten sind die innere Region105a und die äußere Region105b4 miteinander an einer gesamten Grenzlinie zwischen diesen verbunden. Das heißt, die Metallschicht105 ist auf der gesamten Oberfläche der Emitter-Elektrode103 ausgebildet. - Die Mantelschicht
1101 zum Verhindern des Eintritts des Lots, wenn die externe Elektrode117 (1 ) angelötet wird, ist auf der Metallschicht105 ausgebildet. Die Mantelschicht1101 ist teilweise auf der Metallschicht105 angeordnet und trennt die Metallschicht105 in die innere Region105a und die äußere Region105b4 , welche die innere Region105a umschließt. Das Löten zwischen der externen Elektrode117 und der Metallschicht105 wird auf der inneren Region105a ausgeführt. Die Mantelschicht1101 umschließt die innere Region105a . Die weiteren Konfigurationen in diesem Ausführungsbeispiel gleichen jenen im ersten Ausführungsbeispiel - Die Mantelschicht
1101 weist eine Lotbenetzbarkeit auf, die geringer als eine Lotbenetzbarkeit der Metallschicht105 ist. Insofern ist die Mantelschicht1101 vorzugsweise eine aus Polyimid hergestellte Isolierschicht. Darüber hinaus ist es von Vorteil, dass deren Dicke ca. 2 μm oder darüber und ca. 20 μm oder darunter beträgt. Wenn die Schichtdicke des Polyimids 20 μm überschreitet, ist ein erhebliches Verziehen in einem Wafer aufgrund einer Schrumpfspannung des Polyimids, die beim Backen des Polyimids erzeugt wird, zu erwarten. Wenn das Polyimid über 20 μm gestapelt wird, geht darüber hinaus eine Planheit der Wafer-Oberfläche wahrscheinlich verloren. Für die gemeinsam mit der Schutzschicht209 ausgebildete Mantelschicht1101 weist das Polyimid ferner die Funktion des Beschichtens und Schützens des Abschlussbereichs205 oder dergleichen auf, und wenn das Polyimid die Schichtdicke von unter 2 μm aufweist, sind Ausbildungsdefekte, die an einem Stufenbereich oder dergleichen im Abschlussbereich205 auftreten, zu erwarten. - Das Lot, das die innere Region
105a benetzt und sich darüber ausbreitet, wird durch die Mantelschicht1101 behindert und in der inneren Region105a gehalten, ohne die Metallschicht105 außerhalb der Mantelschicht1101 , d. h. die äußere Region105b4 , zu benetzen und sich darüber auszubreiten, wodurch die Form des Lotbereichs121 (1 ), d. h. die Lotform nach dem Löten, gesteuert werden kann. Die Verwendung des Polyimids, das eine hohe Wärmebeständigkeit und die Dicke im Bereich von 2 bis 20 μm für die Mantelschicht1101 aufweist, kann das Benetzen und das Ausbreiten des Lots noch zuverlässiger verhindern, wodurch eine Prozesskonsistenz gewährleistet ist. - Das Ausbilden der Mantelschicht
1101 aus dem gleichen Material wie jenes für eine Passivierungsschicht (nicht dargestellt), die auf dem Halbleiterelement101 angeordnet ist, vereinfacht die Fertigungsschritte. Darüber hinaus reduziert das gemeinsame Ausbilden von beiden die Anzahl der Schritte. Das Material für die Passivierungsschicht können Polybenzoxazol, andere Siliziumharzmaterialien oder dergleichen außer dem Polyimid sein. Deren Verwendung kann den Schritt des Ausbildens der Mantelschicht1101 während eines Waferprozesses vor dem Abtrennen abschließen. Darüber hinaus kann die Mantelschicht1101 auch als weiteres Material, das während des Wafer-Prozesses verwendet wird, unter Verwendung einer Siliziumoxidschicht oder Siliziumnitritschicht ausgebildet werden, die durch ein chemisches Dampfabscheidungs-(CVD-)Verfahren, mit Ausnahme eines organisches Materials ausgebildet werden, das durch das Polyimid und Polybenzoxazol typisiert ist. Wenn die Nitritschicht oder die Oxidschicht durch das CVD-Verfahren ausgebildet werden, kann die Lötverbindungs-Metallschicht105d auf der Oxidationsschutz-Metallschicht105e durch eine Wärmebelastung zum Zeitpunkt des CVD abgeschieden werden, und eine Oxidation der Abscheidung kann die Lotbenetzbarkeit erschweren. Die Oxidationsschutz-Metallschicht105e muss dick ausgebildet werden, um die Ablagerung der105e zu unterdrücken, aber wenn die Oxidationsschutz-Metallschicht105e aus Au oder Ag hergestellt ist, erhöhen sich Kosten dadurch, dass die Oxidationsschutz-Metallschicht105e dick hergestellt wied. Wenn die Oxidationsschutz-Metallschicht105e aus Au oder Ag hergestellt ist, ist das Material für die Mantelschicht1101 vorzugsweise das organische Material, das durch das Polyimid oder Polybenzoxazol typisiert ist. - Gemäß diesem Ausführungsbeispiel ist das Ablösen der Metallschicht
105 auf der Emitter-Elektrode103 anders als bei den zuvor beschriebenen ersten bis dritten Ausführungsbeispielen nicht speziell erforderlich, sodass das Ablösen der Metallschicht105 nur am Abschlussbereich205 , an der Trennlinie DL, am Gate-Feld203 oder dergleichen durchgeführt werden kann. Dies vereinfacht den Ablöseprozess, wodurch sich die Produktivität erhöht. - (Fünftes Ausführungsbeispiel)
-
16 zeigt eine Draufsicht, die ein Muster einer Metallschicht105 eines Halbleiterelements gemäß diesem Ausführungsbeispiel veranschaulicht. In16 ist ein Schraffurmuster an der Mantelschicht1101 zur Vereinfachung der Abbildung hinzugefügt.17 zeigt eine schematische Teilquerschnittsansicht, die eine Struktur längs einer Linie XVII-XVII in16 veranschaulicht. - In diesem Ausführungsbeispiel umfasst die Metallschicht
105 eine innere Region105a und eine äußere Region105b5 , die um die innere Region105a herum angeordnet ist. Die äußere Region105b5 ist nahezu die gleiche wie die äußere Region105b1 (2 ). Mit anderen Worten weist die Metallschicht105 eine grabenförmige Öffnung TR (17 ) auf, die eine Emitter-Elektrode103 zwischen der inneren Region105a und der äußeren Region105b5 freilegt. Die grabenförmige Öffnung TR umschließt die innere Region105a , die eine Region ist, in der die Lötverbindung ausgeführt wird. Eine Mantelschicht1301 zum Verhindern des Eintritts des Lots ist an der grabenförmigen Öffnung TR ausgebildet. Wie in17 dargestellt, umgibt die Mantelschicht1301 , die eine größere Breite als eine Öffnungsbreite der grabenförmigen Öffnung TR aufweist, die Region, in der die Lötverbindung ausgeführt wird, gleichermaßen wie die grabenförmige Öffnung TR. Ein Material für die Mantelschicht1301 und ein Verfahren zum Ausbilden der Mantelschicht1301 gleichen jenen der Mantelschicht1101 (viertes Ausführungsbeispiel). Darüber hinaus ist die Konfiguration, mit Ausnahme der einen oben beschriebenen, nahezu die gleiche wie die Konfiguration im zuvor beschriebenen vierten Ausführungsbeispiel, sodass die gleichen oder die entsprechenden Bauteile durch die gleichen Bezugszeichen gekennzeichnet sind, die hier nicht wiederholt werden. - Wenn z. B. Au für die äußerste Oberflächenschicht der Metallschicht
105 verwendet wird und die Mantelschicht1301 eine Polyimidschicht ist, wird ein Muster des Polyimids auf der Metallschicht105 ausgebildet, was möglicherweise zum Abtrennen des Polyimids während des Wafer-Prozesses oder des Lötens aufgrund der geringen Adhäsion zwischen Au und dem Polyimid führt. In diesem Ausführungsbeispiel stehen die Polyimidschicht und die Emitter-Elektrode103 durch die grabenförmige Öffnung TR der Metallschicht105 in engem Kontakt miteinander, wodurch das Abtrennen des Polyimids verhindert werden kann. Dieser Effekt ist größer, wenn ein Material mit einem größeren Al-Gehalt als jener der Metallschicht105 für die Emitter-Elektrode103 verwendet wird. Die Emitter-Elektrode103 , die insbesondere aus dem Material ausgebildet ist, das 95% oder mehr an Al enthält, weist eine große Adhäsion mit dem Polyimid auf, wodurch das Risiko des Abtrennens der Polyimidschicht weiter reduziert werden kann. Die gleichen Effekte werden auch erreicht, wenn ein Material, das Au oder AG enthält, für die äußerste Oberflächenschicht der Metallschicht105 verwendet wird, und ein Material mit einem niedrigeren Au- oder AG-Gehalt als jener der äußersten Oberflächenschicht der Metallschicht105 für die Emitter-Elektrode103 verwendet wird. - Gemäß diesem Ausführungsbeispiel kann die Mantelschicht
1301 , die schwieriger als die Mantelschicht1101 im vierten Ausführungsbeispiel abgetrennt wird, ausgebildet werden. Somit kann die Form des Lotbereichs121 (1 ) durch die Mantelschicht1301 zuverlässiger gesteuert werden. - Darüber hinaus gleicht die in der Metallschicht
105 in diesem Ausführungsbeispiel ausgebildete Öffnung der grabenförmigen Öffnung TR im ersten Ausführungsbeispiel, jedoch ist die Form der Öffnung darauf nicht beschränkt. Zum Beispiel kann die der gitterförmigen Öffnung SP (10 : zweites Ausführungsbeispiel) oder der einzelnen Öffnung IL (12 : drittes Ausführungsbeispiel) ähnliche Form verwendet werden. - Der Ablöseprozess in jedem der oben beschriebenen Ausführungsbeispiele ist nicht darauf beschränkt, durch Aufbringen eines Verdünners oder reinen Wassers auf einen Fotolack mit hohem Druck ausgeführt zu werden. Das Ablösen kann beispielsweise durch Aufbringen eines Klebebands auf eine Metallschicht und Abziehen des Klebebands ausgeführt werden. In diesem Fall wird die Metallschicht auf dem Fotolack durch die Adhäsion des Klebebands entfernt.
- Darüber hinaus können die oben beschriebenen Ausführungsbeispiele erfindungsgemäß beliebig kombiniert werden. Jedes Ausführungsbeispiel kann im Schutzumfang der Erfindung in geeignetem Maße verändert oder weggelassen werden.
- Obwohl die Erfindung detailliert veranschaulicht und beschrieben wurde, ist die vorstehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Die vorliegende Erfindung ist darauf nicht beschränkt. Es ist daher selbstverständlich, dass zahlreiche Modifikationen und Variationen erfolgen können, ohne vom Schutzumfang der Erfindung abzuweichen.
- (Zusätzliche Bemerkungen)
- Die Beschreibung umfasst die nachstehende Offenbarung von (i) bis (ix).
- (i) Halbleitervorrichtung (
200 ), umfassend: ein Halbleiterelement (101 ); eine Elektrode (103 ), die auf einer Oberfläche des Halbleiterelements angeordnet ist; eine erste Metallschicht (105a ), die auf einer Oberfläche der Elektrode und in einer Form zum Steuern einer Lotform nach dem Anlöten angeordnet ist; eine zweite Metallschicht (105b1 ) die in einer Form angeordnet ist, die eine Region der Elektrode mit Ausnahme der ersten Metallschicht abdeckt, um einen freigelegten Bereich zu bilden, der eine Öffnung (TR) ausbildet, welche die Elektrode in einer Grabenform längs eines Umfangs der ersten Metallschicht freilegt; und eine externe Elektrode (117 ) die an die erste Metallschicht gelötet ist. - Die Konfiguration dieser Halbleitervorrichtung kann zum Beispiel aus dem oben beschriebenen ersten Ausführungsbeispiel abgelesen werden.
- (ii) Halbleitervorrichtung (
200 ), umfassend: ein Halbleiterelement (101 ); eine Elektrode (103 ), die auf einer Oberfläche des Halbleiterelements angeordnet ist; eine erste Metallschicht (105a ), die auf einer Oberfläche der Elektrode und in einer Form zum Steuern einer Lotform nach dem Löten angeordnet ist; eine Vielzahl von zweiten Metallschichten (105b2 ), die einzeln in einer Form angeordnet sind, die kleiner als die erste Metallschicht in einem freigelegten Bereich ist, der die Elektrode um die erste Metallschicht freilegt; und eine externe Elektrode (117 ), die an die erste Metallschicht gelötet ist. - Die Konfiguration dieser Halbleitervorrichtung kann zum Beispiel aus dem oben beschriebenen zweiten Ausführungsbeispiel abgelesen werden.
- (iii) Halbleitervorrichtung (
200 ), umfassend: ein Halbleiterelement (101 ) eine Elektrode (103 ), die auf einer Oberfläche des Halbleiterelements angeordnet ist; eine erste Metallschicht (105 ), die auf einer Oberfläche der Elektrode angeordnet ist; und eine externe Elektrode (117 ), die an die erste Metallschicht gelötet ist, wobei die erste Metallschicht umfasst: eine Lötverbindungs-Region (105a ), zum Anlöten an die externe Elektrode; und freiliegende Bereiche (IL), welche die Elektrode in einer Region mit Ausnahme der Lötverbindungs-Region freilegen, um eine dünne Linienbreite (WD) zu bilden, die den Eintritt des Lots erschwert. - Die Konfiguration dieser Halbleitervorrichtung kann zum Beispiel aus dem oben beschriebenen dritten Ausführungsbeispiel abgelesen werden.
- (iv) Halbleitervorrichtung (
200 ) nach Abschnitt (i) bis (iii) umfasst eine Mantelschicht (1301 ), die auf dem freigelegten Bereich und in der Form zum Steuern der Lotform zum Zeitpunkt des Lötens angeordnet ist. - Die Konfiguration dieser Halbleitervorrichtung kann zum Beispiel aus dem oben beschriebenen fünften Ausführungsbeispiel abgelesen werden.
- (v) Halbleitervorrichtung (
200 ), umfassend: ein Halbleiterelement (101 ); eine Elektrode (103 ), die auf einer Oberfläche des Halbleiterelements angeordnet ist; eine Metallschicht (105 ), die auf einer Oberfläche der Elektrode angeordnet ist; und eine Mantelschicht (1101 ), die auf der Metallschicht und in einer Form zum Steuern einer Lotform zum Zeitpunkt des Lötens angeordnet ist. - Die Konfiguration dieser Halbleitervorrichtung kann zum Beispiel aus dem oben beschriebenen vierten Ausführungsbeispiel abgelesen werden.
- (vi) Halbleitervorrichtung nach dem oben beschriebenen Abschnitt (iv) oder (v), wobei die Mantelschicht aus Polyimid mit einer Dicke von 2 bis 20 μm hergestellt ist.
- (vii) Halbleitervorrichtung nach einem der oben beschriebenen Abschnitte (i) bis (vi), wobei die Elektrode aus einem Material hergestellt ist, das 95% oder mehr Aluminium enthält.
- (viii) Verfahren zum Herstellen der Halbleitervorrichtung gemäß einem der oben beschriebenen Abschnitte (i) bis (vii), wobei im Schritt des Ausbildens der ersten Metallschicht die gleiche Metallschicht wie die erste Metallschicht auch auf einer ineffektiven Region (IR) ausgebildet wird, die nicht als Halbleitervorrichtung in einer gesamten Region auf einer Oberfläche eines Wafers (
100 ) verwendet wird. - (ix) Verfahren zum Herstellen der Halbleitervorrichtung nach dem oben beschriebenen Abschnitt (viii), wobei eine Öffnung in der Metallschicht an der ineffektiven Region ausgebildet ist und die Öffnung auf einer Trennlinie (DL) angeordnet ist.
- Bezugszeichenliste
-
- 100
- Wafer (Substrat)
- 101
- Halbleiterelement
- 103
- Emitter-Elektrode (Elementelektrode)
- 105
- Metallschicht
- 105a
- innere Region
- 105b1 bis 105b5
- äußere Region
- 117
- externe Elektrode
- 121
- Lotbereich
- 200
- Halbleitervorrichtung
- 1101, 1301
- Mantelschicht
- DL
- Trennlinie
- ER
- effektive Region
- IL
- einzelne Öffnung (Öffnung)
- IR
- ineffektive Region
- SP
- gitterförmige Öffnung (Öffnung)
- TR
- grabenförmige Öffnung (Öffnung)
Claims (16)
- Halbleitervorrichtung, umfassend: ein Halbleiterelement (
101 ); eine Elementelektrode (103 ), die auf einer Oberfläche des Halbleiterelements angeordnet ist; eine Metallschicht (105 ), die auf der Elementelektrode angeordnet ist und eine innere Region (105a ) und eine äußere Region (105b1 bis105b3 ) umfasst, die um die innere Region herum angeordnet ist, wobei die Metallschicht eine Öffnung (TR, SP, IL) aufweist, welche die Elementelektrode zwischen der inneren Region und der äußeren Region freilegt, wobei die Elementelektrode eine. Lotbenetzbarkeit aufweist, die geringer als eine Lotbenetzbarkeit der Metallschicht ist; und eine externe Elektrode (117 ), die an die innere Region der Metallschicht gelötet ist. - Halbleitervorrichtung nach Anspruch 1, wobei die innere Region und die äußere Region (
105b1 ,105b2 ) der Metallschicht durch die Öffnung (TR, SP) getrennt sind. - Halbleitervorrichtung nach Anspruch 2, wobei die Öffnung (TR) in einer Grabenform zwischen der inneren Region und der äußeren Region (
105b1 ) der Metallschicht angeordnet ist. - Halbleitervorrichtung nach Anspruch 2, wobei die äußere Region (
105b2 ) der Metallschicht eine Vielzahl von getrennt angeordneten Bereichen umfasst. - Halbleitervorrichtung nach Anspruch 1, wobei die innere Region und die äußere Region (
105b3 ) der Metallschicht miteinander nur mittels eines Abmaßes (WD) oder kleiner verbunden sind, und das Abmaß ist klein genug ist, um das Ausbreiten des Lots von der inneren Region zur äußeren Region in einem Fall zu behindern, bei dem flüssiges Lot auf der inneren Region der Metallschicht angeordnet ist. - Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die innere Region und die äußere Region der Metallschicht aus dem gleichen Material ausgebildet sind.
- Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die innere Region und die äußere Region der Metallschicht im gleichen Schritt ausgebildet sind.
- Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die Metallschicht zumindest teilweise eine Härte aufweist, die höher als eine Härte der Elementelektrode ist.
- Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die Metallschicht eine Dicke von 1 μm oder darüber aufweist.
- Halbleitervorrichtung, umfassend: ein Halbleiterelement (
101 ); eine Elementelektrode (103 ), die auf einer Oberfläche des Halbleiterelements angeordnet ist; eine Metallschicht (105 ), die auf der Elementelektrode angeordnet ist; eine Mantelschicht (1101 ,1301 ), die teilweise auf der Metallschicht angeordnet ist, die Metallschicht in eine innere Region (105a ) und eine äußere Region (105b4 ,105b5 ) unterteilt, welche die innere Region umschließt, und eine Lotbenetzbarkeit aufweist, die geringer als die Lotbenetzbarkeit der Metallschicht ist; und eine externe Elektrode (117 ), die an die innere Region der Metallschicht angelötet ist. - Halbleitervorrichtung nach Anspruch 10, wobei die innere Region und die äußere Region (
105b4 ) der Metallschicht an einer gesamten Grenzlinie zwischen der inneren Region und der äußeren Region miteinander verbunden sind. - Halbleitervorrichtung nach Anspruch 10, wobei die Metallschicht eine Öffnung aufweist, welche die Elementelektrode zwischen der inneren Region und der äußeren Region freilegt, und die Mantelschicht (
1301 ) in der Öffnung angeordnet ist. - Halbleitervorrichtung nach einem der Ansprüche 10 bis 12, wobei die Mantelschicht eine Polyimid-Schicht mit einer Dicke von 2 μm oder darüber und 20 μm oder darunter umfasst.
- Halbleitervorrichtung nach einem der Ansprüche 10 bis 12, wobei die Elementelektrode aus einem Material hergestellt ist, das 95% oder mehr Aluminium enthält.
- Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 1 bis 5 und 10 bis 12, das die folgenden Schritte aufweist: Ausbilden eines Substrats (
100 ) mit einer Hauptoberfläche, die eine effektive Region (ER), in welcher das Halbleiterelement mit der darauf vorgesehenen Elementelektrode angeordnet ist, und eine ineffektive Region (IR) außerhalb der effektiven Region umfasst: Ausbilden der Metallschicht auf der Elementelektrode, wobei die Metallschicht einen Bereich umfasst, der auf der ineffektiven Region angeordnet ist, Ausschneiden des Halbleiterelements durch Abtrennen entlang einer Trennlinie (DL) in der ineffektiven Region, nachdem die Metallschicht ausgebildet ist; und Anlöten der externen Elektrode an der inneren Region der Metallschicht. - Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 15, wobei der Schritt des Ausbildens der Metallschicht den Schritt des Ausbildens einer Öffnung an der Trennlinie in der Metallschicht umfasst.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013-046905 | 2013-03-08 | ||
JP2013046905 | 2013-03-08 | ||
PCT/JP2013/077115 WO2014136303A1 (ja) | 2013-03-08 | 2013-10-04 | 半導体装置および半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE112013006790T5 true DE112013006790T5 (de) | 2015-12-17 |
DE112013006790B4 DE112013006790B4 (de) | 2022-05-25 |
DE112013006790B8 DE112013006790B8 (de) | 2022-08-18 |
Family
ID=51490849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112013006790.0T Active DE112013006790B8 (de) | 2013-03-08 | 2013-10-04 | Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung |
Country Status (5)
Country | Link |
---|---|
US (1) | US10157865B2 (de) |
JP (1) | JP6038280B2 (de) |
CN (1) | CN105009266B (de) |
DE (1) | DE112013006790B8 (de) |
WO (1) | WO2014136303A1 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109923647B (zh) | 2016-11-08 | 2023-06-20 | 三菱电机株式会社 | 半导体装置 |
CN110476235B (zh) * | 2017-03-27 | 2024-02-23 | 三菱电机株式会社 | 半导体装置、电力变换装置 |
DE112017007960B4 (de) * | 2017-09-04 | 2023-06-29 | Mitsubishi Electric Corporation | Halbleitermodul und Leistungsumwandlungsvorrichtung |
CN112703584B (zh) * | 2018-09-26 | 2024-05-14 | 三菱电机株式会社 | 半导体装置、电力变换装置以及半导体装置的制造方法 |
DE102018125300A1 (de) * | 2018-10-12 | 2020-04-16 | Osram Opto Semiconductors Gmbh | Elektronisches Bauteil und Verfahren zum Aufbringen von zumindest einem Lötpad auf ein elektronisches Bauteil |
JP7472435B2 (ja) | 2019-05-13 | 2024-04-23 | 富士電機株式会社 | 半導体モジュールの製造方法 |
JP2022144711A (ja) * | 2021-03-19 | 2022-10-03 | 三菱電機株式会社 | 半導体装置の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4078993B2 (ja) | 2003-01-27 | 2008-04-23 | 三菱電機株式会社 | 半導体装置 |
JP2005183782A (ja) | 2003-12-22 | 2005-07-07 | Sony Corp | リフトオフ法に基づくパターン形成方法 |
JP4882234B2 (ja) * | 2005-01-26 | 2012-02-22 | 富士電機株式会社 | 半導体装置およびその製造方法 |
US7569422B2 (en) * | 2006-08-11 | 2009-08-04 | Megica Corporation | Chip package and method for fabricating the same |
JP4640345B2 (ja) | 2007-01-25 | 2011-03-02 | 三菱電機株式会社 | 電力用半導体装置 |
DE102008042777A1 (de) | 2008-10-13 | 2010-04-15 | Robert Bosch Gmbh | Selektiver Lötstop |
JP5384913B2 (ja) | 2008-11-18 | 2014-01-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2010232230A (ja) * | 2009-03-25 | 2010-10-14 | Casio Computer Co Ltd | 半導体装置およびその製造方法 |
JP2010272711A (ja) | 2009-05-22 | 2010-12-02 | Mitsubishi Electric Corp | 半導体デバイスとその製造方法 |
JP5271861B2 (ja) * | 2009-10-07 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2013
- 2013-10-04 WO PCT/JP2013/077115 patent/WO2014136303A1/ja active Application Filing
- 2013-10-04 CN CN201380074382.6A patent/CN105009266B/zh active Active
- 2013-10-04 DE DE112013006790.0T patent/DE112013006790B8/de active Active
- 2013-10-04 US US14/769,387 patent/US10157865B2/en active Active
- 2013-10-04 JP JP2015504118A patent/JP6038280B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP6038280B2 (ja) | 2016-12-07 |
DE112013006790B8 (de) | 2022-08-18 |
CN105009266B (zh) | 2018-05-08 |
WO2014136303A1 (ja) | 2014-09-12 |
DE112013006790B4 (de) | 2022-05-25 |
US10157865B2 (en) | 2018-12-18 |
JPWO2014136303A1 (ja) | 2017-02-09 |
US20160005703A1 (en) | 2016-01-07 |
CN105009266A (zh) | 2015-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112013006790T5 (de) | Halbleitervorrichtung und Verfahren zum Fertigen einer Halbleitervorrichtung | |
DE1965546C3 (de) | Halbleiterbauelement | |
DE102014115177B4 (de) | Halbleitervorrichtung mit einer lokal verstärkten Metallisierungsstruktur und Verfahren zu ihrer Herstellung | |
DE102010017768B4 (de) | Verfahren zum Herstellen eines Halbleiter-Bauelements | |
DE102007007142B4 (de) | Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung | |
DE112015002024B4 (de) | Halbleitervorrichtung | |
DE112017006825T5 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE112012006875T5 (de) | Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung | |
DE102012219330A1 (de) | Halbleitervorrichtung und Verfahren zum Bilden von Höckerstrukturen mit einer Schutzschicht | |
DE102016118655A1 (de) | Verfahren zur Herstellung von Halbleitervorrichtungen und entsprechende Vorrichtung | |
DE112018007009T5 (de) | Halbleitervorrichtung und Herstellungsverfahren für diese | |
DE2324780B2 (de) | Verfahren zum herstellen eines halbleiterbauelements | |
DE102014115174A1 (de) | Halbleitervorrichtung mit einer korrosionsbeständigen metallisierung und verfahren zu ihrer herstellung | |
DE102013113232A1 (de) | Gehäuste Halbleitervorrichtung mit Zugspannung und Verfahren zur Herstellung einer gehäusten Halbleitervorrichtung mit Zugspannung | |
DE102012111520B4 (de) | Leiterrahmen-freies und Die-Befestigungsprozess-Material-freies Chipgehäuse und Verfahren zum Bilden eines Leiterrahmen-freien und Die-Befestigungsprozess-Material-freien Chipgehäuses | |
DE102015110437B4 (de) | Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung | |
DE102011053302A1 (de) | Schichtstapel und Integrierter-Schaltkreis-Anordnungen | |
DE102004027176B4 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE102004048688B4 (de) | Leistungs-Halbleitervorrichtung | |
DE10239318A1 (de) | Umverdrahten von Kontaktstellen für integrierte Schaltungschips | |
DE3209666A1 (de) | Halbleitervorrichtung und verfahren zum herstellen eines aufbaumetallkontaktes derselben | |
DE10023834B4 (de) | Verfahren zur Schichtbildung und -strukturierung | |
DE102019118681A1 (de) | Leistungs-metallisierungsstruktur für halbleitervorrichtungen | |
DE102012208246B4 (de) | Halbleitervorrichtung | |
DE102018124497A1 (de) | Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R082 | Change of representative |
Representative=s name: HOEFER & PARTNER PATENTANWAELTE MBB, DE |
|
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |