JPH09104969A - 導体膜およびその形成方法 - Google Patents

導体膜およびその形成方法

Info

Publication number
JPH09104969A
JPH09104969A JP20584096A JP20584096A JPH09104969A JP H09104969 A JPH09104969 A JP H09104969A JP 20584096 A JP20584096 A JP 20584096A JP 20584096 A JP20584096 A JP 20584096A JP H09104969 A JPH09104969 A JP H09104969A
Authority
JP
Japan
Prior art keywords
conductor film
adhesive layer
cathode
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20584096A
Other languages
English (en)
Inventor
Akira Okuda
晃 奥田
Hatsuhiko Shibazaki
初彦 柴崎
Kenji Maruyama
賢治 丸山
Takashi Yano
隆 谷野
Yasuhiro Kobayashi
康寛 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20584096A priority Critical patent/JPH09104969A/ja
Publication of JPH09104969A publication Critical patent/JPH09104969A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146By vapour deposition
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 導体膜と接着層の界面で拡散を起こす温度以
上に基板を加熱することなく、導体膜と接着層との付着
力を高めることのできる導体膜およびその形成方法を提
供する。 【解決手段】 セラミックス、ガラス等の基板5にA
g、Au、Cu、Al等の導体膜12を成膜するに際
し、Cr、NiCr等の接着層11を基板5上に形成
し、接着層11上に接着層材料と導体膜材料とからなる
混合層13を形成し、混合層13上に導体膜12を成膜
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基板上に形成した
電極膜や配線膜等の導体膜、およびその形成方法に関す
るものである。
【0002】
【従来の技術】近年、電子部品等または薄膜デバイスの
製造において、電極膜や配線膜等の導体膜として、A
g、Au、Cu、Al等のスパッタリング膜や蒸着膜が
一般に用いられている。しかし、基板材料がセラミック
ス、ガラス等の場合、付着強度の関係から単一材料では
望ましい付着強度が得られないため、接着層としてセラ
ミックス、ガラス等に対し接着強度の強いCr、NiC
r等の層を形成して多層構造としている。
【0003】たとえば、スパッタリングにより導体膜を
形成する方法では、真空容器の内部に、導体膜の材料タ
ーゲットを備えたカソードと、接着層の材料ターゲット
を備えたカソードとを、基板に対向して配置しておき、
真空容器の内部を10-6Torr台の真空度まで真空排
気した後、真空容器内部にアルゴンガスを導入して、5
×10-3Torr程度の真空度に設定する。
【0004】その後、接着層の材料ターゲットを備えた
カソードに直流電圧または高周波電圧を印加して、真空
容器の内部にプラズマを発生させることにより、基板に
接着層を形成する。次に、この接着層の材料ターゲット
を備えたカソードへの電圧の印加を停止した後、導体膜
の材料ターゲットを備えたカソードに直流電圧または高
周波電圧を印加して、真空容器の内部にプラズマを発生
させることにより、先に形成した接着層の上に電極膜や
配線膜等の導体膜を形成する。
【0005】このようにして接着層を形成する場合、通
常は基板を100℃以上に加熱して成膜するか、又は成
膜後アニール処理を行うことにより、導体膜と接着層と
の界面で拡散を起こして、導体膜と接着層との界面での
付着強度を向上させ、剥離を防止している。
【0006】
【発明が解決しようとする課題】しかしながら、電子部
品等で用いられるセラミックス基板等には、基板温度が
高くなると分極が生じるなど電気的特性が変化するた
め、100℃以上に加熱できないものがある。また、基
板がフィルムから成るか、又はフィルム上に基板が固定
されている場合には、フィルムの熱変形温度以上に加熱
できない。そのような場合、上記したような方法によっ
ては導体膜と接着層の付着強度を向上させることができ
ず、後工程で機械加工する際に導体膜と接着層との界面
で剥離が発生し、製品としての寿命が短くなったり、不
良が発生するという問題があった。
【0007】本発明は上記した問題を解決するもので、
導体膜と接着層の界面で拡散を起こす温度以上に基板を
加熱することなく、導体膜と接着層との付着力を高める
ことを目的とする。
【0008】
【課題を解決するための手段】本発明の導体膜は、上記
目的を達成するために、セラミックス、ガラス等の基板
に形成した導体膜において、基板上に接着層を備え、接
着層と導体膜との界面に接着層材料と導体膜材料とから
なる混合層を備えたことを特徴とする。
【0009】好ましくは、導体膜は少なくともAg、A
u、CuまたはAlを含む。
【0010】また好ましくは、接着層は少なくともCr
またはNiCrを含む。
【0011】また本発明の導体膜の形成方法は、セラミ
ックス、ガラス等の基板にAg、Au、Cu、Al等の
導体膜を成膜する導体膜の形成方法において、スパッタ
又は蒸着にて、Cr、NiCr等の接着層を基板上に形
成し、接着層上に接着層材料と導体膜材料とからなる混
合層を形成し、混合層上に導体膜を成膜することを特徴
とする。
【0012】上記した導体膜の形成方法は、成膜温度が
100℃以下で行える。
【0013】具体的には、導体膜材料を備えたカソード
と、接着層材料を備えたカソードとをスパッタリング装
置の同一真空容器内に設置し、スパッタリングする際、
初期に接着層材料を備えたカソードのみをT1時間放電
させて接着層を基板上に成膜し、次に接着層材料を備え
たカソードと導体膜材料を備えたカソードを同時にT2
時間放電させて接着層材料と導体膜材料とからなる混合
層を形成し、次に導体膜材料を備えたカソードのみをT
3時間放電させて導体膜を成膜する。
【0014】あるいは、接着層材料を備えた第1カソー
ドと、導体膜材料を備えた第2カソードとをスパッタリ
ング装置の同一真空容器内に遮蔽板を介して設置し、基
板を構成するフィルム又は基板を固定したフィルムから
成るフィルム状基板を、各カソードおよび遮蔽板に対向
する位置を第1カソードから第2カソードへ向かう方向
に一定速度で移動させながらスパッタリングして、第1
カソードに対向する領域で接着層を形成し、フィルム状
基板と遮蔽板との間隔で規定される第1カソードに対向
する領域と第2カソードに対向する領域とが重なる領域
で接着層材料と導体膜材料とからなる混合層を形成し、
第2カソードに対向する領域で導体膜を形成する。
【0015】上記した方法によれば、基板温度が導体膜
と接着層との界面で拡散を起こす温度以下、例えば10
0℃以下で成膜した場合も、接着層と導体膜との界面に
接着層と導体膜との合金層が介在してバルク状態に近付
き、分子間引力が向上するため、導体膜と接着層との付
着力が向上する。よって、基板に導体膜を形成したもの
は、後工程で機械加工する際も導体膜と接着層との界面
で剥離が生じにくく、膜の剥離に起因する製品の劣化や
不良を防止できる。
【0016】
【発明の実施の形態】以下、本発明の実施形態を図1、
図2を参照しながら説明する。
【0017】図1において、1は電極膜や配線膜等の導
体膜の材料ターゲット(導体膜材料)、2は導体膜の材
料ターゲット1を備えたカソード、3は接着層の材料タ
ーゲット(接着層材料)、4は接着層の材料ターゲット
3を備えたカソード、5はカソード2とカソード4に対
向して配置され、スパッタリングにより成膜されるセラ
ミックス、ガラス等の基板である。ここでは、材料ター
ゲット1はAg、材料ターゲット3はCrである。
【0018】6は真空容器7内を減圧雰囲気にするため
の真空排気ポンプ、8は真空容器7内にスパッタリング
ガスを供給するためのガス供給系である。9はカソード
2に電圧を印加し、ターゲット1の表面でプラズマを発
生させるための直流電源である。10はカソード4に電
圧を印加し、ターゲット3の表面でプラズマを発生させ
るための直流電源である。
【0019】以上のように構成されたスパッタリング装
置を用いて基板5上に電極膜や配線膜等の導体膜を形成
する動作について説明する。
【0020】まず、真空容器7の内部を真空排気ポンプ
6により10-6Torr台の真空度まで真空排気する。
その後、ガス供給系8により真空容器7内部にアルゴン
ガスを導入し、5×10-3Torr程度の真空度に設定
する。
【0021】次に、直流電源10によるカソード4に5
00Wを加えて、真空容器7の内部にプラズマを発生さ
せることにより、図2(a)に示すように、基板5に接
着層11を60秒間で500Å厚さ形成する。
【0022】次に、直流電源10によるカソード4に5
00Wを加えながら、直流電源9によりカソード2に1
kwを加えて、真空容器7の内部にカソード4とカソー
ド2とに同時にプラズマを発生させることにより、図2
(b)に示すように、基板5に形成された接着層11の
上に接着層材料と導体膜材料とからなる混合層13を3
0秒間で500Å厚さ形成する。
【0023】次に、直流電源10によるカソード4への
電力負荷を停止した状態において、直流電源9によりカ
ソード2に1kwを加えて放電させ、真空容器7の内部
にプラズマを発生させることにより、図2(c)に示す
ように、混合層13の上に導体膜12を90秒間で25
00Å厚さ形成する。
【0024】上記した方法によれば、接着層11と導体
膜12との界面に拡散が起こる100℃以上に加熱して
いないが、その界面に接着層材料と導体膜材料との合金
層たる混合層13が形成されてバルク状態に近付くた
め、分子間引力が向上し、接着層11と導体膜12との
付着力が大幅に向上する。
【0025】上記したようにして形成した本発明の導体
膜と、混合層を形成しない以外は上記と同様に形成した
従来の導体膜のそれぞれを引張り試験したところ、本発
明の導体膜では800kg/cm2 以上まで剥離は生じ
ず、従来の導体膜では400kg/cm2 程度で剥離が
生じた。このことより、本発明の導体膜は従来のものと
比べて接着層との界面での付着力が大幅に向上したこと
がわかる。
【0026】したがって、100℃以上では電気的特性
が変化するような基板であっても、接着層との界面で剥
離が生じにくい導体膜を形成できる。
【0027】なお、カソード2およびカソード4に印加
する電源のパワーを変化させることにより混合層13の
混合比を自由に調整することができ、またカソード2及
びカソード4を同時に放電させる時間を変化させること
により混合層13の膜厚を制御できるため、付着力の最
も強い条件を求めることができる。通常は、接着層1
1、混合層13とも、導体膜12の10分の1以上の膜
厚となるように形成する。
【0028】次に、本発明の他の実施形態を図2及び図
3を参照しながら説明する。
【0029】図3において、21は電極膜や配線膜等の
導体膜の材料ターゲット(導体膜材料)、22は導体膜
の材料ターゲット21を備えたカソード(第2カソー
ド)、23は接着層の材料ターゲット(接着層材料)、
24は接着層の材料ターゲット23を備えたカソード
(第1カソード)、25はカソード22とカソード24
に対向して配置され、スパッタリングにより成膜される
フィルム状基板又はフィルムに固定されているセラミッ
クス、ガラス等の基板から成るフィルム状基板である。
ここでは、材料ターゲット21はAg、材料ターゲット
23はCrである。
【0030】26は真空容器27内を減圧雰囲気にする
ための真空排気ポンプ、28は真空容器27内にスパッ
タリングガスを供給するためのガス供給系である。29
はカソード22に電圧を印加し、ターゲット21の表面
でプラズマを発生させるための直流電源である。30は
カソード24に電圧を印加し、ターゲット23の表面で
プラズマを発生させるための直流電源である。
【0031】31はカソード22とカソード24に対向
して配置され、内部に冷却液が循環し、フィルム状基板
25を冷却しつつ回転するキャンローラ、32はフィル
ム状基板25をキャンローラ31に供給する供給ロー
ラ、33は成膜されたフィルム状基板25を巻き取る巻
取ローラである。34はカソード22とカソード24と
の間に設置された遮蔽板であり、キャンローラ31の回
転により走行するフィルム状基板25との間隔は約5m
mに設定されている。
【0032】次に、図3のスパッタリング装置を用いて
基板5上に導体膜を形成する動作について説明する。
【0033】まず、真空容器27の内部を真空排気ポン
プ26により10-6Torr台の真空度まで真空排気す
る。その後、ガス供給系28により真空容器27内部に
アルゴンガスを導入し、5×10-3Torr程度の真空
度に設定する。
【0034】次に、供給ローラ32、キャンローラ3
1、巻取ローラ33を回転させてフィルム状基板25を
キャンローラ31の外周に沿って約160mm/分で走
行させる。次に、直流電源30によりカソード24に5
00wを加えるとともに、直流電源29によりカソード
22に1kwを加えて、真空容器27の内部にプラズマ
を発生させる。
【0035】これにより、図3のDの部分で図2(a)
に示すように、フィルム状基板25の表面に接着層11
が形成される。次に、図3にEの部分で、遮蔽板34と
フィルム状基板25との間に間隔があるために、カソー
ド24からスパッタされた接着層材料とカソード22か
らスパッタされた導体膜材料とが同時に付着し、そのた
め図2(b)に示すように、接着層11の上に接着層材
料と導体膜材料との混合層13が形成される。次に、図
3のFの部分で、図2(c)に示すように、混合層13
の上に導体膜12が形成される。
【0036】このとき、フィルム状基板25は冷却液が
内部で循環しているキャンローラ31により100℃以
下に制御され、フィルム状基板25が熱変形することは
ない。成膜されたフィルム状基板25は最後に巻取ロー
ラ33に巻き取られる。
【0037】上記した方法によれば、フィルム状基板2
5の温度が100℃以下であり、接着層11と導体膜1
2の界面が拡散の起こらない状態であっても、接着層1
1と導体膜12の界面に接着層材料と導体膜材料の合金
層たる混合層13が形成され、バルク状態に近付く。よ
って、上記した実施形態と同様に、接着層と導体膜との
付着力が大幅に向上する。
【0038】また、遮蔽板34とキャンローラ31の外
周を走行するフィルム状基板25との間隔を変化させる
ことにより、混合層13の膜厚を制御することが可能と
なるため、付着力の最も強い条件を求めることができ
る。
【0039】上記した各実施形態では、直流スパッタリ
ング法を例示したが、高周波スパッタリング法や蒸着法
によっても同様に成膜することができる。高周波スパッ
タリング法を行う場合は、たとえば上記と同様の条件に
おいて高周波電力を各カソードに加えることにより、対
向させた基板表面に接着層11、混合層13、導体膜1
2を付着させる。蒸着法を行う場合は、たとえば10-7
Torr台の真空度まで真空排気し、その後アルゴンガ
スを導入して10-7Torr程度の真空度に設定した上
で、接着層材料と導体膜材料をそれぞれ抵抗ヒータや電
子ビームにより加熱して蒸発させることにより、対向さ
せた基板表面に付着させる。しかしながら、成膜技術に
おいて通常用いられている真空度など、その他の条件や
手法も使用可能である。
【0040】以上の説明から明らかなように、本発明の
導体膜の形成方法によれば、導体膜と接着層の膜との界
面で拡散を起こす温度以下で成膜しても、接着層と導体
膜との界面に接着層材料と導体膜材料の混合した合金層
が介在してバルク状態に近付くため、分子間引力が向上
し、導体膜と接着層との付着強度および密着性が向上す
る。これにより、製品化する後工程で機械加工する際の
導体膜と接着層の膜の界面での剥離を防止することがで
き、膜の剥離に起因して製品寿命が短くなるのを防止で
きる。
【0041】また、成膜温度を100℃以下とすれば、
電子部品等に用いる基板においてもその電気的特性が変
化することがなく、基板がフィルムから成るか、又はフ
ィルム上に基板が固定されている場合も、フィルムの熱
変形が生じない。
【0042】また、同一真空容器内に導体膜材料を備え
たカソードと接着層材料を備えたカソードとを設置して
各カソードを適宜に放電させることにより、単一のスパ
ッタリング装置内での一連処理によって上記成膜を実施
できる。
【0043】また、同一真空容器内に導体膜材料を備え
たカソードと接着層材料を備えたカソードとを遮蔽板を
介して設置するとともに遮蔽板とフィルム状基板との間
に間隔をあけた状態でフィルム状基板を一定速度で移動
させながらスパッタリングすることにより、フィルム状
基板に対して連続的に上記成膜を実施できる。
【0044】
【発明の効果】本発明によれば、導体膜と接着層の界面
で拡散を起こす温度以上に基板を加熱することなく、導
体膜と接着層との付着力を高めることのできる導体膜お
よびその形成方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の導体膜の形成方法に用いるスパッタリ
ング装置の縦断面図。
【図2】本発明の導体膜の形成方法における膜形成工程
を示す断面図。
【図3】本発明の他の導体膜の形成方法に用いるスパッ
タリング装置の縦断面図。
【符号の説明】
1 導体膜材料 2 カソード 3 接着層材料 4 カソード 5 基板 7 真空容器 11 接着層 12 導体膜 13 混合層 21 導体膜材料 22 第2カソード 23 接着層材料 24 第1カソード 25 フィルム状基板 27 真空容器 34 遮蔽板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/285 H01L 21/285 S P (72)発明者 谷野 隆 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 小林 康寛 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 セラミックス、ガラス等の基板に形成し
    た導体膜において、基板上に接着層を備え、接着層と導
    体膜との界面に接着層材料と導体膜材料とからなる混合
    層を備えたことを特徴とする導体膜。
  2. 【請求項2】 少なくともAg、Au、CuまたはAl
    を含んだ導体膜を備えたことを特徴とする請求項1記載
    の導体膜。
  3. 【請求項3】 少なくともCrまたはNiCrを含んだ
    接着層を備えたことを特徴とする請求項1または2記載
    の導体膜。
  4. 【請求項4】 セラミックス、ガラス等の基板にAg、
    Au、Cu、Al等の導体膜を成膜する導体膜の形成方
    法において、スパッタ又は蒸着にて、Cr、NiCr等
    の接着層を基板上に形成し、接着層上に接着層材料と導
    体膜材料とからなる混合層を形成し、混合層上に導体膜
    を成膜することを特徴とする導体膜の形成方法。
  5. 【請求項5】 成膜温度が100℃以下であることを特
    徴とする請求項4記載の導体膜の形成方法。
  6. 【請求項6】 導体膜材料を備えたカソードと、接着層
    材料を備えたカソードとをスパッタリング装置の同一真
    空容器内に設置し、スパッタリングする際、初期に接着
    層材料を備えたカソードのみを所定時間放電させて接着
    層を基板上に成膜し、次に接着層材料を備えたカソード
    と導体膜材料を備えたカソードを同時に所定時間放電さ
    せて接着層材料と導体膜材料とからなる混合層を形成
    し、次に導体膜材料を備えたカソードのみを所定時間放
    電させて導体膜を成膜することを特徴とする請求項4ま
    たは5記載の導体膜の形成方法。
  7. 【請求項7】 接着層材料を備えた第1カソードと、導
    体膜材料を備えた第2カソードとをスパッタリング装置
    の同一真空容器内に遮蔽板を介して設置し、基板を構成
    するフィルム又は基板を固定したフィルムから成るフィ
    ルム状基板を、各カソードおよび遮蔽板に対向する位置
    を第1カソードから第2カソードへ向かう方向に一定速
    度で移動させながらスパッタリングして、第1カソード
    に対向する領域で接着層を形成し、フィルム状基板と遮
    蔽板との間隔で規定される、第1カソードに対向する領
    域と第2カソードに対向する領域とが重なる領域で接着
    層材料と導体膜材料とからなる混合層を形成し、第2カ
    ソードに対向する領域で導体膜を形成することを特徴と
    する請求項4または5記載の導体膜の形成方法。
JP20584096A 1995-08-09 1996-08-05 導体膜およびその形成方法 Pending JPH09104969A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20584096A JPH09104969A (ja) 1995-08-09 1996-08-05 導体膜およびその形成方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20312995 1995-08-09
JP7-203129 1995-08-09
JP20584096A JPH09104969A (ja) 1995-08-09 1996-08-05 導体膜およびその形成方法

Publications (1)

Publication Number Publication Date
JPH09104969A true JPH09104969A (ja) 1997-04-22

Family

ID=26513756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20584096A Pending JPH09104969A (ja) 1995-08-09 1996-08-05 導体膜およびその形成方法

Country Status (1)

Country Link
JP (1) JPH09104969A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295129A (ja) * 2005-02-03 2006-10-26 Corning Inc 耐久性を向上させたエキシマレーザ用素子
JP2021502692A (ja) * 2017-11-13 2021-01-28 ドデュコ ソリューションズ ゲーエムベーハー 電子モジュール用のベースプレートの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295129A (ja) * 2005-02-03 2006-10-26 Corning Inc 耐久性を向上させたエキシマレーザ用素子
JP2021502692A (ja) * 2017-11-13 2021-01-28 ドデュコ ソリューションズ ゲーエムベーハー 電子モジュール用のベースプレートの製造方法

Similar Documents

Publication Publication Date Title
US4420385A (en) Apparatus and process for sputter deposition of reacted thin films
US4585537A (en) Process for producing continuous insulated metallic substrate
US3479269A (en) Method for sputter etching using a high frequency negative pulse train
JPH10229058A (ja) コーティング付き堆積チャンバ装置
US5217589A (en) Method of adherent metal coating for aluminum nitride surfaces
US5874174A (en) Conductor film and its forming method
US20040083969A1 (en) Film forming apparatus, substrate for forming oxide thin film, and production method thereof
JPH09104969A (ja) 導体膜およびその形成方法
US6620298B1 (en) Magnetron sputtering method and apparatus
JPH06158299A (ja) 薄膜形成法及び装置並びに集積回路装置
JP3727693B2 (ja) TiN膜製造方法
JP3639453B2 (ja) 化合物半導体薄膜の製造装置およびこれを用いた化合物半導体薄膜の製造方法
JPH10298752A (ja) 低圧遠隔スパッタ装置及び低圧遠隔スパッタ方法
JPH10265953A (ja) スパッタ膜、液晶素子及びこれらの製造方法
JPH10110267A (ja) スパッタ装置及びコリメータ付着物の処理方法
JPS6222430A (ja) タングステン膜のスパツタリング形成法
JPH02236277A (ja) スパッタリング方法
JP2002001099A (ja) プラズマ処理方法及び装置
JP5137332B2 (ja) 成膜装置の運転方法
JP2000192223A (ja) マグネトロンスパッタリング方法とマグネトロンスパッタリング装置
JP2002050612A (ja) プラズマ処理装置及び方法
JPH1110780A (ja) 透明導電性積層体
JP2001035846A (ja) 薄膜形成装置および薄膜形成方法
JP2604850B2 (ja) スパッタ装置および薄膜製造方法
JP2761118B2 (ja) セラミック回路板における導体膜の形成方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040106