EP3317685A1 - Elektrisches bauteil und herstellungsverfahren zum herstellen eines solchen elektrischen bauteils - Google Patents

Elektrisches bauteil und herstellungsverfahren zum herstellen eines solchen elektrischen bauteils

Info

Publication number
EP3317685A1
EP3317685A1 EP16739410.5A EP16739410A EP3317685A1 EP 3317685 A1 EP3317685 A1 EP 3317685A1 EP 16739410 A EP16739410 A EP 16739410A EP 3317685 A1 EP3317685 A1 EP 3317685A1
Authority
EP
European Patent Office
Prior art keywords
package
electrical component
connection
encapsulation material
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP16739410.5A
Other languages
English (en)
French (fr)
Inventor
Georg Stute
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TE Connectivity Sensors Germany GmbH
Original Assignee
TE Connectivity Sensors Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TE Connectivity Sensors Germany GmbH filed Critical TE Connectivity Sensors Germany GmbH
Publication of EP3317685A1 publication Critical patent/EP3317685A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0047—Housings or packaging of magnetic sensors ; Holders
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D11/00—Component parts of measuring arrangements not specially adapted for a specific variable
    • G01D11/24—Housings ; Casings for instruments
    • G01D11/245—Housings for sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/022—Measuring gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/096—Magnetoresistive devices anisotropic magnetoresistance sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame

Definitions

  • the invention relates to a semiconductor package having a first package with a first leadframe and a chip and encapsulation material attached to the first leadframe encapsulating the chip and at least portions of the leadframe.
  • the invention relates to a manufacturing method for producing such an electrical component and an electrical component having an electrical component.
  • Semiconductor packages are used in many applications. They have a lead frame and a chip attached to the lead frame.
  • An encapsulation material encapsulates the chip and at least parts of the leadframe, most of the outbound electrical leads, throughout the leadframe of the semiconductor package.
  • the sheath of a chip (often referred to as "the” in English), including the connection points, such as leads, pins or balls, can be referred to as housing or package
  • the connection points such as leads, pins or balls
  • housing or package For such packages, there have been standardization efforts, for example by the JEDEC (formerly Joint Electron Device Engineering Council, now JEDEC Solid State Technology Association.) Packages are commonly used between THROUGH THROUGH THONG THERMAL THERMAL THERMAL THERMAL THERMAL THERMAL THERMAL THERMAL AND THERMAL MOUNTED THERMAL MOUNTING (THERMALLY MOUNTED THERMAL THERMAL THERMAL TECHNOLOGY)
  • the packages are typically used to attach the chip to a printed circuit board.
  • the chip is connected to an intermediate material (also referred to here as leadframe or "lead frame") Electrical connections, for example wires, lead from the electrical connections of the chip to electrical connections of the package.
  • These electrical connections can be leads, pins or balls.
  • the present invention seeks to provide an electrical component that can be easily connected to a circuit board.
  • the invention has for its object to propose a manufacturing method with which such a component can be produced particularly easily.
  • the invention is based on the basic idea of taking two packages and firmly connecting the encapsulation material of the first package with the encapsulation material of the second package. This creates an electrical component formed from at least two packages. It has been found that such an electrical component can be connected to a printed circuit board particularly well. This applies in particular to the preferred embodiment, in which the electrical component is to be connected to a narrow side of the first package with a circuit board.
  • the electrical component according to the invention has a first package with a first leadframe, a chip attached to the first leadframe, and encapsulation material comprising the chip and at least parts of the leadframe encapsulates.
  • the package is designed as a Surface Mounted Device (SMD).
  • SMD Surface Mounted Device
  • the first package and / or the second package is a DFN (Dual Fiat No-Iead Package), QFN (Quad Fiat No Leads Package),
  • VCC Very Thin Quad Fiat pack
  • LCC Long Term Evolution Chip Carrier
  • LGA MLPQ Micro Leadframe Package Quad
  • MLPM Micro Leadframe Package Micro
  • MLPD Micro Leadframe Package Dual
  • DRMLF Double Row Micro Leadframe Package
  • TDFN Thin Dual Fiat No-Iead Package
  • XDFN eXtreme thin Dual Fiat No-Iead Package
  • QFN Quant Fiat No-Iead Package
  • QFN-TEP Quantad Fiat No-Iead Package with Top Exposed Ped
  • TQFN Thin Quad Fiat No-Iead Package
  • VQFN Very Thin Quad Fiat No Leads Package
  • the first package and the second package are designed according to the same design.
  • the extent to which the encapsulating material encapsulates the chip and the leadframe results from the aforementioned types of construction. Often the chip and the entire lead frame
  • the second package is empty, ie has no chip arranged in the package.
  • the second package is essentially used to stably connect the first package with the chip arranged in the encapsulation material to the printed circuit board, in particular if the package is connected to the printed circuit board perpendicular to the usual type and not lying down shall be.
  • Packages can now be produced on a large industrial scale. The disadvantages of adding a second (empty) package are offset by the advantages of more stably connecting the first package to the PCB.
  • the second package has a chip attached to the second leadframe. The encapsulating material of the second package encapsulates the chip and at least portions of the leadframe of the second package.
  • the chip in the second package may be identical or similar to the chip in the first package, ie, for example, have sensors with the same measurement principle. However, embodiments are also conceivable in which the chip in the second package is different from the chip in the first package. As a result, a stably connectable to the circuit board electrical component is created, which can take over a plurality of functions. If the chips are designed as measuring sensors, then an electrical component can be created in this way, which can measure with two different measuring methods. With The chip in the first package can be a first measurement method and the chip in the second package a second measurement method can be realized. Furthermore, in the second package passive supporting components such as support magnets can be installed or active components such as coils that support the measurement principle
  • the encapsulating material of the first package is fixedly connected to the encapsulating material of the second package.
  • Electrical components of the type according to the invention are often handled by gripping arms with suction pipette or the like. For this it is essential that the electrical component is stable in itself.
  • Encapsulation material of the second package can be made non-positively or positively.
  • the encapsulation material of the first package is therefore connected by means of joining with the encapsulation material of the second package.
  • the encapsulating material of the first package is bonded to the encapsulating material of the second package.
  • friction welding or ultrasonic welding for joining the encapsulating material is also conceivable.
  • connection surfaces of the encapsulating material of the second package are connected by joining.
  • the connection surfaces are profiled, for example, be roughened or provided with sawtooth profiles to support the mating connection.
  • the connection surfaces are planar.
  • a first planar connection surface is formed on the encapsulating material of the first package
  • a second planar connection surface is formed on the encapsulating material of the second package
  • the first planar connection surface is joined to the second planar connection surface by joining.
  • the leadframe has a flat receiving surface to which the chip is attached.
  • the chip is on a flat receiving surface of the first lead frame attached to the first lead frame and the first planar connection surface parallel to the receiving surface of the first lead frame executed.
  • the second leadframe on a flat receiving surface for a chip, wherein the second planar connection surface is parallel to the receiving surface of the second leadframe is executed. Even with the parallel arrangement of the connection surfaces to the receiving surfaces of the lead frame, the height of the electrical component can be reduced.
  • the majority of known from the prior art, in particular the majority of standardized packages have a substantially cuboid shape. Often, the four side surfaces of the cuboid are smaller than the surface of the top of the cuboid. In a particularly preferred embodiment, to form the electrical component according to the invention, these upper sides of cuboid packages are firmly connected to one another. The tops of the cuboid packages then each form the planar connection surfaces of the respective package.
  • the first package has externally accessible electrical connections. Additionally or alternatively, the second package has externally accessible electrical connections. If packages with standardized designs are used for the production of the electrical component according to the invention, the arrangement of the electrical connections of the first package and of the second package results from this standardized design. Particularly preferably, a design of the type DFN or TDFN is used as the first package and as the second package.
  • the first package is cuboidal.
  • the second package may be configured cuboid.
  • the electrical component itself is cuboidal. This can result from the fact that both the first package and the second package are cuboid, so that after the joining of the two packages, the resulting electrical component is also cuboid.
  • the execution of the first package, or the second package as a cuboid component simplifies both the handling of the packages in producing the electrical component according to the invention. Further, as stated above, the cuboid shape provides good bonding surfaces by which the first package and the second package can be firmly joined together.
  • Cuboid components have twelve edges. They have an upper side and a lower side and four side surfaces arranged at right angles to one another and arranged at right angles to the upper side and the lower side.
  • a side surface has four edges, namely an edge to the bottom, an edge to the top and a first edge to a first further side surface and a second edge to a second, the first oppositely disposed further side surface.
  • an electrical connection is formed in the region of one of these four edges of a side surface.
  • the port has a mating surface that is partially in the surface of this page.
  • connection forms part of an edge. That is, a part of the edge is formed on the electric terminal.
  • the electrical connection can then have a partial surface which is located in the surface of the page as well as a further partial surface located in the adjacent surface, ie depending on the position of the edge in the surface of the underside, the surface of the upper side or in the surface of a the adjacent other pages is located.
  • electrical connections of the first package are in the region of a first edge of this side and in the region of a second edge, wherein the first edge and the second edge are arranged at right angles to each other.
  • the first package has electrical connections only at these two edges.
  • the first package has electrical connections in the region of three edges of this side surface, wherein the three edges merge into one another and are arranged at right angles to one another.
  • the first package has connections only at these three edges.
  • the second package has electrical connections which are arranged on the edges of the cuboid forming the second package in the preferred embodiment, comparable to the first package.
  • Particularly preferred is a design in which the electrical component is cuboid-shaped and has on at least one side neither electrical connections of the first package nor electrical connections of the second package.
  • Such a connection-free side of the electrical component is advantageous if the chip has a sensor in the first package, for example a sensor sensitive to magnetic fields. If one side of the electrical component is executed connection-free, then disturbing influences are prevented at least on this side.
  • the electrical component is designed to be symmetrical, at least with regard to the lead frames and the shape of the encapsulation material.
  • a first planar connection surface is formed on the encapsulant of the first package
  • a second planar connection surface is formed on the encapsulation material of the second package, the first planar connection surface being joined to the second planar connection surface, the lead frame and the encapsulation material of the first package with respect to the plane parallel to the first connection surface and the second connection surface, located centrally between the first connection surface and the second connection surface, are mirror-symmetrical to the lead frame and the encapsulation material of the second package.
  • the symmetrical forming of the electrical component offers the advantage of being able to handle it well.
  • the chip has a magnetic field-sensitive sensor.
  • the chip has a magnetoresistive sensor.
  • the sensor may have the anisotropic magnetoresistive effect (AMR effect) or the gigantic magnetoresistive effect (GMR effect).
  • AMR effect anisotropic magnetoresistive effect
  • GMR effect gigantic magnetoresistive effect
  • the sensor may also have other effects, such as Giant Magneto Impedance (GMI), Tunnel Magnetoresistance Effect (TMR) or the Hall effect or all sensors whose direction of measurement is in the Z axis.
  • Giant Magneto Impedance GMI
  • TMR Tunnel Magnetoresistance Effect
  • the magnetic-field-sensitive sensor contains at least one Wheatstone bridge. This consists in particular of several locally distributed over the chip sensor elements (in particular a plurality of locally distributed over the chip resistors). In a preferred embodiment, these are interconnected in such a way that local field direction or field strength differences between the individual sensor elements which are generated by a transmitter magnet arrangement are used to generate a sensor signal dependent on a transmitter position or a sensor angle relative to the sensor.
  • the electrical component has a plurality of magnetic field-sensitive sensors.
  • a plurality of magnetic field-sensitive sensors are provided in one of the packages.
  • at least one magnetic field-sensitive sensor is provided in each package.
  • the magnetic field-sensitive sensor may be similar sensor chips, in particular preferably have an identical structure. As a result, for example, redundant measurements can be performed and thus the precision of the generated signal can be increased.
  • at least two different magnetic field-sensitive sensors are provided. These can be designed for the detection of the fields of different encoders or locally different encoder structures, in particular a sensor chip, which determines a position or an angle by an incremental measurement, and a second sensor chip, which detects a magnetic reference mark.
  • a device for sensor signal processing or evaluation is provided either in the same package as the magnetic field-sensitive sensor or in the second package.
  • the manufacturing method according to the invention for producing an electrical component according to the invention provides that the encapsulation material of the first package is firmly connected to the encapsulation material of the second package.
  • first frame including a plurality of leadframes, wherein the chip is attached to at least one first leadframe and at least the first chip and at least a portion of the first leadframe are encapsulated by an encapsulation material and a first connection surface is formed on the encapsulation material;
  • a second frame including a plurality of lead frames, wherein at least a part of a lead frame of the second frame is encapsulated by an encapsulating material and the second encapsulation surface is formed on the encapsulating material,
  • the frames containing the plurality of leadframes have guides.
  • the frames may have holes at suitable locations, with which they can be plugged onto pins.
  • the guides on the respective frame can be ensured when connecting the two frames that the two frames are brought together exactly in the relative position to each other, as desired for the creation of the electrical component according to the invention.
  • the provision of the first frame takes place in that the first frame having a guide is pushed onto a guide element, for example, is pushed onto a pin with holes provided in it. Subsequently, in a preferred embodiment, adhesive is applied to the first bonding surfaces of the first bonding surfaces
  • the second frame with the connecting surfaces of the first packages facing connecting surfaces of the united in the second frame second packages with the provided in the second frame guide is pushed onto the guide means and also brought into contact with the adhesive.
  • the first packages and the second packages are pressed against each other during the curing of the adhesive.
  • the individual electrical components are separated out of this sandwich, for example by means of sawing.
  • the electrical components are tested at the end of the production.
  • the electrical component according to the invention has a printed circuit board and an electrical component connected to the printed circuit board. The connection of the electric
  • Component with the circuit board is particularly preferably via the connection of provided on the electrical component electrical connections with electrical connections to the circuit board.
  • the connection of the terminals by means of soldering (eg reflow soldering).
  • the printed circuit board is particularly preferably a solid printed circuit board. It can be made of fiber-reinforced plastic. However, it is also possible to use printed circuit boards made of Teflon, aluminum oxide, ceramic or flexible printed circuit boards, for example those made of polyester film, rigid-flex boards.
  • Fig. 1 a perspective view of an electrical according to the invention
  • FIG. 2 shows a first side view of a component according to the invention
  • FIG. 3 shows a plan view of a component according to the invention
  • Fig. 5 another perspective view of an inventive
  • Component; 7 shows a perspective view of a first frame which is used in the production method according to the invention
  • FIG. 8 shows the first frame according to FIG. 7 with adhesive applied to the connecting surfaces
  • FIG. 9 shows the first frame with adhesive applied to it according to FIG. 8 and a second second frame placed upside down on the first frame;
  • FIG. 10 the use of the component according to the invention as a path length sensor in a perspective plan view;
  • FIG. 11 shows the use of the component according to the invention as a path length sensor in a perspective plan view
  • Fig. 13 a schematic representation of the structure of a magnetic field-sensitive sensor which is installed in the electrical component
  • Fig. 14 a schematic representation of the structure of two magnetic field-sensitive sensors that can be installed in different packages of the electrical component.
  • the electrical component 1 according to the invention shown in FIGS. 1 to 5 has a first package 2 and a second package 3.
  • the first package 2 has a first leadframe 4. At the first lead frame a not shown in the figures chip is attached.
  • the first package includes encapsulation material 5 encapsulating the chip and at least portions of the leadframe 4.
  • the second package 3 likewise has a connection frame 6, referred to here as a second connection frame.
  • the second package 3 Encapsulation material 7, which encapsulates at least parts of the lead frame 6.
  • Both the first package 2 and the second package 3 have a standardized design of a package, namely are designed as TDFN (Thin Dual Fiat no-Iead Package).
  • the first package has an underside 8 visible in the view of FIG. 2, an upper side 9 lying opposite the underside 8 and side surfaces 10, 11, 12, 13 connecting the upper side 9 and the lower side 8.
  • the second package 3 has a comparable construction and has comparable surfaces.
  • the surface 9 of the first package forms a first, planar connection surface.
  • the comparable surface of the second package 3 forms a second, planar connecting surface.
  • the encapsulation material 5 of the first package 2 is firmly connected to the encapsulation material 7 of the second package 3.
  • the first planar connection surface is glued to the second planar connection surface.
  • the first package has terminals 14. These are, as can be seen in FIGS. 1, 2 and 3, formed in the region of the edges of the first package.
  • the side surface on which the respective terminal 14 is provided has four edges, namely an edge to the bottom 9, an edge to the top 8 and a first edge to a first further side surface and a second edge to a second, the first oppositely arranged further side surface.
  • the terminals are each formed in the region of one of these four edges of a side surface.
  • the respective terminal 14 has a terminal surface which is partially in the surface of this page.
  • the terminal 14 forms part of an edge. That is, a part of the edge is formed on the electric terminal 14.
  • the electrical connection 14 has a partial surface, which is located in the surface of the page and a further partial surface, which is in the adjacent surface, so depending on the position of the edge in the surface of the bottom, the surface of the top or in the surface of a the adjacent other pages is located.
  • FIG. 6 shows the electrical component according to the invention in a perspective plan view.
  • the circuit board 20 and the electrical component 1 according to the invention are connected to the side surface 13 with the printed circuit board 20.
  • the connection is made by soldering to the terminals 14 at the edge to the side surface 13.
  • Both the terminals 14 of the first package 2, as well as not visible in the view of Figure 6, comparable terminals of the second package 13 are soldered to terminals of the circuit board 20 , As on both sides of the electrical component. 1 Soldered connections are made, it is prevented that the upright electrical component 1 tilts to one side.
  • first a first frame 21 is provided.
  • This frame contains a plurality of lead frames.
  • FIG. 7 shows the respective encapsulation material 5 of the packages 1 containing the respective lead frame and the respective chip. Since each package contains a print on its connection surface, the individual packages in the frame 21 in FIG. 7 can be easily recognized.
  • the frame 21 has holes 22. With these holes 22, the frame 21 is pushed onto fixing pins 23 and thus fixed in one position.
  • FIG. 8 illustrates that an adhesive 24 is applied to the first joining surfaces of the first packages.
  • FIG. 9 shows, for better illustration only with regard to the left part of the frame 21, that a second frame 25, which in its construction corresponds to the first frame 21, is also placed with its holes 22 on the fixing pins 23, namely - as in FIG apparent - over head.
  • the second connecting surfaces of the second packages of the second frame 25 come into contact with the adhesive 24 and, after hardening of the adhesive 24, are firmly bonded by joining to the first connecting surfaces of the first packages of the first frame 21.
  • the first frame 21 and the second frame 25 can be pressed against each other.
  • the electrical components 1 according to the invention are separated by sawing from the "sandwich" produced by gluing the first frame 21 together with the second frame 25. Thereafter, they can still be subjected to a functional test.
  • FIG. 10 shows a perspective top view of an inventive electrical component 1 with a first package 2 and a second package 3.
  • FIG. 10 also shows a pole strip 30.
  • the pole strip 30 can be moved relative to the electrical component, either in which the pole strip 30 is fixed and the electrical component 1 is moved relative to the pole strip 30 or by the electrical component 1 is fixed and the pole strip 30 is moved or by both PolstMail 30 and the electrical component 1 are moved, but with different high and / or different speeds.
  • the black area 31 in FIG. 10 clarifies that a magnetic-field-sensitive sensor is provided in the second package 3 in such a way that the sensitive sensor layer lies at the upper edge of the second package 3.
  • the structure according to the invention of the electrical component 1 thus makes it possible to bring the magnetic field-sensitive layer particularly close to the pole strip 30 in relation to the printed circuit board 20 (not shown in FIG. 10).
  • FIG. 11 differs from that shown in FIG. 10 in that also in the first package 2 a magnetic field-sensitive sensor (black area 31) is arranged. In the embodiment of FIG. 11, this is identical to the magnetic-field-sensitive sensor in the second package 3, so that redundant measurements become possible.
  • FIG. 12 differs from that shown in FIG. 11 in that in the first package 2 a magnetic field-sensitive sensor (black area 31) is arranged, which is different from the magnetic field-sensitive sensor arranged in the second package 3.
  • the magnetic-field-sensitive sensor provided in the second package 3 may be designed to fine-position the sensor, for example, to detect the position with a precision of 1 mm, while the sensor in the first package 2 has twice or more read widths for coarse positioning.
  • FIG. 13 shows a schematic representation of the arrangement of the resistors 32 of a magnetoresistive sensor element in relation to the pole strip 30.
  • FIG. 13 shows that in each case four resistors 32 are connected to one Wheatstone bridge in each case and that all the resistors 32 are arranged parallel to one another. Such an arrangement lends itself to the implementation of the design shown in FIG.
  • FIG. 14 illustrates the possibility of fulfilling different measuring tasks by using differently constructed magnetoresistive sensors in the packages.
  • a magnetoresistive sensor On the left in FIG. 14, the structure of a magnetoresistive sensor is shown, as is also known from FIG.
  • This magnetoresistive sensor can be used as a path length sensor and be installed, for example, in the second package 3.
  • the sensor shown on the right in FIG. 14 differs from that shown on the left in that the resistors 32 of the second Wheatstone bridge do not run parallel to the resistors 32 of the first Wheatstone bridge, but are rotated through 45 ° thereto.
  • Such a sensor structure is suitable for determining a rotation angle.
  • This magnetoresistive sensor could be used in the first package 2 be installed.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Die Erfindung betrifft ein elektrisches Bauteil mit einem ersten Package, mit einem ersten Anschlussrahmen und einem an dem ersten Anschlussrahmen angebrachten Chip und Einkapslungsmaterial, das den Chip und zumindest Teile des Anschlussrahmens einkapselt wobei ein zweites Package mit einem zweiten Anschlussrahmen und Einkapslungsmaterial, das zumindest Teile des Anschlussrahmens einkapselt wobei das Einkapslungsmaterial des ersten Packages mit dem Einkapslungsmaterial des zweiten Packages fest verbunden ist.

Description

"Elektrisches Bauteil und Herstellungsverfahren zum Herstellen eines solchen elektrischen Bauteils"
Die Erfindung betrifft ein Halbleiter-Package mit einem ersten Package mit einem ersten Anschlussrahmen und einem an dem ersten Anschlussrahmen angebrachten Chip und Einkapselungsmaterial, das den Chip und zumindest Teile des Anschlussrahmens einkapselt. Ebenso betrifft die Erfindung ein Herstellungsverfahren zum Herstellen eines solchen elektrischen Bauteils und eine ein elektrisches Bauteil aufweisende elektrische Komponente.
Halbleiter-Packages werden in vielen Anwendungsbereichen eingesetzt. Sie weisen einen Anschlussrahmen und einen an dem Anschlussrahmen angebrachten Chip auf. Ein Einkapselungsmaterial kapselt den Chip und zumindest Teile des Anschlussrahmens, meistens bis auf nach außen geführte elektrische Anschlüsse den gesamten Anschlussrahmen des Halbleiter-Packages ein.
Die Ummantelung eines Chips (häufig auch englisch als„die" bezeichnet) inklusive der Anschlussstellen, wie beispielsweise Leads, Pins oder Balls können als Gehäuse oder Package bezeichnet werden. Für derartige Packages hat es Standardisierungsbemühungen gegeben, beispielsweise durch die JEDEC (früher Joint Electron Device Engineering Council, heute JEDEC Solid State Technology Association). Bei den Packages wird häufig zwischen bedrahteten, „durchsteckmontierbaren" Bauformen (Through Hole Technology - THT) und„oberflächenmontierbaren" (Surface Mounted
BESTÄTIG U NGSKOPI E Technology - SMT) Bauformen unterschieden. Die Packages werden in der Regel dazu eingesetzt, um den Chip auf einer Leiterplatte zu befestigen. Hierfür wird der Chip mit einem Zwischenmaterial (hier auch als Anschlussrahmen oder englisch„leadframe" bezeichnet) verbunden. Elektrische Verbindungen, beispielsweise Drähte führen von den elektrischen Anschlüssen des Chips zu elektrischen Anschlüssen des Packages.
Diese elektrischen Anschlüsse können Leads, Pins oder Balls sein.
Aus dem Stand der Technik sind gattungsgemäße elektrische Bauteile bekannt, dje im Wesentlichen quaderförmig ausgeführt sind und eine geringere Höhe als Breite aufweisen. Häufig ist die Breite deutlich geringer als die Länge und die Höhe deutlich geringer als die Breite. Bei derartigen elektrischen Bauteilen hat es sich als problematisch erwiesen, die elektrischen Bauteile hochkant, also auf einer der Schmalseiten stehend mit einer Leiterplatte zu verbinden. In EP 1 775 767 A2 wird hierzu ein Verfahren vorgeschlagen.
Ausgehend von diesem Stand der Technik liegt der Erfindung die Aufgabe zugrunde, ein elektrisches Bauteil zu schaffen, dass einfacher mit einer Leiterplatte verbunden werden kann. Femer liegt der Erfindung die Aufgabe zugrunde, ein Herstellungsverfahren vorzuschlagen, mit der ein derartiges Bauteil besonders einfach hergestellt werden kann.
Diese Aufgabe wird durch das elektrische Bauteil gemäß Anspruch 1 , das Herstellungsverfahren gemäß Anspruch 9 sowie die elektrische Komponente gemäß Anspruch 11 gelöst.
Ausführungsformen der Erfindung sind in den Unteransprüchen und der hiernach folgenden Beschreibung wiedergegeben.
Die Erfindung geht von dem Grundgedanken aus, zwei Packages zu nehmen und das Einkapselungsmaterial des ersten Packages mit dem Einkapselungsmaterial des zweiten Packages fest zu verbinden. Dadurch entsteht ein aus mindestens zwei Packages gebildetes elektrisches Bauteil. Es hat sich gezeigt, dass ein derartiges elektrisches Bauteil besonders gut mit einer Leiterplatte verbunden werden kann. Dies gilt insbesondere für die bevorzugte Ausführungsform, bei der das elektrische Bauteil an einer Schmalseite des ersten Packages mit einer Leiterplatte verbunden werden soll.
Das erfindungsgemäße elektrische Bauteil weist ein erstes Package mit einem ersten Anschlussrahmen, einem an dem ersten Anschlussrahmen angebrachten Chip und Einkapselungsmaterial auf, das den Chip und zumindest Teile des Anschlussrahmens einkapselt. In einer bevorzugten Ausführungsform ist das Package als oberflächen- montierbare Bauform (Surface Mounted Device - SMD) ausgeführt.
In einer bevorzugten Ausführungsform ist das erste Package und/oder das zweite 5 Package als DFN (Dual Fiat No-Iead Package), QFN (Quad Fiat No Leads Package),
VQFN (Very Thin Quad Fiat pack), LCCC (Leadless Ceramic Chip Carrier), LGA MLPQ (Micro Leadframe Package Quad), MLPM (Micro Leadframe Package Micro), MLPD (Micro Leadframe Package Dual), DRMLF (Dual Row Micro Leadframe Package), TDFN (Thin Dual Fiat No-Iead Package), UTDFN (Ultra Thin Dual Fiat Noll.0 lead Package), XDFN (eXtreme thin Dual Fiat No-Iead Package), QFN (Quad Fiat No- Iead Package), QFN-TEP (Quad Fiat No-Iead package with Top Exposed Päd), TQFN (Thin Quad Fiat No-Iead Package), VQFN (Very Thin Quad Fiat No Leads Package), DHVQFN (Dual in-line compatible thermal enhanced very thin quad flat package with no leads (NXP)) ausgeführt.
15
In einer besonders bevorzugten Ausführungsform sind das erste Package und das zweite Package nach der gleichen Bauform ausgeführt. Wie stark das Einkapselungsmaterial den Chip und den Anschlussrahmen einkapselt, ergibt sich aus den vorgenannten Bauformen. Häufig ist der Chip und der gesamte Anschlussrahmen
2 o mit Ausnahme der Anschlüsse durch das Einkapselungsmaterial eingekapselt.
In einer ersten Variante ist das zweite Package leer, weist also keinen in dem Package angeordneten Chip auf. In einer solchen Ausführungsvariante wird das zweite Package im Wesentlichen dazu verwendet, um das erste Package mit dem in dem 5 Einkapselungsmaterial angeordneten Chip stabil mit der Leiterplatte zu verbinden, insbesondere wenn das Package entgegen der sonst üblich Art senkrecht stehend und nicht liegend mit der Leiterplatte verbunden werden soll. Packages lassen sich mittlerweile großindustriell herstellen. Die Nachteile durch das zusätzliche Herstellen eines zweiten (leeren) Packages werden durch die Vorteile aufgehoben, das erste 0 Package stabiler mit der Leiterplatte zu verbinden. In einer alternativen, ebenfalls bevorzugten Ausführungsform weist das zweite Package einen an dem zweiten Anschlussrahmen angebrachten Chip auf. Das Einkapselungsmaterial des zweiten Packages kapselt den Chip und zumindest Teile des Anschlussrahmens des zweiten Packages ein. Der Chip in dem zweiten Package kann zu dem Chip in dem ersten 5 Package identisch, bzw. gleichartig sein, also beispielsweise Sensoren mit dem gleichen Messprinzip aufweisen. Es sind jedoch auch Ausführungsformen denkbar, bei denen der Chip im zweiten Package von dem Chip im ersten Package unterschiedlich ist. Dadurch wird ein stabil mit der Leiterplatte verbindbares elektrisches Bauteil geschaffen, das eine Mehrzahl von Funktionen übernehmen kann. Sind die Chips als 0 Messsensoren ausgebildet, so kann auf diese Weise ein elektrisches Bauteil geschaffen werden, das mit zwei unterschiedlichen Messmethoden messen kann. Mit dem Chip in dem ersten Package kann eine erste Messmethode und mit dem Chip in dem zweiten Package eine zweite Messmethode realisiert werden. Ferner können im zweiten Package passive unterstützende Bauteile wie Stützmagnete eingebaut werden oder aktive Bauteile wie Spulen, die das Messprinzip unterstützen
Das Einkapselungsmaterial des ersten Packages ist mit dem Einkapselungsmaterial des zweiten Packages fest verbunden. Elektrische Bauteile der erfindungsgemäßen Art werden häufig mittels Greifarmen mit Saugpipette oder dergleichen gehandhabt. Hierfür ist es wesentlich, dass das elektrische Bauteil in sich stabil ist. Die fest Verbindung des Einkapselungsmaterials des ersten Packages mit dem
Einkapselungsmaterial des zweiten Packages kann kraftschlüssig oder formschlüssig erfolgen. In einer besonders bevorzugten Ausführungsform ist das Einkapselungsmaterial des ersten Packages deshalb mittels Fügen mit dem Einkapselungsmaterial des zweiten Packages verbunden. Insbesondere bevorzugt wird das Einkapselungsmaterial des ersten Packages mit dem Einkapselungsmaterial des zweiten Packages verklebt. Es ist aber auch der Einsatz von Reibschweißen oder Ultraschallschweißen zum Fügen des Einkapselungsmaterials denkbar.
Grundsätzlich ist es denkbar, dass eine beliebige Verbindungsoberfläche des Einkapselungsmaterials des ersten Packages mit einer beliebigen
Verbindungsoberfläche des Einkapselungsmaterials des zweiten Packages durch Fügen verbunden wird. So ist es beispielsweise denkbar, dass die Verbindungsoberflächen profiliert werden, beispielsweise aufgeraut werden oder mit Sägezahnprofilen versehen werden, um die fügende Verbindung zu unterstützen. In einer besonders bevorzugten Ausführungsform sind die Verbindungsoberflächen jedoch eben ausgebildet. Somit ist an dem Einkapselungsmaterial des ersten Packages eine erste ebene Verbindungsoberfläche ausgebildet und an dem Einkapselungsmaterial des zweiten Packages eine zweite ebene Verbindungsoberfläche ausgebildet, wobei die erste ebene Verbindungsoberfläche mit der zweiten ebenen Verbindungsoberfläche durch Fügen verbunden wird. Hierdurch wird zum Einen der Bearbeitungsaufwand des Einkapselungsmaterials reduziert. Ebene Verbindungsoberflächen sind bei der Mehrzahl der standardisierten Packages ohnehin vorhanden und die entsprechenden Herstellungsprozesse für derartige Oberflächen bereits realisiert. Zum Anderen kann durch das ebene Ausführen der Verbindungsoberfläche die Bauhöhe des elektrischen Bauteils reduziert werden. Es müssen keine zusätzlichen Vorsprünge vorgesehen werden, die die Bauhöhe des elektrischen Bauteils erhöhen würden.
In einer Mehrzahl der aus dem Stand der Technik bekannten Packages weist der Anschlussrahmen eine ebene Aufnahmefläche auf, an die der Chip befestigt wird. In einer bevorzugten Ausführungsform ist der Chip an einer ebenen Aufnahmefläche des ersten Anschlussrahmens am ersten Anschlussrahmen angebracht und die erste ebene Verbindungsoberfläche parallel zur Aufnahmefläche des ersten Anschlussrahmens ausgeführt. Ergänzend oder alternativ weist der zweite Anschlussrahmen eine ebene Aufnahmefläche für einen Chip auf, wobei die zweite ebene Verbindungsoberfläche parallel zur Aufnahmefläche des zweiten Anschlussrahmens ausgeführt ist. Auch mit der parallelen Anordnung der Verbindungsoberflächen zu den Aufnahmeflächen der Anschlussrahmen kann die Bauhöhe des elektrischen Bauteils reduziert werden.
Die Mehrzahl der aus dem Stand der Technik bekannten, insbesondere die Mehrzahl der standardisierten Packages weisen eine im Wesentlichen quaderförmige Form auf. Dabei sind häufig die vier Seitenflächen des Quaders kleiner als die Fläche der Oberseite des Quaders. In einer besonders bevorzugten Ausführungsform werden zur Bildung des erfindungsgemäßen elektrischen Bauteils diese Oberseiten von quaderförmigen Packages fest miteinander verbunden. Die Oberseiten der quaderförmigen Packages bilden dann jeweils die ebenen Verbindungsoberflächen des jeweiligen Packages.
In einer bevorzugten Ausführungsform weist das erste Package von außen zugängliche elektrische Anschlüsse auf. Ergänzend oder alternativ weist das zweite Package von außen zugängliche elektrische Anschlüsse auf. Werden für die Herstellung des erfindungsgemäßen elektrischen Bauteils Packages mit standardisierten Bauformen eingesetzt, so ergibt sich die Anordnung der elektrischen Anschlüsse des ersten Packages und des zweiten Packages aus dieser standardisierten Bauform. Insbesondere bevorzugt wird als erstes Package und als zweites Package eine Bauform der Art DFN oder TDFN eingesetzt.
In einer besonders bevorzugten Ausführungsform ist das erste Package quaderförmig ausgeführt. Ergänzend oder alternativ kann das zweite Package quaderförmig ausgeführt sein. In einer bevorzugten Ausführungsform ist das elektrische Bauteil selbst quaderförmig ausgeführt. Das kann sich dadurch ergeben, dass sowohl das erste Package als auch das zweite Package quaderförmig ausgeführt sind, sodass nach dem Zusammenfügen der beiden Packages das so entstehende elektrische Bauteil ebenfalls quaderförmig ausgeführt ist. Das Ausführen des ersten Packages, bzw. des zweiten Packages als quaderförmiges Bauteil vereinfacht sowohl die Handhabung der Packages beim Herstellen des erfindungsgemäßen elektrischen Bauteils. Ferner bietet die Quaderform, wie oben bereits ausgeführt, gute Verbindungsoberflächen, über die das erste Package und das zweite Package fest miteinander verbunden werden können. Ein Ausführen des elektrischen Bauteils in Quaderform bietet ebenfalls den Vorteil einer guten Handhabung sowie die Möglichkeit, dieses elektrische Bauteil gut auf einer Leiterplatte anzuordnen. Quaderförmige Bauteile weisen zwölf Kanten auf. Sie weisen eine Oberseite und eine Unterseite sowie vier rechtwinkelig zueinander angeordnete und rechtwinkelig zu der Oberseite und der Unterseite angeordnete Seitenflächen auf. Eine Seitenfläche hat vier Kanten, nämlich eine Kante zur Unterseite, eine Kante zur Oberseite und eine erste Kante zu einer ersten weiteren Seitenfläche und ein zweite Kante zu einer zweiten, der ersten gegenüberliegend angeordneten weiteren Seitenfläche. In einer bevorzugten Ausführungsform ist ein elektrischer Anschluss im Bereich einer dieser vier Kanten einer Seitenfläche ausgebildet. Insbesondere bevorzugt hat der Anschluss eine Anschlussoberfläche, die sich teilweise in der Oberfläche dieser Seite befindet. Insbesondere bevorzugt bildet der Anschluss einen Teil einer Kante aus. Das heißt, dass ein Teil der Kante an dem elektrischen Anschluss ausgebildet ist. Der elektrische Anschluss kann dann eine Teiloberfläche aufweisen, die sich in der Oberfläche der Seite befindet sowie eine weitere Teiloberfläche, die sich in der benachbarten Oberfläche, also je nach Lage der Kante in der Oberfläche der Unterseite, der Oberfläche der Oberseite oder in der Oberfläche einer der angrenzenden weiteren Seiten befindet.
In einer bevorzugten Ausführungsform befinden sich elektrische Anschlüsse des ersten Packages im Bereich einer ersten Kante dieser Seite und im Bereich einer zweiten Kante, wobei die erste Kante und die zweite Kante im rechten Winkel zueinander angeordnet sind. In einer besonders bevorzugten Ausführungsform weist das erste Package nur an diesen beiden Kanten elektrische Anschlüsse auf. In einer ebenfalls bevorzugten Ausführungsform weist das erste Package im Bereich von drei Kanten dieser Seitenoberfläche elektrische Anschlüsse auf, wobei die drei Kanten ineinander übergehen und im rechten Winkel zueinander angeordnet sind. In einer besonders bevorzugten Ausführungsform weist das erste Package nur an diesen drei Kanten Anschlüsse auf.
In einer besonders bevorzugten Ausführungsform weist das zweite Package elektrische Anschlüsse auf, die an den zum ersten Package vergleichbaren Kanten des in der bevorzugten Ausführungsform das zweite Package bildenden Quaders angeordnet sind. Insbesondere bevorzugt wird eine Bauform, bei der das elektrische Bauteil quaderförmig ausgebildet ist und an zumindest einer Seite weder elektrische Anschlüsse des ersten Packages noch elektrische Anschlüsse des zweiten Packages aufweist. Eine solche anschlussfreie Seite des elektrischen Bauteils ist vorteilhaft, wenn der Chip im ersten Package einen Sensor aufweist, beispielsweise einen magnetfeldempfindlichen Sensor. Wird eine Seite des elektrischen Bauteils anschlussfrei ausgeführt, so werden zumindest an dieser Seite Störeinflüsse verhindert. ln einer besonders bevorzugten Ausführungsform ist das elektrische Bauteil zumindest hinsichtlich der Anschlussrahmen und der Form des Einkapselungsmaterials symmetrisch ausgebildet. Insbesondere ist an dem Einkapslungsmaterial des ersten Package eine erste ebene Verbindungsoberfläche ausgebildet und an dem Einkapslungsmaterial des zweiten Packages eine zweite ebene Verbindungsoberfläche ausgebildet, wobei die erste ebene Verbindungsoberfläche mit der zweiten ebenen Verbindungsoberfläche durch Fügen verbunden ist, wobei der Anschlussrahmen und das Einkapslungsmaterial des ersten Package bezüglich der zur ersten Verbindungsoberfläche und zweiten Verbindungsoberfläche parallelen, mittig zwischen der ersten Verbindungsoberfläche und der zweiten Verbindungsoberfläche angeordneten Ebene spiegelsymmetrisch zu dem Anschlussrahmen und dem Einkapslungsmaterial des zweiten Package ausgeführt sind. Das symmetrische Ausbilden des elektrischen Bauteils bietet den Vorteil, es gut handhaben zu können.
In einer bevorzugten Ausführungsform weist der Chip einen magnetfeldempfindlichen Sensor auf. Insbesondere bevorzugt weist der Chip einen magnetoresistiven Sensor auf. Insbesondere bevorzugt kann der Sensor den anisotropen-magnetoresistiven Effekt (AMR-Effekt) oder den gigantischen magnetoresistiven Effekt (GMR-Effekt) aufweisen. Der Sensor kann allerdings auch andere Effekte aufweisen, wie beispielsweise Giant-Magneto Impedance (GMI), den Tunnel-Magnetoresitence-Effect (TMR) oder den Hall-Effect oder alle Sensoren deren Messrichtung in der Z-Achse liegt.
In einer bevorzugten Ausführungsform enthält der magnetfeldempfindliche Sensor mindestens eine Wheatstonebrücke. Diese besteht insbesondere bevorzugt aus mehreren örtlich über den Chip verteilten Sensorelementen (insbesondere mehreren örtlich über den Chip verteilten Widerständen). In einer bevorzugten Ausführungsform sind diese so zusammengeschaltet, dass lokale Feldrichtungs- oder Feldstärkeunterschiede zwischen den einzelnen Sensorelementen, welche von einer Gebermagnetanordnung erzeugt werden, zur Erzeugung eines von einer Geberposition oder eines Geberwinkeis relativ zum Sensor abhängigen Sensorsignals genutzt werden.
In einer bevorzugten Ausführungsform weist das elektrische Bauteil mehrere magnetfeldempfindliche Sensoren auf. Es sind Bauformen denkbar, bei denen mehrere magnetfeldempfindliche Sensoren in einem der Packages vorgesehen sind. Besonders bevorzugte sind jedoch Bauformen, in denen in jedem Package mindestens ein magnetfeldempfindlicher Sensor vorgesehen ist. Dabei können in einer ersten Ausführungsform die magnetfeldempfindlichen Sensor gleichartige Sensorchips sein, insbesondere bevorzugt einen identischen Aufbau aufweisen. Dadurch können beispielsweise redundante Messungen durchgeführt werden und damit die Präzision des erzeugten Signals erhöht werden. In einer zweiten Ausführungsform sind mindestens zwei unterschiedliche magnetfeldempfindliche Sensoren vorgesehen. Diese können für die Detektion der Felder unterschiedlicher Geber oder lokal unterschiedlicher Geberstrukturen ausgelegt sein, insbesondere ein Sensorchip, welcher eine Position oder einen Winkel durch eine inkrementale Messung bestimmt, sowie einen zweiten Sensorchip, der eine magnetische Referenzmarke detektiert.
In einer bevorzugten Ausführungsform ist entweder in demselben Package wie der magnetfeldempfindliche Sensor oder in dem zweiten Package eine Vorrichtung zur Sensorsignalaufbereitung oder -auswertung vorgesehen ist.
Das erfindungsgemäße Herstellungsverfahren zum Herstellen eines erfindungsgemäßen elektrischen Bauteils sieht vor, dass das Einkapselungsmaterial des ersten Packages mit dem Einkapselungsmaterial des zweiten Packages fest verbunden wird.
In einer besonders bevorzugten Ausführungsform sind als Teil des Herstellungsverfahrens folgende Schritte vorgesehen:
- das Bereitstellen eines ersten, eine Mehrzahl von Anschlussrahmen enthaltenden Rahmens, wobei zumindest an einem ersten Anschlussrahmen der Chip angebracht ist und zumindest der erste Chip und zumindest ein Teil des ersten Anschlussrahmen von einem Einkapslungsmaterial eingekapselt ist und an dem Einkapslungsmaterial eine erste Verbindungsfläche ausgebildet ist,
- das Bereitstellen eines zweiten, eine Mehrzahl von Anschlussrahmen enthaltenden Rahmens, wobei zumindest ein Teil eines Anschlussrahmens des zweiten Rahmens von einem Einkapslungsmaterial eingekapselt ist und an dem Einkapslungsmaterial eine zweite Verbindungsfläche ausgebildet ist,
das fügende Verbinden der ersten Verbindungsoberfläche mit der zweiten Verbindungsoberfläche.
In einer besonders bevorzugten Ausführungsform weisen die die Mehrzahl von Anschlussrahmen enthaltenden Rahmen Führungen auf. Beispielsweise können die Rahmen an geeigneten Stellen Löcher aufweisen, mit denen sie auf Stifte gesteckt werden können. Durch eine geeignete Anordnung der Führungen an dem jeweiligen Rahmen kann beim Verbinden der beiden Rahmen sichergestellt werden, dass die beiden Rahmen genau in der Relativlage zueinander zusammengeführt werden, wie dies für das Erstellen des erfindungsgemäßen elektrischen Bauteils gewünscht ist. In einer besonders bevorzugten Ausführungsform erfolgt das Bereitstellen des ersten Rahmens dadurch, dass der eine Führung aufweisende erste Rahmen auf ein Führungselement aufgeschoben wird, beispielsweise mit in ihm vorgesehenen Löchern auf einen Stift aufgeschoben wird. Daran anschließend wird in einer bevorzugten Ausführungsform Kleber auf die ersten Verbindungsoberflächen der in dem ersten
Rahmen vereinten ersten Packages aufgetragen. Anschließend wird der zweite Rahmen mit den Verbindungsoberflächen der ersten Packages zugewandten Verbindungsoberflächen der in dem zweiten Rahmen vereinten zweiten Packages mit der in dem zweiten Rahmen vorgesehenen Führung auf die Führungsmittel aufgeschoben und ebenfalls in Kontakt mit dem Kleber gebracht. In einer besonders bevorzugten Ausführungsform werden die ersten Packages und die zweiten Packages während des Aushärtens des Klebers gegeneinander gedrückt. Anschließend werden die einzelnen elektrischen Bauteile aus diesem Sandwich herausgetrennt, beispielsweise mittels Sägen.
In einer besonders bevorzugten Ausführungsform werden die elektrischen Bauteile am Ende der Herstellung getestet.
Die erfindungsgemäße elektrische Komponente weist eine Leiterplatte und ein mit der Leiterplatte verbundenes, elektrisches Bauteil auf. Die Verbindung des elektrischen
Bauteils mit der Leiterplatte erfolgt insbesondere bevorzugt über das Verbinden von an dem elektrischen Bauteil vorgesehenen elektrischen Anschlüssen mit elektrischen Anschlüssen an der Leiterplatte. Insbesondere bevorzugt erfolgt die Verbindung der Anschlüsse mittels Löten (bspw. Reflow-Löten). Die Leiterplatte ist dabei insbesondere bevorzugt eine feste Leiterplatte. Sie kann aus faserverstärktem Kunststoff sein. Es können aber auch Leiterplatten aus Teflon, Aluminiumoxid, Keramik eingesetzt werden oder flexible Leiterplatten, beispielsweise solche aus Polyesterfolie, Starrflex-Platinen.
Nachfolgend wird die Erfindung anhand lediglich Ausführungsbeispiele näher darstellenden Zeichnung näher erläutert. Darin zeigen:
Fig. 1 : eine perspektivische Ansicht eines erfindungsgemäßen elektrischen
Bauteils;
Fig. 2: eine erste Seitenansicht eines erfindungsgemäßen Bauteils;
Fig. 3: eine Draufsicht auf ein erfindungsgemäßes Bauteil;
Fig. 4: eine weitere Seitenansicht auf ein erfindungsgemäßes Bauteil;
Fig. 5: eine weitere perspektivische Ansicht eines erfindungsgemäßen
Bauteils; Fig. 6: eine perspektivische Draufsicht auf eine erfindungsgemäße elektrische
Komponente; Fig. 7: eine perspektivische Ansicht auf einen ersten Rahmen, der in dem erfindungsgemäßen Herstellungsverfahren eingesetzt wird;
Fig. 8: den ersten Rahmen gemäß Fig. 7 mit auf die Verbindungsoberflächen aufgebrachte, Kleber;
Fig. 9: den ersten Rahmen mit auf ihm aufgebrachten Kleber gemäß Fig. 8 und einen zweiten, umgedreht auf den ersten Rahmen aufgelegten zweiten Rahmen; Fig. 10: den Einsatz des erfindungsgemäßen Bauteils als Weglängensensor in einer perspektivischen Draufsicht;
Fig. 11 : den Einsatz des erfindungsgemäßen Bauteils als Weglängensensor in einer perspektivischen Draufsicht;
Fig. 12: den Einsatz des erfindungsgemäßen Bauteils als Weglängensensor in einer perspektivischen Draufsicht;
Fig. 13: eine schematische Darstellung des Aufbaus eines magnetfeldempfindlichen Sensors, der in dem elektrischen Bauteil verbaut ist;
Fig. 14: eine schematische Darstellung des Aufbaus zweier magnetfeldempfindlichen Sensoren, die in unterschiedlichen Packages des elektrischen Bauteils verbaut sein können.
Das in den Fig. 1 bis 5 dargestellte erfindungsgemäße elektrische Bauteil 1 weist ein erstes Package 2 und ein zweites Package 3 auf. Das erste Package 2 weist einen ersten Anschlussrahmen 4 auf. An dem ersten Anschlussrahmen ist ein in den Figuren nicht näher dargestellter Chip angebracht. Das erste Package weist Einkapselungsmaterial 5 auf, das den Chip und zumindest Teile des Anschlussrahmens 4 einkapselt. Das zweite Package 3 weist ebenfalls einen, hier als zweiten Anschlussrahmen bezeichneten Anschlussrahmen 6 auf. Ferner weist das zweite Package 3 Einkapselungsmaterial 7 auf, das zumindest Teile des Anschlussrahmens 6 einkapselt. Sowohl das erste Package 2 als auch das zweite Package 3 weisen eine standardisierte Bauform eines Packages auf, nämlich sind als TDFN (Thin Dual Fiat No-Iead Package) ausgeführt.
Das erste Package weist eine in der Ansicht der Fig. 2 ersichtliche Unterseite 8, eine der Unterseite 8 gegenüberliegende Oberseite 9 sowie die Oberseite 9 und die Unterseite 8 verbindende Seitenflächen 10, 11 , 12, 13 auf. Das zweite Package 3 ist vergleichbar aufgebaut und weist vergleichbare Oberflächen auf. Die Oberfläche 9 des ersten Package bildet eine erste, ebene Verbindungsoberfläche. Die vergleichbare Oberfläche des zweiten Packages 3 bildet eine zweite, ebene Verbindungsoberfläche. Wie insbesondere den Figuren 1 und 3 zu entnehmen ist, ist das Einkapselungsmaterial 5 des ersten Packages 2 fest mit dem Einkapselungsmaterial 7 des zweiten Packages 3 verbunden. Die erste ebene Verbindungsoberfläche ist mit der zweiten ebenen Verbindungsoberfläche verklebt.
Das erste Package weist Anschlüsse 14 auf. Diese sind, wie in den Figuren 1 , 2 und 3 ersichtlich im Bereich der Kanten des ersten Packages ausgebildet. Die Seitenfläche, an der der jeweilige Anschluss 14 vorgesehen ist, hat vier Kanten, nämlich eine Kante zur Unterseite 9, eine Kante zur Oberseite 8 und eine erste Kante zu einer ersten weiteren Seitenfläche und ein zweite Kante zu einer zweiten, der ersten gegenüberliegend angeordneten weiteren Seitenfläche. Wie in den Fig. 1 , 2 und 3 ersichtlich sind die Anschlüsse jeweils im Bereich einer dieser vier Kanten einer Seitenfläche ausgebildet. Der jeweilige Anschluss 14 hat eine Anschlussoberfläche, die sich teilweise in der Oberfläche dieser Seite befindet. Außerdem bildet der Anschluss 14 einen Teil einer Kante aus. Das heißt, dass ein Teil der Kante an dem elektrischen Anschluss 14 ausgebildet ist. Der elektrische Anschluss 14 weist eine Teiloberfläche aufweisen, die sich in der Oberfläche der Seite befindet sowie eine weitere Teiloberfläche, die sich in der benachbarten Oberfläche, also je nach Lage der Kante in der Oberfläche der Unterseite, der Oberfläche der Oberseite oder in der Oberfläche einer der angrenzenden weiteren Seiten befindet.
Die Figur 6 zeigt die erfindungsgemäße elektrische Komponente in einer perspektivischen Draufsicht. Zu erkennen ist die Leiterplatte 20 und das erfindungsgemäße elektrische Bauteil 1. Das elektrische Bauteil ist mit der Seitenfläche 13 mit der Leiterplatte 20 verbunden. Die Verbindung erfolgt mittels Löten an den Anschlüssen 14 an der Kante zur Seitenfläche 13. Sowohl die Anschlüsse 14 des ersten Package 2, als auch die in der Ansicht der Figur 6 nicht sichtbaren, vergleichbaren Anschlüsse des zweiten Packages 13 werden mit Anschlüssen der Leiterplatte 20 verlötet. Da auf beiden Seiten des elektrischen Bauteils 1 Lötverbindungen vorgenommen werden, wird verhindert, dass das aufrechtstehende elektrische Bauteil 1 zu einer Seite hin kippt.
Das erfindungsgemäße Herstellungsverfahren wird anhand der Figuren 7 bis 9 erläutert.
Wie in Figur 7 dargestellt, wird zunächst ein erster Rahmen 21 bereitgestellt. Dieser Rahmen enthält eine Mehrzahl von Anschlussrahmen. An jedem Anschlussrahmen ist ein Chip angebracht. In der Figur 7 ist das jeweilige Einkapselungsmaterial 5 der den jeweiligen Anschlussrahmen und den jeweiligen Chip enthaltenden Packages 1 zu erkennen. Da jedes Package auf seiner Verbindungsoberfläche einen Aufdruck enthält, lassen sich die einzelnen Packages in dem Rahmen 21 in der Figur 7 gut erkennen.
Der Rahmen 21 weist Löcher 22 auf. Mit diesen Löchern 22 wird der Rahmen 21 auf Fixierstifte 23 aufgeschoben und damit in einer Lage festgelegt.
Die Figur 8 verdeutlicht, dass auf die ersten Verbindungsoberflächen der ersten Packages ein Kleber 24 aufgebracht wird.
Die Figur 9 zeigt zur besseren Verdeutlichung nur hinsichtlich des linken Teils des Rahmens 21 , dass ein zweiter Rahmen 25, der in seinem Aufbau dem ersten Rahmen 21 entspricht, mit seinen Löchern 22 ebenfalls auf die Fixierstifte 23 aufgesetzt wird und zwar - wie in Figur 9 ersichtlich - über Kopf. Damit kommen die zweiten Verbindungsflächen der zweiten Packages des zweiten Rahmens 25 in Kontakt mit dem Kleber 24 und werden nach dem Aushärten des Klebers 24 fest und zwar stoffschlüssig durch Fügen mit den ersten Verbindungsoberflächen der ersten Packages des ersten Rahmens 21 verbunden. Während des Aushärtens können der ersten Rahmen 21 und der zweiten Rahmen 25 gegeneinander gedrückt werden.
Nach dem Aushärten des Klebers 24 werden die erfindungsgemäßen elektrischen Bauteile 1 durch Sägen aus dem durch Zusammenkleben des ersten Rahmens 21 mit dem zweiten Rahmen 25 entstandenen „Sandwich" vereinzelt. Danach können sie noch einem Funktionstest unterzogen werden.
Fig. 10 zeigt eine perspektivische Draufsicht auf ein erfindungsgemäßes elektrisches Bauteil 1 mit einem ersten Package 2 und einem zweiten Package 3. In der Fig. 10 ist ferner ein Polstreifen 30 dargestellt. Der Polstreifen 30 kann relativ zum elektrischen Bauteil bewegt werden, entweder in dem der Polstreifen 30 festgelegt ist und das elektrische Bauteil 1 relativ zum Polstreifen 30 bewegt wird oder indem das elektrische Bauteil 1 festgelegt ist und der Polstreifen 30 bewegt wird oder indem sowohl der Polstreifen 30 als auch das elektrische Bauteil 1 bewegt werden, allerdings mit unterschiedlich hohen und/oder unterschiedlich gerichteten Geschwindigkeiten.
Durch die schwarze Fläche 31 in der Fig. 10 wird verdeutlicht, dass in dem zweiten Package 3 ein magnetfeldempfindlicher Sensor vorgesehen ist und zwar so, dass die empfindliche Sensorschicht am oberen Rand des zweiten Packages 3 liegt. Der erfindungsgemäße Aufbau des elektrischen Bauteils 1 ermöglicht es somit, im Verhältnis zu der in Fig. 10 nicht dargestellten Leiterplatte 20 die magnetfeldempfindliche Schicht besonders nah an den Polstreifen 30 zu bringen.
Die Ausführungsform der Fig. 1 1 unterscheidet sich von der in Fig. 10 gezeigten dadurch, dass auch im ersten Package 2 ein magnetfeldempfindlicher Sensor (schwarze Fläche 31) angeordnet ist. In der Ausführungsform der Fig. 11 ist dieser identisch mit dem magnetfeldempfindlichen Sensor in dem zweiten Package 3 ausgeführt, so dass redundante Messungen möglich werden.
Die Ausführungsform der Fig. 12 unterscheidet sich von der in Fig. 11 gezeigten dadurch, dass im ersten Package 2 ein magnetfeldempfindlicher Sensor (schwarze Fläche 31) angeordnet ist, der von dem im zweiten Package 3 angeordneten magnetfeldempfindlichen Sensor unterschiedlich ist. Der im zweiten Package 3 vorgesehene magnetfeldempfindliche Sensor kann Sensor für eine feine Positionsbestimmung ausgelegt sein, beispielsweise um die Position mit einer Präzision von 1mm festzustellen, während der Sensor im ersten Package 2 die doppelte oder mehrfache Lesebreite für eine Grobpositionierung aufweist.
Fig. 13 zeigt in schematischer Darstellung die Anordnung der Widerstände 32 eines magnetoresistiven Sensorelements in Relation zum Polstreifen 30. Die Fig. 13 zeigt, dass jeweils vier Widerstände 32 zu jeweils einer Wheatstone Brücke verschaltet sind und dass alle Widerstände 32 parallel zu einander angeordnet sind. Eine solche Anordnung bietet sich zur Umsetzung der in Fig. 10 dargestellten Bauform an.
Fig. 14 verdeutlicht die Möglichkeit, durch den Einsatz unterschiedlich aufgebauter magnetoresistiver Sensoren in den Packages unterschiedliche Messaufgaben zu erfüllen. Links in der Fig. 14 ist der Aufbau eines magnetoresistiven Sensors dargestellt, wie er auch aus Fig. 13 bekannt ist. Dieser magnetoresistive Sensor kann als Weglängensensor eingesetzt werden und beispielsweise im zweiten Package 3 verbaut werden. Der rechts in Fig. 14 dargestellte Sensor unterscheidet sich von dem links dargestellten dadurch, dass die Widerstände 32 der zweiten Wheatstone Brücke nicht parallel zu den Widerständen 32 der ersten Wheatstone Brücke verlaufen, sondern um 45° dazu gedreht. Ein solcher Sensoraufbau eignet sich zur Bestimmung eines Drehwinkels. Dieser magnetoresistive Sensor könnte im ersten Package 2 verbaut sein. Dadurch kann mit einem Einsatz von zwei unterschiedlichen magnetoresistiven Sensoren mit dem erfindungsgemäßen elektrischen Bauteil sowohl ein Weglängensensor als auch ein Drehwinkelsensor realisiert werden.

Claims
"Patentansprüche:"
Elektrisches Bauteil (1) mit
einem ersten Package (2) mit
einem ersten Anschlussrahmen (4) und
einem an dem ersten Anschlussrahmen (4) angebrachten Chip und Einkapslungsmaterial (5), das den Chip und zumindest Teile des Anschlussrahmens
(4) einkapselt
gekennzeichnet durch
ein zweites Package (3) mit
einem zweiten Anschlussrahmen (6) und
Einkapslungsmaterial (7), das zumindest Teile des Anschlussrahmens (6) einkapselt
wobei das Einkapslungsmaterial (5) des ersten Packages (2) mit dem Einkapslungsmaterial (7) des zweiten Packages (3) fest verbunden ist.
Elektrisches Bauteil nach Anspruch 1 , dadurch gekennzeichnet, dass an dem Einkapslungsmaterial
(5) des ersten Packages (2) eine erste Verbindungsoberfläche ausgebildet ist und an dem Einkapslungsmaterial (7) des zweiten Packages (3) eine zweite Verbindungsoberfläche ausgebildet ist und die erste Verbindungsoberfläche mit der zweiten Verbindungsoberfläche durch Fügen verbunden ist.
Elektrisches Bauteil nach Anspruch 2, dadurch gekennzeichnet, dass der Chip an einer ebenen Aufnahmefläche des ersten Anschlussrahmen (4) am ersten Anschlussrahmen (4) angebracht ist und die erste Verbindungsoberfläche parallel zur Aufnahmefläche des ersten Anschlussrahmen (4) ausgeführt ist und/oder der zweite Anschlussrahmen (6) eine ebenen Aufnahmefläche für einen Chip aufweist und die zweite Verbindungsoberfläche parallel zur Aufnahmefläche des zweiten Anschlussrahmen (6) ausgeführt ist.
Elektrisches Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das erste Package (2) von außen zugängliche elektrische Anschlüsse (14) aufweist und/oder das zweite Package (3) von außen zugängliche elektrische Anschlüsse (14) aufweist.
Elektrisches Bauteil nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das erste Package (2) quaderförmig ist und/oder das zweite Package (3) quaderförmig ausgeführt ist und/oder das elektrische Bauteil (1) quaderförmig ausgeführt ist.
6. Elektrisches Bauteil nach Anspruch 4 und 5, dadurch gekennzeichnet, dass das erste Package (2) quaderförmig ausgebildet ist und ein elektrischer Anschluss (14) im Bereich einer Kante des ersten Package (2) ausgebildet ist.
7. Elektrisches Bauteil nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass an dem Einkapslungsmaterial (5) des ersten Package (2) eine erste ebene Verbindungsoberfläche ausgebildet ist und an dem Einkapslungsmaterial (7) des zweiten Packages (3) eine zweite ebene Verbindungsoberfläche ausgebildet ist und die erste ebene Verbindungsoberfläche mit der zweiten ebenen Verbindungsoberfläche durch
Fügen verbunden ist, wobei der Anschlussrahmen (4) und das Einkapslungsmaterial (5) des ersten Package bezüglich der zur ersten Verbindungsoberfläche und zweiten Verbindungsoberfläche parallelen, mittig zwischen der ersten Verbindungsoberfläche und der zweiten Verbindungsoberfläche angeordneten Ebene spiegelsymmetrisch zu dem
Anschlussrahmen (6) und dem Einkapslungsmaterial (7) des zweiten Packages (3) ausgeführt sind.
8. Elektrisches Bauteil nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Chip einen magnetfeldempfindlichen Sensor enthält.
9. Elektrisches Bauteil nach Anspruch 8, dadurch gekennzeichnet, daß der magnetfeldempfindliche Sensor den AMR-, GMR- oder TMR-Effekt verwendet.
10. Elektrisches Bauteil nach Anspruch 9, dadurch gekennzeichnet, daß der magnetfeldempfindliche Sensor mindestens eine Wheatstonebrücke enthält, die aus mehreren örtlich über den Chip verteilten Sensorelementen besteht.
11. Elektrisches Bauteil nach einem der Ansprüche 8 bis 10, gekennzeichnet durch mehrere magnetfeldempfindliche Sensoren.
12. Elektrisches Bauteil nach Anspruch 11 , dadurch gekennzeichnet, dass die mehreren magnetfeldempfindlichen Sensoren gleichartige Sensorchips sind.
13. Elektrisches Bauteil nach Anspruch 1 1 , dadurch gekennzeichnet, dass er mindestens zwei unterschiedliche magnetfeldempfindliche Sensoren aufweist.
14. Elektrisches Bauteil nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, dass entweder in demselben Package wie der magnetfeldempfindliche Sensor oder in dem zweiten Package, eine Vorrichtung zur Sensorsignalaufbereitung oder -auswertung vorgesehen ist.
15. Herstellungsverfahren zum Herstellen eines elektrischen Bauteils nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass das Einkapslungsmaterial (5) des ersten Packages (2) mit dem Einkapslungsmaterial (7) des zweiten Packages (3) fest verbunden wird.
16. Herstellungsverfahren nach Anspruch 9, gekennzeichnet durch
- das Bereitstellen eines ersten, eine Mehrzahl von Anschlussrahmen (4) enthaltenden Rahmens (21), wobei zumindest an einem ersten Anschlussrahmen (4) der Chip angebracht ist und zumindest der erste Chip und zumindest ein Teil des ersten Anschlussrahmen (4) von einem Einkapslungsmaterial (5) eingekapselt ist und an dem Einkapslungsmaterial (5) eine erste Verbindungsfläche ausgebildet ist,
- das Bereitstellen eines zweiten, eine Mehrzahl von Anschlussrahmen enthaltenden Rahmens (25), wobei zumindest ein Teil eines Anschlussrahmens (6) des zweiten Rahmens von einem Einkapslungsmaterial (7) eingekapselt ist und an dem Einkapslungsmaterial (7) eine zweite Verbindungsfläche ausgebildet ist, das fügende Verbinden der ersten Verbindungsoberfläche mit der zweiten Verbindungsoberfläche.
17. Elektrische Komponente mit einer Leiterplatte (20) und einem mit der Leiterplatte (20) verbundenen elektrischen Bauteil (1) nach einem der Ansprüche 1 bis 14.
18. Elektrische Komponente gemäß Anspruch 17, dadurch gekennzeichnet, dass das elektrische Bauteil (1) quaderförmig ausgeführt ist und eine Oberseite (8) und eine der Oberseite (8) gegenüberliegende Unterseite (9) sowie Seitenflächen (10, 11 , 12, 13) aufweist und das elektrische Bauteil (1) mit einer der Seitenflächen (10, 11 , 12, 13) der Leiterplatte (20) zugewandt mit der Leiterplatte (20) verbunden ist.
EP16739410.5A 2015-07-03 2016-07-04 Elektrisches bauteil und herstellungsverfahren zum herstellen eines solchen elektrischen bauteils Withdrawn EP3317685A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015008503.4A DE102015008503A1 (de) 2015-07-03 2015-07-03 Elektrisches Bauteil und Herstellungsverfahren zum Herstellen eines solchen elektrischen Bauteils
PCT/EP2016/001141 WO2017005359A1 (de) 2015-07-03 2016-07-04 Elektrisches bauteil und herstellungsverfahren zum herstellen eines solchen elektrischen bauteils

Publications (1)

Publication Number Publication Date
EP3317685A1 true EP3317685A1 (de) 2018-05-09

Family

ID=56418483

Family Applications (1)

Application Number Title Priority Date Filing Date
EP16739410.5A Withdrawn EP3317685A1 (de) 2015-07-03 2016-07-04 Elektrisches bauteil und herstellungsverfahren zum herstellen eines solchen elektrischen bauteils

Country Status (5)

Country Link
US (1) US10571529B2 (de)
EP (1) EP3317685A1 (de)
CN (1) CN108139450B (de)
DE (1) DE102015008503A1 (de)
WO (1) WO2017005359A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015008503A1 (de) 2015-07-03 2017-01-05 TE Connectivity Sensors Germany GmbH Elektrisches Bauteil und Herstellungsverfahren zum Herstellen eines solchen elektrischen Bauteils
US11375125B2 (en) * 2019-05-15 2022-06-28 Asustek Computer Inc. Electronic device
US11353373B2 (en) * 2020-05-29 2022-06-07 Stmicroelectronics Asia Pacific Pte Ltd Strain gauge pattern to prevent variation due to temperature

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3746934A (en) * 1971-05-06 1973-07-17 Siemens Ag Stack arrangement of semiconductor chips
US5446620A (en) * 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
US5377077A (en) * 1990-08-01 1994-12-27 Staktek Corporation Ultra high density integrated circuit packages method and apparatus
DE4300605C2 (de) 1993-01-13 1994-12-15 Lust Electronic Systeme Gmbh Sensorchip
US5801437A (en) * 1993-03-29 1998-09-01 Staktek Corporation Three-dimensional warp-resistant integrated circuit module method and apparatus
US5455740A (en) * 1994-03-07 1995-10-03 Staktek Corporation Bus communication system for stacked high density integrated circuit packages
US5362986A (en) * 1993-08-19 1994-11-08 International Business Machines Corporation Vertical chip mount memory package with packaging substrate and memory chip pairs
KR0184076B1 (ko) * 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
US6404662B1 (en) * 1998-03-23 2002-06-11 Staktek Group, L.P. Rambus stakpak
JP3035534B2 (ja) * 1998-07-23 2000-04-24 敬 錫 姜 積層パッケ―ジ及びその積層方法
TW508774B (en) * 2000-09-15 2002-11-01 Samsung Techwin Co Ltd Lead frame, semiconductor package having the same, method of manufacturing semiconductor package, molding plates and molding machine for manufacturing semiconductor package
US6462408B1 (en) * 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
US7061088B2 (en) * 2002-10-08 2006-06-13 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package
CN1853113B (zh) * 2003-09-16 2010-10-06 皇家飞利浦电子股份有限公司 制造电子器件的方法
KR100586698B1 (ko) * 2003-12-23 2006-06-08 삼성전자주식회사 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈
JP4969026B2 (ja) * 2004-06-15 2012-07-04 三菱電機株式会社 磁気検出装置
US7262494B2 (en) * 2005-03-16 2007-08-28 Freescale Semiconductor, Inc. Three-dimensional package
KR101172527B1 (ko) * 2005-03-31 2012-08-10 스태츠 칩팩, 엘티디. 상부면 및 하부면에서 노출된 기판 표면들을 갖는 반도체적층 패키지 어셈블리
US20070013038A1 (en) * 2005-07-13 2007-01-18 Advanced Semiconductor Engineering, Inc. Semiconductor package having pre-plated leads and method of manufacturing the same
US7494920B2 (en) 2005-10-14 2009-02-24 Honeywell International Inc. Method of fabricating a vertically mountable IC package
US7378721B2 (en) * 2005-12-05 2008-05-27 Honeywell International Inc. Chip on lead frame for small package speed sensor
DE102005060713B4 (de) * 2005-12-19 2019-01-24 Austriamicrosystems Ag Magnetfeldsensoranordnung und Verfahren zur berührungslosen Messung eines Magnetfeldes
SG135074A1 (en) * 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US8704349B2 (en) * 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
KR100833183B1 (ko) * 2006-09-21 2008-05-28 삼성전자주식회사 적층형 반도체 패키지
KR100843205B1 (ko) * 2006-09-21 2008-07-02 삼성전자주식회사 반도체 패키지 및 적층형 반도체 패키지
US20080303154A1 (en) 2007-06-11 2008-12-11 Hon-Lin Huang Through-silicon via interconnection formed with a cap layer
JP2008306128A (ja) * 2007-06-11 2008-12-18 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US7868431B2 (en) * 2007-11-23 2011-01-11 Alpha And Omega Semiconductor Incorporated Compact power semiconductor package and method with stacked inductor and integrated circuit die
KR100959372B1 (ko) * 2008-03-24 2010-05-24 미래산업 주식회사 반도체 소자 이송장치, 핸들러, 및 반도체 소자 제조방법
US7969018B2 (en) * 2008-07-15 2011-06-28 Infineon Technologies Ag Stacked semiconductor chips with separate encapsulations
US8338936B2 (en) * 2008-07-24 2012-12-25 Infineon Technologies Ag Semiconductor device and manufacturing method
US8644030B2 (en) * 2009-01-14 2014-02-04 Micron Technology, Inc. Computer modules with small thicknesses and associated methods of manufacturing
US20110147867A1 (en) * 2009-12-23 2011-06-23 Everspin Technologies, Inc. Method of vertically mounting an integrated circuit
KR101121483B1 (ko) * 2010-08-12 2012-02-28 폴리스택, 인코포레이션 적층형 반도체 패키지 및 그 적층 방법
US9849434B2 (en) * 2010-09-22 2017-12-26 Grupo Petrotemex, S.A. De C.V. Methods and apparatus for enhanced gas distribution
KR101711045B1 (ko) * 2010-12-02 2017-03-02 삼성전자 주식회사 적층 패키지 구조물
JP5517083B2 (ja) * 2011-04-22 2014-06-11 株式会社デンソー 回転角センサ
KR101238159B1 (ko) * 2011-06-08 2013-02-28 에스티에스반도체통신 주식회사 반도체 패키지, 적층 반도체 패키지 및 그 제조 방법
US9177832B2 (en) * 2011-09-16 2015-11-03 Stats Chippac, Ltd. Semiconductor device and method of forming a reconfigured stackable wafer level package with vertical interconnect
US9006004B2 (en) * 2012-03-23 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Probing chips during package formation
US9588134B2 (en) * 2012-05-10 2017-03-07 Infineon Technologies Ag Increased dynamic range sensor
CN103576101A (zh) * 2012-07-31 2014-02-12 北京嘉岳同乐极电子有限公司 一种多通道集成式磁传感器
CN104681505B (zh) * 2013-11-27 2021-05-28 意法半导体研发(深圳)有限公司 无引脚的表面贴装组件封装体及其制造方法
TWI520391B (zh) * 2013-12-04 2016-02-01 國立清華大學 立體積體電路及立體積體電路內部傳遞資料的方法
KR101929590B1 (ko) * 2013-12-05 2019-03-13 매그나칩 반도체 유한회사 3차원 구조로 배치된 복수의 홀 센서를 이용한 센싱 시스템 및 이를 이용한 장치
US9257419B2 (en) * 2014-03-17 2016-02-09 Freescale Semiconductor Inc. Leadframe-based system-in-packages having sidewall-mounted surface mount devices and methods for the production thereof
JP5869631B2 (ja) * 2014-07-24 2016-02-24 浜松ホトニクス株式会社 電子部品の製造方法
US9910106B2 (en) * 2015-04-29 2018-03-06 Everspin Technologies, Inc. Magnetic field sensor with increased linearity
DE102015008503A1 (de) 2015-07-03 2017-01-05 TE Connectivity Sensors Germany GmbH Elektrisches Bauteil und Herstellungsverfahren zum Herstellen eines solchen elektrischen Bauteils
CN108695284A (zh) * 2017-04-07 2018-10-23 晟碟信息科技（上海）有限公司 包括纵向集成半导体封装体组的半导体设备

Also Published As

Publication number Publication date
US10571529B2 (en) 2020-02-25
WO2017005359A1 (de) 2017-01-12
CN108139450B (zh) 2020-11-24
CN108139450A (zh) 2018-06-08
DE102015008503A1 (de) 2017-01-05
US20180128883A1 (en) 2018-05-10

Similar Documents

Publication Publication Date Title
DE102011107703B4 (de) Integrierter Stromsensor
DE102016107798B4 (de) Kompakte Sensorpackung
DE69504519T2 (de) Drei-achsen verpackungsanordnung
EP2470920B1 (de) Magnetfeldsensor
DE102007007840B4 (de) Rotationserfassungsvorrichtung
DE102013113186B4 (de) Halbleiterpackage und Verfahren für dessen Ausbildung
DE112009001350T5 (de) Anordnungen für eine Stromfühlerschaltung und integrierter Stromfühler
WO2014001473A1 (de) Anordnung zur strommessung
DE102008039568A1 (de) Stromerfassungsvorrichtung
EP2406648B1 (de) Oberflächenmontierbarer magnetfeldsensor mit einem halbleiterchip und verfahren zur herstellung einer schaltungsplatine mit einem magnetfeldsensor
DE112016006539T5 (de) Magnetsensor
EP2801832A2 (de) Vorrichtung zur Strommessung
WO2017005359A1 (de) Elektrisches bauteil und herstellungsverfahren zum herstellen eines solchen elektrischen bauteils
DE102011006594A1 (de) Sensormodul und Verfahren zur Herstellung eines Sensormoduls
CH698504B1 (de) Vorrichtung zur Strommessung.
DE102019210845B3 (de) Sensor-Chip mit einem Leiterrahmen und dazugehöriges Verfahren zum Herstellen
DE102018119677B4 (de) Sensorpackage und Verfahren zur Herstellung eines Sensorpackage
DE102020111626A1 (de) Magnetsensorvorrichtung und verfahren zur herstellung desselben
DE102019009222A1 (de) Sensorvorrichtungen mit Sensorchip und Stromschiene
DE19819470A1 (de) Verfahren zum potentialfreien Messen von Strömen durch die Aufzeichnung des von ihnen verursachten Magnetfeldes sowie Vorrichtungen zur Durchführung des Verfahrens
DE102020108880B4 (de) Sensorvorrichtungen mit Bypassstrompfad und zugehörige Herstellungsverfahren
DE102019123472B3 (de) Sensorvorrichtungen mit Sensorchip und Stromschiene
DE102004021862B4 (de) Stromsenor
DE202020104187U1 (de) Elektrisches Bauteil
EP3610706B1 (de) Verfahren zum herstellen eines elektronischen sensormoduls

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20180129

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20200219

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20211011