CN103576101A - 一种多通道集成式磁传感器 - Google Patents

Abstract

本发明提供一种多通道集成式磁传感器，包括集成多个磁传感芯片单元的磁传感器芯片，每一所述磁传感芯片单元包括由至少两条平行且钉扎方向相反的磁敏感薄膜连接而成的惠斯通电桥电路及与其电连接的电极对组成的独立输出通道。该多通道集成式磁传感器结构简单，体积小，易于集成化，降低功耗；而且，响应速度块、分辨率高、稳定性和可靠性高。

Description

一种多通道集成式磁传感器

技术领域

本发明属于微纳米传感器技术领域，具体涉及一种多通道集成式磁传感器。 

背景技术

磁场、电流、应力应变、温度、光等的变化容易引起周围环境的磁变化，磁传感器即是利用对磁变化有敏感作用并导致其磁性能变化的敏感单元，将敏感单元的磁性能变化转换成电信号，通过测量电信号即可获得磁场、电流、应力应变、温度或光等物理量的值。由于微小的磁变化都会引起敏感单元的磁性能发生变化。因此，磁传感器被广泛应用于航空、航天、微电子，地质探矿、医学成像、信息采集以及军事等高精密领域。 

目前线圈式磁传感器是被广泛使用的磁传感器，即，线圈作为敏感单元。图1a为在金融领域被广泛应用的具有多通道读卡器的部分结构示意图，图1b为金融领域被广泛应用的具有多通道读卡器的部分截面示意图。如图1和图2所示，多通道读卡器包括磁传感器100，磁传感器100由支架11支撑固定。磁传感器100包括外壳101，在外壳101上设有三个通孔121、122、123，在壳体101内设有三个磁传感单元，而且每一磁传感单元对应一通孔。每一磁传感单元包括绕组102和铁芯104。在铁芯104的感应面上设有磁隙103，磁隙103作为磁传感单元的感应区域，用于感应磁卡内的磁场。铁芯104自通孔伸出外壳101，且铁芯104的感应面与外壳101的外表面基本齐平。绕组102设置在铁芯104的底部，绕组102中产生感生电动势与磁隙103感应到的磁性条上的磁场强度成比例。绕组102和铁芯104通过硅胶105等材料封装在外壳101内。 

使用时，将磁卡的磁性条从磁传感100的感应区域划过，每一 磁隙103分别感应磁卡内的一个磁轨道，并在对应的绕组中产生感生电动势，感生电动势的大小与磁性条上的磁场强度成比例，因此可以获得磁卡上的信息。然而，随着金融业的发展和仿真度的不断提高，对线圈式磁传感器灵敏度和抗干扰的要求不断提高，这就需要增加绕组102的匝数(数千匝)和延长磁隙103长度，但是，由于设计尺寸的限制，特别是厚度尺寸的限制，这种方法也无法满足要求，而且，增加绕组匝数和延长磁隙长度也大大增加了制作成本。另外，线圈式磁传感器还存在响应慢、分辨率低、稳定性、可靠性差以及制作工艺复杂等诸多缺陷。 

发明内容

本发明要解决的技术问题就是针对磁传感器中存在的上述缺陷，提供一种多通道集成式磁传感器，其不仅体积小，而且响应快、分辨率高、稳定性和可靠性好。 

为解决现有技术中存在的上述缺陷，本发明还提供一种多通道集成式磁传感器，包括集成多个磁传感芯片单元的磁传感器芯片，每一所述磁传感芯片单元包括由至少两条平行且钉扎方向相反的磁敏感薄膜连接而成的惠斯通电桥电路及与其电连接的电极对组成的独立输出通道。 

其中，所述磁传感器芯片单元具有对称中心，所述对称中心为所述磁敏感薄膜在其长度方向上的对称中心，多个所述磁传感器芯片单元沿所述对称中心排列。 

其中，相邻的两个所述磁传感器芯片单元的对称中心在同一直线上。 

其中，相邻的两个所述磁传感器芯片单元的对称中心不在同一直线上。 

其中，多个所述磁传感芯片单元在所述对称中心所在方向保持一定间隙。 

其中，在相邻的两个所述磁传感芯片单元中，所述磁敏感薄膜的间距相等。 

其中，在相邻的两个所述磁传感芯片单元中，所述磁敏感薄膜的间距不相等。 

其中，所述磁传感芯片单元包括第一磁敏感薄膜和第二磁敏感薄膜，所述第一磁敏感薄膜的第一端和所述第二磁敏感薄膜的第一端耦接作为所述惠斯通电桥电路的第一接线端，所述第一磁敏感薄膜的第二端和所述第二磁敏感薄膜的第二端分别作为所述惠斯通电桥电路的第二接线端和第三接线端，所述第一接线端、所述第二接线端和所述第三接线端连接成惠斯通半桥电路。 

其中，所述磁传感芯片单元包括第一磁敏感薄膜、第二磁敏感薄膜、第三磁敏感薄膜和第四磁敏感薄膜，所述第一磁敏感薄膜的第一端和所述第二磁敏感薄膜的第一端耦接作为所述惠斯通电桥电路的第一接线端，所述第一磁敏感薄膜的第二端与所述第三磁敏感薄膜的第一端耦接作为所述惠斯通电桥电路的第二接线端，所述第二磁敏感薄膜的第二端与所述第四磁敏感薄膜的第一端耦接作为所述惠斯通电桥电路的第三接线端，所述第三磁敏感薄膜的第二端与所述第四磁敏感薄膜的第二端耦接作为所述惠斯通电桥电路的第四接线端，所述第一接线端、第二接线端、第三接线端以及第四接线端连接成惠斯通全桥电路。 

其中，所述磁敏感薄膜为连续不间断式磁敏感薄膜。 

其中，所述磁敏感薄膜为间断式磁敏感薄膜，即，所述磁敏感薄膜包括多段磁敏感薄膜段，而且相邻两段所述磁敏感薄膜段由导电材料连接。 

其中，所述磁敏感薄膜为条状或蛇形或其组合体。 

其中，所述磁敏感薄膜为霍尔效应薄膜、各向异性磁电阻薄膜、巨磁电阻薄膜、隧道磁电阻薄膜、巨磁阻抗薄膜或巨霍尔效应薄膜。 

其中，所述磁传感芯片还包括基底，多个所述磁传感芯片单元沉积在所述基底的表面。 

其中，还包括屏蔽外壳、印刷电路板以及焊针， 

所述磁传感芯片和所述印刷电路板设置在所述屏蔽外壳内； 

在所述屏蔽外壳上设有贯穿其厚度的感应窗口，所述磁传感芯 片的感应面与所述感应窗口相对； 

所述磁传感芯片和所述印刷电路板与所述屏蔽外壳通过粘胶固定； 

所述磁传感芯片单元通过所述电极对与所述印刷电路板电连接，所述焊针作为所述磁传感芯片单元的输出通道与所述印刷电路板电连接。 

其中，所述屏蔽外壳采用坡莫合金、铁氧体或硒钢片制作；或者采用金属材料或非金属材料制作，并在其外表面加镍铁或坡莫合金的镀层。 

其中，在所述屏蔽外壳上设有与所述磁传感芯片数量相等的所述感应窗口，每一所述磁传感芯片与一所述感应窗口相对；或者，在所述屏蔽壳体上设有一个所述感应窗口，多个所述磁传感芯片共同与所述感应窗口相对。 

本发明具有以下有益效果： 

本发明提供的多通道集成式磁传感器是利用磁传感芯片单元来感应被测物体的磁场，其简化了磁传感芯片的结构，减小了磁传感器的体积，从而有利于使磁传感器小型化；而且，磁传感芯片包括惠斯通电桥电路，惠斯通电桥电路是由两条以上钉扎方向相反的磁敏感薄膜连接而成，利用磁敏感薄膜来获得磁传感器芯片单元，不仅减小了磁传感器的体积，而且有利于磁传感器的微型化、集成化以及降低功耗。另外，利用钉扎方向相反的磁敏感薄膜获得的惠斯通电桥电路可以提高磁传感器的响应速度和分辨率，而且稳定性和可靠性高。 

附图说明

图1a为在金融领域被广泛应用的具有多通道读卡器的部分结构示意图； 

图1b为金融领域被广泛应用的具有多通道读卡器的部分截面示意图； 

图2为本发明实施例三通道集成式磁传感器的立体分解图； 

图3a为本发明实施例磁传感器芯片的结构示意图； 

图3b为本发明实施例惠斯通半桥电路的拓扑图； 

图3c为本发明另一实施例磁传感器芯片的结构示意图； 

图3d为本发明又一实施例磁传感器芯片的结构示意图； 

图4a为本发明实施例另一磁传感芯片的结构示意图； 

图4b为本发明实施例又一磁传感芯片的结构示意图； 

图5为本发明另一实施例磁传感芯片的结构示意图； 

图6为本发明实施例又一磁传感芯片的结构示意图； 

图7为本发明实施例另一磁传感芯片的结构示意图； 

图8为本发明实施例惠斯通全桥电路的拓扑图。 

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的多通道集成式磁传感器进行详细描述。 

本发明提供的多通道集成式磁传感器包括多个磁传感芯片单元，每一磁传感芯片单元包括惠斯通电桥电路及与其电连接的电极对组成的独立输出通道，惠斯通电桥电路包括至少两条平行且钉扎方向相反的磁敏感薄膜连接而成。惠斯通电桥电路可以是惠斯通全桥电路或惠斯通半桥电路。由惠斯通电桥电路构成的磁传感芯片响应快、分辨率高、稳定性和可靠性好。而且，利用磁敏感薄膜来获得惠斯通电桥电路，可以使磁传感芯片集成化，从而减小磁传感器芯片的体积。 

本实施例以三通道集成式磁传感器为例对本发明提供的多通道集成式磁传感器进行说明。如图2所示，本发明实施例的三通道集成式磁传感器立体分解图。三通道集成式磁传感器包括屏蔽壳体21和集成多个磁传感芯片单元22a、22b、22c的磁传感芯片22，磁传感芯片单元22包括由至少两条平行且钉扎方向相反的磁敏感薄膜连接而成的惠斯通电桥电路及与其电连接的电极对组成的独立输出通道。在屏蔽壳体21上设有三个贯穿其厚度的感应窗口23，每一感应窗口23对应一个磁传感芯片单元，磁传感芯片单元的感应面朝向感应窗口23，磁传感芯片单元通过感应窗口23来感应被测物体的磁场。本实施例也可以在屏蔽壳体21上仅设置一个感应窗口23，三个磁传感芯片单元对应一个感应窗口23位置。 

磁传感器芯片单元22a、22b、22c固定在印刷电路板24上，并 通过电极对与印刷电路板24电连接，焊针25作为磁传感芯片单元22a、22b、22c的输出通道与印刷电路板24电连接，电极对、印刷电路板24以及焊针25组成三组输出通道。磁传感芯片22和印刷电路板24设置在屏蔽外壳21内，并用粘胶固定。 

本实施例屏蔽外壳21采用坡莫合金、铁氧体或硒钢片制作；或者，采用金属材料或非金属材料制作，并在其外表面加镍铁或坡莫合金的镀层。这种屏蔽外壳21可以将环境中的其它磁场屏蔽，而仅使垂直于磁传感芯片磁感应面的磁场从感应窗口23通过，以便磁传感器芯片对其感应识别，大大减少了环境中的其它磁场对磁传感器芯片的干扰，从而提高磁传感器芯片的精度。 

图3a为本发明实施例磁传感器芯片的结构示意图。如图3a所示，磁传感器芯片22包括基底31和沉积在基底31表面的三个磁传感器芯片单元22a，22b，22c，每一磁传感器芯片单元包括一惠斯通电桥电路，每一惠斯通电桥电路包括两条长条状的第一磁敏感薄膜33a和第二磁敏感薄膜33b，而且，第一磁敏感薄膜33a和第二磁敏感薄膜33b相互平行且钉扎方向相反。在本发明的另一实施例中，第一磁敏感薄膜33a和第二磁敏感薄膜33b也可以不平行设置，但这会降低磁传感器芯片的测量精度。因此，在实际使用时，优选将第一磁敏感薄膜33a和第二磁敏感薄膜33b平行设置。 

在第一磁敏感薄膜33a的第一端和第二磁敏感薄膜33b的第一端设有公共电极34a，公共电极34a将第一磁敏感薄膜33a的第一端和第二磁敏感薄膜33b的第一端耦接，并作为惠斯通电桥电路32的第一接线端A。第一磁敏感薄膜33a的第二端和第二磁敏感薄膜33b的第二端均设有第二电极34b和第三电极34c，第二电极34b和第三电极34c作为惠斯通电桥电路32的第二接线端B和第三接线端C。将第一接线端A、第二接线端B和第三接线端C电连接获得惠斯通半桥电路。可以理解，公共电极34a、第二电极34b和第三电极34c即为惠斯通电桥电路32的电极对。 

图3b为本发明实施例惠斯通半桥电路的拓扑图。如图3b所示，箭头表示第一磁敏感薄膜33a和第二磁敏感薄膜33b的钉扎方向相 反。三个接线端分别对应图3a中的第一接线端A、第二接线端B和第三接线端C。当用作信号识别时，磁卡从磁传感器的表面划过，磁卡上的磁信号通过感应窗口23进入，磁传感器芯片上每一磁传感器芯片单元上的第一磁敏感薄膜33a和第二磁敏感薄膜33b分别感应磁卡上的磁信号，由于第一磁敏感薄膜33a和第二磁敏感薄膜33b以惠斯通半桥电路连接，因而，输出一差分信号，组成磁传感器的三组磁传感器芯片单元独立输出三组差分信号而构成三通道。由于差分信号与磁卡上的磁信号强弱成比例，所以，每一通道的差分信号可以识别磁卡上对应磁轨道的信息。 

本实施例将磁传感芯片单元的对称中心定义为第一磁敏感薄膜33a和第二磁敏感薄膜33b在长度方向上的对称中心，即，第一磁敏感薄膜33a和第二磁敏感薄膜33b分别位于对称中心的两侧。 

如图3a所示，在本实施例中，构成磁传感芯片22的三个磁传感芯片单元22a、22b、22c沿对称中心排列，即按磁敏感薄膜33a、33b的长度方向纵向排列设置，用以分别读取磁卡上的三个磁性条。 

需要说明的是，本实施例提供的磁传感器，磁传感芯片22可以根据磁卡上磁性条的数量而设置磁传感芯片单元。如果磁卡内设有两个磁性条，那么磁传感器芯片22对应设置两个磁传感芯片单元。如果磁卡内设有四个磁性条，那么磁传感器芯片22对应设置四个磁传感芯片单元。 

如图3a所示，本实施例将相邻的两个磁传感器芯片单元的对称中心设置在同一直线上，即，将第一磁传感芯片单元22a、第二磁传感芯片单元22b和第三磁传感芯片单元22c的对称中心设在同一条直线。每一磁传感芯片单元构成一惠斯通半桥电路，每一惠斯通半桥电路有一独立的差分输出通道，磁传感芯片单元22a、22b、22c在磁传感器芯片的纵向方向(即对称中心所在方向)上保留一定的间隙，间隙的宽度与所读取的磁卡上的轨道对应，以保证每一磁传感芯片单元分别读取磁卡上对应轨道。 

在本发明的另两种实施例中，相邻的两个磁传感器芯片单元的对称中心不在同一直线上。如图3c所示，第一磁传感芯片单元22a、 第二磁传感芯片单元22b和第三磁传感芯片单元22c的对称中心都不在同一直线上。图3d所示，第一磁传感芯片单元22a和第三磁传感芯片单元22c的对称中心在同一直线上，第二磁传感芯片单元22b的对称中心与第一磁传感芯片单元22a和第三磁传感芯片单元22c的对称中心不在同一直线上。每一组磁传感芯片单元构成一惠斯通半桥电路，每一惠斯通半桥电路有一独立的差分输出通道，三组磁传感芯片单元在纵向方向上保留一适当的间隙以与磁卡上的轨道对应，这样保证每一磁传感芯片单元读取磁卡上对应轨道。 

可以理解，图3a、图3c和图3d仅是示意性的示出三种磁传感芯片单元22的排列方式。本实施例相邻两个磁传感芯片单元的对称中心可以在同一条直线上，也可以不在同一条直线上。不管多个磁传感芯片单元22的对称中心是否在同一直线上，均属于本发明的保护范围。 

在本实施例中，如图3a所示，三个磁传感芯片单元22中的磁敏感薄膜的间距都相等，即，第一磁传感芯片单元22a，第二磁传感芯片单元22b，第三磁传感芯片单元22c中第一磁敏感薄膜33a和第二磁敏感薄膜33b的间距都相等。作为本发明的另一实施例，如图4a所示，三个磁传感芯片单元22中的磁敏感薄膜的间距也可以不等。其中，第二磁传感芯片单元22b中的第一磁敏感薄膜33a和第二磁敏感薄膜33b的间距大于第一磁传感芯片单元22a中的第一磁敏感薄膜33a和第二磁敏感薄膜33b的间距。如图4b所示，第一磁传感芯片单元22a、第二磁传感芯片单元22b和第三磁传感芯片单元22c中的第一磁敏感薄膜33a和第二磁敏感薄膜33b的间距依次增大。每一组磁传感芯片单元构成一惠斯通半桥电路，每一惠斯通半桥电路有一独立的差分输出通道，三组磁传感芯片单元在纵向方向上保留一适当的间隙以与磁卡上的轨道对应，这样保证每一磁传感芯片单元读取磁卡上对应轨道。 

需要指出，三个磁传感芯片单元22中的磁敏感薄膜的间距相同或不同均属于本发明的保护范围。 

在本发明实施例中，构成磁传感芯片单元22a、22b、22c的每 一条磁敏感薄膜可以是连续不间断式磁敏感薄膜，也可以是间断式磁敏感薄膜，即磁敏感薄膜包括多段磁敏感薄膜段，而且相邻两段磁敏感薄膜段由导电材料连接，这可以提高磁传感芯片的灵敏度。 

在本实施例中，磁敏感薄膜可以采用霍尔效应薄膜、各向异性磁电阻薄膜、巨磁电阻薄膜、隧道磁电阻薄膜、巨磁阻抗薄膜或巨霍尔效应薄膜。 

上述实施例的磁传感芯片中，磁敏感薄膜的排列为长条状。本发明实施例还提供另一种多通道集成式磁传感器芯片。如图5所示，多通道集成式磁传感器芯片包括三个磁传感器芯片单元22a、22b、22c，该磁传感器芯片包括基底31和设置在基底31表面的三个惠斯通电桥电路。每一惠斯通电桥电路包括两条磁敏感薄膜33a、33b，每条磁敏感薄膜排列为蛇形，即，惠斯通电桥电路是由蛇形的磁敏感薄膜连接而成。这里所指的蛇形既可以是直角的折线，又可以是平滑过渡的弧形。本实施例除磁敏感薄膜的形状与上述实施例不同之外，其它结构与前述实施例完全相同，这里不再赘述。 

本发明实施例还提供另一种多通道集成式磁传感器芯片。图6为本发明实施例又一磁传感芯片的结构示意图。多通道集成式磁传感器芯片包括三个磁传感器芯片单元22a、22b、22c，每一磁传感器芯片单元包括基底31和设置在基底31表面的惠斯通电桥电路，每一惠斯通电桥电路包括两条磁敏感薄膜。其中，第一磁传感器芯片单元22a和第三磁传感器芯片单元22c中的磁敏感薄膜为长条状，第二磁传感器芯片22b中的磁敏感薄膜为蛇形。也就是说，本实施例中的惠斯通电桥电路采用了不同形状的磁敏感薄膜组合体连接而成。本实施例多通道集成式磁传感器芯片的其它特征与前述实施例完全相同，这里不再赘述。 

在前述实施例中，磁传感器芯片采用惠斯通半桥电路。但本发明并不局限于此，磁传感器芯片也可以采用惠斯通全桥电路。例如，磁传感芯片单元包括四条磁敏感薄膜连接而成的惠斯通全桥电路。如图7所示，磁传感芯片包括三个磁传感芯片单元22a、22b、22c，其中，第一磁传感芯片单元22a包括第一磁敏感薄膜33a、第二磁敏感 薄膜33b、第三磁敏感薄膜33c和第四磁敏感薄膜33d，第一磁敏感薄膜33a的第一端和第二磁敏感薄膜33b的第一端设有第一公共电极34a，公共电极34a将第一磁敏感薄膜33a的第一端和第二磁敏感薄膜33b的第一端耦接作为惠斯通电桥电路的第一接线端A；第一磁敏感薄膜33a的第二端与第三磁敏感薄膜33c的第一端设有第二公共电极34b，第二公共电极34b将第一磁敏感薄膜33a的第二端和第三磁敏感薄膜33c的第一端耦接作为惠斯通电桥电路的第二接线端B；第二磁敏感薄膜33b的第二端与第四磁敏感薄膜33d的第一端设有第三公共电极34c，第三公共电极34c将第二磁敏感薄膜33b的第二端和第四磁敏感薄膜33d的第一端耦接作为惠斯通电桥电路的第三接线端C；第三磁敏感薄膜33c的第二端与第四磁敏感薄膜33d的第二端设有第四公共电极34d，第四公共电极34d将第三磁敏感薄膜33c的第二端和第四磁敏感薄膜33d的第二端耦接作为惠斯通电桥电路的第四接线端D；第一接线端A、第二接线端B、第三接线端C以及第四接线端D连接成惠斯通全桥电路。 

第二磁传感芯片单元22b和第三磁传感芯片单元22c的结构与第一磁传感芯片单元22a的结构完全相同，这里不再赘述。 

图8为本发明实施例惠斯通全桥电路的拓扑图。图中，箭头表示钉扎方向。如图8所示，第一磁敏感薄膜33a和第二磁敏感薄膜33b的钉扎方向相反，第三磁敏感薄膜33c和第四磁敏感薄膜33d的钉扎方向相反。 

本实施例提供的多通道集成式磁传感器是利用磁传感芯片单元来感应被测物体的磁场，其简化了磁传感芯片的结构，减小了磁传感器的体积，从而有利于使磁传感器小型化；而且，磁传感芯片包括惠斯通电桥电路，惠斯通电桥电路是由两条以上钉扎方向相反的磁敏感薄膜连接而成，利用磁敏感薄膜来获得磁传感器芯片单元，不仅减小了磁传感器的体积，而且有利于磁传感器的微型化、集成化以及降低功耗。另外，利用钉扎方向相反的磁敏感薄膜获得的惠斯通电桥电路可以提高磁传感器的响应速度和分辨率，而且稳定性和可靠性高。 

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而 采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。 

Claims (17)

1.一种多通道集成式磁传感器，其特征在于，包括集成多个磁传感芯片单元的磁传感器芯片，每一所述磁传感芯片单元包括由至少两条平行且钉扎方向相反的磁敏感薄膜连接而成的惠斯通电桥电路及与其电连接的电极对组成的独立输出通道。

2.根据权利要求1所述的多通道集成式磁传感器，其特征在于，所述磁传感器芯片单元具有对称中心，所述对称中心为所述磁敏感薄膜在其长度方向上的对称中心，多个所述磁传感器芯片单元沿所述对称中心排列。

3.根据权利要求2所述的多通道集成式磁传感器，其特征在于，相邻的两个所述磁传感器芯片单元的对称中心在同一直线上。

4.根据权利要求2所述的多通道集成式磁传感器，其特征在于，相邻的两个所述磁传感器芯片单元的对称中心不在同一直线上。

5.根据权利要求2所述的多通道集成式磁传感器，其特征在于，多个所述磁传感芯片单元在所述对称中心所在方向保持一定间隙。

6.根据权利要求1所述的多通道集成式磁传感器，其特征在于，在相邻的两个所述磁传感芯片单元中，所述磁敏感薄膜的间距相等。

7.根据权利要求1所述的多通道集成式磁传感器，其特征在于，在相邻的两个所述磁传感芯片单元中，所述磁敏感薄膜的间距不相等。

8.根据权利要求1所述的多通道集成式磁传感器，其特征在于，所述磁传感芯片单元包括第一磁敏感薄膜和第二磁敏感薄膜，所述第一磁敏感薄膜的第一端和所述第二磁敏感薄膜的第一端耦接作为所述惠斯通电桥电路的第一接线端，所述第一磁敏感薄膜的第二端和所述第二磁敏感薄膜的第二端分别作为所述惠斯通电桥电路的第二接线端和第三接线端，所述第一接线端、所述第二接线端和所述第三接线端连接成惠斯通半桥电路。

9.根据权利要求1所述的多通道集成式磁传感器，其特征在于，所述磁传感芯片单元包括第一磁敏感薄膜、第二磁敏感薄膜、第三磁敏感薄膜和第四磁敏感薄膜，所述第一磁敏感薄膜的第一端和所述第二磁敏感薄膜的第一端耦接作为所述惠斯通电桥电路的第一接线端，所述第一磁敏感薄膜的第二端与所述第三磁敏感薄膜的第一端耦接作为所述惠斯通电桥电路的第二接线端，所述第二磁敏感薄膜的第二端与所述第四磁敏感薄膜的第一端耦接作为所述惠斯通电桥电路的第三接线端，所述第三磁敏感薄膜的第二端与所述第四磁敏感薄膜的第二端耦接作为所述惠斯通电桥电路的第四接线端，所述第一接线端、第二接线端、第三接线端以及第四接线端连接成惠斯通全桥电路。

10.根据权利要求1所述的多通道集成式磁传感器，其特征在于，所述磁敏感薄膜为连续不间断式磁敏感薄膜。

11.根据权利要求1所述的多通道集成式磁传感器，其特征在于，所述磁敏感薄膜为间断式磁敏感薄膜，即，所述磁敏感薄膜包括多段磁敏感薄膜段，而且相邻两段所述磁敏感薄膜段由导电材料连接。

12.根据权利要求1所述的多通道集成式磁传感器，其特征在于，所述磁敏感薄膜为条状或蛇形或其组合体。

13.根据权利要求1所述的多通道集成式磁传感器，其特征在于，所述磁敏感薄膜为霍尔效应薄膜、各向异性磁电阻薄膜、巨磁电阻薄膜、隧道磁电阻薄膜、巨磁阻抗薄膜或巨霍尔效应薄膜。

14.根据权利要求1所述的多通道集成式磁传感器，其特征在于，所述磁传感芯片还包括基底，多个所述磁传感芯片单元沉积在所述基底的表面。

15.根据权利要求1所述的多通道集成式磁传感器，其特征在于，还包括屏蔽外壳、印刷电路板以及焊针，

所述磁传感芯片和所述印刷电路板设置在所述屏蔽外壳内；

在所述屏蔽外壳上设有贯穿其厚度的感应窗口，所述磁传感芯片的感应面与所述感应窗口相对；

所述磁传感芯片和所述印刷电路板与所述屏蔽外壳通过粘胶固定；

所述磁传感芯片单元通过所述电极对与所述印刷电路板电连接，所述焊针作为所述磁传感芯片单元的输出通道与所述印刷电路板电连接。

16.根据权利要求15所述的多通道集成式磁传感器，其特征在于，所述屏蔽外壳采用坡莫合金、铁氧体或硒钢片制作；或者采用金属材料或非金属材料制作，并在其外表面加镍铁或坡莫合金的镀层。

17.根据权利要求15所述的多通道集成式磁传感器，其特征在于，在所述屏蔽外壳上设有与所述磁传感芯片数量相等的所述感应窗口，每一所述磁传感芯片与一所述感应窗口相对；或者，在所述屏蔽壳体上设有一个所述感应窗口，多个所述磁传感芯片共同与所述感应窗口相对。

Images