EP2820669A1 - Verfahren zur herstellung einer einkristallinen metall-halbleiter-verbindung - Google Patents

Verfahren zur herstellung einer einkristallinen metall-halbleiter-verbindung

Info

Publication number
EP2820669A1
EP2820669A1 EP13713077.9A EP13713077A EP2820669A1 EP 2820669 A1 EP2820669 A1 EP 2820669A1 EP 13713077 A EP13713077 A EP 13713077A EP 2820669 A1 EP2820669 A1 EP 2820669A1
Authority
EP
European Patent Office
Prior art keywords
metal
layer
functional layer
semiconductor
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP13713077.9A
Other languages
English (en)
French (fr)
Inventor
Qing-Tai Zhao
Lars Knoll
Siegfried Mantl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Publication of EP2820669A1 publication Critical patent/EP2820669A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Definitions

  • the invention relates to a method for producing a monocrystalline metal-semiconductor compound on the surface of a semiconductive functional layer.
  • Silicides are the most widely used contact materials in CMOS transistors in the current state of the art. They result from a reaction of the deposited metal with the silicon substrate. If, instead of silicon semiconductor alloys of the 4th main group for novel electronic and optoelectronic components are used, ternary and quaternary metal (M) silicides / germanides (MSiGe, MGeSn, MSiSn, MSiGeC etc.) take the place of simple silicides. The reaction mechanisms are then much more complex. Islanding and germanium segregation occur after annealing steps in the silicidation of NiSiGe [see: J. Segera, S.L. Zhang, D. Mangelinck, and H.H. Radamson, Appl.
  • Figure 1 shows a cross section of a typical SiGe MOSFET.
  • Figure 2 shows an example of a strained channel MOSFET through SiGe as the source / drain material.
  • NiSiGe layers are used in the examples of Figures 1 and 2 as the contact metal. In this case, the rough interface between metal and semiconductor deteriorates the properties of the transistors from FIGS. 1 and 2 and causes leakage currents, high contact resistance and low thermal stability.
  • Ni-Pt or Ni-Pd alloy is prepared by the addition of elements such as Pt or Pd.
  • the morphology and thermal stability of Ni (Pt) SiGe or Ni (Pd) SiGe is improved compared to NiSiGe. Nevertheless, the resulting Si zid / germanide layers are polycrystalline.
  • Epitaxial silicides and germanides are advantageous in comparison to polycrystalline layers because of the near perfect interfaces and the absence of grain boundaries with simultaneously high thermal stability. The difficulty with the production is that they usually crystallize on semiconductor alloys with elements of the IV main group in the thorathic phase.
  • a method for producing a monocrystalline metal-semiconductor compound has been developed on the surface of a semiconducting functional layer.
  • a stock layer containing the metal is first applied to the functional layer.
  • the reaction of the metal with the functional layer is triggered by tempering.
  • the storage layer ends at the latest at a layer thickness of 5 nm from the surface of the functional layer, preferably at the latest at a layer thickness of 3 nm from the surface of the functional layer, or at the latest at this layer thickness, it passes into a region in which the metal diffuses more slowly than in the immediate vicinity of the functional layer area.
  • the layer thickness for the diffusion flux (amount of substance per unit time) of the metal in the zone in which it reacts with the semiconductive material of the functional layer, is decisive. If the storage layer ends at the latest at the claimed Schichtdii- bridge, diffuses only as much metal as can be reacted in the reaction with the semiconducting material. Therefore, the metal is converted substantially exclusively into the desired single-crystal metal-semiconductor compound. If, on the other hand, the layer is thicker, there is an oversupply of the metal in the reaction zone. This results in grains of different size and orientation, which therefore grow at different rates. If the functional layer is braced, for example, with respect to the substrate on which it is applied, the tension can also be unintentionally discharged if too much metal diffuses into the reaction zone per unit of time.
  • the diffusion flux of the metal is determined essentially by the thickness of the region of the storage layer which directly adjoins the functional layer.
  • the diffusion flux from a given location in the reservoir layer to the functional layer exponentially decreases with the removal of this location from the functional layer.
  • the influence of the local permeability of the storage layer for the metal diffusing to the functional layer on the total diffusion flux from the storage layer into the functional layer therefore also decreases with increasing distance of the considered point to the functional layer.
  • the storage layer does not have to end at the claimed layer thickness, but can alternatively also move into a region in which the metal diffuses more slowly. Then, a larger total amount of the metal can be deposited in the storage layer without unduly much metal per unit of time diffusing from the storage layer into the functional layer.
  • the storage layer comprises at least two layers of the metal, an alloy of the metal or a compound of the metal, which are separated from one another by a diffusion barrier. In the diffusion barrier, the atoms of the metal diffuse more slowly than within the metal or in the alloy.
  • a diffusion barrier is particularly suitable aluminum, an oxide or a nitride.
  • Alloy and compound of the metal differ in their effect as a storage layer qualitatively in that the metal tends to be weaker bound in an alloy than in a compound. Therefore, a lower activation energy and thus temperature is required in order to stimulate the metal from an alloy to diffuse in the direction of the functional layer.
  • the storage layer has a multi-layer structure, in each case
  • one of the layers of the metal, an alloy of the metal or a compound of the metal adjoins the surface of the semiconducting functional layer.
  • a part of the material diffuses at least one diffusion barrier to the interface between the storage layer and the semiconducting functional layer and catalyzes there the formation of the metal-semiconductor compound.
  • the storage layer comprises an immediately adjacent to the functional layer layer of the metal and at least one layer of an alloy of the metal.
  • every alloy of metal atoms of metal diffuse more slowly than in pure metal.
  • the transition from pure metal to alloy in the construction of the functional layer is easier to implement than the incorporation of a diffusion barrier, which differs significantly in physical and chemical terms from the remaining material of the storage layer.
  • one or more metals from the group Al, Co, Cr, Pd, Pt, Ti, W are suitable as an additional alloying element in addition to the metal which the metal-semiconductor compound is to undergo. These metals are particularly compatible with the Silicon technology because they diffuse only slowly in silicon and thus do not affect the functional layer.
  • the alloy of the metal can be regarded as a limiting case of a multilayer structure with infinitely thin individual layers of the metal and the additional alloying element as a diffusion barrier.
  • a stoichiometry of a metal atom to a formula unit of the semiconductor is set in the metal-semiconductor compound, so for example SiNi or GeSiNi.
  • the metal-semiconductor compound has a much better electrical conductivity than from a metal atom to two formula units of the semiconductor, for example NiSi 2 .
  • the metal-semiconductor compound is thereby much better suited as a contact for the integration of a semiconductor device in electronic circuits.
  • the compound in this stoichiometry has a poorer lattice match to the functional layer than with two formula units of the semiconductor per metal atom and therefore more sensitive to a high diffusion flux of the metal during annealing.
  • the poorer lattice matching is no longer a disadvantage.
  • the structural and electrical properties of the monocrystalline layers produced by the process according to the invention are superior to the previously known polycrystalline layers.
  • the stoichiometry of a metal atom to a formula unit of the semiconductor offers the further advantage that it sets at temperatures lower than the stoichiometry of one metal atom to two formula units of semiconductors during annealing. Then the Danger that the primary structure and function of the functional layer is impaired during annealing, reduced.
  • a semiconductor alloy is selected as the semiconductive material for the functional layer, in particular a semiconductor alloy containing only elements from the 4th main group, and in particular a semiconductor alloy from the group SiGe, GeSn, SiSn, SiGeC, SiC, SiGeSn, SiGeCSn or SiCSn.
  • These alloys are particularly suitable for use in electronic and optoelectronic components.
  • single-crystal SiGe is used in complementary metal-oxide-semiconductor (CMOS) transistors as the source and drain contact.
  • CMOS complementary metal-oxide-semiconductor
  • the resulting uniaxial compressive strain in the silicon channel increases hole mobility.
  • SiGe can also be used directly in the channel due to the higher hole mobility.
  • GeSn and SiGeSn can be used for optical components.
  • a bottleneck for the technological realization of components was their integration into electrical circuits, for which source and drain must be electrically contacted.
  • the method according to the invention can be silicides and germanides with low contact resistance, good electrical conductivity and abrupt and uniform interface with the semiconductor produce.
  • the proportion of the storage layer which has not reacted with the functional layer is removed by chemically selective etching. Then, the metal-semiconductor compound produced according to the invention is exposed and can be used as an electrical contact.
  • the annealing can be done, for example, with Rapid Thermal Annealing (RTA), furnace annealing, laser annealing, microwave annealing or flash lamps.
  • RTA Rapid Thermal Annealing
  • furnace annealing laser annealing
  • microwave annealing microwave annealing
  • further metal can advantageously be grown monocrystalline as a metallic functional layer.
  • Figure 1 (Prior Art) Cross section of a typical SiGe MOSFET transistor.
  • Figure 2 (prior art) MOSFET with strained channel.
  • FIG. 3 Limitation of the diffusion flow with an ultrathin storage layer.
  • FIG. 4 limitation of the diffusion flow with a diffusion barrier in the storage layer.
  • FIG. 5 limitation of the diffusion flow through a storage layer, which consists of a pure
  • FIG. 3 shows the production of a thin monocrystalline silicide / germanide layer (NiSiGe on SiGe).
  • a very thin metal layer 12 eg Ni
  • an alloyed semiconductor 11 eg Si.sub.1xGex
  • a substrate 10 e.g. Silicon
  • Figure 3a This can be done by thermal vapor deposition or, as is preferred industrially, by sputtering (sputtering).
  • a rapid thermal processor RTP
  • a so-called "spike anneal” ie maximum temperature hold ⁇ 1 s
  • the metal layer 12 and a part of the functional layer 11 react to form monocrystalline NiSiGe 13 (FIG.
  • Figure 4 shows the preparation of a crystalline silicide / germanide layer (eg NiSiGe on SiGe) from a stock layer which is a multilayer system of different metals.
  • the first metal layer 12 applied directly to the alloyed semiconductor 11 eg, Si ⁇ Gex
  • the Al intermediate layer is a diffusion barrier and impedes the Ni diffusion of the upper Ni layer into the functional layer 11.
  • the Ni atoms of the upper Ni layer diffuse through the Al in the direction of the functional layer 11, and the original NiSi ⁇ Gex layer 13, which serves as a crystallization nucleus, grows.
  • Al diffuses to the surface and can be selectively removed wet-chemically.
  • FIG. 5 shows a further exemplary embodiment of the method according to the invention, in which monocrystalline silicide / germanide layers are produced on a semiconducting functional layer 11 using a storage layer comprising a thin metal layer 12 and a layer 15 of a metal alloy.
  • the alloyed semiconductor 11 is single-crystal SiGe on a Si substrate 10, the metal layer 12 is nickel.
  • the metal alloy 15 also contains nickel and in addition a further metal, for example from the group AI, Co, Cr, Pd, Pt, Ti, W ( Figure 5a). It is essential that the presence of the further metal impedes the diffusion of the nickel from the alloy 15 so that the diffusion flux of the nickel into the functional layer 11 is limited overall during the annealing and crystalline NiSiGe 13 forms on SiGe 11 (FIG. 5b).

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Bei dem Verfahren zur Herstellung einer einkristallinen Metall-Halbleiter-Verbindung an der Oberfläche einer halbleitenden Funktionsschicht wird zunächst eine das Metall enthaltende Vorratsschicht auf die Funktionsschicht aufgebracht. Anschließend wird durch Tempern die Reaktion des Metalls mit der Funktionsschicht ausgelöst. Erfindungsgemäß endet die Vorratsschicht spätestens bei einer Schichtdicke von 5 nm ab der Oberfläche der Funktionsschicht, oder sie geht spätestens bei dieser Schichtdicke in einen Bereich über, in dem das Metall langsamer diffundiert als im unmittelbar an die Funktionsschicht angrenzenden Bereich. Durch diese Maßnahme kann der Diffusionsfluss des Metalls in die Funktionsschicht vorteilhaft vermindert werden. Es wurde erkannt, dass es gerade hiervon abhängt, ob die Metall-Halbleiter-Verbindung einkristallin wird. Die Vorratsschicht kann mindestens zwei Schichten aus dem Metall oder einer Legierung des Metalls, die voneinander durch eine Diffusionsbarriere getrennt sind, aber auch eine unmittelbar an die Funktionsschicht angrenzende Schicht aus dem Metall und mindestens eine Schicht aus einer Legierung des Metalls umfassen.

Description

B e s c h r e i b u n g Verfahren zur Herstellung einer einkristallinen Metall-Halbleiter-Verbindung
Die Erfindung betrifft ein Verfahren zur Herstellung einer einkristallinen Metall-Halbleiter- Verbindung an der Oberfläche einer halbleitenden Funktionsschicht.
Stand der Technik
Silizide sind nach dem aktuellen Stand der Technik die meistverwendeten Kontaktmaterialien in CMOS Transistoren. Sie entstehen durch eine Reaktion des deponierten Metalles mit dem Silizium Substrat. Sollen an Stelle von Silizium Halbleiterlegierungen der 4. Hauptgruppe für neuartige elektronische und optoelektronische Bauteile verwendet werden, treten ternäre und quaternäre Metall (M)-Silizide/Germanide (MSiGe, MGeSn, MSiSn, MSiGeC etc.) an die Stelle der einfachen Silizide. Die Reaktionsmechanismen sind dann wesentlich komplexer. Inselbildung sowie Germaniumsegregation treten nach Temperschritten bei der Silizidierung von NiSiGe auf [siehe: J. Segera, S. L. Zhang, D. Mangelinck, and H. H. Radamson, Appl. Phys. Lett. 81 , 1978 (2002); and Q. T. Zhao, D. Buca, S. Lenk, R. Loo, M. Caymax, and S. Mantl, Microelectron. Eng. 76, 285 (2004)]. Aufgrund der unterschiedlichen Reaktionsenthalpien sind die Schichtdicken der resultierenden Silizid/Germanide nicht gleichmäßig und die Grenzflächen rau. Figur 1 zeigt einen Querschnitt eines typischen SiGe MOSFETs. Figur 2 zeigt ein Beispiel eines MOSFETs mit verspanntem Kanal durch SiGe als Source/Drain Material. NiSiGe Schichten dienen in den Beispielen aus den Figuren 1 und 2 als Kontaktmetall. Dabei verschlechtert die raue Grenzfläche zwischen Metall und Halbleiter die Eigenschaften der Transistoren aus den Figuren 1 und 2 und verursacht Leckströme, hohen Kon- taktwiderstand und geringe thermische Stabilität.
Es ist daher von besonderer Bedeutung, Silizide und Germanide möglichst gleichmäßig mit atomar flachen Grenzflächen zu Gruppe IV Halbleiterlegierungen herzustellen und die thermische Stabilität zu erhöhen. In den Veröffentlichungen von [L. J. Jin, K. L. Pey, W. K. Choi, E. A. Fitzgerald, D. A. Antoniadis, A. J. Pitera, M. L. Lee, D. Z. Chi, M. A. Rahman, T. Osi- powicz, and C. H. Tung, J. Appl. Phys. 98, 033520 (2005); L. J. Jin, K. L. Pey, W. K. Choi, E. A. Fitzgerald, D. A. Antoniadis, A. J. Pitera, M. L. Lee, and C. H. Tung, J. Appl. Phys. 97, 104917 (2005)] wird durch die Addition von Elementen wie Pt oder Pd eine Ni-Pt bzw. Ni-Pd Legierung hergestellt. Die Morphologie und thermische Stabilität von Ni(Pt)SiGe oder Ni(Pd)SiGe wird im Vergleich zu NiSiGe verbessert. Dennoch sind die resultierenden Si Ii— zid/Germanid Schichten polykristallin. Epitaktische Silizide und Germanide sind im Vergleich zu polykristallinen Schichten aufgrund der nahezu perfekten Grenzflächen und des Fehlens von Korngrenzen bei gleichzeitig hoher thermischer Stabilität vorteilhaft. Die Schwierigkeit bei der Herstellung liegt darin, dass sie auf Halbleiterlegierungen mit Elementen der IV Hauptgruppe üblicherweise in der or- thorhombischen Phase kristallisieren. Die Veröffentlichung von [B. Zhang, W. Yu, Q.T Zhao, G. Mussler, L. Jin, D. Buca, B. Holländer, J. M. Hartmann, M. Zhang, X. Wang und S. Mantl, Appl. Phys. Lett. 98, 252101 , (2011)] zeigt epitaktisches Ni(AI)Si0.7Geo.3, das durch Tempern von Ni/Al auf relaxiertem SiGe entstanden ist. Die dazu benötigte Temperatur liegt allerdings über 600°C und damit über einem geeigneten Temperaturbereich für verspanntes SiGe. Hohe Temperaturen verursachen Spannungsrelaxation und unerwünschte Ge-Ausdiffusion, insbesondere in SiGe mit hohem Ge-Ariteih
Aufgabe und Lösung
Es ist daher die Aufgabe der Erfindung, ein Verfahren zur Verfügung zu stellen, mit dem auf einer halbleitenden Funktionsschicht auch bei geringeren Temperaturen qualitativ hochwerti- ge einkristalline Metall-Halbleiter-Verbindungen hergestellt werden können.
Diese Aufgaben werden erfindungsgemäß gelöst durch ein Verfahren gemäß Hauptanspruch. Weitere vorteilhafte Ausgestaltungen ergeben sich aus den darauf rückbezogenen Unteransprüchen.
Gegenstand der Erfindung Im Rahmen der Erfindung wurde ein Verfahren zur Herstellung einer einkristallinen Metall- Halbleiter-Verbindung an der Oberfläche einer halbleitenden Funktionsschicht entwickelt. Dabei wird zunächst eine das Metall enthältende Vorratsschicht auf die Funktionsschicht aufgebracht. Anschließend wird durch Tempern die Reaktion des Metalls mit der Funktionsschicht ausgelöst. Erfindungsgemäß endet die Vorratsschicht spätestens bei einer Schichtdicke von 5 nm ab der Oberfläche der Funktionsschicht, bevorzugt spätestens bei einer Schichtdicke von 3 nm ab der Oberfläche der Funktionsschicht, oder sie geht spätestens bei dieser Schichtdicke in einen Bereich über, in dem das Metall langsamer diffundiert als im unmittelbar an die Funktionsschicht angrenzenden Bereich. Es wurde erkannt, dass die Schichtdicke für den Diffusionsfluss (Stoffmenge pro Zeiteinheit) des Metalls in die Zone, in der es mit dem halbleitenden Material der Funktionsschicht reagiert, maßgeblich ist. Endet die Vorratsschicht spätestens bei der beanspruchten Schichtdi- cke, diffundiert nur soviel Metall nach wie in der Reaktion mit dem halbleitenden Material umgesetzt werden kann. Daher wird das Metall im Wesentlichen ausschließlich in die gewünschte einkristalline Metall-Halbleiter-Verbindung umgesetzt. Ist die Schicht dagegen dicker, entsteht in der Reaktionszone ein Überangebot des Metalls. Daraus bilden sich Kör- ner unterschiedlicher Größe und Orientierung, die deshalb auch unterschiedlich schnell wachsen. Ist die Funktionsschicht beispielsweise gegenüber dem Substrat, auf dem sie aufgebracht ist, verspannt, kann sich darüber hinaus die Verspannung ungewollt entladen, wenn pro Zeiteinheit zuviel Metall in die Reaktionszone diffundiert.
Dabei wird der Diffusionsfluss des Metalls im Wesentlichen durch die Dicke des Bereichs der Vorratsschicht bestimmt, der unmittelbar an die Funktionsschicht angrenzt. Der Diffusionsfluss von einem gegebenen Ort in der Vorratsschicht zur Funktionsschicht fällt exponentiell mit der Entfernung dieses Orts von der Funktionsschicht ab. Der Einfluss der lokalen Durchlässigkeit der Vorratsschicht für das zur Funktionsschicht diffundierende Metall auf den gesamten Diffusionsfluss von der Vorratsschicht in die Funktionsschicht wird daher mit zuneh- mender Entfernung des betrachteten Aufpunkts zur Funktionsschicht ebenfalls geringer.
Indem die Vorratsschicht spätestens bei der beanspruchten Schichtdicke endet, ist zugleich auch eine Grenze für die Menge des Metalls gesetzt, die insgesamt für die Bildung der Metall-Halbleiter-Verbindung verwendet werden kann. Es wurde erkannt, dass auch hierin ein Vorteil in Bezug auf die Qualität der Metall-Halbleiter-Verbindung liegt. Je weniger Metall insgesamt zur Metall-Halbleiter-Verbindung umgesetzt wird, desto früher ist beim Tempern die Reaktion zu der Metall-Halbleiter-Verbindung abgeschlossen. Wird das Tempern fortgesetzt, macht dies die Metall-Halbleiter-Schicht nicht mehr dicker, sondern ordnet sie. Insbesondere werden Rauigkeiten eingeebnet, weil diese eine höhere potentielle Energie besitzen als eine plane Oberfläche. Diffundiert weiteres Metall hinzu, wird dieser Ordnungsprozess unterbrochen. Mit zunehmendem Diffusionsfluss des Metalls ist irgendwann der Punkt erreicht, ab dem die Anlagerung dieses neu hinzutretenden Metalls an größere Körner gegenüber der Schichtordnung energetisch begünstigt ist, so dass sich die Qualität der hergestellten Metall-Halbleiter-Schicht verschlechtert.
Die Vorratsschicht muss jedoch bei der beanspruchten Schichtdicke nicht enden, sondern kann alternativ auch in einen Bereich übergehen, in dem das Metall langsamer diffundiert. Dann kann in der Vorratsschicht eine größere Gesamtmenge des Metalls hinterlegt werden, ohne dass hierdurch unzulässig viel Metall pro Zeiteinheit von der Vorratsschicht in die Funktionsschicht diffundiert. Hierzu umfasst in einer besonders vorteilhaften Ausgestaltung der Erfindung die Vorratsschicht mindestens zwei Schichten aus dem Metall, einer Legierung des Metalls oder einer Verbindung des Metalls, die voneinander durch eine Diffusionsbarriere getrennt sind. In der Diffusionsbarriere diffundieren die Atome des Metalls langsamer als innerhalb des Metalls oder in der Legierung. Als Diffusionsbarriere eignet sich insbesondere Aluminium, ein Oxid oder ein Nitrid. Bereits eine ultradünne (< 1 nm) Oxid- oder Nitridschicht kann genügen. Legierung und Verbindung des Metalls unterscheiden sich in ihrer Wirkung als Vorratsschicht qualitativ dahingehend, dass das Metall in einer Legierung tendenziell schwächer gebunden ist als in einer Verbindung. Daher ist eine geringere Aktivierungsenergie und damit Tempera- tur erforderlich, um das Metall aus einer Legierung zur Diffusion in Richtung der Funktionsschicht anzuregen.
In einer weiteren besonders vorteilhaften Ausgestaltung der Erfindung weist die Vorratsschicht eine Multilagenstruktur auf, in der jeweils
• eine Schicht aus dem Metall, einer Legierung des Metalls oder einer Verbindung des Metalls und
• eine Diffusionsbarriere
alternieren. Dabei grenzt vorteilhaft eine der Schichten aus dem Metall, einer Legierung des Metalls oder einer Verbindung des Metalls an die Oberfläche der halbleitenden Funktionsschicht an.
In den Versuchen der Erfinder hat sich herausgestellt, dass ein zu großes Angebot an Metall, das an einer einzigen Diffusionsbarriere andrängt, diese Barriere überwältigen kann. Die Barriere verliert dann letztlich ihre Wirkung, so dass sich das Verhalten der Vorratsschicht wieder dem Verhalten einer dicken Vorratsschicht gemäß Stand der Technik annähert. In- dem die Vorratsschicht als Multilagenstruktur ausgestaltet wird, sind durch eine jede der mindestens zwei Diffusionsbarrieren immer nur kleine Mengen an Metall voneinander getrennt. Dadurch kann ein in der Vorratsschicht insgesamt eine große Menge an Metall untergebracht und ein entsprechend dicker Metall-Halbleiter-Kontakt realisiert werden, während gleichzeitig der Diffusionsfluss in die Zone, in der das Metall mit dem halbleitenden Material der Funktionsschicht reagiert, kontrolliert bleibt. Dieser kontrollierte Diffusionsfluss sorgt für die hohe Qualität der gebildeten Metall-Halbleiter-Verbindung.
In einer weiteren vorteilhaften Ausgestaltung der Erfindung diffundiert ein Teil des Materials mindestens einer Diffusionsbarriere an die Grenzfläche zwischen der Vorratsschicht und der halbleitenden Funktionsschicht und katalysiert dort die Bildung der Metall-Halbleiter- Verbindung. Indem ein Katalysator sich nicht verbraucht, ist hierfür nur ein winziger Anteil des Materials der Diffusionsbarriere notwendig, so dass die Funktion der Diffusionsbarriere erhalten bleibt.
In einer weiteren vorteilhaften Ausgestaltung der Erfindung umfasst die Vorratsschicht eine unmittelbar an die Funktionsschicht angrenzende Schicht aus dem Metall und mindestens eine Schicht aus einer Legierung des Metalls. In jeder Legierung des Metalls diffundieren die Atome des Metalls langsamer als im reinen Metall. Dabei ist der Übergang vom reinen Metall zur Legierung beim Aufbau der Funktionsschicht einfacher zu realisieren als der Einbau einer Diffusionsbarriere, die sich physikalisch und chemisch vom restlichen Material der Vorratsschicht deutlich unterscheidet. Als zusätzliches Legierungselement neben dem Me- tall, das die Metall-Halbleiter- Verbindung eingehen soll, eignen sich insbesondere ein oder mehrere Metalle aus der Gruppe AI, Co, Cr, Pd, Pt, Ti, W. Diese Metalle sind besonders kompatibel mit der Silizium-Technologie, weil sie in Silizium nur langsam diffundieren und die Funktionsschicht somit nicht beeinträchtigen. Die Legierung des Metalls kann als Grenzfall einer Multilayerstruktur mit unendlich dünnen Einzelschichten aus dem Metall und dem zu- sätzlichen Legierungselement als Diffusionsbarriere angesehen werden.
In einer besonders vorteilhaften Ausgestaltung der Erfindung wird in der Metall-Halbleiter- Verbindung eine Stöchiometrie von einem Metallatom zu einer Formeleinheit des Halbleiters eingestellt, also beispielsweise SiNi oder GeSiNi. In dieser Stöchiometrie weist die Metall- Halbleiter-Verbindung eine wesentlich bessere elektrische Leitfähigkeit auf als von einem Metallatom zu zwei Formeleinheiten es Halbleiters, also beispielsweise NiSi2. Die Metall- Halbleiter-Verbindung eignet sich dadurch deutlich besser als Kontakt zur Einbindung eines Halbleiterbauelements in elektronische Schaltungen. Dabei wird in Kauf genommen, dass die Verbindung in dieser Stöchiometrie eine schlechtere Gitteranpassung zur Funktionsschicht aufweist als mit zwei Formeleinheiten des Halbleiters pro Metallatom und daher beim Tempern empfindlicher auf einen zu hohen Diffusionsfluss des Metalls reagiert. Indem dieser Diffusionsfluss durch die erfindungsgemäßen Maßnahmen kontrollierbarer gemacht wurde, ist die schlechtere Gitteranpassung kein Nachteil mehr. Trotz vereinzelter Versetzungen und Korngrenzen sind die strukturellen wie elektrischen Eigenschaften der mit dem erfindungsgemäßen Verfahren hergestellten einkristallinen Schichten den bisher bekannten polykristal- linen Schichten überlegen.
Die Stöchiometrie von einem Metallatom zu einer Formeleinheit des Halbleiters bietet den weiteren Vorteil, dass sie sich beim Tempern bei geringeren Temperaturen einstellt als die Stöchiometrie von einem Metallatom zu zwei Formeleinheiten es Halbleiters. Dann wird die Gefahr, dass beim Tempern die primäre Struktur und Funktion der Funktionsschicht beeinträchtigt wird, vermindert.
Dies gilt insbesondere in einer weiteren besonders vorteilhaften Ausgestaltung der Erfindung, in der die Funktionsschicht gegenüber dem Substrat, auf dem sie aufgewachsen ist, verspannt ist. Mit steigender Temperatur steigt die Wahrscheinlichkeit, dass die Verspan- nung lokal relaxiert, exponentiell an.
Vorteilhaft wird eine Halbleiterlegierung als halbleitendes Material für die Funktionsschicht gewählt, insbesondere eine Halbleiterlegierung, die nur Elemente aus der 4. Hauptgruppe enthält, und hier insbesondere eine Halbleiterlegierung aus der Gruppe SiGe, GeSn, SiSn, SiGeC, SiC, SiGeSn, SiGeCSn oder SiCSn. Diese Legierungen eignen sich besonders für die Verwendung in elektronischen und optoelektronischen Bauteilen. So wird einkristallines SiGe in komplementären Metall-Oxid-Halbleiter (CMOS) Transistoren als Source und Drain Kontakt verwendet. Die dabei verursachte uniaxiale kompressive Verspannung im Silizium Kanal erhöht die Lochmobilität. Des Weiteren kann SiGe aufgrund der höheren Lochmobilität auch direkt im Kanal verwendet werden. GeSn und SiGeSn können für optische Bauteile verwendet werden. Nach dem bisherigen Stand der Technik war ein Engpass für die technologische Realisierung von Bauteilen jedoch ihre Einbindung in elektrische Schaltungen, für die Source und Drain elektrisch kontaktiert werden müssen. Mit dem erfindungsgemäßen Verfahren lassen sich Silizide und Germaniden mit niedrigen Kontaktwiderständen, guter elektrischer Leitfähigkeit und abrupter sowie einheitlicher Grenzfläche zum Halbleiter herstellen.
Vorteilhaft wird nach dem Tempern der Anteil der Vorratsschicht, der nicht mit der Funktionsschicht reagiert hat, durch chemisch selektives Ätzen abgetragen. Dann liegt die erfindungsgemäß hergestellte Metall-Halbleiter-Verbindung frei und kann als elektrischer Kontakt verwendet werden.
Das Tempern kann beispielsweise mit Rapid Thermal Annealing (RTA), Ofentempern, Lasertempern, Mikrowellentempern oder Blitzlampen erfolgen.
Nachdem die Metall-Halbleiter-Verbindüng gebildet ist, kann hierauf vorteilhaft weiteres Metall als metallische Funktionsschicht einkristallin aufgewachsen werden.
Spezieller Beschreibungsteil
Nachfolgend wird der Gegenstand der Erfindung anhand von Figuren erläutert, ohne dass der Gegenstand der Erfindung hierdurch beschränkt wird. Es ist gezeigt: Figur 1. (Stand der Technik) Querschnitt eines typischen SiGe MOSFET-Transistors.
Figur 2: (Stand der Technik) MOSFET mit verspanntem Kanal.
Figur 3: Begrenzung des Diffusionsflusses mit einer ultradünnen Vorratsschicht.
Figur 4: Begrenzung des Diffusionsflusses mit einer Diffusionsbarriere in der Vorratsschicht. Figur 5: Begrenzung des Diffusionsflusses durch eine Vorratsschicht, die aus einer reinen
Metallschicht und einer darüberliegenden Schicht mit einer Legierung des Metalls besteht.
Figur 3 zeigt die Herstellung einer dünnen einkristallinen Silizid/Germanid Schicht (NiSiGe auf SiGe). Dazu wird zunächst eine sehr dünne Metallschicht 12 (z. B. Ni) mit einer Dicke von weniger als 5 nm auf einen legierten Halbleiter 11 (z. B. Si^xGex) deponiert, der zuvor wiederum auf ein Substrat 10 (z. B. Silizium) abgeschieden wurde (Figur 3a). Dies kann durch thermisches Aufdampfen oder, wie industriell bevorzugt, durch Kathodenzerstäubung (Sputtern) erfolgen. In diesem Beispiel wurde ein Quarzlampenofen (Rapid thermal proces- sor (RTP) verwendet und ein sogenanntes "Spike- Tempern" (d. h. Haltezeit der maximalen Temperatur < 1 s) bei 600 °C Spike-Temperatur durchgeführt. Alternativ kann bei 450°C für die Dauer von einigen Minuten getempert werden. Beim Tempern reagieren die Metallschicht 12 und ein Teil der Funktionsschicht 11 zu einkristallinem NiSiGe 13 (Figur 3b).
Figur 4 zeigt die Herstellung einer kristallinen Silizid/Germanid-Schicht (z. B. NiSiGe auf SiGe) aus einer Vorratsschicht, die ein Mehrschichtsystem aus verschiedenen Metallen ist. Eine Zwischenschicht 14, z. B. Aluminium, wird zwischen den beiden Metallschichten 12 (z. B. Ni), aus denen Metall in die Funktionsschicht 11 diffundieren und dort reagieren soll, deponiert (Figur 4a). Die erste Metallschicht 12, die direkt auf den legierten Halbleiter 11 aufgebracht wird (z. B. Si^Gex), hat eine Dicke von weniger als 5 nm. Zu Beginn des Temperns reagiert zunächst nur Ni mit Si^Ge,,, und einkristallines NiSi^xGe,, 13 entsteht (Figur 4b). Die AI Zwischenschicht ist eine Diffusionsbarriere und erschwert die Ni Diffusion der oberen Ni Schicht in die Funktionsschicht 1 1. 1m weiteren Verlauf des Temperns diffundieren die Ni Atome der oberen Ni Schicht durch das AI in Richtung der Funktionsschicht 11 , und die ursprüngliche NiSi^Gex Schicht 13, welche als Kristallisationskeim dient, wächst. AI diffundiert an die Oberfläche und kann selektiv nasschemisch entfernt werden. Figur 5 zeigt ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens, bei dem einkristalline Silizid/Germanid-Schichten auf einer halbleitenden Funktionsschicht 11 unter Verwendung einer Vorratsschicht hergestellt werden, die eine dünne Metallschicht 12 und eine Schicht 15 aus einer Metalllegierung umfasst. Der legierte Halbleiter 11 ist einkristallines SiGe auf einem Si-Substrat 10, die Metallschicht 12 ist Nickel. Die Metalllegierung 15 enthält ebenfalls Nickel und zusätzlich ein weiteres Metall, beispielsweise aus der Gruppe AI, Co, Cr, Pd, Pt, Ti, W (Figur 5a). Wesentlich ist, dass die Anwesenheit des weiteren Metalls die Diffusion des Nickel aus der Legierung 15 erschwert, so dass während des Temperns der Diffusionsfluss des Nickel in die Funktionsschicht 1 1 insgesamt begrenzt bleibt und sich kristallines NiSiGe 13 auf SiGe 11 bildet (Figur 5b).

Claims

P a t e n t a n s p r ü c h e
1. Verfahren zur Herstellung einer einkristallinen Metall-Halbleiter-Verbindung an der Oberfläche einer halbleitenden Funktionsschicht, wobei zunächst eine das Metall enthaltende Vorratsschicht auf die Funktionsschicht aufgebracht und anschließend durch Tempern die Reaktion des Metalls mit der Funktionsschicht ausgelöst wird, dadu rch geken nzeich net, dass
die Vorratsschicht spätestens bei einer Schichtdicke von 5 nm ab der Oberfläche der Funktionsschicht entweder endet oder in einen Bereich übergeht, in dem das Metall langsamer diffundiert als im unmittelbar an die Funktionsschicht angrenzenden Bereich.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass eine Halbleiterlegierung als Halbleiter gewählt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Halbleiterlegierung nur Elemente aus der 4. Hauptgruppe enthält.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass eine Halbleiterlegierung aus der Gruppe SiGe, GeSn, SiSn, SiGeC, SiC, SiGeSn, SiGeCSn oder SiCSn gewählt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Vorratsschicht spätestens bei einer Schichtdicke von 3 nm ab der Oberfläche der Funktionsschicht entweder endet oder in einen Bereich übergeht, in dem das Metall langsamer diffundiert als im unmittelbar an die Funktionsschicht angrenzenden Bereich.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Vorratsschicht mindestens zwei Schichten aus dem Metall, einer Legierung des Metalls oder einer Verbindung des Metalls umfasst, die voneinander durch eine Diffusionsbar- riere getrennt sind.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Vorratsschicht eine Multilagenstruktur aufweist, in der jeweils
• eine Schicht aus dem Metall, einer Legierung des Metalls oder einer Verbindung des Metalls und
• eine Diffusionsbarriere
alternieren.
8. Verfahren nach einem der Ansprüche 6 bis 7, dadurch gekennzeichnet, dass Aluminium, ein Oxid oder ein Nitrid als Diffusionsbarriere gewählt wird.
9. Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass ein Teil des Materials mindestens einer Diffusionsbarriere an die Grenzfläche zwischen der Vorratsschicht und der halbleitenden Funktionsschicht diffundiert und dort die Bildung der Metall-Halbleiter-Verbindung katalysiert.
10. Verfahren nach einem der Ansprüche 1 bis 9, dass die Vorratsschicht eine unmittelbar an die Funktionsschicht angrenzende Schicht aus dem Metall und mindestens eine Schicht aus einer Legierung des Metalls umfasst.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass als zusätzliches Legierungselement ein oder mehrere Metalle aus der Gruppe AI, Co, Cr, Pd, Pt, Ti, W gewählt werden.
12. Verfahren nach einem der Ansprüche 1 bis 11 , dadurch gekennzeichnet, dass in der Metall-Halbleiter-Verbindung eine Stöchiometrie von einem Metallatom zu einer Formeleinheit des Halbleiters eingestellt wird.
13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass eine Funktionsschicht gewählt wird, die gegenüber dem Substrat, auf dem sie aufgewachsen ist, verspannt ist.
14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass nach dem Tempern der Anteil der Vorratsschicht, der nicht mit der Funktionsschicht reagiert hat, durch chemisch selektives Ätzen abgetragen wird.
EP13713077.9A 2012-02-27 2013-02-16 Verfahren zur herstellung einer einkristallinen metall-halbleiter-verbindung Withdrawn EP2820669A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012003585A DE102012003585A1 (de) 2012-02-27 2012-02-27 Verfahren zur Herstellung einer einkristallinen Metall-Halbleiter-Verbindung
PCT/DE2013/000087 WO2013127378A1 (de) 2012-02-27 2013-02-16 Verfahren zur herstellung einer einkristallinen metall-halbleiter-verbindung

Publications (1)

Publication Number Publication Date
EP2820669A1 true EP2820669A1 (de) 2015-01-07

Family

ID=48039964

Family Applications (1)

Application Number Title Priority Date Filing Date
EP13713077.9A Withdrawn EP2820669A1 (de) 2012-02-27 2013-02-16 Verfahren zur herstellung einer einkristallinen metall-halbleiter-verbindung

Country Status (6)

Country Link
US (1) US20150024586A1 (de)
EP (1) EP2820669A1 (de)
JP (1) JP2015509661A (de)
CN (1) CN104254905A (de)
DE (1) DE102012003585A1 (de)
WO (1) WO2013127378A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752182B (zh) * 2013-12-30 2020-01-07 中国科学院上海微系统与信息技术研究所 一种利用Ti插入层制作NiSiGe材料的方法
KR102551745B1 (ko) * 2016-11-09 2023-07-06 삼성전자주식회사 반도체 장치
DE102017006659A1 (de) * 2017-07-13 2019-01-17 Forschungszentrum Jülich GmbH Verfahren zum Sintern von Metallen, nicht oxidischen Keramiken und anderen oxidationsempfindlichen Materialien
CN110854063A (zh) * 2019-11-21 2020-02-28 海光信息技术有限公司 半导体器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5728625A (en) * 1996-04-04 1998-03-17 Lucent Technologies Inc. Process for device fabrication in which a thin layer of cobalt silicide is formed
US6534871B2 (en) * 2001-05-14 2003-03-18 Sharp Laboratories Of America, Inc. Device including an epitaxial nickel silicide on (100) Si or stable nickel silicide on amorphous Si and a method of fabricating the same
AU2002351407A1 (en) * 2002-03-28 2003-10-13 Advanced Micro Devices, Inc. Method for forming an improved metal silicide contact to a silicon-containing conductive region
JP2010003812A (ja) * 2008-06-19 2010-01-07 Fujitsu Microelectronics Ltd 半導体装置およびその製造方法
US8404589B2 (en) * 2010-04-06 2013-03-26 International Business Machines Corporation Silicide contact formation
US8415748B2 (en) * 2010-04-23 2013-04-09 International Business Machines Corporation Use of epitaxial Ni silicide
US8293643B2 (en) * 2010-06-21 2012-10-23 International Business Machines Corporation Method and structure of forming silicide and diffusion barrier layer with direct deposited film on silicon
CN102468124A (zh) * 2010-11-04 2012-05-23 中国科学院上海微系统与信息技术研究所 一种利用Al插入层外延生长NiSiGe材料的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2013127378A1 *

Also Published As

Publication number Publication date
JP2015509661A (ja) 2015-03-30
DE102012003585A1 (de) 2013-08-29
WO2013127378A1 (de) 2013-09-06
CN104254905A (zh) 2014-12-31
US20150024586A1 (en) 2015-01-22

Similar Documents

Publication Publication Date Title
DE112009000709B4 (de) Selektive Bildung von dielektrischen Ätzstoppschichten
DE102010030768B4 (de) Herstellverfahren für ein Halbleiterbauelement als Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand und besserer Gleichmäßigkeit und Transistor
DE69506951T2 (de) Methode zur Bildung von Metallsilizidschichten auf Source- und Draingebiete
DE102006019937B4 (de) Verfahren zur Herstellung eines SOI-Transistors mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers
DE112011101378B4 (de) Epitaxie von Delta-Monoschicht-Dotierstoffen für eingebettetes Source/Drain-Silicid
DE102004056022A1 (de) Verfahren zur Bildung eines Nickelsalicids und Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung desselben
DE102005030584B4 (de) Verfahren zur Herstellung von Nickelsilizid durch Abscheiden von Nickel aus einem gasförmigen Vorstufenmaterial
DE19904065B4 (de) Verfahren zum Herstellen thermisch stabilen Silizids
DE102009015748A1 (de) Verringern des Silizidwiderstands in SiGe-enthaltenden Drain/Source-Gebieten von Transistoren
DE10234931A1 (de) Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
EP1649505B1 (de) Verfahren zur herstellung eines kontaktes
DE112007000760T5 (de) Struktur und Herstellungsverfahren für eine selektiv abgeschiedene Verkappungsschicht auf einem epitaxial aufgewachsenen Source-Drain
DE10208904B4 (de) Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement
WO2013127378A1 (de) Verfahren zur herstellung einer einkristallinen metall-halbleiter-verbindung
DE102008016426B4 (de) Verfahren zum Erzeugen einer Zugverformung durch Anwenden von Verspannungsgedächtnistechniken in unmittelbarer Nähe zu der Gateelektrode
DE102011088714B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102004019199A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102012223653A1 (de) Mosfet mit V-Nut-Source/Drain-Zone und Verfahren zur Herstellung desselben
DE69836117T2 (de) Stabilisierung von Titanpolyzid mittels einer porösen Sperrschicht
DE10056866C2 (de) Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils
DE69132842T2 (de) Nassätzverfahren mit hoher Selektivität zwischen Cu und Cu3Ge
DE10345374B4 (de) Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE10208728B4 (de) Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen
DE112004002401T5 (de) Herstellung abrupter Übergänge in Bauelementen unter Anwendung des Dotierstoffschneepflugeffektes beim Silizidwachstum

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20140816

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20150701