EP2376369A2 - Anordnung zweier substrate mit einer slid-bondverbindung und verfahren zur herstellung einer solchen anordnung - Google Patents

Anordnung zweier substrate mit einer slid-bondverbindung und verfahren zur herstellung einer solchen anordnung

Info

Publication number
EP2376369A2
EP2376369A2 EP09740308A EP09740308A EP2376369A2 EP 2376369 A2 EP2376369 A2 EP 2376369A2 EP 09740308 A EP09740308 A EP 09740308A EP 09740308 A EP09740308 A EP 09740308A EP 2376369 A2 EP2376369 A2 EP 2376369A2
Authority
EP
European Patent Office
Prior art keywords
bonding
substrate
arrangement
slid
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP09740308A
Other languages
English (en)
French (fr)
Inventor
Achim Trautmann
Ando Feyh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP2376369A2 publication Critical patent/EP2376369A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/038—Bonding techniques not provided for in B81C2203/031 - B81C2203/037
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Materials For Medical Uses (AREA)

Abstract

Es wird eine Anordnung (1) mit einem ersten (5) und einem zweiten Substrat (10) beschrieben, wobei die beiden Substrate (5, 10) mittels einer SLID (Solid-Liquid- Interdiffusion)-Bondverbindung (15) miteinander verbunden sind. Die SLID- Bondverbindung (15) weist ein erstes metallisches Material und ein zweites metallisches Material auf, wobei die SLID-Bondverbindung (15) die intermetallische Al/Sn-Phase (15c) umfasst. Weiter wird ein Verfahren zur Herstellung einer solchen Anordnung (1) vorgestellt.

Description

Anordnung zweier Substrate mit einer SLID-Bondverbindung und Verfahren zur Herstellung einer solchen Anordnung
Stand der Technik
Die Erfindung betrifft eine Anordnung zweier Substrate, die mittels einer SLID
(Solid-Liquid-Interdiffusion)-Bondverbindung miteinander verbunden sind, und ein Verfahren zur Herstellung einer solchen Anordnung.
Um zwei Substrate miteinander zu verbinden, ist es bekannt, diese zunächst mit Bondmaterialien zu versehen und anschließend einen Bondprozess durchzuführen. Ein möglicher Bondprozess besteht darin, dabei die sogenannte SLID-Technik einzusetzen. Die SLID-Technik basiert darauf, dass als Bondmaterialien zwei geeignete Metalle mit unterschiedlich hohen Schmelzpunkten ausgesucht werden, wobei die beiden Metalle zusammen eine stabile Legierung bilden mit einem Schmelzpunkt, der höher ist als der niedrigere
Schmelzpunkt der beiden Ausgangsmetalle. Beim Bondprozess werden die beiden Bondmaterialien in Kontakt gebracht und über die Schmelztemperatur des niedrigeren Schmelzpunktes erhitzt, so dass das Metall mit dem niedrigeren Schmelzpunkt schmilzt und in das höher schmelzende Metall diffundiert. Hierbei bildet sich an der Grenzschicht die gewünschte, feste Legierung. Idealerweise schmilzt das niedriger schmelzende Metall vollständig und wird komplett überführt in die neu gebildete Legierung.
Die Anwendung einer solchen SLID-Bondverbindung zwischen zwei Substraten wird beispielsweise in DE 10 2006 019 080 B3 beschrieben. Dabei wird vorgeschlagen, Zinn (Sn) als das erste Metall mit niedriger Schmelztemperatur und Kupfer (Cu) als das zweite Metall mit höherer Schmelztemperatur einzusetzen. Bei einer Erhitzung über der Schmelztemperatur von Zinn diffundiert Zinn in das Kupfer und bildet dabei eine Legierung, deren Schmelzpunkt höher als derjenige von Zinn ist. Nach einer Zeitdauer von einigen Minuten ist gemäß der Schrift eine feste metallische Verbindung entstanden.
Jedoch ist die aus dem Stand der Technik bekannte Materialauswahl Cu/Sn nicht immer oder nur mit großem Zusatzaufwand möglich. So sind oft viele bekannte Halbleiterprozesse bereits optimiert auf bestimmte metallische Materialien, so dass eine einfache Übernahme der bekannten SLID-Technik aus dem Stand der Technik in bestehende Halbleiterprozesse nicht realisierbar ist.
Es besteht daher der Bedarf, eine modifizierte SLID-Technik bereitzustellen, die auch in bestehende Halbleiterprozesse, bei denen die bisher bekannte
Materialauswahl einen großen Anpassungsaufwand erfordert, einfach eingeführt werden kann.
Vorteile der Erfindung
Die erfindungsgemäße Anordnung bzw. das Verfahren zur Herstellung einer solchen Anordnung hat den Vorteil, dass auf eine einfache Weise eine stabile Bondverbindung zwischen zwei Substraten erzielt werden kann, ohne dabei die bisherigen Herstellungsprozesse unter großem Aufwand umstellen zu müssen.
Günstigerweise bleiben einerseits die Vorteile einer SLID-Bondverbindung vollständig erhalten, andererseits besteht nicht die Notwendigkeit, dafür beachtliche Eingriffe in bestehende Prozesse vornehmen zu müssen. Daraus ergibt sich insgesamt ein kostengünstiges Herstellungsverfahren für die erwünschte Anordnung zweier Substrate, was in der industriellen Herstellung ernorm wichtig ist. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben und in der Beschreibung beschrieben.
Zeichnung
Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen und der nachfolgenden Beschreibung näher erläutert. Es zeigen:
Figur 1 ein Ausführungsbeispiel der beiden zu verbindenden Substrate vor dem
Bondprozesses im Querschnitt, und
Figur 2 die beiden Substrate aus Fig. 1 nach dem Bondprozess im Querschnitt.
Beschreibung der Ausführungsbeispiele
Das erfindungsgemäße Verfahren zur Herstellung einer Anordnung mit einem ersten und einem zweiten Substrat, die mittels einer SLID (Solid-Liquid- Interdiffusion)-Bondverbindung miteinander verbunden sind, wird mit Hilfe der
Figuren 1 und 2 erläutert. Das Verfahren umfasst grundsätzlich folgende Schritte, die nacheinander vorgesehen sind: a) Bereitstellen eines ersten 5 und eines zweiten Substrates 10, b) Aufbringen eines ersten Bondmaterials 15a mit einem ersten metallischen Material auf das erste Substrat 5 und eines zweiten Bondmaterials 15b mit einem zweiten metallischen Material auf das zweite Substrat 10, wobei als metallische Materialien AI und Sn ausgewählt werden, und c) Durchführen eines Bondprozesses mit den beiden Substraten 5, 10, wodurch eine SLID (Solid-Liquid-Interdiffusion)-Bondverbindung 15, die eine intermetallische Al/Sn-Phase 15c umfasst, erzielt wird.
Vorteilhaft werden im erfindungsgemäßen Verfahren Aluminium (AI) und Zinn (Sn) als Materialkombination zum Bonden ausgewählt. Der Erfindung liegt die neue Erkenntnis zugrunde, dass diese Materialkombination eine sehr geeignete Ausgangsbasis für eine zu bildende SLID-Bondverbindung darstellt. Einerseits kann mit dieser Materialkombination eine stabile SLID-Bondverbindung mit der intermetallischen Al/Sn- Phase 15c hergestellt werden. Andererseits sind sehr viele Halbleiterprozesse darauf abgestimmt, gerade Aluminium als bevorzugtes Metall auf Substrate aufzubringen. So braucht man beim erfindungsgemäßen
Verfahren die gewohnte Metallisierung des Substrates durch Aluminium nicht zu ersetzen durch ein anderes Metall, wie zum Beispiel Kupfer, um eine SLID- Bondverbindung 15 zu erzielen.
Aluminium wird dabei bevorzugt als erstes metallisches Material auf dem ersten
Substrat 5 aufgebracht. Hingegen wird Zinn bevorzugt als zweites metallisches Material auf dem zweiten Substrat 10 aufgebracht.
Das erste Bondmaterial 15a umfasst also AI als das erste metallische Material. Dabei kann Bondmaterial 15a AI bereitstellen für die spätere intermetallische
Al/Sn-Phase 15c entweder als reines AI oder aber auch als eine AI-Legierung. Geeignete AI-Legierung hierfür sind AISi, AICu oder AISiCu.
Im übrigen kann im Schritt b) zwischen dem zweiten Substrat 10 und Zinn, dem zweiten metallischen Material im zweiten Bondmaterial 15b, eine weitere Schicht aus AI oder Cu angeordnet werden (nicht in Figuren dargestellt). Hierdurch entsteht dann die Schichtfolge Substra1/Al/Sn oder Substra1/Cu/Sn. Wichtig ist, dass die Sn-Schicht immer die äußerste Schicht bildet.
Der Vorteil der Erfindung wird besonders deutlich, wenn im Schritt a) als das erste Substrat 5 ein MEMS (micro electro mechanical Systems) -Waf er bereitgestellt wird, wie im Ausführungsbeispiel gemäß Fig. 1 skizziert. Dabei umfasst ein MEMS-Wafer mindestens eine MEMS-Struktur 7. Würde man beim bisher bekannten MEMS-Wafer, dessen Serienherstellung auf Aluminium als metallische Schichten auf dem Wafer abgestimmt ist, den aus dem Stand der
Technik bekannten SLID-Bondprozess durchführen wollen, so wären komplizierte Eingriffe in den MEMS-Prozess selbst erforderlich. Es wird weiter vorgeschlagen, dass im Schritt a) als das zweite Substrat 10 ein Kappen-Wafer bereitgestellt wird. Das erfindungsgemäße Verfahren dient dann also dazu, einen M EMS-Wafer mittels eines zweiten Wafers 10 zu Verkappen. Das zweite Substrat 10 kann, entweder zusätzlich zur Funktion als Kappen- Wafer oder auch ohne die Funktion als Kappen-Wafer, als ein Substrat 10 mit elektronischen Bauelementen ausgeführt sein (nicht in Figuren dargestellt). So kann das zweite Substrat 10 beispielsweise ein Kappen-Wafer und gleichzeitig ein ASIC(application specific integrated circuit)-Wafer sein. So könnte beim Bondprozess gleichzeitig auch eine elektrische Verbindung zwischen dem MEMS-Wafer und dem Kappenwafer hergestellt werden, da die entstehende intermetallische Al/Sn- Phase 15c eine gute elektrische Leitfähigkeit aufweist.
Im übrigen kann das Aufbringen von Sn-Schichten auf den Kappenwafer auf verschiedene Methoden erfolgen, etwa durch „Verzinnen" oder durch „Lot- Dispensing". Beide Methoden sind einfach und kostengünstig.
Weiter ist es vorteilhaft, wenn im Schritt b) durch das Aufbringen der Bondmaterialien 15a, 15b auf die beiden Substrate 5, 10 jeweils ein in sich geschlossener Bondrahmen gebildet wird. Als Ergebnis des späteren Bondprozesses wird dann eine SLID-Bondverbindung 15 in Form eines in sich geschlossenen Bondrahmens realisiert.
Weiter wird empfohlen, dass im Schritt b) durch das Aufbringen der beiden Bondmaterialien 15a, 15b jeweils eine Bondschicht mit einer Schichtdicke im Bereich von 100 nm bis 10 μm gebildet wird. Diese Schichtdicken bieten einerseits genügend Material für eine stabile, zu bildende SLID-Bondverbindung, andererseits gewährleistet der genannte Dickenbereich eine gewisse Variation der Schichtdicken, die je nach konkretem Bedarf unterschiedlich groß sein kann.
Schließlich wird vorgeschlagen, im Schritt c) beim Durchführen des
Bondprozesses eine Prozesstemperatur T im Bereich von 2300C bis 3000C zu wählen. Dieser Temperaturbereich ist geeignet, da er einerseits bereits ausreicht, um ein Schmelzen des Bondmaterials 15b Zinn zu bewirken. Andererseits ist der Temperaturbereich nicht zu hoch, da die zu bildende Verbindung schon bei einem sehr geringen Al-Gew.-Anteil von 10 % einen viel höheren Schmelzpunkt von etwa 400° C aufweist. Die entstehende Verbindung hat also einen deutlich höheren Schmelzpunkt und ist daher sehr temperaturstabil.
Nach Durchführung des erfindungsgemäßen Verfahrens wird als Ergebnis eine
Anordnung 1 mit einem ersten 5 und einem zweiten Substrat 10 erzielt, die mittels einer SLID (Solid-Liquid-Interdiffusion)-Bondverbindung 15 miteinander verbunden sind, wobei die SLID-Bondverbindung 15 ein erstes metallisches Material und ein zweites metallisches Material in Form der intermetallischen Al/Sn- Phase 15c umfasst.
Bevorzugt sollte die intermetallische Al/Sn-Phase 15c einen Al-Gew.-Anteil von mindestens 10 % aufweisen, da dann wie oben beschrieben, ein bereits sehr hoher Schmelzpunkt erzielt wird. Der genaue Anteil kann vorteilhaft einfach durch die entsprechenden Schichtdicken vom ersten Bondmaterial 15a und vom zweiten Bondmaterial 15b eingestellt werden.

Claims

Ansprüche
1. Anordnung (1) mit einem ersten (5) und einem zweiten Substrat (10), die mittels einer SLID (Solid-Liquid-Interdiffusion)-Bondverbindung (15) miteinander verbunden sind, wobei die SLID-Bondverbindung (15) ein erstes metallisches
Material und ein zweites metallisches Material umfasst, d ad u rch ge ke n nzeich net, dass die SLID-Bondverbindung (15) die intermetallische Al/Sn-Phase (15c) umfasst.
2. Anordnung (1) nach Anspruch 1, d ad u rch geken nzeich net, dass die intermetallische Al/Sn-Phase (15c) einen AI- Gew.- Anteil von mindestens 10 % aufweist.
3. Anordnung (1) nach Anspruch 1 oder 2, d ad u rch geken nzeich net, dass das erste Substrat (5) ein MEMS (micro electro mechanical Systems) -Waf er ist.
4. Anordnung (1) nach einem der Ansprüche 1 bis 3, d ad u rch ge ken nzeich n et, dass das zweite Substrat (10) ein Kappen-Wafer und/oder ein ASIC (application specific integrated circuit)-Wafer ist.
5. Anordnung (1) nach einem der Ansprüche 1 bis 4, d ad u rch geken nzeich net, dass durch die SLID-Bondverbindung (15) ein in sich geschlossener Bondrahmen gebildet wird.
6. Anordnung (1) nach einem der Ansprüche 1 bis 5, d ad u rc h ge ke n n z e i c h n et, dass bei der intermetallischen Al/Sn- Phase (15c) das erste metallische Material AI bereitgestellt ist aus reinem AI oder aus einer AI-Legierung wie AISi, AICu oder
AISiCu.
7. Anordnung (1) nach einem der Ansprüche 1 bis 6, d ad u rc h ge ke n n z e i c h n et, dass zwischen dem zweiten Substrat (10) und der intermetallischen Al/Sn-Phase
(15c) eine weitere Schicht aus AI oder Cu angeordnet ist.
8. Verfahren zur Herstellung einer Anordnung (1) mit einem ersten (5) und einem zweiten Substrat (10), die mittels einer SLID (Solid-Liquid-Interdiffusion)- Bondverbindung (15) miteinander verbunden sind, wobei folgende Schritte nacheinander vorgesehen sind: a) Bereitstellen eines ersten (5) und eines zweiten Substrates (10), b) Aufbringen eines ersten Bondmaterials (15a) mit einem ersten metallischen Material auf das erste Substrat (5) und eines zweiten Bondmaterials (15b) mit einem zweiten metallischen Material auf das zweite Substrat (10), wobei als metallische Materialien AI und Sn ausgewählt werden, und c) Durchführen eines Bondprozesses mit den beiden Substraten (5, 10), wodurch eine SLID (Solid-Liquid-Interdiffusion)-Bondverbindung (15), die eine intermetallische Al/Sn-Phase (15c) umfasst, erzielt wird.
9. Verfahren nach Anspruch 8, d ad u rc h ge ke n n z e i c h n et, dass im Schritt b) auf dem ersten Substrat (5), insbesondere auf einem MEMS (micro electro mechanical Systems) -Waf er, als erstes Bondmaterial (15a) AI oder eine AI- Legierung aufgebracht wird.
10. Verfahren nach Anspruch 8 oder 9, d ad u rc h ge ke n n z e i c h n et, dass im Schritt b) auf dem zweiten Substrat (10), insbesondere auf einem Kappen-Wafer und/oder ASIC (application specific integrated circuit)-Wafer, als zweites Bondmaterial (15b) Sn aufgebracht wird.
11. Verfahren nach einem der Ansprüche 8 bis 10, d ad u rch geken nzeich net, dass im Schritt b) durch das Aufbringen der beiden Bondmaterialien (15a, 15b) jeweils eine Bondschicht mit einer Schichtdicke im Bereich von 100 nm bis 10 μm gebildet wird.
12. Verfahren nach einem der Ansprüche 8 bis 11, d ad u rch geken nzeich net, dass im Schritt b) durch das Aufbringen der Bondmaterialien (15a, 15b) auf die beiden Substrate (5, 10) jeweils ein in sich geschlossener Bondrahmen gebildet wird.
13. Verfahren nach einem der Ansprüche 9 bis 12, d ad u rch geken nzeich net, dass im Schritt b) als AI-Legierung AISi, AICu oder AISiCu ausgewählt wird.
14. Verfahren nach einem der Ansprüche 8 bis 13, d ad u rch geken nzeich net, dass im Schritt b) zwischen dem zweiten Substrat (10) und dem zweiten Bondmaterial (15b) eine weitere Schicht aus AI oder Cu angeordnet wird.
15. Verfahren nach einem der Ansprüche 8 bis 14, d ad u rch geken nzeich net, dass im Schritt c) beim Durchführen des Bondprozesses eine Prozesstemperatur T im Bereich von 2300C bis 3000C gewählt wird.
EP09740308A 2008-12-09 2009-10-19 Anordnung zweier substrate mit einer slid-bondverbindung und verfahren zur herstellung einer solchen anordnung Withdrawn EP2376369A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE200810054415 DE102008054415A1 (de) 2008-12-09 2008-12-09 Anordnung zweier Substrate mit einer SLID-Bondverbindung und Verfahren zur Herstellung einer solchen Anordnung
PCT/EP2009/063675 WO2010066494A2 (de) 2008-12-09 2009-10-19 Anordnung zweier substrate mit einer slid-bondverbindung und verfahren zur herstellung einer solchen anordnung

Publications (1)

Publication Number Publication Date
EP2376369A2 true EP2376369A2 (de) 2011-10-19

Family

ID=42145303

Family Applications (1)

Application Number Title Priority Date Filing Date
EP09740308A Withdrawn EP2376369A2 (de) 2008-12-09 2009-10-19 Anordnung zweier substrate mit einer slid-bondverbindung und verfahren zur herstellung einer solchen anordnung

Country Status (5)

Country Link
US (1) US9111787B2 (de)
EP (1) EP2376369A2 (de)
CN (1) CN102245498A (de)
DE (1) DE102008054415A1 (de)
WO (1) WO2010066494A2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102183335B (zh) * 2011-03-15 2015-10-21 迈尔森电子（天津）有限公司 Mems压力传感器及其制作方法
JP5588419B2 (ja) * 2011-10-26 2014-09-10 株式会社東芝 パッケージ
DE102012208031A1 (de) * 2012-05-14 2013-11-14 Robert Bosch Gmbh +Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
DE102017204887B4 (de) 2017-03-23 2020-07-23 Deutsches Zentrum für Luft- und Raumfahrt e.V. Verfahren mit Nutzung eines Flüssigmetalls zur Fügung thermoelektrischer Module in einem SLID-Prozess und damit hergestellte Anordnung und Verwendung zur Fügung thermoelektrischer Module

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5897341A (en) * 1998-07-02 1999-04-27 Fujitsu Limited Diffusion bonded interconnect

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4081824A (en) * 1977-03-24 1978-03-28 Bell Telephone Laboratories, Incorporated Ohmic contact to aluminum-containing compound semiconductors
GB8920101D0 (en) * 1989-09-06 1989-10-18 Marconi Electronic Devices Methods of joining components
JP2891432B2 (ja) * 1989-12-27 1999-05-17 田中電子工業株式会社 半導体材料の接続方法，それに用いる接続材料及び半導体装置
US5234152A (en) * 1992-01-07 1993-08-10 Regents Of The University Of California Transient liquid phase ceramic bonding
US5300461A (en) * 1993-01-25 1994-04-05 Intel Corporation Process for fabricating sealed semiconductor chip using silicon nitride passivation film
US5390080A (en) * 1993-05-03 1995-02-14 Motorola Tin-zinc solder connection to a printed circuit board of the like
US5551627A (en) * 1994-09-29 1996-09-03 Motorola, Inc. Alloy solder connect assembly and method of connection
US5528452A (en) 1994-11-22 1996-06-18 Case Western Reserve University Capacitive absolute pressure sensor
US5561079A (en) * 1994-12-16 1996-10-01 General Motors Corporation Stalagraphy
US5833758A (en) * 1995-02-07 1998-11-10 Harris Corporation Method for cleaning semiconductor wafers to improve dice to substrate solderability
US6057234A (en) * 1996-04-29 2000-05-02 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor device
EP1942523A1 (de) * 1998-09-30 2008-07-09 Ibiden Co., Ltd. Halbleiterchip und Halbleiterchipherstellungsverfahren
TW516984B (en) * 1999-12-28 2003-01-11 Toshiba Corp Solder material, device using the same and manufacturing process thereof
FI108376B (fi) * 2000-03-21 2002-01-15 Outokumpu Oy Menetelmõ sõhk÷õjohtavan liitoksen muodostamiseksi
JP4424810B2 (ja) * 2000-03-27 2010-03-03 株式会社小松製作所 焼結材料
MXPA02010705A (es) * 2000-05-18 2005-08-26 Corus Aluminium Walzprod Gmbh Metodo para fabricar un producto de aluminio.
JP2002203932A (ja) * 2000-10-31 2002-07-19 Hitachi Ltd 半導体パワー素子用放熱基板とその導体板及びヒートシンク材並びにロー材
DE60227159D1 (de) * 2001-03-06 2008-07-31 Kiyohito Ishida Element mit trennungsstruktur und verfahren zu seiner herstellung
US6994919B2 (en) * 2002-01-31 2006-02-07 Corus Aluminium Walzprodukte Gmbh Brazing product and method of manufacturing a brazing product
US7172911B2 (en) * 2002-02-14 2007-02-06 Silex Microsystems Ab Deflectable microstructure and method of manufacturing the same through bonding of wafers
US6793829B2 (en) 2002-02-27 2004-09-21 Honeywell International Inc. Bonding for a micro-electro-mechanical system (MEMS) and MEMS based devices
DE10251658B4 (de) * 2002-11-01 2005-08-25 Atotech Deutschland Gmbh Verfahren zum Verbinden von zur Herstellung von Mikrostrukturbauteilen geeigneten, mikrostrukturierten Bauteillagen sowie Mikrostrukturbauteil
JP4571781B2 (ja) * 2003-03-26 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2005026188A (ja) * 2003-07-03 2005-01-27 Koa Corp 電流ヒューズ及び電流ヒューズの製造方法
JP3790995B2 (ja) * 2004-01-22 2006-06-28 有限会社ボンドテック 接合方法及びこの方法により作成されるデバイス並びに接合装置
JP4353845B2 (ja) * 2004-03-31 2009-10-28 富士通株式会社 半導体装置の製造方法
US7390735B2 (en) * 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
US7538401B2 (en) * 2005-05-03 2009-05-26 Rosemount Aerospace Inc. Transducer for use in harsh environments
US7622782B2 (en) * 2005-08-24 2009-11-24 General Electric Company Pressure sensors and methods of making the same
US8736081B2 (en) * 2005-08-26 2014-05-27 Innovative Micro Technology Wafer level hermetic bond using metal alloy with keeper layer
JP4822155B2 (ja) * 2005-09-26 2011-11-24 Ｄｏｗａエレクトロニクス株式会社 サブマウント及びその製造方法
DE102005055280B3 (de) * 2005-11-17 2007-04-12 Infineon Technologies Ag Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements
US20070205253A1 (en) * 2006-03-06 2007-09-06 Infineon Technologies Ag Method for diffusion soldering
DE102006019080B3 (de) 2006-04-25 2007-08-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Herstellungsverfahren für ein gehäustes Bauelement
KR100762354B1 (ko) * 2006-09-11 2007-10-12 주식회사 네패스 플립칩 반도체 패키지 및 그 제조방법
WO2008075537A1 (ja) * 2006-12-18 2008-06-26 Panasonic Corporation 電極構造体およびバンプ形成方法
US20080160752A1 (en) * 2007-01-03 2008-07-03 International Business Machines Corporation Method for chip to package interconnect
KR101489325B1 (ko) * 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US20080308932A1 (en) * 2007-06-12 2008-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structures
US7911061B2 (en) * 2007-06-25 2011-03-22 Infineon Technologies Ag Semiconductor device
US20090045444A1 (en) * 2007-08-13 2009-02-19 Holger Huebner Integrated device and circuit system
US8188592B2 (en) * 2007-10-26 2012-05-29 Infineon Technologies Ag Apparatus and method configured to lower thermal stresses
US7888782B2 (en) * 2007-10-26 2011-02-15 Infineon Technologies Ag Apparatus and method configured to lower thermal stresses
US7969018B2 (en) * 2008-07-15 2011-06-28 Infineon Technologies Ag Stacked semiconductor chips with separate encapsulations
DE102008040775A1 (de) * 2008-07-28 2010-02-04 Robert Bosch Gmbh Verkapselung, MEMS sowie Verfahren zum selektiven Verkapseln
DE102008042106A1 (de) * 2008-09-15 2010-03-18 Robert Bosch Gmbh Verkapselung, MEMS sowie Verfahren zum Verkapseln
DE102008042382A1 (de) * 2008-09-26 2010-04-01 Robert Bosch Gmbh Kontaktanordnung zur Herstellung einer beabstandeten, elektrisch leitfähigen Verbindung zwischen mikrostrukturierten Bauteilen
DE102009029180B4 (de) * 2009-09-03 2017-07-20 Robert Bosch Gmbh Mikrosystem
FR2961945B1 (fr) * 2010-06-23 2012-08-17 Commissariat Energie Atomique Procede de scellement de deux elements par thermocompression a basse temperature
FR2964094B1 (fr) * 2010-08-31 2012-09-28 Commissariat Energie Atomique Assemblage d'objets par l'intermediaire d'un cordon de scellement comportant des composes intermetalliques
US8592986B2 (en) * 2010-11-09 2013-11-26 Rohm Co., Ltd. High melting point soldering layer alloyed by transient liquid phase and fabrication method for the same, and semiconductor device
US8912047B2 (en) * 2011-05-18 2014-12-16 Infineon Technologies Ag Method for producing a metal layer on a substrate and device
FR2981059A1 (fr) * 2011-10-11 2013-04-12 Commissariat Energie Atomique Procede d'encapsulation de micro-dispositif par report de capot et depot de getter a travers le capot
TWI466253B (zh) * 2012-10-08 2014-12-21 Ind Tech Res Inst 雙相介金屬接點結構及其製作方法
US9355980B2 (en) * 2013-09-03 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional chip stack and method of forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5897341A (en) * 1998-07-02 1999-04-27 Fujitsu Limited Diffusion bonded interconnect

Also Published As

Publication number Publication date
DE102008054415A1 (de) 2010-06-10
US20110233750A1 (en) 2011-09-29
US9111787B2 (en) 2015-08-18
WO2010066494A2 (de) 2010-06-17
CN102245498A (zh) 2011-11-16
WO2010066494A3 (de) 2011-03-10

Similar Documents

Publication Publication Date Title
EP2283714A2 (de) Verfahren zur herstellung einer leiterplatte sowie verwendung und leiterplatte
DE102004056702B3 (de) Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE102009022660B3 (de) Befestigung eines Bauelements an einem Substrat und/oder eines Anschlusselementes an dem Bauelement und/oder an dem Substrat durch Drucksinterung
EP2390904A2 (de) Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner und hiermit hergestellte Anordnung
DE102012213566A1 (de) Verfahren zum Herstellen eines Bondpads zum Thermokompressionsbonden und Bondpad
DE102014105000B4 (de) Verfahren zur Herstellung und zum Bestücken eines Schaltungsträgers
WO2010066494A2 (de) Anordnung zweier substrate mit einer slid-bondverbindung und verfahren zur herstellung einer solchen anordnung
EP3817881A1 (de) Verfahren zur herstellung einer hochtemperaturfesten bleifreien lotverbindung und hochtemperaturfeste bleifreie lotverbindung
WO1999060830A1 (de) Mehrfachnutzen für elektronische bauelemente, sowie verfahren zum aufbau von bumps, lotrahmen, abstandshalter und dergleichen auf dem mehrfachnutzen
DE102014206606A1 (de) Verfahren zum Montieren eines elektrischen Bauelements auf einem Substrat
WO2008080467A1 (de) Anschlussdraht, verfahren zur herstellung eines solchen und baugruppe
EP0792092B1 (de) Verfahren zur Herstellung einer Verbundanordnung
EP2498283B1 (de) Verfahren zur Herstellung eines Leistungshalbleitersubstrates
WO2010054875A1 (de) Anordnung von mindestens zwei wafern mit einer bondverbindung und verfahren zur herstellung einer solchen anordnung
DE102010005465B4 (de) Elektrisches oder elektronisches Bauelement und Verfahren zum Herstellen eines Anschlusses
DE102014210852B4 (de) Bauteil mit zwei Halbleiter-Bauelementen, die über eine strukturierte Bond-Verbindungsschicht miteinander verbunden sind, und Verfahren zum Herstellen eines solchen Bauteils
DE102016202229A1 (de) Verfahren zum Ausbilden einer Lötverbindung und Verwendung des Verfahrens
DE102019212881A1 (de) Verfahren zum Lasermikroschweißen zweier Bauteile und Bauteileverbund
DE102012219622B4 (de) Mikrotechnologisches Bauelement mit Bondverbindung
WO2019012050A1 (de) Einpressstift und verfahren zu dessen herstellung
DE3701108C2 (de)
DE102016226103B3 (de) Verfahren zur Herstellung einer elektrischen Verbindung und elektrische Verbindung zwischen zwei Komponenten
EP2146372A2 (de) Leistungselektronische Verbindungseinrichtung und Herstellungsverfahren hierzu
EP3012220B1 (de) Verfahren zum verbinden zweier substrate, entsprechende anordnung zweier substrate und entsprechendes substrat
EP4037849B1 (de) Metallband und verfahren zur herstellung solch eines metallbands

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20110912

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20150316

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20160405