EP1929485A1 - Verfahren zur herstellung eines elektrischen bauelements mit einer niedrigen toleranz - Google Patents

Verfahren zur herstellung eines elektrischen bauelements mit einer niedrigen toleranz

Info

Publication number
EP1929485A1
EP1929485A1 EP06791394A EP06791394A EP1929485A1 EP 1929485 A1 EP1929485 A1 EP 1929485A1 EP 06791394 A EP06791394 A EP 06791394A EP 06791394 A EP06791394 A EP 06791394A EP 1929485 A1 EP1929485 A1 EP 1929485A1
Authority
EP
European Patent Office
Prior art keywords
component
area
electrode
base plate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP06791394A
Other languages
English (en)
French (fr)
Other versions
EP1929485B1 (de
Inventor
Javier Arrimadas Matias
Gerald Kloiber
Werner Krauss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of EP1929485A1 publication Critical patent/EP1929485A1/de
Application granted granted Critical
Publication of EP1929485B1 publication Critical patent/EP1929485B1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient

Definitions

  • a method for producing an electrical component is described.
  • NTC Negative Temperature Coefficient
  • An object to be solved is to provide a method for producing an electrical component with low tolerances.
  • the component may in particular be a resistance component.
  • the device is at least one functional unit such.
  • an NTC resistor a PTC thermistor or a varistor realized.
  • the component comprises a base body with at least two electrodes.
  • the main body is preferably a sintered ceramic body.
  • the basic body of the component is produced starting from a substrate which is singulated to form a plurality of basic bodies.
  • the actual parameters (in particular the specific resistance and the thickness) of the substrate, which later forms the basic body of a component to be produced, can each differ, for production reasons, from a corresponding predetermined value, which was calculated for the electrical size of the component to be achieved.
  • the actual value of the electrical size of the construction elements deviates from the specified setpoint.
  • the area of a device region may be adjusted at the actual parameters of the substrate to achieve the electrical size setpoint. For example, with an actual substrate thickness that is higher relative to the nominal value of the substrate thickness, the area of the component regions may be smaller than the corresponding nominal value of the surface and vice versa, the area of the component regions may be selected to be larger given a smaller substrate thickness relative to the nominal value of the substrate thickness. Due to the adaptation of the area of the component regions, in spite of the manufacturing error during the production of the substrate, essentially the nominal value of the volume relevant for the achievement of the desired value can be achieved.
  • a base plate which has a substrate, a first large-area electrode and a second large-area electrode.
  • the large-area electrodes are arranged on main surfaces, ie on the base and top surfaces of the substrate.
  • the dimension of the base plate is in two mutually perpendicular lateral directions a multiple of the corresponding dimension of a provided device region.
  • a cover area of a component area necessary to achieve the SOI resistance value is calculated.
  • the base plate is singulated, wherein cut out for the preparation of the device from the base plate of the component area with the calculated top surface becomes .
  • the baseplate is preferably divided into a two-dimensional arrangement of similar component regions with the calculated top surface and singulated according to this division into separate component regions.
  • the specified method is intended in particular for producing an SMD-capable resistor element.
  • the separated component region forms a basic body provided with electrodes of the component to be produced. After the separation of the base plate, a first or a second electrode of the component is formed from the large-area first and second electrodes.
  • the base plate is made by sintering a large-area substrate, for. Ceramic substrates, and metallizing this substrate to form the large area electrodes.
  • a first metallization layer is formed on the upper side of the substrate to form the first large-area electrode
  • a second metallization layer is formed on the lower side of this substrate to form the second large-area electrode.
  • These layers are z. B. applied as a metal paste on the main surfaces of the substrate and baked.
  • These layers can preferably be plated by electroplating or by sputtering to form a barrier layer before or after singulation of the baseplate.
  • the nickel-plated electrodes can be used in one tinned advantageous variant for forming a solderable layer.
  • a barrier layer suitable as a diffusion barrier or a layer sequence comprising a solderable layer and a barrier layer can be produced on the respective electrode.
  • the solderable layer preferably contains tin or a tin alloy.
  • the barrier layer is arranged between the solderable layer and the corresponding electrode.
  • the barrier layer is preferably a nickel-containing layer, the z. B. forms a Ni / Sn barrier.
  • the arranged on the opposite faces of the body metallization layers (on each side of the electrode, the barrier layer and the solderable layer) form electrical connections of the device.
  • barrier layer and, if necessary, also the solderable layer is preferably carried out before the measurement. But they can also be applied only after the measurement.
  • the region of the first and the second outer electrode arranged on the lateral surface or on the underside of the main body respectively forms a contact of the component suitable for surface mounting.
  • outer electrodes a material containing a noble metal, in particular silver or a silver alloy, may be used be used.
  • the outer electrode may also contain a solderable material or, preferably, as the outer layer, a solderable layer.
  • the outer electrode can be tinned in particular.
  • An electrically insulating passivation layer can be applied to the outer surface of the main body before the outer electrodes are applied.
  • a glass slip can be used.
  • Other electrically insulating materials are also suitable for the passivation layer.
  • the outer electrodes are preferably applied in such a way that at least a portion of the respective outer electrode lies on the passivation layer.
  • the outer electrodes each form an end cap, wherein the side wall of this cap lies on the passivation layer and is held by the layer at a distance from the main body or electrically insulated from it.
  • the connection cap thus has areas arranged on the lateral surface of the component. Since the parts of the cap arranged on the lateral surface of the component are electrically insulated from the main body by the passivation, they have no influence on the resistance of the component.
  • the use of the passivation layer thus has the advantage that the tolerances associated with the application of the connection cap can essentially be excluded.
  • the glass slip is first baked and only then the outer electrodes are applied and baked. But it is also possible, after the application of the glass slip and the outer electrodes together in one Step in to burn.
  • FIG. 1 shows the base plate to be singulated in component regions in cross section
  • FIG. 2 shows the division of the base plate according to FIG. 1 into component regions
  • FIG. 4 shows a component with a passivation layer which separates the parts of external electrodes arranged on the lateral surface from the main body of the component.
  • FIG. 1 shows the cross section of a base plate 1, which has a substrate 100 '.
  • substrate 100 ' can z.
  • B. a ceramic plate can be used.
  • a first large-area electrode 211 'and on its underside a second large-area electrode 221' is arranged.
  • the large-area electrodes 211 ', 221' are z.
  • Figure 2 shows a plan view of the base plate 1 from above. With the dot-dash lines (dividing lines), the division of the base plate into component regions 11, 12, 13,. IN; 21, ...; 31, ...; Ml, M2, M3 ... MN indicated. The base plate 1 is z along these lines. B. isolated by sawing.
  • the two-dimensional arrangement of device regions 11... MN forms a matrix of dimension M ⁇ N with M rows and N columns, where N> _ 2 and M j> 2.
  • the base plate is therefore a large-area plate whose lateral dimensions are many times larger the lateral dimensions Lx, Ly amount to a provided device area. With x and y are lateral directions and z denotes a vertical direction.
  • the main surfaces of the base plate preferably comprise the end faces of the component regions to be separated.
  • the thickness of the base plate 1 essentially defines the length of the component to be produced.
  • the z-direction thickness of the substrate 100 'and the area Lx x Ly of a device region define the actual resistance of the device.
  • the resistance of the substrate region disposed between the first and second large-area electrodes 211 ', 221' is measured at the actual substrate thickness.
  • the measured resistance value allows to deduce the resistivity of the substrate material. If the actual resistivity of the substrate material determined from this measurement or the actual substrate thickness deviates from the corresponding ideal value, the area of a component area can be adjusted in such a way that the resistance of the component to be set is achieved.
  • FIG. 3 shows a separated component region or component.
  • the main body 100 of the device was produced from the substrate 100 '.
  • the first electrode layer 211 was formed from the first large-area electrode 211 'and the second electrode layer 221 of the device was generated from the first large-area electrode 221'.
  • a barrier layer 212, 222 was applied to the electrode layer 211, 221, and a solderable layer 213, 223 was applied to the latter, preferably galvanically or by sputtering.
  • a material for the layers 211, 221 is in particular silver, AgPd, Au, Al, Cu or Cr into consideration.
  • the barrier layers 212, 222 are z.
  • the surface mount suitable electrical terminals 210, 220 of the device are arranged in this variant on the end sides of the body and each formed by the layer sequence 211, 212, 213 and 221, 222, 223.
  • the barrier layer 212, 222 can be applied after the measurement on the two main surfaces of the base plate 1 galvanically or by sputtering. However, it can also be applied to the electrodes 211, 211 only after the separation of component areas. This also applies to the solderable layer 213, 223.
  • FIG. 4 shows a component with SMD contacts 51, 52 arranged on its underside. Also in this variant, the electrodes 211, 221 are arranged on the end faces of the basic body 100. A glass slip is preferably applied to the lateral surface of the main body 100 of a separated component region in order to produce a passivation layer 30 in a spraying process. Instead of the solderable layer 213, 223, an outer electrode 41, 42 is used in the variant according to FIG.
  • the outer electrodes 41, 42 are preferably formed from a silver-containing and / or solderable material. Each outer electrode can also be several layers, for. As an Ag layer and a Ni / Sn layer. These layers are each, for example, by dipping the respective end face of the body in a metal paste or galvanized.
  • the outer electrodes 41, 42 each form an end-side metal cap, wherein the side wall of this cap lies on the passivation layer 30 and is kept at a distance from the base body 100 by this layer or electrically insulated from it.
  • the arranged on the underside of the body 100 areas of the outer electrodes 41, 42 form SMD contacts of the device.
  • the outer electrodes 41, 42 are generated after the application of the passivation layer 30. It is possible first to burn in the passivation layer 30, then to produce outer electrodes 41, 42 on the base body provided with the passivation layer, to apply at least one metal layer on the face side and burn it. However, it is also possible to successively apply the passivation layer 30 and the metal layer provided for the formation of the outer electrode 41, 42, and to bake both layers together.
  • a preferably organic protective lacquer may be applied to these electrodes after the measurement and before the application of the passivation layer 30. which chars in the course of the burn-in of the passivation layer 30.
  • the protective lacquer can be applied over a large area to the two main surfaces of the base plate 1. But it can also be applied to the separation of component areas on the end faces.
  • the large-area electrodes 211 'and 221' can be removed after the measurement. This can be done before or after the singulation of the substrate, before or after the application and / or burning of the passivation layer 30 z. B. done in a chemical etching process.
  • the outer electrodes 41, 42 can then be applied after the application of the passivation layer 30 to the metal-free end sides of the component in this case and the end-side regions of the passivation layer 30.
  • the baking of the passivation layer 30 and the outer electrodes 41, 42 can, as already explained, take place in succession or in a baking step.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Thermistors And Varistors (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines elektrischen Bauelements mit einem vorgegebenen Soll-Widerstandswert angegeben. Zunächst wird eine Grundplatte (1) bereitgestellt, die ein Substrat (100') und zwei großflächige Elektroden (211, 221) aufweist, die auf den Hauptflächen des Substrats angeordnet sind. Die Abmessung der Grundplatte (1) ist in lateralen Richtungen (x, y) ein Vielfaches der entsprechenden Abmessung (Lx, Ly) eines Bauelementbereichs (11 - MN). Zwischen den großflächigen Elektroden (211, 221) wird der Ist-Widerstandswert des dazwischen angeordneten Substratsbereichs gemessen. Auf der Basis dieser Messung wird eine zur Erreichung des Soll-Widerstandswerts notwendige Deckfläche eines Bauelementbereichs (11 - MN) berechnet. Aus der Grundplatte (1) wird zur Herstellung des Bauelements der Bauelementbereich mit der berechneten Deckfläche herausgeschnitten. Durch die Anpassung der Fläche des Bauelementbereichs bei der Ist-Substratdicke gelingt es, den Toleranzfehler durch die ggf. vom Sollwert abweichende Substratdicke zu kompensieren.

Description

Beschreibung
Verfahren zur Herstellung eines elektrischen Bauelements mit einer niedrigen Toleranz
Es wird ein Verfahren zur Herstellung eines elektrisches Bauelements beschrieben.
Aus der Druckschrift DE 10020224 Al ist ein Verfahren zur Herstellung von NTC Bauelementen mit einem vorgegebenen spezifischen Widerstand bekannt. NTC steht für „Negative Tempe- rature Coefficient " .
Eine zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung eines elektrisches Bauelements mit geringen Toleranzen anzugeben.
Das Bauelement kann insbesondere ein Widerstands-Bauelement sein. Im Bauelement ist mindestens eine Funktionseinheit wie z. B. ein NTC-Widerstand, ein Kaltleiter oder ein Varistor realisiert. Das Bauelement umfasst einen Grundkörper mit mindestens zwei Elektroden. Der Grundkörper ist vorzugsweise ein gesinterter Keramikkörper. Der Grundkörper des Bauelements wird ausgehend aus einem Substrat hergestellt, das zur Bildung von mehreren Grundkörpern vereinzelt wird.
Die tatsächlichen Parameter (insbesondere der spezifische Widerstand und die Dicke) des Substrats, das später den Grundkörper eines herzustellenden Bauelements bildet, können aus fertigungstechnischen Gründen jeweils von einem entsprechenden vorgegebenen Wert abweichen, der für die zu erreichende elektrische Größe des Bauelements berechnet wurde. Dies hat zur Folge, dass der Istwert der elektrischen Größe des Bau- elements vom vorgegebenen Sollwert abweicht. Um diesen Fertigungsstreuungen Rechnung zu tragen, kann die Fläche eines Bauelementbereichs bei den tatsächlichen Parametern des Substrats zur Erreichung des Sollwerts der elektrischen Größe angepasst werden. Beispielsweise kann bei einer bezogen auf den Nominalwert der Substratdicke höheren Ist-Substratdicke die Fläche der Bauelementbereiche kleiner als der entsprechende Nominalwert der Fläche und umgekehrt, bei einer bezogen auf den Nominalwert der Substratdicke kleineren Substrat- dicke die Fläche der Bauelementbereiche größer gewählt werden. Durch die Anpassung der Fläche der Bauelementbereiche kann trotz des Fertigungsfehlers bei der Herstellung des Substrats im Wesentlichen der Nominalwert des für die Erreichung des Sollwerts relevanten Volumens erzielt werden.
Es wird ein Verfahren zur Herstellung eines elektrischen Bauelements mit einem vorgegebenen Sollwert einer elektrischen Größe, z. B. einem Soll-Widerstandswert angegeben. Zunächst wird eine Grundplatte bereitgestellt, die ein Substrat, eine erste großflächige Elektrode und eine zweite großflächige E- lektrode aufweist. Die großflächigen Elektroden sind auf Hauptflächen, d. h. auf der Grund- und Deckfläche des Substrats angeordnet. Die Abmessung der Grundplatte ist in zwei zueinander senkrechten lateralen Richtungen ein Vielfaches der entsprechenden Abmessung eines vorgesehenen Bauelementbereichs. Zwischen den großflächigen Elektroden wird der Istwert der elektrischen Größe des dazwischen angeordneten Substratsbereichs - z. B. sein Ist-Widerstand - gemessen. Auf der Basis dieser Messung wird eine zur Erreichung des SoIl- Widerstandswerts notwendige Deckfläche eines Bauelementbereichs berechnet. Die Grundplatte wird vereinzelt, wobei zur Herstellung des Bauelements aus der Grundplatte der Bauelementbereich mit der berechneten Deckfläche herausgeschnitten wird .
Die Grundplatte wird vorzugsweise in eine zweidimensionale Anordnung von gleichartigen Bauelementbereichen mit der berechneten Deckfläche aufgeteilt und gemäß dieser Aufteilung in separate Bauelementbereiche vereinzelt. Durch die Anpassung der Fläche des Bauelementbereichs bei der fertigungstechnisch bedingten Ist-Dicke des Substrats gelingt es beispielsweise, den Toleranzfehler durch eine vom Idealwert abweichende Substratdicke zu kompensieren.
Das angegebene Verfahren ist insbesondere zur Herstellung eines SMD-fähigen Widerstandselements vorgesehen.
Der separierte Bauelementbereich bildet einen mit Elektroden versehenen Grundkörper des herzustellenden Bauelements. Nach der Vereinzelung der Grundplatte wird aus der großflächigen ersten und zweiten Elektrode eine erste bzw. eine zweite E- lektrode des Bauelements gebildet.
Die Grundplatte wird durch Sintern eines großflächigen Substrats, z. B. Keramiksubstrats, und Metallisieren dieses Substrats zur Bildung der großflächigen Elektroden erzeugt . In einer bevorzugten Variante wird zur Bildung der ersten großflächigen Elektrode eine erste Metallisierungsschicht auf der Oberseite des Substrats und zur Bildung der zweiten großflächigen Elektrode eine zweite Metallisierungsschicht auf der Unterseite dieses Substrats erzeugt . Diese Schichten werden z. B. als Metallpaste auf die Hauptflächen des Substrats aufgetragen und eingebrannt. Diese Schichten können zur Bildung einer Barriereschicht vor oder nach der Vereinzelung der Grundplatte vorzugsweise galvanisch oder durch Sputtern vernickelt werden. Die vernickelten Elektroden können in einer vorteilhaften Variante zur Bildung einer lötbaren Schicht verzinnt werden.
Auf der jeweiligen Elektrode kann grundsätzlich eine als eine Diffusionsbarriere geeignete Barriereschicht oder eine Schichtenfolge erzeugt werden, die eine lötbare Schicht und eine Barriereschicht umfasst . Die lötbare Schicht enthält vorzugsweise Zinn oder eine Zinnlegierung. Die Barriereschicht ist zwischen der lötbaren Schicht und der entsprechenden Elektrode angeordnet . Die Barriereschicht ist vorzugsweise eine Nickel enthaltende Schicht, die z. B. eine Ni/Sn-Barriere bildet. Die auf den gegenüber liegenden Stirnflächen des Grundkörpers angeordneten Metallisierungsschichten (auf jeder Seite die Elektrode, die Barriereschicht und die lötbare Schicht) bilden elektrische Anschlüsse des Bauelements .
Die Auftragung der Barriereschicht und ggf . auch der lötbaren Schicht erfolgt vorzugsweise vor der Messung. Sie können aber auch erst nach der Messung aufgetragen werden.
Auf die die vorzugsweise vernickelten Elektroden tragende erste und zweite Stirnfläche des Grundkörpers und auf den stirnseitigen Bereich seiner Mantelfläche wird in einer Variante eine erste bzw. eine zweite Außenelektrode z. B. durch Tauchen in eine Metallpaste aufgebracht. In diesem Fall bildet der auf der Mantelfläche bzw. an der Unterseite des Grundkörpers angeordnete Bereich der ersten und der zweiten Außenelektrode jeweils einen zur Oberflächenmontage geeigneten Kontakt des Bauelements.
Für die Außenelektroden kann ein ein Edelmetall - insbesondere Silber oder eine Silberlegierung - enthaltendes Material verwendet werden. Die Außenelektrode kann auch ein lötbares Material oder vorzugsweise als die äußere Schicht eine lötbare Schicht enthalten. Die Außenelektrode kann insbesondere verzinnt werden.
Auf die Mantelfläche des Grundkörpers kann vor der Auftragung der Außenelektroden eine elektrisch isolierende Passivie- rungsschicht aufgetragen werden. Zur Herstellung der Passi- vierungsschicht kann z. B. ein Glasschlicker verwendet werden. Auch andere elektrisch isolierende Materialien kommen für die Passivierungsschicht in Betracht. Die Außenelektroden werden dabei vorzugsweise derart aufgetragen, dass mindestens ein Bereich der jeweiligen Außenelektrode auf der Passivierungsschicht liegt.
Die Außenelektroden bilden in einer bevorzugten Variante jeweils eine stirnseitige Anschlusskappe, wobei die Seitenwand dieser Kappe auf der Passivierungsschicht liegt und durch diese Schicht vom Grundkörper im Abstand gehalten bzw. von diesem elektrisch isoliert wird. Die Anschlusskappe weist also auf der Mantelfläche des Bauelements angeordnete Bereiche. Da die auf der Mantelfläche des Bauelements angeordneten Teile der Kappe vom Grundkörper durch die Passivierung elektrisch isoliert sind, haben sie keinen Einfluss auf den Widerstand des Bauelements. Die Verwendung der Passivierungsschicht hat also den Vorteil, dass die mit der Aufbringung der Anschlusskappe zusammenhängenden Toleranzen im Wesentlichen ausgeschlossen werden können.
In einer Variante wird zunächst der Glasschlicker eingebrannt und erst danach die Außenelektroden aufgetragen und eingebrannt. Möglich ist aber auch, nach der Auftragung des Glas- schlickers und der Außenelektroden diese zusammen in einem Schritt einzubrennen.
Im Folgenden wird das angegebene Verfahren anhand von schematischen und nicht maßstabsgetreuen Figuren erläutert. Es zeigen:
Figur 1 die in Bauelementbereiche zu vereinzelnde Grundplatte im Querschnitt;
Figur 2 die Aufteilung der Grundplatte gemäß Figur 1 in Bauelementbereiche ;
Figur 3 ein Bauelement mit stirnseitig angeordneten SMD- Kontakten;
Figur 4 ein Bauelement mit einer Passivierungsschicht , die die auf der Mantelfläche angeordneten Teile von Außenelektroden vom Grundkörper des Bauelements trennt.
Figur 1 zeigt den Querschnitt einer Grundplatte 1, die ein Substrat 100' aufweist. Als Substrat 100' kann z. B. eine Keramikplatte verwendet werden. Auf der Oberseite des Substrats ist eine erste großflächige Elektrode 211' und auf seiner Unterseite eine zweite großflächige Elektrode 221' angeordnet. Die großflächigen Elektroden 211', 221' sind z. B. silberhaltige Metallschichten. Zur Bildung dieser Schichten wird eine Metallpaste auf das Substrat 100' aufgetragen und vorzugsweise eingebrannt .
Figur 2 zeigt eine Draufsicht auf die Grundplatte 1 von oben. Mit den strichpunktierten Linien (Trennlinien) ist die Aufteilung der Grundplatte in Bauelementbereiche 11, 12, 13, ..., IN; 21, ...; 31, ...; Ml, M2 , M3 ... MN angedeutet. Die Grundplatte 1 wird entlang dieser Linien z. B. durch Sägen vereinzelt.
Die zweidimensionale Anordnung von Bauelementbereichen 11 ... MN bildet eine Matrix der Dimension M x N mit M Reihen und N Spalten, wobei gilt N >_ 2 und M j> 2. Die Grundplatte ist also eine großflächige Platte, deren laterale Abmessungen ein Vielfaches der Lateralabmessungen Lx, Ly eines vorgesehenen Bauelementbereichs betragen. Mit x und y sind Lateralrichtungen und mit z eine Vertikalrichtung bezeichnet. Die Hauptflächen der Grundplatte umfassen vorzugsweise die Stirnseiten der zu vereinzelnden Bauelementbereiche. Die Dicke der Grundplatte 1 definiert im Wesentlichen die Länge des herzustellenden Bauelements. Die in z-Richtung gemessene Dicke des Substrats 100' und die Fläche Lx x Ly eines Bauelementbereichs definieren den tatsächlichen Widerstandswert des Bauelements .
Vor dem Vereinzeln der Grundplatte 1 wird der Widerstand des zwischen der ersten und der zweiten großflächigen Elektrode 211', 221' angeordneten Substratbereichs bei der tatsächlichen Substratdicke gemessen. Der gemessene Widerstandswert lässt bei den gegebenen Abmessungen der großflächigen Elektroden 211', 221' auf den spezifischen Widerstand des Substratmaterials schließen. Falls der aus dieser Messung bestimmte tatsächliche spezifische Widerstand des Substratmaterials oder die tatsächliche Substratdicke vom entsprechenden Idealwert abweicht, kann die Fläche eines Bauelementbereichs so angepasst werden, dass der einzustellende Widerstand des Bauelements erzielt wird.
In Figur 3 ist ein vereinzeltes Bauelementbereich bzw. Bauelement gezeigt. Der Grundkörper 100 des Bauelements wurde aus dem Substrat 100' erzeugt. Die erste Elektrodenschicht 211 wurde aus der ersten großflächigen Elektrode 211' und die zweite Elektrodenschicht 221 des Bauelements wurde aus der ersten großflächigen Elektrode 221' erzeugt.
Auf die Elektrodenschicht 211, 221 wurde eine Barriereschicht 212, 222 und auf die letztere eine lötbare Schicht 213, 223 vorzugsweise galvanisch oder durch Sputtern aufgetragen. Als Material für die Schichten 211, 221 kommt insbesondere Silber, AgPd, Au, Al, Cu oder Cr in Betracht. Die Barriereschichten 212, 222 sind z. B. nickelhaltige Schichten und die lötbaren Schichten 213, 223 zinnhaltige Schichten. Die zur Oberflächenmontage geeigneten elektrischen Anschlüsse 210, 220 des Bauelements sind in dieser Variante auf den Stirnseiten des Grundkörpers angeordnet und jeweils durch die Schichtenfolge 211, 212, 213 und 221, 222, 223 gebildet.
Die Barriereschicht 212, 222 kann nach der Messung auf die beiden Hauptflächen der Grundplatte 1 galvanisch oder durch Sputtern aufgetragen werden. Sie kann aber auch erst nach dem Vereinzeln von Bauelementbereichen auf die Elektroden 211, 211 aufgetragen werden. Dies gilt auch für die lötbare Schicht 213, 223.
In Figur 4 ist ein Bauelement mit auf seiner Unterseite angeordneten SMD-Kontakten 51, 52 gezeigt. Auch in dieser Variante sind die Elektroden 211, 221 auf den Stirnseiten des Grundkörpers 100 angeordnet. Auf die Mantelfläche des Grundkörpers 100 eines vereinzelten Bauelementbereichs wird zur Erzeugung einer Passivierungsschicht 30 vorzugsweise in einem Sprühverfahren ein Glasschlicker aufgetragen. Anstelle der lötbaren Schicht 213, 223 wird in der Variante gemäß Figur 4 eine Außenelektrode 41, 42 verwendet.
Die Außenelektroden 41, 42 werden vorzugsweise aus einem silberhaltigen und/oder lötbaren Material gebildet. Jede Außenelektrode kann auch mehrere Schichten, z. B. eine Ag-Schicht und eine Ni/Sn-Schicht enthalten. Diese Schichten werden jeweils beispielsweise durch Eintauchen der jeweiligen Stirnseite des Grundkörpers in eine Metallpaste oder galvanisch erzeugt .
Die Außenelektroden 41, 42 bilden jeweils eine stirnseitige Metallkappe, wobei die Seitenwand dieser Kappe auf der Passi- vierungsschicht 30 liegt und durch diese Schicht vom Grundkörper 100 im Abstand gehalten bzw. von diesem elektrisch i- soliert wird. Die auf der Unterseite des Grundkörpers 100 angeordneten Bereiche der Außenelektroden 41, 42 bilden SMD- Kontakte des Bauelements .
Die Außenelektroden 41, 42 werden nach dem Auftragen der Pas- sivierungsschicht 30 erzeugt. Es ist möglich, zunächst die Passivierungsschicht 30 einzubrennen, danach zur Erzeugung von Außenelektroden 41, 42 auf den mit der Passivierungsschicht versehenen Grundkörper stirnseitig mindestens eine Metallschicht aufzutragen und diese einzubrennen. Möglich ist aber auch, die Passivierungsschicht 30 und die zur Ausbildung der Außenelektrode 41, 42 vorgesehene Metallschicht nacheinander aufzutragen und beide Schichten zusammen einzubrennen.
Um die Elektroden 211, 221 der Bauelementbereiche von der Passivierungsschicht 30 frei zu halten, kann auf diese Elektroden nach der Messung und vor der Auftragung der Passivierungsschicht 30 ein vorzugsweise organisches Schutzlack auf- getragen werden, der im Laufe des Einbrennens der Passivie- rungsschicht 30 verkohlt. Der Schutzlack kann großflächig auf die beiden Hauptflächen der Grundplatte 1 aufgetragen werden. Er kann aber auch nach dem Vereinzeln von Bauelementbereichen auf deren Stirnseiten aufgetragen werden.
In einer Variante des Verfahrens können die großflächigen E- lektroden 211' und 221' nach der Messung entfernt werden. Dies kann vor oder nach der Vereinzelung des Substrats, vor oder nach der Aufbringung und/oder Einbrennung der Passivie- rungsschi-cht 30 z. B. in einem chemischen Ätzverfahren geschehen. Die Außenelektroden 41, 42 können dann nach der Aufbringung der Passivierungsschicht 30 auf die in diesem Fall metallfreien Stirnseiten des Bauelements und die stirnseiti- gen Bereiche der Passivierungsschicht 30 aufgebracht werden. Das Einbrennen der Passivierungsschicht 30 und der Außenelektroden 41, 42 kann wie bereits erläutert nacheinander o- der in einem Einbrennensschritt erfolgen.
Bezugzeichenliste
1 Grundplatte
100' Substrat
100 Grundkörper jl ... jN in j-ter Reihe angeordnete Bauelementbereiche
Ml ... MN in M-ter Reihe angeordnete Bauelementbereiche
Ik ... Mk in k-ter Spalte angeordnete Bauelementbereiche
210, 220 elektrische Anschlüsse des Bauelements 211' erste großflächige Elektrode
221' zweite großflächige Elektrode
211, 221 erste bzw. zweite Elektrode
212, 222 Barriereschicht
213, 223 lötbare Elektrodenschicht 30 Passivierungsschicht
41 erste Außenelektrode
42 zweite Außenelektrode
51, 52 durch Bereiche der Außenelektroden 41, 42 gebildete
SMD-Kontakte
Lx Abmessung eines Bauelementbereichs in x-Richtung Ly Abmessung eines Bauelementbereichs in y-Richtung x erste laterale Richtung y zweite laterale Richtung z vertikale Richtung

Claims

Patentansprüche
1. Verfahren zur Herstellung eines elektrischen Bauelements mit einem vorgegebenen Soll-Wert eines elektrischen Parameters, umfassend die folgenden Schritte: a) Bereitstellen einer Grundplatte (1) , die ein Substrat (100')/ eine erste großflächige Elektrode (211') und eine zweite großflächige Elektrode (221') aufweist, wobei die großflächigen Elektroden (211', 221') auf der Hauptfläche des Substrats (100') angeordnet sind, wobei die lateralen Abmessungen der Grundplatte (1) ein Vielfaches der lateralen Abmessungen (Lx, Ly) eines Bauelementbereichs (11 - MN) ist; b) Messen eines Ist-Werts des elektrischen Parameters zwischen der ersten großflächigen Elektrode (211') und der zweiten großflächigen Elektrode (221') und Berechnen der zur Erreichung des Soll -Werts des elektrischen Parameters notwendigen Deckfläche eines dem herzustellenden Bauelement zugeordneten Bauelementbereichs (11 - MN) ; c) Vereinzeln der Grundplatte (1) , wobei zur Herstellung des Bauelements der Bauelementbereich (11 - MN) aus der Grundplatte (1) herausgeschnitten wird.
2. Verfahren nach Anspruch 1 , wobei die zweidimensionale Anordnung von Bauelementbereichen (11 - MN) eine Matrix der Dimension M x N bildet, wobei gilt N ^ 2 und M >_ 2.
3. Verfahren nach Anspruch 1 oder 2 , wobei zur Bildung der ersten großflächigen Elektrode (211') eine erste Metallisierungsschicht auf der Oberseite des Substrats (100') und zur Bildung der zweiten großflächigen E- lektrode (221') eine zweite Metallisierungsschicht auf der Unterseite dieses Substrats erzeugt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, wobei als Substrat (100') eine Keramikplatte verwendet wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, wobei der einzustellende elektrische Parameter ein Widerstand ist .
6. Verfahren nach einem der Ansprüche 3 bis 5, wobei zur Erzeugung der großflächigen Elektroden (211', 221') ein Material verwendet wird, das Ag, Au, Al, Cu oder Cr enthält .
7. Verfahren nach einem der Ansprüche 3 bis 6, wobei beim Vereinzeln der Grundplatte (1) diese in Bauelementbereiche (11 - MN) zerfällt, die jeweils einen Grundkörper (100) mit auf seinen beiden Stirnflächen angeordneten E- lektroden (211, 221) aufweisen.
8. Verfahren nach Anspruch 7 , wobei auf der jeweiligen Elektrode (211, 221) eine Schichtenfolge erzeugt wird, die eine lötbare Schicht (213, 223) und eine als eine Diffusionsbarriere geeignete Barriereschicht (212, 222) umfasst, die zwischen der lötbaren Schicht (213, 223) und der Elektrode (211, 221) angeordnet ist.
9. Verfahren nach Anspruch 8, wobei die Barriereschicht Ni enthält.
10. Verfahren nach Anspruch 7,
- wobei auf die die erste Elektrode (211) tragende erste Stirnfläche des Grundkörpers (100) und auf den stirnseitigen Bereich seiner Mantelfläche eine erste Außenelektrode (41) aufgebracht wird,
- wobei auf die die zweite Elektrode (221) tragende erste Stirnfläche des Grundkörpers (100) und auf den stirnseitigen Bereich seiner Mantelfläche eine zweite Außenelektrode (42) aufgebracht wird.
11. Verfahren nach Anspruch 10, wobei auf die Mantelfläche des Grundkörpers eine elektrisch isolierende Passivierungsschicht (30) aufgetragen wird.
12. Verfahren nach Anspruch 11, wobei zur Herstellung der Passivierungsschicht (30) ein Glasschlicker verwendet wird.
13. Verfahren nach Anspruch 11 oder 12, wobei die Außenelektroden (41, 42) derart aufgetragen werden, dass mindestens ein Bereich der jeweiligen Außenelektrode auf der Passivierungsschicht (30) liegt.
14. Verfahren nach einem der Ansprüche 1 bis 13, wobei für die Außenelektroden (41, 42) ein silberhaltiges Material verwendet wird.
15. Verfahren nach Anspruch 12 , wobei der Glasschlicker eingebrannt wird, und wobei danach die Außenelektroden (41, 42) aufgetragen und eingebrannt werden.
16. Verfahren nach Anspruch 12, wobei der Glasschlicker und die Außenelektroden (41, 42) aufgetragen und zusammen in einem Schritt eingebrannt werden.
17. Verfahren nach einem der Ansprüche 11 bis 16, wobei auf die Elektroden (211, 221) nach der Messung und vor der Auftragung der Passivierungsschicht (30) ein Schutzlack aufgetragen werden, der im Laufe des Einbrennens der Passivierungsschicht (30) verkohlt.
18. Verfahren nach Anspruch 17, wobei der Schutzlack großflächig, auf die beiden Hauptflächen der Grundplatte 1 oder nach dem Vereinzeln von Bauelementbereichen auf deren Stirnseiten aufgetragen wird.
19. Verfahren nach einem der Ansprüche 1 bis 18, das zur Herstellung eines NTC-Bauelements durchgeführt wird.
20. Verfahren nach Anspruch 1, wobei Schritt c) die folgenden Teilschritte umfasst : cl) die Aufteilung zumindest eines Bereichs der Grundplatte (1) in eine zweidimensionale Anordnung von Bauelementbereichen, die jeweils die berechnete Deckfläche aufweisen, und c2) Vereinzeln der Grundplatte (1) in separate Bauelementbereiche gemäß dieser Aufteilung.
EP06791394.7A 2005-09-27 2006-09-20 Verfahren zur herstellung eines elektrischen bauelements mit einer niedrigen toleranz Active EP1929485B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005046191A DE102005046191A1 (de) 2005-09-27 2005-09-27 Verfahren zur Herstellung eines elektrischen Bauelements mit einer niedrigen Toleranz
PCT/DE2006/001660 WO2007036201A1 (de) 2005-09-27 2006-09-20 Verfahren zur herstellung eines elektrischen bauelements mit einer niedrigen toleranz

Publications (2)

Publication Number Publication Date
EP1929485A1 true EP1929485A1 (de) 2008-06-11
EP1929485B1 EP1929485B1 (de) 2017-11-08

Family

ID=37663335

Family Applications (1)

Application Number Title Priority Date Filing Date
EP06791394.7A Active EP1929485B1 (de) 2005-09-27 2006-09-20 Verfahren zur herstellung eines elektrischen bauelements mit einer niedrigen toleranz

Country Status (4)

Country Link
EP (1) EP1929485B1 (de)
JP (1) JP2009510740A (de)
DE (1) DE102005046191A1 (de)
WO (1) WO2007036201A1 (de)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE444875B (sv) * 1981-04-15 1986-05-12 Crafon Ab Sett att tillverka termistorer
DE3539318A1 (de) * 1985-11-06 1987-05-07 Almik Handelsgesellschaft Fuer Verfahren zur herstellung von elektrischen festwiderstaenden sowie nach dem verfahren hergestellter festwiderstand
JPS62285401A (ja) * 1986-06-02 1987-12-11 株式会社村田製作所 サ−ミスタの製造方法
GB2301223B (en) * 1995-05-26 1999-04-21 Johnson Electric Sa Polymeric type positive temperature coefficient thermistors
DE19623857C2 (de) * 1996-06-14 2002-09-05 Epcos Ag Elektrischer Widerstand
JPH1154301A (ja) * 1997-08-07 1999-02-26 Murata Mfg Co Ltd チップ型サーミスタ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2007036201A1 *

Also Published As

Publication number Publication date
JP2009510740A (ja) 2009-03-12
EP1929485B1 (de) 2017-11-08
WO2007036201A1 (de) 2007-04-05
DE102005046191A1 (de) 2007-04-05

Similar Documents

Publication Publication Date Title
DE69117374T2 (de) SiC-Dünnschichtthermistor und Verfahren und Herstellungsverfahren.
DE102007007113A1 (de) Vielschicht-Bauelement
DE3705279A1 (de) Widerstand in chip-form sowie verfahren zu dessen herstellung
EP2057647B1 (de) Bauelement-anordnung
EP2867904A1 (de) Widerstand, insbesondere niederohmiger strommesswiderstand
WO2017076632A1 (de) Sensorelement und verfahren zur herstellung eines sensorelements
EP3994710B1 (de) Ntc-dünnschichtthermistor und verfahren zur herstellung eines ntc-dünnschichtthermistors
DE19834640A1 (de) Mehrschicht-Leiterbahnsubstrat für einen integrierten Hybrid-Schaltkreis, sowie Verfahren zu dessen Herstellung
EP2008287B1 (de) Elektrisches kaltleiter-bauelement und ein verfahren zu seiner herstellung
DE4036109A1 (de) Widerstandstemperaturfuehler
WO2016142080A1 (de) Herstellungsverfahren für einen gassensor und entsprechender gassensor
WO2016034539A1 (de) Elektrisches bauelement, bauelementanordnung und verfahren zur herstellung eines elektrischen bauelements sowie einer bauelementanordnung
DE3148778C2 (de)
EP1929485B1 (de) Verfahren zur herstellung eines elektrischen bauelements mit einer niedrigen toleranz
DE2513859C2 (de) Verfahren zum Herstellen eines Kondensator-Widerstands-Netzwerks
DE3034175C2 (de)
DE69400261T2 (de) Infrarotdetektor
DE1791233B1 (de) Verfahren zur Herstellung eines Funktionsblocks,insbesondere fuer datenverarbeitende Anlagen
DE69028039T2 (de) Dickschicht-Element mit abgeflachter Widerstandsschicht
DE102012109250A1 (de) Elektrisches Bauelement und Verfahren zur Herstellung einer Kontaktierung eines Elektrischen Bauelements
WO2002084228A1 (de) Kapazitives sensorelement und verfahren zur herstellung eines kapazitiven sensorelements
DE2513509A1 (de) Duennschicht-chipkondensator
DE4040333A1 (de) Sensor zur messung der elektrolytischen leitfaehigkeit
DE19701798C2 (de) Elektrochemische Durchflußzelle
DE112021005830T5 (de) Chip-bauteil

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20080131

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB

RBV Designated contracting states (corrected)

Designated state(s): DE FR GB

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20161026

REG Reference to a national code

Ref country code: DE

Ref legal event code: R079

Ref document number: 502006015724

Country of ref document: DE

Free format text: PREVIOUS MAIN CLASS: H01C0017000000

Ipc: H01C0007040000

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

RIC1 Information provided on ipc code assigned before grant

Ipc: H01C 17/22 20060101ALI20170530BHEP

Ipc: H01C 7/04 20060101AFI20170530BHEP

Ipc: H01C 17/00 20060101ALI20170530BHEP

INTG Intention to grant announced

Effective date: 20170616

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

RIN1 Information on inventor provided before grant (corrected)

Inventor name: ARRIMADAS-MATIAS, JAVIER

Inventor name: KLOIBER, GERALD

Inventor name: KRAUSS, WERNER FRANZ

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 502006015724

Country of ref document: DE

RAP2 Party data changed (patent owner data changed or rights of a patent transferred)

Owner name: EPCOS AG

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 502006015724

Country of ref document: DE

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20180809

REG Reference to a national code

Ref country code: DE

Ref legal event code: R082

Ref document number: 502006015724

Country of ref document: DE

Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE

Ref country code: DE

Ref legal event code: R081

Ref document number: 502006015724

Country of ref document: DE

Owner name: TDK ELECTRONICS AG, DE

Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20180920

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20180930

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20180920

P01 Opt-out of the competence of the unified patent court (upc) registered

Effective date: 20230521

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20240925

Year of fee payment: 19