EP1466360A1 - Durchgangskontakt und verfahren zum herstellen desselben - Google Patents

Durchgangskontakt und verfahren zum herstellen desselben

Info

Publication number
EP1466360A1
EP1466360A1 EP03729428A EP03729428A EP1466360A1 EP 1466360 A1 EP1466360 A1 EP 1466360A1 EP 03729428 A EP03729428 A EP 03729428A EP 03729428 A EP03729428 A EP 03729428A EP 1466360 A1 EP1466360 A1 EP 1466360A1
Authority
EP
European Patent Office
Prior art keywords
contact
conductor track
insulation layer
trench
main side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP03729428A
Other languages
English (en)
French (fr)
Inventor
Klaus Koller
Wolfgang Klein
Markus Schwerd
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1466360A1 publication Critical patent/EP1466360A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs

Definitions

  • the present invention relates generally to integrated circuits and, in particular, to a through contact for producing a conductive connection between two conductor tracks.
  • inter-metal contacts are used in the manufacture of integrated circuits for the conductive connection of two metal tracks, which have a diameter which is smaller than the width of the metal track above and below.
  • the resulting overlap of the metal tracks in the contact area must be taken into account.
  • FIG. 32 shows a section of an exemplary layout that could previously have occurred in the design of an integrated circuit.
  • Solid metal lines show four metal tracks 500, 502, 504 and 506 in FIG. 32, which are arranged in an upper structure or conductor track plane.
  • four metal tracks 508, 510, 512 and 514 are shown with dotted lines, which are arranged in a lower structural level, which is located below the upper structural level and is insulated therefrom.
  • the metal tracks 500-506 or 508-514 of a structural plane run parallel to one another, and that the metal tracks 500-514 of the different structure levels are each arranged in pairs so that a metal track of one structure level extends to a contact location 516, 518, 522 and 522, from where a respective metal track of the other structure level leads in the same direction.
  • each metal track 500-514 ie both that of the upper structural level and that of the lower structural level, has a contact point 516, 518, 520 and 522 A broadened area 524, 526, 528, 530 or 532, 534, 536 and 538, whereby it is pointed out that only a short section of the border of the broadened area 532-538 of the metal tracks 508-514 of the lower structural level can be seen since the rest of the border is covered by the widened area 524-530 of the metal tracks 500-506 of the upper structural level.
  • the widened regions 524-528 are electrically connected to one another by intermetallic contacts 540, 542, 544 and 546, which have a cross section which is smaller than the widened regions, and which are produced in a structuring step which is separate from the structuring of the interconnect levels become.
  • Fig. 32 also shows by means of double arrows minimum widths wl, w2 and minimum distances sl, s2 which must be adhered to during the circuit design during the layout and which are determined by design rules which depend on the manufacturing process intended for later production, e.g. a CMOS process.
  • the minimum widths w1 and w2 define the minimum width of the metal tracks of the upper and lower structure level and are obtained, for example, due to physical limits in the lithography step for structuring the individual structure levels.
  • the minimum distances sl and s2 define the minimum distance that a metal web must have from another metal web or a first feature from a second feature at the upper and lower structure level, and is also obtained, for example, due to physical limits in the lithography step for structuring the individual structure levels.
  • each metal track 500-514 at the contact location 516-522 is widened to the outside by a length X on each side.
  • the broadened areas 524-538 are larger than the cross-section of the intermetallic contacts 540-546.
  • the resulting overlap takes process tolerances into account that result from adjustment errors between the structuring of the holes for the intermetallic contacts 540-546 on one side and the structuring of the metal tracks of the upper or lower structural level on the other side.
  • Due to the widening by the length X the minimum possible conductor spacing sl or s2 cannot be used in the layout for metal tracks with intermetallic contacts.
  • the minimum distance between two metal tracks of the same structure level with minimum width effectively results in sl + X and is therefore increased by the value X, ie the length by which the minimum track width must be widened due to the necessary overlap with regard to the metal contact.
  • a further disadvantage of the contacting scheme described with reference to FIG. 32 is that the intermetallic contacts must always have a smaller diameter than the conductor tracks for the above reasons and are therefore the critical point for electromigration.
  • the object of the present invention is to provide a through contact for producing a conductive connection of a first conductor track and a second conductor track and a method for producing the same, so that the through contact has improved electrical properties and / or enables an increased integration rate.
  • the present invention is based on the knowledge that the conventional way of structuring the conductor tracks at the contact location must be separated from the respective through contact in order to enable the structuring of the conductor tracks with the least possible spacing in terms of process technology
  • Conductor tracks can be carried out in one conductor level. According to the invention, therefore, one of the conductor tracks is formed within the contact area together with the through contact in the same process step, namely by forming and then filling a contact opening in the contact area, into which a trench for the one conductor track opens. This enables a self-adjustment of the width of this conductor track in the area of
  • the self-adjustment prevents the through contact from being narrower than the conductor tracks, as a result of which the electro-migration resistance of the through contact can be increased and the resistance of the latter can be reduced.
  • the present invention it is consequently possible to design and manufacture integrated circuits which have a reduced space requirement and which have improved electrical properties owing to the increased resistance to electromigration and the reduced resistance of the contacts between conductor tracks.
  • the metallic contact is produced using dual damascene technology.
  • FIG. 1 shows a portion of an exemplary layout in which intermetallic contacts are used in accordance with the present invention
  • FIG. 2 to Fig. 8 cross-sectional views of two pairs of an upper and a lower conductor track, of which the
  • Interconnects of a pair are connected by an intermetallic contact, wherein states of successive process steps in the manufacture are shown, according to a first exemplary embodiment of the present invention
  • FIG. 9 shows a cross-sectional view corresponding to that of FIG. 5, the effect of an adjustment error in the structuring of the upper conductor track being illustrated
  • FIG. 10 shows a cross-sectional view corresponding to that of FIG. 5, the effect of an adjustment error when structuring the upper conductor track being illustrated in the case of a greater etching depth
  • 11 to 18 are cross-sectional views of two pairs of an upper and a lower conductor track, of which the conductor tracks of a pair are connected by an metal contact, states of successive process steps being shown during production being shown according to a second exemplary embodiment of the present invention
  • 19 to 29 are sectional views of two pairs of an upper and a lower interconnect, of which the interconnects of a pair are connected by an intermetallic contact, showing states of successive process steps during manufacture, according to a third exemplary embodiment of the present invention
  • FIG. 30 shows a cross-sectional view of an intermetallic contact arrangement according to a fourth exemplary embodiment of the present invention.
  • FIG. 31 shows a cross-sectional view of the intermetallic contact arrangement from FIG. 30, the section running perpendicular to that from FIG. 30;
  • FIG. 1 first shows a portion of an exemplary layout in which through contacts are used in accordance with the present invention. From the description that follows now with reference to FIG. 1, it will be clear that the present invention makes it possible to set conductor tracks of a conductor track or structural level in a layout as narrowly as it is by means of the process parameters for conductor tracks with a minimal conductor track width is possible.
  • conductor tracks 10, 12, 14, 16 are shown with solid border lines, which are arranged in an upper structural level or conductor track level. Furthermore, four conductor tracks 18, 20, 22 and 24 are shown with dotted outline lines, which are arranged in a lower structural level.
  • the conductor tracks 10-24 in the layout of FIG. 1 are arranged such that conductor tracks 10-16 or 18-24 of a structural plane are arranged parallel to one another, and that the conductor tracks 10-24 are arranged in pairs are aligned so that a conductor track of a structural plane extends in one direction to a contact location 26, 28, 30 and 32, from where a corresponding conductor track of the other structural plane continues in the same direction (in the longitudinal direction of the sheet in FIG.
  • a through contact is formed in a contact area 34, 36, 38 and 40, which has the same dimensions as the contact area and is therefore indicated in the following description with the same reference number as the corresponding contact area. It should be noted that the border line of the lower conductor tracks 18-24 in the contact area 34-40 on the one hand by the solid side lines of the upper
  • each of the conductor tracks 10-16 of the upper structural level in the contact area 34-40 has a width which is self-aligned to the width of the Contact area or the contact 34-40 is adapted, as will be explained in more detail below.
  • Fig. 1 would represent a top view of the trace contact arrangement, the solid outline of each trace 10-16 would run along the top structural level at contact location 26-32 of dashed line 34-40 , The reason for the different presentation will be explained in the following.
  • the track widths wl and w2 define the minimum width for tracks of the upper and lower track level, while the minimum distances sl and s2 define minimum distances between adjacent tracks or other features of a track level, ie the upper or the lower.
  • a double arrow also shows a distance s3 of the contact 34, which conductively connects the upper interconnect 10 to the lower interconnect 18, from the adjacent upper interconnect 12.
  • the upper conductor track 10 at the contact location 26 has a width according to the invention which is self-adjusted to the width of the contact 34, so that the distance s3 also the distance of the upper conductor track 10 to the adjacent conductor track 12.
  • a distance s4 between adjacent contacts 34 and 36 is also shown in FIG. 1.
  • the minimum possible distance sl or s2 and the minimum possible conductor width wl and w2 can be used for the arrangement of the conductor tracks 10-24, even if intermetallic contacts 34-40 are provided, and also if 1, the distance between two adjacent upper conductor tracks 10-16 at the contact locations 26-32 is smaller than the minimum width sl, namely s3.
  • the conductor tracks 10-24 are also shown within the contact regions 34-40 with the minimum conductor track width w1 or w2, although the upper conductor tracks 10-16 at the contact locations 26-32 have a width which is self-adjusted to the contact width according to the invention have, because this ensures in the case of a computer-aided layout design that when checking compliance with the design rules, such as is carried out by a subroutine, no case distinction must be made with regard to the contact points 26-32 when checking the question of whether the Minimum distance sl between features of the upper conductor level has been observed.
  • the reason why the upper conductor tracks 10-16, despite the increased width at the contact points 26-32, which is adapted to the contact width of the intermetallic contacts 34-40, can be set as narrow as if they had the minimum width w1 everywhere, is that the structuring of the conductor tracks 10-16 outside the contact areas 34-40 on the one hand and the structuring of the contacts and the conductor tracks 10-16 within the contact areas 34-40 on the other hand various process steps are carried out. In this way, the spacing of the area of the conductor tracks 10-16 within the contact areas 34-40 is not subject to the process-related minimum spacing condition sl, such as, for example, lithography.
  • the distance s3 of the contact area 34 to the upper conductor track 12 only has to be greater than a minimum distance which is defined by process tolerances, such as, for example, adjustment errors with respect to the upper and lower conductor track levels in the exposure and wide tolerance of the intermetallic contact 34 in the case of exposure and etching.
  • process tolerances such as, for example, adjustment errors with respect to the upper and lower conductor track levels in the exposure and wide tolerance of the intermetallic contact 34 in the case of exposure and etching.
  • these process tolerances are much smaller than the minimum widths wl and w2 and minimum distances sl and s2 of the conductor tracks 10-24, which are caused, for example, by lithography.
  • the present invention makes it possible to set conductor tracks in a layout as narrowly as is possible taking into account process-related minimum distances s1 or s2, which results in a minimal or reduced space requirements. For certain areas of application in which fixed chip area sizes are specified by certain standards, this means that the area saved can be used to implement additional functions or the like. Furthermore, as shown in FIG. 1, the width of each intermetallic contact is larger than the width of the conductor tracks 10-24 outside the contact locations 26-40, so that the intermetallic contacts are significantly improved in their resistance to electromigration. For integrated circuits, this means consequent invention consequently a reduced chip area and improved electrical properties.
  • FIGS. 2-29 Each of these figures shows a cross section on the left side of an upper and a lower conductor track, which are or are to be conductively connected by a respective intermetallic contact, and on the right side an upper and lower metal track, which are not or are not connected to one another should, namely after successive process steps for producing the intermetallic contact.
  • the cross sections thus correspond to cross sections along the section line A in the layout of FIG. 1, if it is assumed that the lower conductor track 20 extends over the section plane A.
  • the illustrated exemplary embodiments represent process sequences with which an intermetallic contact can be produced in dual damascene technology, and in which the width of the intermetallic contact can be provided to be larger than the minimum widths of the upper and lower metal tracks, whereas, in contrast, the intermetallic contacts are more conventional
  • the type of the intermetallic contact always had to be smaller or equal to the width of the upper and lower metal tracks, as was explained with reference to FIG. 32.
  • FIG. 2 shows a state during the process sequence in which the conductor tracks of the lower conductor level have already been formed and a mask for structuring the upper conductor tracks or the upper conductor level has been applied.
  • FIG. 2 shows a first insulation layer 50, in which the lower conductor track 18 and the lower conductor track 20 of the lower conductor level are structured, for example by means of damascene technology
  • the lower conductor level is generally indicated at 52 and is adjacent to a main side 54 of the first insulation layer 50.
  • the structuring of the lower conductor tracks 18, 20 of the lower conductor level 52 must comply with the minimum distance s2 imposed by the design rules.
  • a second insulation layer 56 has been applied to the first insulation layer 50 or the main side 54, for example by deposition. As indicated by a double arrow, the second insulation layer has a thickness t1.
  • a mask 58 for the structuring of the upper conductor tracks 10 and 12 of the upper conductor level has been applied to a main side 59 of the insulation layer 56 and has been suitably structured, for example by exposure and subsequent development, in order to create openings 60 and 62 at those locations to which the conductor tracks 10 and 12 are to be formed, or to expose the second insulation layer 56 at these locations.
  • the mask 58 such as photoresist, is adjusted relative to the lower conductor level or relative to the lower conductor tracks 18 and 20 or a conductor mask used for structuring the same.
  • FIG 3 shows the state which arises after, for example, by means of an etching step at the exposed locations 60, 62 for the upper conductor level 64, trenches 66, 68 of the depth d1 have been formed in the second insulation layer 56.
  • the depth dl thus defines the layer thickness of the upper conductor planes 64.
  • the mask 58 is then removed using known methods, such as e.g. by means of lacquer stripping, dry or wet etching.
  • FIG 4 shows the state which arises after a mask 72, such as, for example, photoresist, for the formation of the intermediate metal contact 34 has been applied to the structured upper side 59 of the second insulation layer 56 and structured, such as, for example, exposed and developed in order to form an opening 74 in the mask 72, which on the side 59 of the second insulation tion layer 56 defines an exposed contact area.
  • the mask 72 is adjusted either with respect to the lower or the upper conductor level or a lower or an upper conductor mask 52, 64.
  • a contact opening 76 is then etched down from the opening 74 in the mask 72 into the second insulation layer 56 down to the lower conductor level 52 or the lower conductor track 18 or the main side 54 ,
  • the area of the lower conductor track 18 is opened by overlapping it with the area where the trench 66 (FIG. 4) for the upper conductor track has been formed.
  • a misadjustment of the upper conductor track trench 66 and the lower conductor track 18 to one another consequently leads to a reduced contact area, as will be described in more detail with reference to FIG. 9.
  • the opening depth is reduced by the depth d1 in comparison to the area in which the trench 66 has been formed for the upper conductor track.
  • a conductive material 78 such as e.g. a metallic material made of copper, aluminum or another metal, applied for the upper conductor level 64 on the side 59 of the second insulation layer 56, e.g. by a deposition process or another suitable process.
  • the applied conductive material 78 fills both the contact opening 76 for the intermetallic contact 34 (FIG. 1) and the trench 66 for the upper interconnect 10 (FIG. 1).
  • the filling of the trench 68 for the upper conductor track 12 can be seen on the right-hand side.
  • the excess material with a thickness t3 above the side 59 of the second insulation layer 56 becomes as shown in FIG 8 is removed in a subsequent process step, for example by chemical-mechanical polishing, the state shown in FIG. 8 occurring in which both the intermetallic contact 34 and the upper conductor planes 64 and the upper conductor tracks 10 and 12 are completed.
  • the conductor tracks 10, 12 are insulated from one another by the removal of the excess conductive material 78 applied.
  • the portion of the conductor track 10 and the portion of the intermetallic contact 34 in the metallic material 78 filled in the contact opening 76 are shown by a dashed line 80 within the contact opening 76.
  • the dashed line 80 thus represents the limit or. 4, and the intermetallic contact 34.
  • the width of the conductor 10 in the contact area is the width of the intermetallic contact 34 adjusted in a self-adjusted manner since the conductor track 10 in the contact area and the intermetallic contact 34 are fixed in a common etching step (FIG. 5).
  • FIG. 9 shows the intermetallic contact of FIGS. 2-8 in a state which corresponds to that of FIG. 5. In contrast to the state of FIG.
  • an adjustment error of length ⁇ s has occurred in FIG. 9 when structuring the upper conductor track 10.
  • the etching time and the etching rate are set such that the depth of the etching is d2, with a slight overetching time for opening the lower conductor track 18.
  • the lower conductor track 18 is not completely opened in the contact area, but only in the area in which it overlaps with the structuring or the trench 66 for the upper conductor track 10, since the only depth here is the opening depth of the contact opening 76 to the lower conductor track 18. Due to the incorrect adjustment in the mask 58 (FIG.
  • the contact area ie the interface between the contact opening 76 or the intermetallic contact on one side and the lower conductor track 18 on the other side, is consequently reduced, as is the case, for example, with 82 can be seen.
  • the contact resistance thus increases depending on the misadjustment during the adjustment of the mask 58 for the upper conductor level 64 (FIG. 2), which leads to an undesired inequality or spread of contact resistance values within an integrated circuit.
  • FIG. 10 also shows a state of the intermetallic contact 34 corresponding to FIG. 5, an adjustment error of the size ⁇ s occurring during the adjustment of the upper conductor level as in FIG. 9.
  • the etching time and etching rate are set such that the depth of the etching is t1.
  • This higher etching time exposes the entire lower conductor track 18 in the area of the intermetallic contact, but at the same time an increased etching of the insulation layer 50 in the area next to the lower conductor track 18 occurs in which the trench 66 is created for the upper conductor track 10, but the lower conductor track 18 is not structured, as is indicated at 84 in FIG. 10.
  • a trench is consequently formed to the side of the lower conductor track 18.
  • This topology which results from the etching next to the lower conductor track 18 and the different etching depth in the edge region of the contact opening, can lead to further problems with barrier tightness and filling behavior in the metal deposition.
  • FIGS. 11-18 an exemplary embodiment will now be described, which counteracts the problems of the exemplary embodiment of FIGS. 2-10 that arise due to the incorrect adjustment in the structuring of the upper conductor level by providing an etching stop layer above the lower conductor level.
  • FIG. 11 which shows the intermetallic contact in a state during production which corresponds to that of FIG.
  • FIG. 2 shows the insulation layer 50 with the first conductor level 52 and in particular the lower conductor tracks 18 and 20, the further insulation layer 100 which is on the Upper side 54 of the insulation layer 50 is applied, the second insulation layer 56 arranged above the further insulation layer 100 and the mask 58 for structuring the upper conductor level, which is adjusted with respect to the lower conductor level and already defines openings 60, 62.
  • a trench etching of the upper conductor level 64 ⁇ m is carried out in succession to produce the trenches 66 and 68 of the depth d1 for the upper conductor track 10 or 12 (FIG. 1), as shown in FIG. 12, removal of the mask 58 and application of a new mask 72 to form the intermetallic contact or the late contact opening, which has an opening 74 at the contact area, as can be seen in FIG. 13.
  • part of the contact opening 76 of the intermediate metal contact is then etched into the second insulation layer 56 using an etching process which, as can be seen in FIG. 14, stops selectively on the further insulation layer 100.
  • the second insulation layer 56 can also be in the edge region 102 of the contact opening 76, i.e. where the trench 66 was not located, are completely removed, as a result of which a flat bottom of the contact opening on the further insulation layer 100 is obtained.
  • the further insulation layer 100 consequently serves as an etching stop layer.
  • the mask 72 is removed after the formation of the contact opening 76 up to the etching stop layer 100.
  • an etching process is carried out, by means of which the part of the etching stop layer 100 exposed at the contact opening 76 is opened and the entire lower conductor track 18 is exposed in the region of the intermetallic contact opening 76.
  • the etching process can be selective to the first insulation layer 50 and to the second insulation layer 56, as is the case here. This completes the formation of the contact opening 76.
  • the effective contact area for the lower conductor track 18 is essentially always the same as long as the length x by which the width of the contact opening 76 is relative to the width of the lower conductor track 18 is widened, is sufficient to compensate for incorrect adjustments when adjusting the mask 72.
  • the second exemplary embodiment provides by providing the additional ones Insulation layer 100 also has the advantage that the mask 72 (FIG. 14) can be removed or detached to form the contact opening while the conductor track 18 of the lower conductor level 52 has not yet been exposed (see FIGS. 14 and 15).
  • the mask 72 e.g. a photoresist layer, usually removed with an oxygen plasma, which strongly oxidizes exposed metal layers. It is pointed out, however, that the removal of the etch stop layer 100 from FIG. 16 could also be carried out before the removal of the mask 72 (FIG. 15), although the process sequence sequence described above is preferred for the reasons described above.
  • the thickness of the upper conductor level or of the upper conductor tracks is defined by the etching depth d1 in the insulation layer 56 (cf. FIGS. 3 and 12).
  • the thickness d1 therefore depends directly on the reproducibility of the etching depth and is therefore subject to undesirable fluctuations.
  • An exemplary embodiment for producing an intermetallic contact according to the present invention is described below with reference to FIGS. tion described, in which the second insulation layer 56 by two insulation layers 200, 202, between which an intermediate layer 204 is arranged as an etch stop layer, and by which the thickness of the upper conductor level or upper conductor tracks is independent of any etching rate or etching duration on the thickness of the insulation layer 202 can be set above the intermediate layer 204.
  • FIG. 19 shows a state during the production of the intermetallic contact, which corresponds to that of FIGS. 2 and 11.
  • FIG. 19 shows the first insulation layer 50, in which the first conductor level 52 is formed with the conductor tracks 18 and 20, the etching stop layer 100 provided on the upper side 54 of the first insulation layer 50, and the insulation layers replacing the second insulation layer 56 of the first two exemplary embodiments 200, 200, which are arranged on the etching stop layer 100, and between which the intermediate layer 204 is arranged, and the mask 58 for structuring the upper conductor level, which is applied to the insulation layer 202.
  • the mask 58 is adjusted to the lower conductor level 52 and has two etching openings 60, 62 for the formation of the two upper conductor track trenches.
  • the thickness of the insulation layer 202, the intermediate layer 204, the insulation layer 200 and the etch stop layer 100 are given by way of example in FIG. 19 with the thicknesses d2, d4, d3 and d5.
  • the insulation layer 202 of the thickness d2 is etched using a selective etching process in order to remove part of the trenches 66, 68 for the upper conductor level 64 and in particular for the upper conductor 10 and the upper conductor 12 to form.
  • the etch selectively stops on the intermediate layer 204, which consequently acts as an etch stop layer.
  • the mask 58 is removed and, as shown in FIG. 22, the mask 72 for the intermetallic contact is applied to the insulation layer 202 which has an opening 74 for the subsequent formation of the contact opening at the contact area.
  • the insulation layer 202 within the contact area 74 defined by the mask 72 is then removed by means of a further etching process which is selective with respect to the intermediate layer 204, as can be seen in FIG. 23. Further selective etching processes in the contact region 74 are carried out to remove the intermediate layer 204, as can be seen in FIG. 24, and to remove the insulation layer 200, as can be seen in FIG. 25. 23-25 selectively stop on the layer that follows in each case below the layer to be etched, ie the intermediate layer 204, the insulation layer 200 or the etch stop layer 100. After these etching steps, the contact opening 76 is formed except for the removal of the etch stop layer 100 completed.
  • the mask 72 is removed and in a further etching process the etching stop layer 100 is opened and the lower conductor track 18 is exposed in the region of the intermetallic contact, whereby the formation of the contact opening 76 is completed, as shown in FIG Fig. 27 is visible.
  • the intermediate layer 204 is also etched in the structured regions in the upper conductor level, in particular in the region of the upper conductor tracks 10 and 12, as a result of which the depth of the trench 68 is increased to d2 + d4. This etching process can be selective for the insulation layer 200 and for the insulation layer 50.
  • the mask 72 As in the second embodiment, it is also possible to remove the mask 72 after opening the etch stop layer 100, but in this case the mask 72 must be detached with the metal surface open and the associated oxidation problems. In the latter case, however, the simultaneous etching of the intermediate layer 204 in the structured areas Chen the upper conductor level can be avoided during the etching of the etch stop layer 100.
  • the openings are filled, i.e. of the contact opening 76 and the trench 66 and 68 for the upper conductor tracks with conductive material 78, as shown in FIG. 28, and then excessly applied conductive material 78 is removed, as shown in FIG. 29.
  • the thickness of the upper conductor level is equal to the thickness of the two layers 202 and 204 and is therefore not subject to fluctuations in the etching rate or duration.
  • FIGS. 30 and 31 show sectional images of the intermetallic contact 34 from FIG. 1 along plane A and plane B according to a further exemplary embodiment of the present invention.
  • the intermetallic contact shown in FIGS. 30 and 31 corresponds to that which is produced in the production according to FIGS. 19-29, but with a barrier layer 300 directly below the conductor tracks 18, 20 of the lower conductor level and the conductor tracks 10, 12 of the upper conductor level or is provided below the intermetallic contact in order to delimit them laterally and below against the layers 50, 100, 200-204.
  • This barrier layer helps to solve reliability problems in the manufacture of the conductor tracks when the structure is reduced in size.
  • the barrier layer 300 below the upper conductor tracks 10, 12 and the intermetallic contact 34 can be applied, for example, before the step of filling the contact opening in FIG. 28.
  • the insulation layers 56, 200, 202 and 50 mentioned above can consist of silicon dioxide or of a low-k material, ie an insulation material with a dielectric constant that is smaller than that of silicon dioxide.
  • the insulation layers 100 and 204 mentioned above can be made of silicon nitride, silicon carbide or SiCOH, for example.
  • the managerial levels 52, 64 or the conductor tracks 10, 12 and 18, 20 and the conductive material used for filling can be copper, for example.
  • the barrier layer 200 may, for example, be a multiple layer made of tantalum and tantalum nitride. However, the materials given are only non-exhaustive examples.
  • the etch steps have been previously shown in the figures to be anisotropic, isotropic or at least etch methods may also be used in which the etch edge of the intermetallic contact is formed such that it is not perpendicular. This results in different dimensions of the intermetallic contact opening at the interface with the upper or lower conductor track.
  • the adjustment of the contact opening which can generally be carried out with respect to the upper or lower conductor level, is preferably adjusted to that conductor level in which the diameter or the expansion of the intermetallic contact is greater, since here the distance of the intermetallic contact to the relevant neighboring one Trace is smaller.
  • etching processes have been used in the foregoing to form the contact opening, other processes can also be used in principle, e.g. Drilling or the like.
  • the invention is not limited to the materials for the layers, etc., which have been mentioned above as examples. In particular, for the individual layers, e.g. the two ladder levels, not the same materials are used.
  • the trench for the upper conductor track which is to be conductively connected to the lower conductor track, can be carried out before the contact opening is formed, the metal of the upper one
  • the conductor track in the area of the contact area is removed, for example, by means of an additional etching step before the contact opening is formed, in order then to be replaced by the conductive material which is applied when the contact opening is filled.

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Herstellen eines Durchgangskontaktes (34) zur Erzeugung einer leitfähigen Verbindung zwischen einer ersten Leiterbahn (18) und einer zweiten Leiterbahn (10). Zunächst wird eine Isolationsschicht (56) auf der ersten Leiterbahn (18), die sich bis in einen Kontaktbereich (74) erstreckt, gebildet, und ein sich bis zu dem Kontaktbereich (74) erstreckender Graben (66) für die zweite Leiterbahn (10) wird in der Oberseite (70) der Isolationsschicht (56) gebildet . Daraufhin wird eine Kontaktöffnung (76) im Kontaktbereich (74) gebildet, die sich von der Oberseite (70) bis zu der ersten Leiterbahn (18) erstrecktz, und in die der Graben (66) mündet, wobei die Weite der Kontaktöffnung grösser als die Weite des Grabens ist. Als letztes wird die Kontaktöffnung (76) mit einem leitfähigen Material (78) gefüllt, um den Durchgangskontakt (34) und die zweite Leiterbahn (10) im Kontaktbereich (74) zu erzeugen, so dass die Breite der zweiten Leiterbahn (10) im Kontaktbereich (74) selbstjustiert an die Grösse des Durchgangskontakts (76) angepasst ist.

Description

Beschreibung
Durchgangskontakt und Verfahren zum Herstellen desselben
Die vorliegende Erfindung bezieht sich allgemein auf integrierte Schaltungen und insbesondere auf einen Durchgangskon- takt zur Erzeugung einer leitfähigen Verbindung zwischen zwei Leiterbahnen.
Zur Zeit werden bei der Herstellung von integrierten Schaltungen zur leitfähigen Verbindung zweier Metallbahnen Inter- metallkontakte verwendet, die einen Durchmesser besitzen, der kleiner als die Breite der darüberliegenden und der darunterliegenden Metallbahn ist. Beim Layout einer integrierten Schaltung muß der sich ergebende Überlapp der Metallbahnen im Kontaktbereich berücksichtigt werden.
Fig. 32 zeigt einen Abschnitt eines exemplarischen Layouts, wie er bei dem Entwurf einer integrierten Schaltung bisher vorkommen konnte. Mit durchgezogenen Linien sind in Fig. 32 vier Metallbahnen 500, 502, 504 und 506 gezeigt, die in einer oberen Struktur- bzw. Leiterbahnebene angeordnet sind. Auf entsprechende Weise sind mit gepunkteten Linien vier Metallbahnen 508, 510, 512 und 514 gezeigt, die in einer unteren Strukturebene angeordnet sind, die sich unterhalb der oberen Strukturebene befindet und von derselben isoliert ist. Wie es in Fig. 32 zu erkennen ist, sind die Metallbahnen 500-514 in Fig. 32 exemplarisch so angeordnet, daß die Metallbahnen 500- 506 bzw. 508-514 einer Strukturebene parallel zueinander ver- laufen, und daß die Metallbahnen 500-514 der unterschiedlichen Strukturebenen paarweise jeweils so angeordnet sind, daß eine Metallbahn einer Strukturebene bis zu einem Kontaktort 516, 518, 522 und 522 verläuft, von wo aus eine jeweilige Metallbahn der anderen Strukturebene in derselben Richtung weg- führt. Wie es zu erkennen ist, weist jede Metallbahn 500-514, d.h. sowohl die der oberen Strukturebene als auch die der unteren Strukturebene, am Kontaktort 516, 518, 520 und 522 ei- nen verbreiterten Bereich 524, 526, 528, 530 bzw. 532, 534, 536 und 538 auf, wobei darauf hingewiesen wird, daß von der Umrandung des verbreiterten Bereichs 532-538 der Metallbahnen 508-514 der unteren Strukturebene lediglich ein kurzer Ab- schnitt zu sehen ist, da der Rest der Umrandung durch den verbreiterten Bereich 524-530 der Metallbahnen 500-506 der oberen Strukturebene verdeckt ist. Die verbreiterten Bereiche 524-528 sind durch Intermetallkontakte 540, 542, 544 und 546 elektrisch miteinander verbunden, die einen Querschnitt auf- weisen, der kleiner als die verbreiterten Bereiche ist, und die bei der Herstellung in einem von der Strukturierung der Leitbahnebenen getrennten Strukturierungsschritt hergestellt werden.
Fig. 32 zeigt durch Doppelpfeile ferner Minimalbreiten wl, w2 und Minimalabstände sl, s2 an, die während des Schaltungsentwurfs beim Layout eingehalten werden müssen und durch Entwurfsregeln festgelegt sind, die von dem zur späteren Herstellung vorgesehenen Herstellungsverfahren abhängen, wie z.B. einem CMOS-Verfahren. Die Minimalbreiten wl und w2 legen die minimale Breite der Metallbahnen der oberen bzw. unteren Strukturebene fest und ergeben sich beispielsweise aufgrund physikalischer Grenzen bei dem Lithographieschritt zur Strukturierung der einzelnen Strukturebenen. Die Minimalabstände sl und s2 legen den minimalen Abstand fest, den eine Metallbahn von einer anderen Metallbahn oder ein erstes Merkmal von einem zweiten Merkmal an der oberen bzw. unteren Strukturebene besitzen muß, und ergibt sich beispielsweise ebenfalls aufgrund physikalischer Grenzen bei dem Lithographieschritt zur Strukturierung der einzelnen Strukturebenen.
Wie es aus Fig. 32 zu erkennen ist, ist jede Metallbahn 500- 514 am Kontaktort 516-522 zu jeder Seite hin um eine Länge X nach außen hin verbreitert. Wie es ferner zu sehen ist, sind die verbreiterten Bereiche 524-538 größer als der Querschnitt der Intermetallkontakte 540-546. Der entstehende Überlapp trägt Prozeßtoleranzen Rechnung, die sich durch Justagefehler zwischen der Strukturierung der Löcher für die Intermetallkontakte 540-546 auf der einen Seite und den Strukturierungen der Metallbahnen der oberen bzw. unteren Strukturebene auf der anderen Seite ergeben. Aufgrund der Verbreiterung um die Länge X kann im Layout bei Metallbahnen mit Intermetallkon- takten nicht der minimal mögliche Leiterabstand sl bzw. s2 verwendet werden. Der minimale Abstand zwischen zwei Metallbahnen gleicher Strukturebene mit minimaler Breite ergibt sich effektiv vielmehr zu sl + X und ist somit um den Wert X vergrößert, d.h. die Länge, um die die minimale Leiterbahnbreite wegen des notwendigen Überlapps bezüglich des Interme- tallkontakts verbreitert werden muß.
Die oben erläuterte Vergrößerung des Minimalabstands zwischen Metallbahnen gleicher Strukturebene bewirkt folglich eine Reduzierung des Integrationsgrades von integrierten Schaltungen. Eine reduzierte Chipfläche wäre jedoch in vielen Anwendungsbereichen von integrierten Schaltungen wünschenswert, da häufig erhebliche Anforderungen an die Chipfläche gestellt werden, wie z.B. im Bereich von Chipkarten.
Ein weiterer Nachteil an dem Bezug nehmend auf Fig. 32 beschriebenen Kontaktierungsschema besteht darin, daß die Intermetallkontakte aus den obigen Gründen immer einen kleine- ren Durchmesser als die Leiterbahnen aufweisen müssen und aus diesem Grund die kritische Stelle für eine Elektromigration darstellen.
Es besteht deshalb ein Bedarf nach einem Kontaktierungssche- ma, welches eine höhere Integrationsrate und eine höhere Elektromigrationsfestigkeit ermöglicht .
Die Aufgabe der vorliegenden Erfindung besteht darin, einen Durchgangskontakt zur Erzeugung einer leitfähigen Verbindung einer ersten Leiterbahn und einer zweiten Leiterbahn sowie ein Verfahren zum Herstellen desselben zu schaffen, so daß der Durchgangskontakt verbesserte elektrische Eigenschaften aufweist und/oder eine erhöhte Integrationsrate ermöglicht.
Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 und einen Durchgangskontakt gemäß Anspruch 13 gelöst.
Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß von der herkömmlichen Art und Weise, die Leiterbahnen am Kon- taktort getrennt von dem jeweiligen Durchgangskontakt zu strukturieren abgegangen werden muß, um zu ermöglichen, daß die Strukturierung der Leiterbahnen mit der prozeßtechnisch geringst möglichen Beabstandung der einzelnen Leiterbahnen in einer Leiterebene durchgeführt werden kann. Erfindungsgemäß wird deshalb eine der Leiterbahnen innerhalb des Kontaktbereiches zusammen mit dem Durchgangskontakt im selben Prozeßschritt gebildet, nämlich durch Bilden und anschließendes Füllen einer Kontaktöffnung im Kontaktbereich, in die ein Graben für die eine Leiterbahn mündet. Hierdurch wird eine Selbstjustage der Breite dieser Leiterbahn im Bereich des
Durchgangskontaktes an die Größe des Durchgangskontaktes erzielt. Da die Bildung der Kontaktöffnung und damit die Strukturierung des breiten, an die Größe des Durchgangskontaktes selbstjustiert angepaßten Bereichs der einen Leiterbahn sowie des Durchgangskontaktes in einem von der Strukturierung dieser Leiterbahn außerhalb des Kontaktbereiches getrennten Schritt durchgeführt wird, ergibt sich aus der Verbreiterung kein vergrößerter einzuhaltender Mindestabstand zwischen benachbarten Leiterbahnen einer Leiterebene, da die Justagefeh- 1er bei der Bildung der Kontaktöffnung kleiner sind als die prozeßbedingt einzuhaltenden Mindestabstände von Merkmalen eines Strukturierungsschrittes . Folglich wird durch die Erfindung die benötigte Chipfläche reduziert. Ferner wird durch die Selbstjustage verhindert, daß der Durchgangskontakt schmaler als die Leiterbahnen sein muß, wodurch die Elektro- migrationsfestigkeit des Durchgangskontaktes erhöht sowie der Widerstand desselben reduziert werden kann. Anhand der vorliegenden Erfindung ist es folglich möglich, integrierte Schaltungen zu entwerfen und herzustellen, die einen reduzierten Flächenbedarf aufweisen und aufgrund der erhöhten Elektromigrationsfestigkeit und des reduzierten Widerstands der Kontakte zwischen Leiterbahnen verbesserte elektrische Eigenschaften aufweisen.
Gemäß einem speziellen Ausführungsbeispiel wird der Interme- tallkontakt in Dual-Damascene-Technologie hergestellt.
Weitere bevorzugte Ausgestaltungen der vorliegenden Erfindung sind in der folgenden detaillierten Beschreibung sowie in den Unteransprüchen definiert.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
Fig. 1 einen Abschnitt eines exemplarischen Layouts, bei dem Intermetallkontakte gemäß der vorliegenden Erfindung verwendet werden;
Fig. 2 bis Fig. 8 Querschnittansichten zweier Paare einer oberen und einer unteren Leiterbahn, von den die
Leiterbahnen eines Paares durch einen Intermetall- kontakt verbunden sind, wobei Zustände aufeinanderfolgende Prozeßschritte bei der Herstellung gezeigt sind, gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 9 eine Querschnittansicht der derjenigen von Fig. 5 entspricht, wobei die Auswirkung eines Justagefeh- lers bei der Strukturierung der oberen Leiterbahn veranschaulicht wird; Fig. 10 eine Querschnittansicht der derjenigen von Fig. 5 entspricht, wobei die Auswirkung eines Justagefeh- lers bei der Strukturierung der oberen Leiterbahn für den Fall einer größeren Ätztiefe veranschau- licht wird;
Fig. 11 bis 18 Querschnittansichten zweier Paare einer oberen und einer unteren Leiterbahn, von den die Leiterbahnen eines Paares durch einen Inter etallkon- takt verbunden sind, wobei Zustände aufeinanderfolgende Prozeßschritte bei der Herstellung gezeigt sind, gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 19 bis 29 Schnittansichten zweier Paare einer oberen und einer unteren Leiterbahn, von den die Leiterbahnen eines Paares durch einen Intermetallkontakt verbunden sind, wobei Zustände aufeinanderfolgende Prozeßschritte bei der Herstellung gezeigt sind, gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 30. Querschnittansicht einer Intermetallkontaktanord- nung gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 31 Querschnittansicht der Intermetallkontaktanordnung von Fig. 30, wobei der Schnitt senkrecht zu dem von Fig. 30 verläuft; und
Fig. 32 ein exemplarisches Layout einer integrierten Schaltung, bei dem herkömmliche Intermetallkontakte verwendet werden.
Bevor bezugnehmend auf die Figuren die Erfindung anhand von Ausführungsbeispielen näher erläutert wird, wird darauf hingewiesen, daß gleiche oder funktionsgleiche Elemente in den Figuren mit gleichen Bezugszeichen versehen sind, und daß eine wiederholte Beschreibung dieser Elemente bei der Beschreibung der Figuren vermieden wird.
Fig. 1 zeigt zunächst ein Abschnitt eines exemplarischen Layouts, bei dem Durchgangskontakte gemäß der vorliegenden Erfindung verwendet werden. Aus der nun folgenden Beschreibung bezüglich Fig. 1 wird sich deutlich ergeben, daß es durch die vorliegende Erfindung ermöglicht wird, in einem Layout Lei- terbahnen einer Leiterbahn- bzw. Strukturebene so eng zu setzen, wie es durch die Prozeßparameter für Leiterbahnen mit minimaler Leiterbahnbreite möglich ist.
In dem Layoutabschnitt von Fig. 1 sind vier Leiterbahnen 10, 12, 14, 16 mit durchgezogenen Umrandungslinien gezeigt, die in einer oberen Strukturebene bzw. Leiterbahnebene angeordnet sind. Ferner sind vier Leiterbahnen 18, 20, 22 und 24 mit gepunkteten Umrandungslinien gezeigt, die in einer unteren Strukturebene angeordnet sind. Wie bei dem Beispiel von Fig. 32 sind die Leiterbahnen 10-24 in dem Layout von Fig. 1 derart angeordnet, daß Leiterbahnen 10-16 bzw. 18-24 einer Strukturebene parallel zueinander angeordnet sind, und daß die Leiterbahnen 10-24 paarweise derart zueinander ausgerichtet sind, daß eine Leiterbahn einer Strukturebene in einer Richtung bis zu einem Kontaktort 26, 28, 30 und 32 verläuft, von wo aus eine entsprechende Leiterbahn der anderen Strukturebene in dieselbe Richtung (in Fig. 1 in der Längsrichtung des Blattes) weiterläuft. An jedem Kontaktort 26-32 ist in einem Kontaktbereich 34, 36, 38 und 40 ein Durchgangskontakt gebildet, der die selben Abmessungen wie der Kontaktbereich aufweist und deshalb in der folgenden Beschreibung mit demselben Bezugszeichen wie der entsprechende Kontaktbereich angegeben wird. Es wird darauf hingewiesen, daß die Umrandungslinie der unteren Leiterbahnen 18-24 im Kontaktbereich 34-40 zum einen durch die durchgezogenen Seitenlinien der oberen
Leiterbahn 10-16 und zum anderen durch der Abschnitt der ge- strichelten Linie der Kontaktbereiche 34-40, der die oberen Leiterbahnen 10-16 durchquert, verdeckt werden.
Es wird darauf hingewiesen, daß in dem in Fig. 1 gezeigten Layout keine Leiterbahn einen verbreiterten Bereich aufweist, obwohl gemäß der vorliegenden Erfindung jede der Leiterbahnen 10-16 der oberen Strukturebene im Kontaktbereich 34-40 eine Breite aufweist, die selbstjustiert an die Weite des Kontaktbereiches bzw. des Kontaktes 34-40 angepaßt ist, wie es im folgenden näher erläutert werden wird. Genauer ausgedrückt bedeutet dies, daß in dem Fall, daß Fig. 1 eine Draufsicht der Leiterbahn-Kontakt-Anordnung darstellen würde, die durchgezogene Umrandungslinie jeder Leiterbahn 10-16 der oberen Strukturebene am Kontaktort 26-32 der gestrichelten Linie 34- 40 entlang verlaufen würden. Der Grund für die abweichende Darstellung wird im folgenden noch erläutert werden.
Fig. 1 zeigt anhand von Doppelpfeilen ferner minimale Leiterbahnbreiten wl und w2 sowie Minimalabstände sl und s2 an, die durch die dem Layout zugrundeliegende Prozeßtechnologie festgelegt sind und beim Layoutentwurf einzuhalten sind. Die Leiterbahnbreiten wl und w2 legen die minimale Breite für Leiterbahnen der oberen bzw. unteren Leiterbahnebene fest, während die Minimalabständen sl und s2 minimale Abständen zwi- sehen benachbarten Leiterbahnen oder anderen Merkmalen einer Leiterbahnebene, d.h. der oberen oder der unteren, festlegen. Mit einem Doppelpfeil ist ferner ein Abstand s3 des Kontaktes 34, der die obere Leiterbahn 10 mit der unteren Leiterbahn 18 leitfähig verbindet, zu der benachbarten oberen Leiterbahn 12 gezeigt. Es wird daran erinnert, daß, wie es bereits im vorhergehenden erwähnt worden ist, am Kontaktort 26 die obere Leiterbahn 10 erfindungsgemäß eine Breite aufweist, die an die Weite des Kontaktes 34 selbstjustiert ist, so daß der Abstand s3 ebenfalls den Abstand der oberen Leiterbahn 10 zu der benachbarten Leiterbahn 12 darstellt. Ferner ist in Fig. 1 ein Abstand s4 zwischen benachbarten Kontakten 34 und 36 gezeigt. Wie es Fig. 1 zu entnehmen ist, können für die Anordnung der Leiterbahnen 10-24 jeweils der minimal mögliche Abstand sl bzw. s2 und die minimal mögliche Leiterbahnbreite wl und w2 verwendet werden, auch wenn Intermetallkontakte 34-40 vorgesehen sind, und auch wenn abweichend von der Darstellung im Layout von Fig. 1 der Abstand zweier benachbarter oberer Leiterbahnen 10-16 an den Kontaktorten 26-32 kleiner als die Minimalbreite sl, nämlich s3, beträgt. Die Leiterbahnen 10-24 sind, wie im vorhergehenden erwähnt, auch innerhalb der Kontaktbereiche 34-40 mit der minimalen Leiterbahnbreite wl bzw. w2 gezeigt, obwohl die oberen Leiterbahnen 10-16 an den Kontaktorten 26-32 erfindungsgemäß eine an die Kontaktweite selbstjustiert angepaßte Breite aufweisen, weil hierdurch in dem Fall eines computergestützten Layoutentwurfes sichergestellt wird, daß bei der Überprüfung der Einhaltung der Entwurfsregeln, wie sie beispielsweise durch ein Unterprogramm durchgeführt wird, keine Fallunterscheidung hinsichtlich der Kontaktstellen 26-32 bei der Überprüfung der Frage getroffen werden muß, ob der Minimalabstand sl zwischen Merkmalen der oberen Leiterbahnebene eingehalten worden ist. In dem anderen Fall nämlich, daß die oberen Leiterbahnen 10-16 mit Umrandungslinien dargestellt werden würden, die entlang der gestrichelten Linien 34 führen, würde bei Überprüfung der Ein- haltung der Designregeln an den Kontaktstellen 26-32 ein Fehler hervorgerufen werden, da die Abstände zwischen den Kontaktbereichen 34-40 und den Leiterbahnen 10-16 s3 betragen und somit kleiner als der Minimalabstand sl sind.
Der Grund dafür, daß die oberen Leiterbahnen 10-16 trotz der an die Kontaktweite der Intermetallkontakte 34-40 angepaßten vergrößerten Breite an den Kontaktstellen 26-32 so eng gesetzt werden können, als besäßen dieselben überall die Minimalbreite wl, besteht darin, daß die Strukturierung der Lei- terbahnen 10-16 außerhalb der Kontaktbereiche 34-40 einerseits und die Strukturierung der Kontakte und der Leiterbahnen 10-16 innerhalb der Kontaktbereiche 34-40 andererseits in verschiedenen Prozeßschritten durchgeführt werden. Auf diese Weise unterliegt die Beabstandung des Bereiches der Leiterbahnen 10-16 innerhalb der Kontaktbereiche 34-40 nicht der Prozeß-, wie z.B. Lithographie-, bedingten Minimalabstandsbe- dingung sl. Der Abstand s3 des Kontaktbereiches 34 zu der oberen Leiterbahn 12 muß lediglich größer als ein Minimalabstand sein, der durch Prozeßtoleranzen, wie z.B. Justagefeh- ler bezüglich der oberen und unteren Leiterbahnebene bei der Belichtung und Weitentoleranz des Intermetallkontaktes 34 bei Belichtung und Ätzung, definiert wird. Diese Prozeßtoleranzen sind jedoch viel kleiner als die Minimalbreiten wl und w2 und Minimalabstände sl und s2 der Leiterbahnen 10-24 die beispielsweise lithographisch bedingt sind.
Lediglich der Vollständigkeit halber sei darauf hingewiesen, daß die Abstände zwischen den benachbarten Intermetallkontak- ten, da dieselben in einem gemeinsamen Prozeßschritt hergestellt werden, ebenfalls der Einhaltung eines prozeßabhängigen Minimalabstands S4 unterworfen sind, der von der verwen- deten Maskentechnik abhängt, und der sich von Sl unterscheiden kann.
Wie es in der vorhergehenden Beschreibung des Layouts von Fig. 1 beschrieben worden ist, wird es durch die vorliegende Erfindung ermöglicht, in einem Layout Leiterbahnen so eng zu setzen, wie es unter Berücksichtigung prozeßbedingter Minimalabstände sl bzw. s2 möglich ist, wodurch sich ein minimaler bzw. reduzierter Flächenbedarf ergibt. Für bestimmte Anwendungsbereiche, bei denen durch bestimmten Standards bzw. Normen feste Chipflächengrößen vorgegeben sind, bedeutet dies, daß die eingesparte Fläche zur Implementierung zusätzlicher Funktionen oder dergleichen verwendet werden kann. Ferner ist, wie es in Fig. 1 gezeigt ist, die Weite jedes Intermetallkontaktes größer als die Breite der Leiterbahnen 10- 24 außerhalb der Kontaktorte 26-40, so daß die Intermetallkontakte in ihrer Elektromigrationsfestigkeit deutlich verbessert sind. Für integrierte Schaltungen bedeutet die vor- liegende Erfindung folglich eine reduzierte Chipfläche und verbesserte elektrische Eigenschaften.
Im folgenden werden bezugnehmend auf die Fig. 2-29 verschie- dene Ausführungsbeispiele zur Herstellung eines Intermetall- kontaktes gemäß der vorliegenden Erfindung beschrieben. Jede dieser Figuren zeigt in einem Querschnitt auf der linken Seite eine obere und eine untere Leiterbahn, die durch einen jeweiligen Intermetallkontakt leitfähig verbunden sind bzw. werden sollen, und auf der rechten Seite eine obere und untere Metallbahn, die nicht miteinander verbunden sind bzw. werden sollen, und zwar nach aufeinanderfolgenden Prozeßschritten zur Herstellung des Intermetallkontaktes. Die Querschnitte entsprechen somit Querschnitten entlang der Schnittlinie A in dem Layout von Fig. 1, falls angenommen wird, daß sich die untere Leiterbahn 20 über die Schnittebene A erstreckt.
Die dargestellten Ausführungsbeispiele stellen Prozeßabläufe dar, mit denen ein Intermetallkontakt in Dual-Damascene- Technologie hergestellt werden kann, und bei denen die Weite des Intermetallkontaktes größer vorgesehen sein kann als die minimalen Breiten der oberen und unteren Metallbahnen, während im Gegensatz hierzu bei den Intermetallkontakten herkömmlicher Art die Weite des Intermetallkontaktes stets klei- ner oder gleich der Weite der oberen und unteren Metallbahn sein mußte, wie es Bezug nehmend auf Fig. 32 erläutert wurde.
Bezugnehmend auf Fig. 2-8 wird zunächst ein erstes Ausführungsbeispiel zur Herstellung eines Intermetallkontaktes ge- maß der vorliegenden Erfindung beschrieben. Fig. 2 stellt einen Zustand während des Prozeßablaufes dar, bei dem die Leiterbahnen der unteren Leiterebene bereits gebildet worden sind und eine Maske zur Strukturierung der oberen Leiterbahnen bzw. der oberen Leiterebene aufgebracht ist. Fig. 2 zeigt eine erste Isolationsschicht 50, in der beispielsweise mittels einer Damascene-Technologie die untere Leiterbahn 18 und die untere Leiterbahn 20 der unteren Leiterebene strukturiert worden sind, wobei die untere Leiterebene allgemein mit 52 angezeigt ist und an eine Hauptseite 54 der ersten Isolationsschicht 50 angrenzt. Wie es zu sehen ist, ist bei der Strukturierung der unteren Leiterbahnen 18, 20 der unteren Leiterebene 52 der durch die Designregeln auferlegte Minimalabstand s2 einzuhalten. Auf der ersten Isolationsschicht 50 bzw. der Hauptseite 54 ist eine zweite Isolationsschicht 56 beispielsweise durch Abscheidung aufgebracht worden. Wie es durch einen Doppelpfeil angezeigt ist, weist die zweite Iso- lationsschicht eine Dicke tl auf. Anschließend ist eine Maske 58 für die Strukturierung der oberen Leiterbahnen 10 und 12 der oberen Leiterebene auf einer Hauptseite 59 der Isolationsschicht 56 aufgebracht und geeignet strukturiert worden, wie z.B. durch Belichtung und anschließende Entwicklung, um Öffnungen 60 und 62 an denjenigen Stellen zu erzeugen, an denen die Leiterbahnen 10 und 12 gebildet werden sollen, bzw. um die zweite Isolationsschicht 56 an diesen Stellen freizulegen. Die Maske 58, wie z.B. Photolack, wird hierbei relativ zu der unteren Leiterebene bzw. relativ zu den unteren Lei- terbahnen 18 und 20 oder eine zur Strukturierung derselben verwendete Leitermaske justiert.
Fig. 3 stellt den Zustand dar, der sich einstellt, nachdem beispielsweise mittels eines Ätzschrittes an den freigelegten Stellen 60, 62 für die obere Leiterebene 64 Graben 66, 68 der Tiefe dl in der zweiten Isolationsschicht 56 gebildet worden sind. Die Tiefe dl definiert somit die Schichtdicke der oberen Leitereben 64. Anschließend wird die Maske 58 mittels bekannter Verfahren, wie z.B. mittels Lackstrippens, Trocken- oder Naßätzens, entfernt.
Fig. 4 zeigt den Zustand, der sich einstellt, nachdem auf der strukturierten oberen Seite 59 der zweiten Isolationsschicht 56 eine Maske 72, wie z.B. Photolack, für die Bildung des In- termetallkontaktes 34 aufgebracht und strukturiert, wie z.B. belichtet und entwickelt, worden ist, um in der Maske 72 eine Öffnung 74 zu bilden, die auf der Seite 59 der zweiten Isola- tionsschicht 56 einen freigelegten Kontaktbereich definiert. Die Justierung der Maske 72 wird entweder bezüglich der unteren oder der oberen Leiterebene bzw. einer unteren oder einer oberen Leitermaske 52, 64 durchgeführt.
Wie es in Fig. 5 zu sehen ist, wird daraufhin von der Öffnung 74 in der Maske 72 her eine Kontaktöffnung 76 in die zweite Isolationsschicht 56 bis zu der unteren Leiterebene 52 bzw. der unteren Leiterbahn 18 bzw. der Hauptseite 54 hinab ge- ätzt. Die Tiefe der Ätzung beträgt somit d2 = tl - dl. Bei geringer Überätzzeit wird der Bereich der unteren Leiterbahn 18 geöffnet, in dem dieselbe mit dem Bereich überlappt, an dem der Graben 66 (Fig. 4) für die obere Leiterbahn gebildet worden ist. Eine FehlJustierung des oberen Leiterbahngrabens 66 und der unteren Leiterbahn 18 zueinander führt folglich zu einer reduzierten Kontaktfläche wie es bezugnehmend auf Fig. 9 näher beschrieben werden wird. Am Randbereich 78 der Kontaktöffnung 76 ist die Öffnungstiefe um die Tiefe dl im Vergleich zu dem Bereich, bei dem der Graben 66 für die obere Leiterbahn gebildet worden ist, reduziert.
Nach der Ätzung der Kontaktöffnung 76 wird, wie es in Fig. 6 gezeigt ist, die Maske 72 wieder entfernt und daraufhin, wie es in Fig. 7 gezeigt ist, ein leitfähiges Material 78, wie z.B. ein metallisches Material aus Kupfer, Aluminium oder einem anderen Metall, für die obere Leiterebene 64 auf der Seite 59 der zweiten Isolationsschicht 56 aufgebracht, wie z.B. durch ein Abscheideverfahren oder ein anderes geeignetes Verfahren. Wie es in Fig. 7 auf der linken Seite zu sehen ist, füllt das aufgebrachte leitfähige Material 78 sowohl die Kontaktöffnung 76 für den Intermetallkontakt 34 (Fig. 1) als auch den Graben 66 für die obere Leiterbahn 10 (Fig. 1) aus. Auf der rechten Seite ist die Füllung des Grabens 68 für die obere Leiterbahn 12 ersichtlich.
Das überschüssige Material mit einer Dicke t3 oberhalb der Seite 59 der zweiten Isolationsschicht 56 wird, wie es in Fig. 8 gezeigt ist, in einem anschließenden Prozeßschritt entfernt, wie z.B. durch chemisch-mechanisches Polieren, wobei sich der in Fig. 8 gezeigte Zustand einstellt, bei dem sowohl der Intermetallkontakt 34 als auch die obere Leitereben 64 bzw. die oberen Leiterbahnen 10 und 12 fertiggestellt sind. Wie es ferner Fig. 8 zu entnehmen ist, werden die Leiterbahnen 10, 12 durch die Entfernung des aufgebrachten überschüssigen leitfähigen Materials 78 voneinander isoliert.
In Fig. 8 ist zur Veranschaulichung innerhalb der Kontaktöffnung 76 durch eine gestrichelte Linie 80 der Anteil der Leiterbahn 10 und der Anteil des Intermetallkontaktes 34 an dem in die Kontaktöffnung 76 gefüllten metallischen Material 78 gezeigt. Die gestrichelte Linie 80 stellt somit die Grenzbzw. Kontaktfläche zwischen dem Teil der Leiterbahn 10, der innerhalb des Kontaktbereiches liegt und durch die Maske von Fig. 4 definiert worden ist, und dem Intermetallkontakt 34 dar. Wie es zu erkennen ist, ist die Breite der Leiterbahn 10 im Kontaktbereich an die Weite des Intermetallkontaktes 34 selbstjustiert angepaßt, da die Leiterbahn 10 im Kontaktbereich und der Intermetallkontakt 34 in einem gemeinsamen Ätzschritt (Fig. 5) festgelegt werden.
Wie es vorgehend beschrieben worden ist, werden während der Herstellung des Intermetallkontaktes zwei Justagen durchgeführt, nämlich die der Maske 58 für die obere Leiterebene relativ zu der unteren Leiterebene und die der Maske 72 für die Kontaktöffnung 76 relativ zu entweder der unteren oder der oberen Leiterebene. Beide Justagen sind Justagefehlern unterworfen, die jedoch klein genug sind, um unter Berücksichtigung der Minimalabständen sl und d2 nicht zur Kurzschlüssen zu führen. Jedoch ergeben sich aufgrund von Justagefehlern bei der Strukturierung der oberen Leiterbahn 10 Probleme bei der Bildung der Kontaktöffnung 76 für den Intermetallkontakt 34, die im folgenden bezugnehmend auf die Fig. 9 und 10 näher erläutert werden. Fig. 9 zeigt den Intermetallkontakt der Fig. 2-8 in einem Zustand, der demjenigen von Fig. 5 entspricht. Im Unterschied zu dem Zustand von Fig. 5 ist bei Fig. 9 bei der Strukturie- rung der oberen Leiterbahn 10 ein Justagefehler der Länge Δs aufgetreten. Die Ätzzeit und die Ätzrate sind wie bei Fig. 5 derart eingestellt, daß die Tiefe der Ätzung d2 beträgt, mit einer geringen Überätzzeit zur Öffnung der unteren Leiterbahn 18. Wie es zu sehen ist, wird die untere Leiterbahn 18 im Kontaktbereich nicht vollständig geöffnet, sondern nur in dem Bereich, in dem dieselbe mit der Strukturierung bzw. dem Graben 66 für die obere Leiterbahn 10 überlappt, da die nur hier die Öffnungstiefe der Kontaktöffnung 76 bis zu der unteren Leiterbahn 18 reicht. Aufgrund der Fehljustage bei der Maske 58 (Fig. 2) wird folglich die Kontaktfläche, d.h. die Grenzfläche zwischen der Kontaktöffnung 76 bzw. des Intermetall- kontakts auf der einen und der unteren Leiterbahn 18 auf der anderen Seite, reduziert, wie es beispielsweise bei 82 zu erkennen ist. Der Kontaktwiderstand erhöht sich damit abhängig von der FehlJustierung bei der Justage der Maske 58 für die obere Leiterebene 64 (Fig. 2), was innerhalb einer integrierten Schaltung zu einer unerwünschten Ungleichheit bzw. Streuung von Kontaktwiderstandswerten führt.
Das in Fig. 9 gezeigte Problem läßt sich auch nicht durch Erhöhung der Ätzzeit und damit Erhöhung der Tiefe, bis zu der die Ätzung durchgeführt wird, lösen, wie es bezugnehmend auf Fig. 10 beschrieben wird. Fig. 10 zeigt ebenfalls einen der Fig. 5 entsprechenden Zustand des Intermetallkontaktes 34, wobei wie bei Fig. 9 bei der Justage der oberen Leiterebene ein Justagefehler der Größe Δs aufgetreten ist. Anders als bei Fig. 5 und Fig. 9 ist die Ätzzeit und Ätzrate derart eingestellt, daß die Tiefe der Ätzung tl beträgt. Durch diese höhere Ätzzeit wird die komplette untere Leiterbahn 18 im Be- reich des Intermetallkontaktes freigelegt, wobei jedoch gleichzeitig eine erhöhte Einätzung der Isolationsschicht 50 in demjenigen Bereich neben der unteren Leiterbahn 18 auf- tritt, in dem der Graben 66 für die obere Leiterbahn 10 angelegt, die untere Leiterbahn 18 jedoch nicht strukturiert ist, wie es in Fig. 10 bei 84 angezeigt ist. Wie es bei 84 zu sehen ist, entsteht folglich seitlich der unteren Leiterbahn 18 ein Graben. Diese Topologie, die durch die Einätzung neben der unteren Leiterbahn 18 und die unterschiedliche Ätztiefe im Randbereich der Kontaktöffnung entsteht, kann zu weiteren Problemen bei Barrierendichtigkeit und Füllverhalten bei der Metallabscheidung führen.
Bezugnehmend auf Fig. 11-18 wird nun ein Ausführungsbeispiel beschrieben, welches den durch die Fehljustage bei der Strukturierung der oberen Leiterebene auftretenden Problemen des Ausführungsbeispiels von Fig. 2-10 durch Vorsehen einer Ätz- Stoppschicht oberhalb der unteren Leiterebene begegnet.
Das folgende Ausführungsbeispiel löst die Probleme der Reduzierung der Kontaktfläche abhängig von der Fehljustage bei der Strukturierung bzw. Belichtung der oberen Leiterebene oder der auftretenden Topologie am Boden des Intermetallkontaktes bei Erhöhung der Ätzzeit dadurch, daß zwischen der ersten Isolationsschicht 50 und der zweiten Isolationsschicht 56 eine weitere Isolationsschicht 100 vorgesehen ist. Dementsprechend zeigt Fig. 11, die den Intermetallkontakt in einem Zustand während der Herstellung zeigt, der demjenigen von Fig. 2 entspricht, die Isolationsschicht 50 mit der ersten Leiterebene 52 und insbesondere den unteren Leiterbahnen 18 und 20, die weitere Isolationsschicht 100, die auf der oberen Seite 54 der Isolationsschicht 50 aufgebracht ist, die über der weiteren Isolationsschicht 100 angeordnete zweite Isolationsschicht 56 und die Maske 58 zur Strukturierung der oberen Leiterebene, die bezüglich der unteren Leiterebene justiert ist und bereits Öffnungen 60, 62 definiert.
In zwei nachfolgenden Prozeßschritten wird wie bei dem ersten Ausführungsbeispiel bezugnehmend auf Fig. 3 und 4 beschrieben nacheinander eine Grabenätzung der oberen Leiterebene 64, um die Graben 66 und 68 der Tiefe dl für die obere Leiterbahn 10 bzw. 12 (Fig. 1) zu erzeugen, wie es in Fig. 12 gezeigt ist, eine Entfernung der Maske 58 sowie eine Aufbringung einer neuen Maske 72 zur Bildung des Intermetallkontaktes bzw. der spätem Kontaktöffnung aufgebracht, die eine Öffnung 74 am Kontaktbereich aufweist, wie es in Fig. 13 zu sehen ist.
Im Unterschied zu dem ersten Ausführungsbeispiel erfolgt daraufhin eine Ätzung eines Teils der Kontaktöffnung 76 des In- termetallkontaktes in die zweite Isolationsschicht 56 mit einem Ätzprozeß, der, wie es in Fig. 14 zu sehen ist, selektiv auf der weiteren Isolationsschicht 100 stoppt. Hierdurch kann im Unterschied zu dem ersten Ausführungsbeispiel die zweite Isolationsschicht 56 auch im Randbereich 102 der Kontaktöff- nung 76, d.h. dort, wo sich der Graben 66 nicht befand, vollständig entfernt werden, wodurch ein ebener Boden der Kontaktöffnung an der weiteren Isolationsschicht 100 erhalten wird. Die weitere Isolationsschicht 100 dient folglich als Ätzstoppschicht .
Wie es in Fig. 15 zu sehen ist, wird nach der Bildung der Kontaktöffnung 76 bis zur Ätzstoppschicht 100 die Maske 72 entfernt. Wie es in Fig. 16 zu sehen ist, wird nach der Entfernung der Maske 72 ein Ätzprozeß durchgeführt, durch wel- chen der an der Kontaktöffnung 76 freiliegende Teil der Ätzstoppschicht 100 geöffnet und die komplette untere Leiterbahn 18 im Bereich der Intermetallkontaktöffnung 76 freigelegt wird. Der Ätzprozeß kann hierbei selektiv zur ersten Isolationsschicht 50 und zur zweiten Isolationsschicht 56 sein, wie es vorliegend der Fall ist. Hierdurch ist die Bildung der Kontaktöffnung 76 abgeschlossen.
Wie es in Fig. 15 ebenfalls zu sehen ist, ist die wirksame Kontaktfläche für die untere Leiterbahn 18 im wesentlichen stets gleich, so lange die Länge x, um die die Weite der Kontaktöffnung 76 relativ zu der Breite der unteren Leiterbahn 18 verbreitert ist, ausreichend ist, um Fehljustagen bei der Justage der Maske 72 auszugleichen.
Entsprechend den Schritten 7 und 8 des ersten Ausführungsbeispiels wird anschließen durch Aufbringung des leitfähigen Materials 78, wie es in Fig. 17 gezeigt ist, und nachfolgendes Entfernen des Überschusses an leitfähigen Materials 78 der Intermetallkontakt 34 sowie die obere Leiterebene 64 bzw. die erste und zweite Leiterbahn 10 bzw. 12 gebildet.
Neben der Beseitigung des Problems der Reduzierung der Kontaktfläche abhängig von der Fehljustage bei der Strukturierung der oberen Leiterebene und der auftretenden Topologie am Boden des Intermetallkontaktes im Fall einer verlängerten Ätzzeit, wie es bei dem ersten Ausführungsbeispiel auftrat, liefert das zweite Ausführungsbeispiel durch das Vorsehen der zusätzlichen Isolationsschicht 100 zudem den Vorteil, daß die Maske 72 (Fig. 14) zur Bildung der Kontaktöffnung entfernt bzw. abgelöst werden kann, während die Leiterbahn 18 der un- teren Leiterebene 52 noch nicht freigelegt ist (siehe Fig. 14 bzw. 15). Dies ist vorteilhaft, da die Maske 72, wie z.B. eine Photolackschicht, üblicherweise mit einem Sauerstoffplasma entfernt wird, das freiliegende Metallschichten stark oxi- diert . Es wird jedoch darauf hingewiesen, daß die Entfernung der Ätzstoppschicht 100 von Fig. 16 auch vor der Entfernung der Maske 72 (Fig. 15) durchgeführt werden könnte, wobei jedoch die vorgehend beschriebene Prozeßablaufreihenfolge aus den vorgehend beschriebenen Gründen bevorzugt wird.
Bei den vorhergehend beschriebenen Ausführungsbeispielen wird die Dicke der oberen Leiterebene bzw. der oberen Leiterbahnen durch die Ätztiefe dl in die Isolationsschicht 56 definiert (vgl. Fig. 3 bzw. Fig. 12) . Die Dicke dl hängt damit direkt von der Reproduzierbarkeit der Ätztiefe ab und ist somit un- erwünschten Schwankungen unterworfen. Nachfolgend wird bezugnehmend auf Fig. 19-29 ein Ausführungsbeispiel zur Herstellung eines Intermetallkontaktes gemäß der vorliegenden Erfin- dung beschrieben, bei welchem die zweite Isolationsschicht 56 durch zwei Isolationsschichten 200, 202, zwischen denen eine Zwischenschicht 204 als Ätzstoppschicht angeordnet ist, und durch welche die Dicke der oberen Leiterebene bzw. oberen Leiterbahnen unabhängig von jeglicher Ätzrate oder Ätzdauer auf die Dicke der Isolationsschicht 202 oberhalb der Zwischenschicht 204 eingestellt werden kann.
Fig. 19 stellt einen Zustand während der Herstellung des In- termetallkontaktes dar, der demjenigen von Fig. 2 und 11 entspricht. Insbesondere zeigt Fig. 19 die erste Isolationsschicht 50, in der die erste Leiterebene 52 mit den Leiterbahnen 18 und 20 gebildet ist, die auf der oberen Seite 54 der ersten Isolationsschicht 50 vorgesehene Ätzstoppschicht 100, die die zweite Isolationsschicht 56 der ersten beiden Ausführungsbeispiele ersetzenden Isolationsschichten 200, 200, die auf der Ätzstoppschicht 100 angeordnet sind, und zwischen denen die Zwischenschicht 204 angeordnet ist, und die Maske 58 zur Strukturierung der oberen Leiterebene, die auf der Isolationsschicht 202 aufgebracht ist. Die Maske 58 ist, wie es im vorhergehenden beschrieben wurde, auf die untere Leiterebene 52 justiert und weist für die Bildung der zwei oberen Leiterbahngraben zwei Atzöffnungen 60, 62 auf. Die Dicke der Isolationsschicht 202, der Zwischenschicht 204, der Isolationsschicht 200 und der Ätzstoppschicht 100 sind in Fig. 19 exemplarisch mit den Dicken d2, d4, d3 und d5 angegeben.
Nach der Aufbringung der Maske 58 für die oberen Leiterbah- nen, wie es in Fig. 19 gezeigt ist, wird, wie in Fig. 20 dargestellt, mit einem selektiven Ätzprozeß die Isolationsschicht 202 der Dicke d2 geätzt, um einen Teil der Gräben 66, 68 für die obere Leiterebene 64 und insbesondere für die obere Leiterbahn 10 und die obere Leiterbahn 12 zu bilden. Die Ätzung stoppt selektiv auf der Zwischenschicht 204, die folglich als Ätzstoppschicht wirkt. Danach wird, wie es in Fig. 21 gezeigt ist, die Maske 58 entfernt und, wie es in Fig. 22 gezeigt ist, die Maske 72 für den Intermetallkontakt auf der Isolationsschicht 202 aufgebracht, die zur anschließenden Bildung der Kontaktöffnung ei- ne Öffnung 74 am Kontaktbereich aufweist. Mittels eines weiteren zur Zwischenschicht 204 selektiven Ätzprozesses wird anschließend die Isolationsschicht 202 innerhalb des durch die Maske 72 definierten Kontaktbereiches 74 entfernt, wie es in Fig. 23 zu sehen ist. Weitere selektive Ätzprozesse im Kontaktbereich 74 werden zur Entfernung der Zwischenschicht 204, wie es in Fig. 24 zu sehen ist, und zur Entfernung der Isolationsschicht 200, wie es in Fig. 25 zu sehen ist, durchgeführt. Die Ätzprozesse der Fig. 23-25 stoppen selektiv auf der jeweils unterhalb der zu ätzenden Schicht folgenden Schicht, d.h. der Zwischenschicht 204, der Isolationsschicht 200 bzw. der Ätzstoppschicht 100. Nach diesen Ätzschritten ist die Bildung der Kontaktöffnung 76 bis auf die Entfernung der Atzstoppschicht 100 abgeschlossen.
Daraufhin wird, wie es in Fig. 26 zu sehen ist, die Maske 72 entfernt und in einem weiteren Ätzprozeß wird die Ätzstoppschicht 100 geöffnet und die untere Leiterbahn 18 im Bereich des Intermetallkontaktes freigelegt, wodurch die Bildung der Kontaktöffnung 76 abgeschlossen ist, wie es in Fig. 27 er- sichtlich ist. Bei diesem Ätzschritt wird ferner die Zwischenschicht 204 in den strukturierten Bereichen in der oberen Leiterebene, insbesondere im Bereich der oberen Leiterbahnen 10 und 12, geätzt, wodurch die Tiefe des Grabens 68 auf d2 + d4 erhöht wird. Dieser Ätzprozeß kann hierbei selek- tiv zur Isolationsschicht 200 und zur Isolationsschicht 50 sein. Wie bei dem zweiten Ausführungsbeispiel ist es ebenfalls möglich, die Entfernung der Maske 72 nach der Öffnung der Ätzstoppschicht 100 durchzuführen, wobei jedoch in diesem Fall die Ablösung der Maske 72 bei offener Metallfläche und den damit verbundenen Oxidationsproblemen durchgeführt werden muß. In dem letztgenannten Fall kann jedoch die gleichzeitige Ätzung der Zwischenschicht 204 in den strukturierten Berei- chen der oberen Leiterebene während der Ätzung der Ätzstoppschicht 100 vermieden werden.
Anschließend wird wie bei den vorangegangenen Ausführungsbei- spielen eine Auffüllung der Öffnungen, d.h. der Kontaktöffnung 76 und der Graben 66 und 68 für die oberen Leiterbahnen mit leitfähigem Material 78 vorgenommen, wie es in Fig. 28 gezeigt ist, und daraufhin überschüssig aufgebrachtes leitfähiges Material 78 entfernt, wie es in Fig. 29 gezeigt ist. Wie es zusehen ist, ist die Dicke der oberen Leiterebene gleich der Dicke der beiden Schichten 202 und 204 und somit nicht Schwankungen der Ätzrate oder Ätzdauer unterworfen.
Fig. 30 und 31 zeigen Schnittbilder des Intermetallkontaktes 34 von Fig. 1 entlang der Ebene A bzw. einer Ebene B gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Der in den Fig. 30 und 31 gezeigte Intermetallkontakt entspricht demjenigen, der bei der Herstellung gemäß der Fig. 19-29 entsteht, wobei jedoch eine Barriereschicht 300 direkt unter den Leiterbahnen 18, 20 der unteren Leiterebene und den Leiterbahnen 10, 12 der oberen Leiterebene bzw. unterhalb des Intermetallkontaktes vorgesehen ist, um dieselben seitlich und unten gegen die Schichten 50, 100, 200-204 abzugrenzen. Diese Barrierenschicht hilft bei einer Strukturverkleinerung Zuverlässigkeitsprobleme bei der Herstellung der Leiterbahnen zu lösen. Die Barrierenschicht 300 unterhalb der oberen Leiterbahnen 10, 12 und des Intermetallkontaktes 34 kann beispielsweise vor dem Schritt der Auffüllung der Kontaktöffnung von Fig. 28 aufgebracht werden.
Die im vorhergehenden erwähnten Isolationsschichten 56, 200, 202 und 50 können aus Siliziumdioxid oder aus einem Low-k- Material, d.h. einem Isolationsmaterial mit einer Dielektrizitätskonstante, die kleiner als diejenige von Siliziumdioxid ist, bestehen. Die im vorhergehenden erwähnten Isolationsschichten 100 und 204 können beispielsweise aus Siliziumnitrid, Siliziumkarbid oder SiCOH bestehen. Die Leiterebenen 52, 64 bzw. die Leiterbahnen 10, 12 und 18, 20 und das zur Auffüllung verwendete leitfähige Material können beispielsweise Kupfer sein. Die Barriereschicht 200 kann beispielsweise eine Mehrfachschicht aus Tantal und Tantalnitrid sein. Die angegebenen Materialien sind jedoch lediglich nichterschöpfende Beispiele.
Bezugnehmend auf die vorhergehende Beschreibung wird darauf hingewiesen, daß, obwohl die Ätzschritte im vorhergehenden in den Figuren derart dargestellt worden sind, daß dieselben anisotrop sind, ferner isotrope oder zumindest Ätzverfahren verwendet werden können, bei denen die Ätzkante des Intermetallkontaktes derart gebildet wird, daß sie nicht senkrecht verläuft. Hieraus ergeben sich unterschiedliche Ausdehnungen der Intermetallkontaktöffnung an der Grenzfläche zu der oberen bzw. unteren Leiterbahn. Die Justage der Kontaktöffnung, die grundsätzlich bezüglich der oberen oder unteren Leiterebene durchgeführt werden kann, wird in diesem Fall bevorzugt auf diejenige Leiterebene justiert, in der der Durchmesser bzw. die Ausdehnung des Intermetallkontaktes größer ist, da hier der Abstand des Intermetallkontaktes zu der betreffenden benachbarten Leiterbahn kleiner ist.
Ferner wird darauf hingewiesen, daß, obwohl im vorhergehenden zur Bildung der Kontaktöffnung lediglich Ätzverfahren verwendet worden sind, ferner grundsätzlich auch andere Verfahren einsetzbar sind, wie z.B. Bohren oder dergleichen. Ferner ist die Erfindung nicht auf die im vorhergehenden exemplarisch genannten Materialien für die Schichten usw. beschränkt. Ins- besondere müssen für die einzelnen Schichten, wie z.B. die beiden Leiterebenen, nicht die gleichen Materialien verwendet werden.
Es wird ferner darauf hingewiesen, daß das Auffüllen des Gra- bens für die obere Leiterbahn, die mit der unteren Leiterbahn leitfähig verbunden werden soll, vor der Bildung der Kontaktöffnung durchgeführt werden kann, wobei das Metall der oberen Leiterbahn im Bereich des Kontaktbereichs beispielsweise mittels eines zusätzlichen Ätzschrittes vor der Bildung der Kontaktöffnung entfernt wird, um anschließend durch das leitfähige Material ersetzt zu werden, das bei Auffüllung der Kontaktöffnung aufgebracht wird. Ferner ist es möglich, lediglich die Kontaktöffnung zu befüllen und in einem gesonderten Schritt anschließend die Graben außerhalb der Kontaktbereiche zu befüllen.
Bezugszeichenliste
10 Leiterbahn der oberen Leiterbahnebene 12 Leiterbahn der oberen Leiterbahnebene 14 Leiterbahn der oberen Leiterbahnebene 16 Leiterbahn der oberen Leiterbahnebene 18 Leiterbahn der unteren Leiterbahnebene 20 Leiterbahn der unteren Leiterbahnebene 22 Leiterbahn der unteren Leiterbahnebene 24 Leiterbahn der unteren Leiterbahnebene 26 Kontaktort 28 Kontaktort 30 Kontaktort 32 Kontaktort 34 Kontaktbereich/Intermetallkontakt 36 Kontaktbereich/Intermetallkontakt 38 Kontaktbereich/Intermetallkontakt 40 Kontaktbereich/Intermetallkontakt 50 erste Isolationsschicht 52 untere Leiterbahnebene
54 obere Hauptseite der ersten Isolationsschicht 56 zweite Isolationsschicht
58 Maske für die obere Leiterbahnebene
59 obere Hauptseite der zweiten Isolationsschicht 60 Öffnung
62 Öffnung
64 obere Leiterbahnebene
66 Graben
68 Graben 72 Maske für Kontaktöffnung
74 Kontaktbereich
76 Kontaktöffnung
78 Randbereich der Kontaktöffnung
80 Grenz/Kontaktfläche 82 Versatz
84 Grabentopologie 100 Ätzstoppschicht 102 Randbereich der Kontaktöffnung
200 Isolationsschicht
202 Isolationsschicht
204 Zwischenschicht 300 Barrierenschicht
500 Leiterbahn der oberen Leiterbahnebene
502 Leiterbahn der oberen Leiterbahnebene
504 Leiterbahn der oberen Leiterbahnebene
506 Leiterbahn der oberen Leiterbahnebene 508 Leiterbahn der unteren Leiterbahnebene
510 Leiterbahn der unteren Leiterbahnebene
512 Leiterbahn der unteren Leiterbahnebene
514 Leiterbahn der unteren Leiterbahnebene
516 Kontaktort 518 Kontaktort
520 Kontaktort
522 Kontaktort
524 verbreiterter Bereich
526 verbreiterter Bereich 528 verbreiterter Bereich
530 verbreiterter Bereich
532 verbreiterter Bereich
534 verbreiterter Bereich
536 verbreiterter Bereich 538 verbreiterter Bereich
540 Intermetallkontakt
542 Intermetallkontakt
544 Intermetallkontakt
546 Intermetallkontakt

Claims

Patentansprüche
1. Verfahren zum Herstellen eines Durchgangskontaktes (34) zur Erzeugung einer leitfähigen Verbindung einer ersten Lei- terbahn (18) und einer zweiten Leiterbahn (10), mit folgenden Schritten:
A) Bereitstellen einer Isolationsschicht (56; 200, 202) mit einer ersten und einer derselben gegenüberliegenden zweiten (59) Hauptseite, wobei die erste Leiterbahn (18) sich bis in einen Kontaktbereich (74) erstreckend an der ersten Hauptseite gebildet ist, und ein sich bis zu dem Kontaktbereich (74) erstreckender Graben (66) mit einer Grabenbreite ( i) für die zweite Leiterbahn (10) in der zweiten Hauptseite (59) gebil- det ist;
B) Bilden einer Kontaktöffnung (76) im Kontaktbereich (74) , die sich von der zweiten Hauptseite (59) bis zu der ersten Leiterbahn (18) erstreckt, und in die der Graben (66) mündet; und
C) Füllen der Kontaktöffnung (76) mit einem leitfähigen Material (78), um den Durchgangskontakt (34) und die zweite Leiterbahn (10) im Kontaktbereich (74) zu erzeugen,
wobei der Schritt des Bildens und die Bildung des Grabens der zweiten Leiterbahn mittels unterschiedlicher Masken durchgeführt werden, und die Weite der gebildeten Kontaktöffnung größer als die Grabenbreite (wi) ist, so daß nach dem Füllen der Kontaktöffnung eine Leitbahnbreite der zweiten Leiterbahn (10) im Kontaktbereich (74) selbstjustiert an die Weite des Durchgangskontakts (76) angepaßt ist.
2. Verfahren gemäß Anspruch 1, bei dem bei dem Schritt C) auch der Graben für die zweite Leiterbahn (10) mit dem leitfähigen Material gefüllt wird, um die zweite Leiterbahn (10) zu erzeugen.
3. Verfahren gemäß Anspruch 1 oder 2, bei dem der Schritt A) folgende Teilschritte aufweist:
AI) Bereitstellen einer weiteren Isolationsschicht (50) ;
A2) Bilden eines Grabens für die erste Leiterbahn (18) in eine Hauptseite (54) der weiteren Isolationsschicht (50);
A3) Auffüllen des Grabens für die erste Leiterbahn (18) mit einem leitfähigen Material, um die erste Leiterbahn (18) zu bilden;
A4) Aufbringen der Isolationsschicht (56) auf der Hauptseite (54) der weiteren Isolationsschicht (50); und
A5) Bilden des Grabens (66) für die zweite Leiterbahn (10) in der der weiteren Isolationsschicht (50) gegenüberliegenden Hauptseite (59) der Isolationsschicht (56) .
4. Verfahren gemäß Anspruch 3, bei dem der Teilschritt A5) folgenden Teilschritt aufweist:
A5a) Justieren der Lage des Grabens (66) für die zweite Lei- terbahn (10) relativ zu der ersten Leiterbahn (18) .
5. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem der Schritt B) folgenden Teilschritt aufweist:
Bl) Justieren der Lage der Kontaktöffnung (76) relativ zu der ersten Leiterbahn (18) oder zu dem Graben (66) für die zweite Leiterbahn (10).
6. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem bei dem Schritt B) die Kontaktöffnung (76) derart gebildet wird, daß die Größe des Durchgangskontaktes (34) größer als eine Leiterbahnbreite (w2) der ersten Leiterbahn (18) ist.
7. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem bei dem Schritt B) die Kontaktöffnung (76) derart gebildet wird, daß die Größe des Durchgangskontaktes (34) größer als eine Leiterbahnbreite (wl) des Grabens 10 für die zweite Leiterbahn (10) ist.
8. Verfahren gemäß einem der Ansprüche 5 bis 7, bei dem der Schritt B) folgende Teilschritte aufweist:
B2) Aufbringen einer Ätzmaske (72) auf der zweiten Hauptseite (59) der Isolationsschicht (56), derart, daß die zweite Hauptseite (59) an dem Kontaktbereich (74) freiliegt; und
B3) Ätzen der Isolationsschicht (56) von der zweiten Hauptseite (59) her, um die Kontaktöffnung (76) zu bilden.
9. Verfahren gemäß Anspruch 8, bei dem bei dem Teilschritt B3) eine Ätzrate und eine Ätzdauer derart eingestellt sind, daß eine Tiefe der Ätzung einer Dicke (dl) der Isolationsschicht (56) minus einer Tiefe (dl) des Grabens (66) für die zweite Leiterbahn (10) entspricht.
10. Verfahren gemäß Anspruch 2, bei dem der Schritt A) folgenden Teilschritt aufweist:
A6) vor dem Teilschritt A4), Aufbringen einer Ätzstoppschicht (100),
und bei dem der Schritt B) folgende Teilschritte aufweist:
B2') Aufbringen einer Ätzmaske auf der zweiten Hauptseite (59) der Isolationsschicht (56), derart, daß die zweite
Hauptschicht (59) an dem Kontaktbereich (74) freiliegt; und B3') selektives Ätzen der Isolationsschicht (56) von der zweiten Hauptseite (59) her bis zu der Ätzstoppschicht (100);
B4 ' ) Entfernen der Ätzmaske (72); und
B5 ' ) Ätzen der Ätzstoppschicht (100) von der zweiten Hauptseite (59) her bis zu der ersten Leiterbahn (18).
11. Verfahren gemäß Anspruch 2, bei dem der Schritt A) an- stelle des Teilschritts A5) folgende Teilschritte aufweist:
A5") Aufbringen einer Zwischenschicht (204) auf der Isolationsschicht (200) ;
A6") Aufbringen einer Teilisolationsschicht (202) auf der Zwischenschicht (204); und
A7") Ätzen der zweiten Teilisolationsschicht (202) bis zu der Zwischenschicht (204), um den Graben (66) für die zweite Leiterbahn (10) zu bilden.
12. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem der Leiterbahnabstand der ersten Leiterbahn (18) von einer ersten benachbarten Leiterbahn (20) außerhalb des Kon- taktbereiches (74) und/oder der Leiterbahnabstand der zweiten Leiterbahn (10) von einer zweiten benachbarten Leiterbahn (12) außerhalb des Kontaktbereiches (74) im wesentlichen dem prozeßtechnisch minimal möglichen Leiterbahnabstand zwischen zwei Leiterbahnen entspricht.
13. Durchgangskontakt zur Erzeugung einer leitfähigen Verbindung einer ersten Leiterbahn (18) und einer zweiten Leiterbahn (10), wobei die erste Leiterbahn (18) sich bis in einen Kontaktbereich (74) erstreckend an einer ersten Hauptseite einer Isolationsschicht (56) gebildet ist, und ein sich bis zu dem Kontaktbereich (74) erstreckender Graben (66) mit einer Grabenbreite (wi) für die zweite Leiterbahn (10) in einer der ersten Hauptseite gegenüberliegenden zweiten Hauptseite (59) der Isolationsschicht gebildet, mit
einer Kontaktöffnung (76) im Kontaktbereich (74), die sich von der zweiten Hauptseite (59) bis zu der ersten Leiterbahn (18) erstreckt, in die der Graben (66) für die zweite Leiterbahn (10) mündet, wobei die Kontaktöffnung und der Graben (66) für die zweite Leiterbahn (10) im Kontaktbereich (74) mit einem leitfähigen Material (78) gefüllt sind, um den Durchgangskontakt (34) und die zweite Leiterbahn (10) im Kontaktbereich zu bilden, wobei die Kontaktöffnung und der Graben für de zweite Leiterbahn mittels unterschiedlicher Masken gebildet sind, und die Weite der gebildeten Kontaktöffnung größer als die Grabenbreite (wi) ist, so daß die Breite der zweiten Leiterbahn (10) im Kontaktbereich selbstjustiert an die Weite des Durchgangskontaktes (34) angepaßt ist.
EP03729428A 2002-01-16 2003-01-07 Durchgangskontakt und verfahren zum herstellen desselben Withdrawn EP1466360A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10201448A DE10201448A1 (de) 2002-01-16 2002-01-16 Durchgangskontakt und Verfahren zum Herstellen desselben
DE10201448 2002-01-16
PCT/EP2003/000065 WO2003060993A1 (de) 2002-01-16 2003-01-07 Durchgangskontakt und verfahren zum herstellen desselben

Publications (1)

Publication Number Publication Date
EP1466360A1 true EP1466360A1 (de) 2004-10-13

Family

ID=7712273

Family Applications (1)

Application Number Title Priority Date Filing Date
EP03729428A Withdrawn EP1466360A1 (de) 2002-01-16 2003-01-07 Durchgangskontakt und verfahren zum herstellen desselben

Country Status (5)

Country Link
EP (1) EP1466360A1 (de)
AU (1) AU2003235621A1 (de)
DE (1) DE10201448A1 (de)
TW (1) TW200308052A (de)
WO (1) WO2003060993A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007052049B4 (de) 2007-10-31 2020-06-18 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zum Strukturieren von vertikalen Kontakten und Metallleitungen in einem gemeinsamen Ätzprozess

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4324638A1 (de) * 1992-07-28 1994-02-03 Micron Technology Inc Verfahren zum Herstellen elektrischer Kontakte für integrierte Schaltungen sowie mit derartigen Kontakten ausgebildete integrierte Schaltung
US5726100A (en) * 1996-06-27 1998-03-10 Micron Technology, Inc. Method of forming contact vias and interconnect channels in a dielectric layer stack with a single mask
US5891799A (en) * 1997-08-18 1999-04-06 Industrial Technology Research Institute Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates
US6211092B1 (en) * 1998-07-09 2001-04-03 Applied Materials, Inc. Counterbore dielectric plasma etch process particularly useful for dual damascene
US6157081A (en) * 1999-03-10 2000-12-05 Advanced Micro Devices, Inc. High-reliability damascene interconnect formation for semiconductor fabrication
US6225211B1 (en) * 1999-04-29 2001-05-01 Industrial Technology Research Institute Method for making stacked and borderless via structures on semiconductor substrates for integrated circuits
US6017817A (en) * 1999-05-10 2000-01-25 United Microelectronics Corp. Method of fabricating dual damascene
US6313025B1 (en) * 1999-08-30 2001-11-06 Agere Systems Guardian Corp. Process for manufacturing an integrated circuit including a dual-damascene structure and an integrated circuit
US6635566B1 (en) * 2000-06-15 2003-10-21 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit
US6399512B1 (en) * 2000-06-15 2002-06-04 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO03060993A1 *

Also Published As

Publication number Publication date
DE10201448A1 (de) 2003-07-24
AU2003235621A1 (en) 2003-07-30
WO2003060993A1 (de) 2003-07-24
TW200308052A (en) 2003-12-16

Similar Documents

Publication Publication Date Title
DE69625975T2 (de) Halbleiteranordnung mit in selbstjustierter Weise gebildeter Leiternut und Kontaktloch und deren Herstellungsverfahren
DE3587985T2 (de) Herstellungsverfahren für integrierte Schaltungen und Anordnung.
DE102008048651B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren
DE69617849T2 (de) Halbleiter-Kondensator und Verfahren zu seiner Herstellung
DE68923305T2 (de) Elektrische Leitungen für elektronische Bauelemente.
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE68917614T2 (de) Verfahren zum Ausrichten und zur Herstellung eines Verbindungszapfens.
DE102010002454A1 (de) Metallisierungssystem eines Halbleiterbauelements mit verrundeten Verbindungen, die durch Hartmaskenverrundung hergestellt sind
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE3783404T2 (de) Leitende aktivierungsverbindungen fuer halbleiteranordnungen.
DE102019203224B4 (de) Selbstausgerichtete Mehrfachstrukturierungsprozesse mit geschichteten Dornen
DE4426311B4 (de) Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung
DE69226223T2 (de) Kontaktausrichtung für Festwertspeicher
DE68914572T2 (de) Verfahren zum Herstellen von Halbleitervorrichtungen.
EP0373258B1 (de) Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE112016006630T5 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE10246682A1 (de) Halbleiter-Vorrichtung
DE4437761B4 (de) Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung
DE4120592C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE69030946T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung
DE3855881T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Zwischenverbindungen, die über einer Halbleiterzone und über einer angrenzenden Isolationszone angebracht sind
DE10259792A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE10140468B4 (de) Verfahren zur Erzeugung von Kontaktlöchern auf einer Metallisierungsstruktur
WO2003060993A1 (de) Durchgangskontakt und verfahren zum herstellen desselben

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20040609

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT SE SI SK TR

AX Request for extension of the european patent

Extension state: AL LT LV MK RO

17Q First examination report despatched

Effective date: 20090604

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20100803