Beschreibung
Verfahren zur Herstellung von silizierten Polysiliziumkontak- ten m integrierten Halbleiterstrukturen.
Die vorliegende Erfindung betrifft ein Verfahren zur Herstel¬ lung von silizierten Polysiliziu kontakten m integrierten Halbleiterstrukturen, die Verwendung des Verfahrens zur Herstellung eines Transistors sowie einen Transistor, der nach dem erfmdungsgemaßen Verfahren erhältlich ist.
Bei der Herstellung integrierter Halbleiterstrukturen ergibt sich häufig das Problem, daß der Widerstand von als Leiterbahnen verwendeten Polysiliziumstrukturen selektiv erniedrigt werden muß. Gleichzeitig soll der Widerstand anderer m dem herzustellenden integrierten Halbleiter befindlicher Polysiliziumstrukturen hoch bleiben, da diese beispielsweise als Widerstände innerhalb des integrierten Schaltkreises Verwendung finden sollen. Um den Widerstand einer Polysilizium- Struktur zu verringern, wird häufig die Struktur mit einer
Silizidschicht versehen. Hierbei ergibt sich jedoch das Herstellungsproblem, nur bestimmte Polysiliziumstrukturen zu si- lizieren, andere hingegen, beispielsweise solche, die für Widerstände Verwendung finden sollen, nicht zu silizieren.
Das Problem der selektiven Silizisierung und im Stand der Technik bekannte Losungen sollen im folgenden anhand eines konkreten Beispiels der Verwendung bei einem integrierten Transistor diskutiert werden. Es versteht sich jedoch, αaß das erfmdungsgemaße Verfahren auch auf andere Anwendungsgebiete bei der Halbleiterproduktion anwendbar ist und nicht auf die Verwendung bei der Herstellung von integrierten Transistoren beschrankt sein soll.
Figur 1 zeigt einen im Stand der Technik bekannten bipolaren Transistor in einem integrierten Halbleiter. Der eigentliche, aktive Transistor 1 besteht hierbei aus drei nebenemander- liegenden unterschiedlich dotierten Bereichen von Halbleitern, dem Emitterbereich 2, dem Basisbereich 3 sowie dem Kol- lektorbereich 4. Je nach Dotierung wird zwischen pnp- Transistoren und npn-Transistoren unterschieden, wobei die Abfolge der Buchstaben die Abfolge der Dotierung im Emitter-, Basis- und Kollektorbereich kennzeichnet.
Ein m einem integrierten Schaltkreis angeordneter Transistor hat darüber hinaus noch ihn umgebende weitere Hilfsstruktu- ren, die einerseits der Isolierung der Potentiale, anderseits der Ableitung der Strome vom aktiven Transistorbereich 1 dienen. Der Emitterbereich 2 wird über einen Emitterkontakt 5, üblicherweise aus Polysilizium, mit einer Emitterleiterbahn 6, beispielsweise aus Aluminium, verbunden. Der Basisbereich 3 wird über einen Basiskontakt 7 mit einer Basisleiterbahn 8 verbunden. Der Kollektorbereich 4 schließlich wird über einen sogenannten 'buried layer' 9, der sich unterhalb der anderen Strukturen befindet, und eine Zwischenschicht 10 sowie einen Kollektorkontakt 11 mit einer Kollektorleiterbahn 12 verbunden. Verschiedene Siliziumoxidisolationsschichten 13 sowie Spacerisolatoren 14 dienen der elektrischen Trennung der verschiedenen elektrisch leitenden Strukturen.
Der sogenannte Basisbahnwiderstand, welcher der Widerstand zwischen der Basis 3 und der Basisleiterbahn 8 ist, ist bei Bipolartransistoren neben der Transitfrequenz und der Basis- kollektorkapazitat der entscheidende Transistorparameter, der wichtige Kenngroßen des Transistors wie seine maximale Oszil- lationsfrequenz, seinen Garn, seine minimale Rauschzahl, sei-
ne Gatterverzögerungszeiten, etc., bestimmt. So gilt beispielsweise
J max Λ
%π - RB - CBC
wobei fmax : maximale Os zillations frequenz fτ : Transitfrequenz RB : Basiswiderstand CBc : Basiskollektor-Kapazität
oder
wobei
Fmιn: minimale Rauschzahl ß: Stromverstärkung f: Frequenz fτ : Transitfrequenz Ic: Kollektorstrom Vτ: thermische Spannung RB: Basiswiderstand sind.
Bei selbstjustierten Siliziumbipolartransistoren setzt sich der Basiswiderstand im wesentlichen aus drei Anteilen zusammen, die im folgenden als RB,ι, RB,e und RB,ι bezeichnet werden. Der innere Anteil RB,! entsteht durch den Widerstand des Ba- sisgebiets im aktiven Transistor 1 unterhalb des Emitterbe-
reichs 2. Der externe Anteil RB,e beschreibt den Widerstand der Polysiliziumbahn 7, die den Basiskontakt bildet. RB,ι stellt den Basiswiderstand dar, der durch eine niedrig do¬ tierte Zone unter der selbstjustierten Emitterbasisisolation dem Spacerisolator 14 am aktiven Transistor entsteht. Dieses Gebiet wird m der Literatur allgemein als Lmkgebiet be¬ zeichnet .
Um den Basiswiderstand zu verringern, können Optimierungen an allen drei Bereichen vorgenommen werden. Für typische Anwen¬ dungen, beispielsweise bei Mikrotransistoren oder Hochstfre- quenzschaltungen wird der Transistor anstelle von einem Ba- siskontakt 7 m einer Anordnung mit zwei Basiskontakten konfiguriert (nicht dargestellt) .
Der zweite Basiskontakt kann beispielsweise zwischen dem Emitterkontakt und dem Kollektorkontakt angeordnet werden. Die damit erreichte Verringerung des Basiswiderstands wird jedoch m t einem erhöhten Platzbedarf, höheren Kapazitäten, größeren Leistungsverbrauch und geringerer Transitfrequenz erkauft .
Die Vorteile des geringen Basiswiderstands eines Transistors mit zwei Basiskontakten und die kleine Bauform eines Transi- stors mit einem Basiskontakt kann man verbinden, wenn man das Polysilizium, das zur Basiskontaktierung dient, siliziert, d. h. mit einer Silizidschicht versieht. Der im Vergleich zum Polysilizium wesentlich geringere Schichtkontakt des Silizids fuhrt dazu, daß auch die dem Basiskontakt abgewandte Transi- storseite über das Silizid niederohmig mit dem Basiskontakt verbunden ist und damit ein ähnlich, niedriger Basiswiderstand wie bei einem Transistor mit zwei Basiskontakten resul-
tiert. Zudem wird der dem Basiskontakt inhärente Widerstand verringert .
Zusatzlich können Silizidschichten neben der oben beschriebe- nen Funktion als zusätzliche Verdrahtungsebene genutzt wer¬ den. Dies ermöglicht die Optimierung des Verdrahtungslayouts und damit der Schaltungsleistungsfahigkeit .
In einem einfachen vorbekannten Verfahren zur Siliz erung wird der Silizierungsschritt unmittelbar nach Beschichtung und Austruktuπerung des Polysiliziums eingeführt. Dieses Verfahren hat jedoch den gravierenden Nachteil, nicht nur die gewünschten Basisanschlußgebiete sowie gegebenenfalls zusätz¬ liche Leiterbahnen zu silizieren, sondern alle offen zutage- liegenden Polysiliziumgebiete, also auch solche, bei denen eine Silizierung unerwünscht ist. Jedoch werden gerade die Polysiliziumschichten, die für den Basiskontakt sowie den Emitter- und Kollektoranschluß m integrierten Schaltungen verwendet werden, auch zur Realisierung von ohmischen Ar- beitswiderstanden m den Schaltungen verwendet. Durch die
Ko plettsilizierung wird der Schichtwiderstand der Polysili- ziumschicht oder der -schichten so gering, daß Widerstände, (die typischerweise Werte von 50 bis 1000 Ohm aufweisen) nicht mehr sinnvoll mit Hilfe dieser Schichten hergestellt werden können. Soll ein Silizid daher m einen integrierten Schaltkreis integriert werden, sind somit Verfahren notwendig, die eine Silizierung im Bereich der Arbeitswiderstande verhindern. Solche Verfahren werden m der Literatur als "Si- lizid-Blockierung" bezeichnet. Ein vorbekanntes Verfahren zur Silizid-Blockierung wird mit Hilfe von Photolithographie durchgeführt. Dabei wird mit Hilfe einer Lackmaske das Dielektrikum, das die Widerstands- und Transistorgebiete umgibt, in den Bereichen, in denen keine Silizidbildung erfolgen
soll, abgedeckt. Mit einer Atzung wird das Dielektrikum m den zu silizierenden Gebieten geöffnet, d. h. entfernt, und anschließend eine Silizierung durchgeführt. Die Einfuhrung dieses zusatzlichen photolithographischen Schritts bedeutet eine deutliche Erhöhung der Prozeßkomplexitat im Vergleich zu
Verfahren, die keine Silizierung verwenden, und fuhrt damit zu deutlich gesteigerten Prozeßkosten, die den Einsatz eines
Silizids trotz der Verbesserung der Transistorleistungsfahig- keit oftmals nicht sinnvoll erscheinen laßt.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren bereitzustellen, bei dem eine selektive, d. h. gezielte Silizierung von Polysiliziumstrukturen ohne deutlich erhöhte Prozeßkomplexitat möglich ist. Diese Aufgabe wird er- fmdungsgemaß gelost durch das Verfahren zur Herstellung von silizierten Polysiliziumkontakten m integrierten Halbleiterstrukturen gemäß dem unabhängigen Patentanspruch 1, dem nach diesem Verfahren erhältlichen Transistor gemäß dem unabhängigen Patentanspruch 14 sowie der Verwendung des Verfahrens zur Herstellung eines Transistors m einem integrierten Schaltkreis gemäß dem unabh ngigen Patentanspruch 15.
Weitere vorteilhafte Aspekte und Ausgestaltungen der Erfindung ergeben sich aus den abhangigen Patentansprüchen, der Beschreibung und den beigefugten Zeichnungen.
Der vorliegenden Erfindung liegt das Grundprinzip zugrunde, Polysiliziumstrukturen bereits vor ihrer Strukturierung mit einem Dielektrikum abzudecken, das m einem nachfolgenden Schritt verhindert, daß ein früher aufgebrachtes Dielektrikum weggeatzt wird. Nur an solchen Stellen, wo das Dielektrikum weggeatzt wurde, findet im nachfolgenden eine Silizierung statt.
Demgemäß ist die vorliegende Erfindung gerichtet auf ein Ver¬ fahren zur Herstellung von silizierten Polysiliziumbereichen in integrierten Halbleiterstrukturen eines Halbleiterrohlmgs mit zumindest einer m einer ersten Polysiliziumschicht ausgebildeten Struktur und einer der ersten Polysiliziumschicht überlagerten Schicht eines ersten Dielektrikums mit folgenden Schritten:
- Aufbringen einer zweiten Polysiliziumschicht auf die Schicht des ersten Dielektrikums;
Aufbringen einer Schicht eines zweiten Dielektrikums auf die zweite Polysiliziumschicht;
Ausbilden zumindest einer vorbestimmten Struktur m der Schicht des zweiten Dielektrikums und der zweiten Polysiliziumschicht;
- Entfernen der Bereiche der Schicht des ersten Dielektrikums, die nicht von der zumindest einen vorbestimmten Struktur abgedeckt sind, so daß die zumindest eine m der ersten Polysiliziumschicht ausgebildete Struktur zumindest teilweise freigelegt ist; und
Ausbilden einer Silizidschicht auf der zumindest einen freigelegten Struktur.
Unter einer Halbleiterstruktur oder Struktur ist hierbei je- der zusammenhangende aus einem einheitlichen Material bestehende Bereich innerhalb einer integrierten Halbleiterschal- tung zu verstehen. Je nach vorher erfolgten Abatz- oder Auf- lagerungsschπtten kann eine solche Struktur demgemäß zwei-
oder auch dreidimensional ausgebildet sein, wird jedoch stets einen schichtartigen Aufbau haben, wie er sich bei der Herstellung von integrierten Halbleitern ergibt.
Unter einem Halbleiterrohling wird eine durch ein Halbleiter¬ prozeß hergestellte Anordnung von Strukturen verstanden, die sich noch im Prozeß der Fertigstellung befinden, also noch nicht voll funktionsfähig sind. Im vorliegenden Fall sind darunter insbesondere solche in der Fertigung befindliche Halbleiter zu verstehen, bei denen nach Einbringung von Funktionselementen eine Polysiliziumschicht und eine darüberlie- gende Dielektrikumsschicht aufgebracht worden sind, wobei die Polysiliziumschicht bereits strukturiert, d. h. in den entsprechenden Halbleiterstrukturen ausgebildet worden ist. Un- ter einer überlagerten Schicht im Sinne der vorliegenden Erfindung ist eine Schicht zu verstehen, die im Produktionsablauf zeitlich nach einer anderen von dieser überlagerten Schicht auf den Halbleiterrohling aufgebracht worden ist.
Es versteht sich, daß in der Regel nicht nur eine Struktur m der ersten Polysiliziumschicht bzw. eine Struktur in der zweiten Polysiliziumschicht ausgebildet wird, sondern vielmehr eine Mehrzahl bzw. Vielzahl von Strukturen in den beiden Schichten vorhanden sein wird, wobei das erfindungsgemäße Verfahren auch funktioniert, wenn lediglich eine einzelne
Struktur in einer Polysiliziumschicht siliziert werden soll.
Die Ausbildung der vorbestimmten Struktur oder der Strukturen in der Schicht des zweiten Dielektrikums und der zweiten Po- lysiliziumschicht erfolgt hierbei gleichzeitig, d. h. daß die vorbestimmte Struktur sowohl in der Schicht des zweiten Dielektrikums als auch in der darunterliegenden zweiten Polysiliziumschicht abgebildet wird. Diese vorbestimmte Struktur
oder die vorbestimmten Strukturen können eine oder mehrere
Funktionselemente eines integrierten Schaltkreises darstel¬ len. Beispielsweise können sie Widerstände, Leiterbahnen oder auch Emitterkontakte eines integrierten Transistors sein.
Die vorbestimmten Strukturen müssen jedoch nicht unbedingt eine Funktion innerhalb der integrierten Schaltung übernehmen. Vielmehr können sie auch oder auch zusätzlich eine Abdeckung bilden, die über vorbestimmten Bereichen der ersten Polysiliziumschicht zu liegen kommen. Auf diese Weise kann erreicht werden, daß solche abgedeckten Bereiche in der ersten Polysiliziumschicht nicht siliziert werden, auch wenn über ihnen zufällig kein Funktionselement der zweiten Polysiliziumschicht liegen sollte. Das Ausbilden der zumindest ei- nen vorbestimmten Struktur oder der vorbestimmten Strukturen weist vorzugsweise folgende Schritte auf:
Aufbringen eines Photoresists auf die Schicht des zweiten Dielektrikums;
Belichten des Photoresists mit einer Maske, welche die zumindest eine vorbestimmte Struktur auf den Photoresist abbildet;
- Entwickeln des Photoresists; und
Entfernen von Bereichen der Schicht des zweiten Dielektrikums und der zweiten Polysiliziumschicht, die nicht die zumindest eine vorbestimmte Struktur bilden.
Unter einem Photoresist wird dabei ein üblicher, im Stand der Technik vorbekannter Photolack verstanden.
Da die nicht abgedeckten Bereiche der Schicht des ersten Dielektrikums selektiv entfernt werden müssen, müssen sich die beiden Schichten der Dielektrika m den verwendeten Materialien unterscheiden, um ein selektives Entfernen der Schicht des ersten Dielektrikums zu ermöglichen. So kann das Entfernen der Schicht des ersten Dielektrikums vorzugsweise durch Atzen mit einem für das erste Dielektrikum selektiven Atzmit¬ tel erfolgen. Die Schicht des ersten Dielektrikums kann beispielsweise Siliziumdioxid enthalten oder aus Siliziumdioxid bestehen. Dieses laßt sich mit dem bevorzugten Atzmittel Wasserstofffluorid abatzen. Die Schicht des zweiten Dielektrikums sollte aus einem nicht von dem Atzmittel der ersten Schicht von Dielektrikum verwendeten Atzmittel abatzbar sein. Für die Schicht des zweiten Dielektrikums kann beispielsweise Siliziumnitrid verwendet werden, das mit Wasserstofffluorid nicht abatzbar ist.
Die sich bildende Silizidschicht kann aus üblicherweise m der Halbleitertechnik verwendeten Siliziden bestehen bzw. diese zumindest enthalten, wie beispielsweise die bevorzugten Titansilizid, Platmsilizid und/oder Kobaltsilizid.
In einer bevorzugten Ausfuhrungsform ist die zumindest eine freigelegte Struktur m der ersten Polysiliziumschicht der Basiskontakt eines integrierten Transistors. Um einen gewissen Widerstand im Basiskontakt aufrechtzuerhalten, wird es bevorzugt, daß nicht die gesamte Oberflache des Basiskontakts siliziert wird.
Die Erfindung ist weiterhin gerichtet auf einen Transistor, der durch das oben beschriebene erfmdungsgemaße Verfahren erhältlich ist.
Schließlich ist die Erfindung auch gerichtet auf die Verwen¬ dung des oben zitierten Verfahrens zur Herstellung eines Transistors. Vorzugsweise ist ein solcher Transistor ein bipolarer Transistor. Das Verfahren kann jedoch auch auf andere Techniken, beispielsweise auf CMOS-Techniken angewendet werden.
Neben Transistoren können auch andere silizierte Strukturen hergestellt werden, wenn ein CMOS-Prozeß zum Einsatz gelangt.
Im folgenden soll die Erfindung anhand eines Ausfuhrungsbei- spiels erläutert werden, wobei auf die beigefugten Zeichnungen Bezug genommen werden soll, m denen folgendes dargestellt ist.
Figur 1 zeigt, wie oben beschrieben, einen vorbekannten Transistor einem integrierten Halbleiter;
Figur 2 zeigt die Schritte des erfmdungsgemaßen Verfahrens;
Figur 3 zeigt ein nach dem erf dungsgemaßen Verfahren hergestellten Transistor;
Figur 4 zeigt die Möglichkeit zusätzlicher Maskierung von be- stimmten Bereichen m der dersten Polysiliziumschicht;
Figur 5 zeigt die gemessenen Gatterverzogerungszeit von CML- R goszillatoren als Funktion des Schaltstroms bei einem er- fmdungsgemaß hergestellten Transistor.
Figur 2 zeigt den Fortgang des erfmdungsgemaßen Verfahrens in verschiedenen Stadien. In Figur 2a ist lediglich der obere
Bereich einer Transistorregion m einem integrierten Halblei¬ ter dargestellt, wobei der Kollektor, der 'buπed layer' so¬ wie Bereiche, die sich auf Ebene dieser Elemente bzw. darun¬ ter befinden, nicht dargestellt sind. Die Darstellung beginnt somit mit der Isolationsschicht 20, auf die bereits die erste Polysiliziumschicht 21 aufgebracht und diese strukturiert worden ist. Beispielsweise befindet sich em Basiskontakt wie m Figur 1 sowie em weiterer Widerstand 22 im dargestellten Bereich des Halleiterrohlmgs . Die Spacerisolatoren 14 sind bereits ausgebildet, ebenso die Schicht des ersten Dielektrikums 23. Auf dieses wird die zweite Polysiliziumschicht 24 abgeschieden. Unmittelbar nach der Abscheidung der zweiten Polysiliziumschicht 24 wird eine dünne, zusätzliche Schicht eines zweiten Dielektrikums 25 abgeschieden, das aus einem anderen Material besteht als die Schicht des ersten Dielektrikums 23, welches die Transistoren und Widerstände umgibt. Ist Siliziumdioxid das erste Dielektrikum im üblichen Prozeß, kann man als zweites Dielektrikum beispielsweise Siliziumni- trid (Sι314) verwenden. Wie Figur 2b dargestellt, wird nunmehr die kombinierte Schicht der zweiten Polysiliziumschicht 24 und der Schicht des zweiten Dielektrikums 25 mit der Maske strukturiert, mit der sonst, also ohne anschließende beabsichtigte Silizierung, die zweite Polysiliziumschicht allem geatzt wurde. Alle Gebiete der zweiten Polysilizium- schicht 24 sind nun jedoch zusätzlich mit dem zweiten Dielektrikum 25 abgedeckt. Bei diesem Verfahren sind also keine Änderungen an bereits bestehenden Masken notwendig, so daß es einfach m bestehende Produktionen eingeführt werden kann.
In Figur 2b wird neben dem Emitterkontakt auch em zweiter Widerstand 26 m dieser Art und Weise strukturiert.
Anschließend wird mit einem Atzmittel, wie m Figur 2c darge¬ stellt, die Schicht des ersten Dielektrikums 23 m den Berei¬ chen selektiv geatzt, die nicht von einer Schicht des zweiten Dielektrikums 25 abgedeckt sind (welches nicht durch das Atz- mittel weggeatzt werden kann) . Die Atzung legt vorgegebene, nicht abgedeckte Breiche der ersten Polysiliziumschicht 21
Wie m Figur 2d gezeigt, kann nunmehr die Silizidbildung αer freigelegten Bereiche der ersten Polysiliziumschicht 21 er¬ folgen, so daß sich Silzidschichten 27 an den vorgegebenen Strukturen ausbilden können. Dabei werden die Strukturer m der zweiten Polysiliziumschicht nicht siliziert, da sie mit der Schicht des zweiten Dielektrikums abgedeckt und durcn diese geschützt sind.
Im Anschluß an die Silzierung kann der weitere Aufbau und die weitere Strukturierung der integrierten Halbleiter, wie im Stand der Technik bekannt, fortgesetzt werden, ohne daß em weiterer Aufwand notig wäre. Somit wird erf dungsgemaß em Verfahren zur Silizidschichtbildung m integrierten Halbleitern bereitgestellt, bei dem gegenüber nicht silizierter Verfahren lediglich eine zusatzliche Abscheidung αer dünnen Schicht des zweiten Dielektrikums notwendig ist. Der Zu- satzaufwand ist somit vergleichsweise gering.
Das Verfahren ist damit wesentlich einfacher und billiger durchzufuhren als eine Silizidblockierung mitteis eines pho- tolithographischen Verfahrens.
Figur 3 zeigt einen erfmdungsgemaß hergestellten bipolaren Transistor, der die erste Polysiliziumschicht 21 und die Si- lizidschicht 27 integriert enthalt. Der Transistor besteht
desweiteren aus einer wiederaufgebauten Schicht des ersten
Dielektrikums 23 sowie zusätzliche Leiterbahnen zur Ableitung der Strome mit dem Bezugszeichen 6, 8 und 12, die beispielsweise aus Aluminium gefertigt sein können und im wesentlichen den m Figur 1 dargestellten Elementen entsprechen. Wie aus der Abbildung ersichtlich, ist hier insbesondere der Basiskontakt 7 m ausgewählten Bereichen mit einer Silizidschicht 27 versehen. Dieser erniedrigt den Basiswiderstand und erhöht damit das Leistungsvermögen des Transistors hinsichtlich maß- geblicher Transistorparameter wie Oszillationsfrequenz, Gat- terverzogerungszeiten etc.
Bei dem oben skizzierten Verfahren, das sich auf die Herstellung eines bipolaren Transistors bezieht, sind keinerlei An- derungen an der verwendeten Maske gegenüber einem Verfahren notwendig, bei dem keine Silizidschicht 27 gebildet wird. Alle nicht von der zweiten Polysiliziumschicht 24 bzw. der Schicht des zweiten Dielektrikums 25 abgedeckten Bereiche der ersten Polysiliziumschicht 21, werden somit siliziert.
Will man zusätzlich auch nicht silizierte Widerstände m der ersten Polysilziumschicht 21 herstellen, die nicht ohnedies von der zweiten Polysiliziumschicht 24 und der Schicht des zweiten Dielektrikums 25 abgedeckt sind, so ist lediglich ei- ne geringfügige Designmaßnahme an der zur Strukturierung der zweiten Polysiliziumschicht 24 verwendeten Maske notwendig. Dabei wird m einfacher Weise im geplanten Bereich des Widerstands, beispielsweise des Widerstands 33, wie m Figur 4 gezeigt, die Maske zusätzlich gezeichnet, d. h. eine Abdeckung erzeugt, so daß bei der Strukturierung die zweite Polysiliziumschicht 24 dort nicht entfernt wird.
Zur Herstellung wird zunächst die erste Polysiliziumschicht
21 mit Hilfe der dafür vorgesehenen Maske 31 strukturiert. Nach Abscheidung des ersten Dielektrikums 23 der zweiten Schicht von Polysilizium 24, sowie der Schicht des zweiten Dielektrikums 25 werden dann die zweite Polysiliziumschicht 24 und die Schicht des zweiten Dielektrikums 25 mit Hilfe der Maske 30 für die zweite Polysiliziumschicht strukturiert. Wie m Figur 4b dargestellt, liegt damit bei der Atzung, mit der die erste Polysiliziumschicht 21 freigelegt wird, die zweite Polysiliziumschicht 24 über einem Widerstandsbereich 33 der ersten Polysiliziumschicht 21, so daß diese durch die Atzung nicht geöffnet wird und damit im nachfolgenden Silizierungsschritt auch keine Silizidschicht 27 erhalt.
Den Kontaktbereich 32 des Widerstands deckt die Maske 30 nicht ab, so daß man nach Belichtung mit der Atzung m diesen Bereichen 32, 32 die erste Polysiliziumschicht 21 freilegen kann, so daß diese siliziert wird, um einen guten Kontakt zu ermöglichen.
Nach dem erfmdungsgemaßen Verfahren hergestellte Funktionselemente, beispielsweise Transistoren oder Widerstände sind voll funktionsfähig. Es wurden keine negativen Auswirkungen auf eine Transistorcharakteristik infolge der Integration ei- ner Silizidschicht beobachtet.
Figur 5 zeigt als Beispiel für die Transistorleistung die gemessene Gatterverzogerungszeit von CML-Rmgoszillatoren. Die Funktionsfahigkeit der Schaltung demonstriert, daß neben den Transistoren auch die integrierten ohmischen Widerstände funktionsfähig sind und damit effektiv vor der Silizierung geschützt wurden. Die minimale Verzogerungszeit betragt 13,7 ps . Bei Transistoren ohne Silizid ergibt sich zum Vergleich
eine minimale Gatterverzögerungszeit von 14,8 ps . Die erfindungsgemäß hergestellten Transistoren schalten somit schneller .
Das erfindungsgemäße Verfahren ermöglicht in bislang unbekannt einfacher Weise die Ausbildung von selektiv ausgewählten Silizidschichten auf Polysiliziumstrukturen von integrierten Halbleitern. Gegenüber bekannten Verfahren zur Sili- zidselektivstrukturierung ist es erheblich einfacher und ko- stengünstiger durchzuführen. Es ermöglicht eine einfache und gezielte Beeinflussung des Widerstands von in Halbleitern integrierten Polysiliziumstrukturen.