WO2001006554A1 - Verfahren zur herstellung von silizierten polysiliziumkontakten in integrierten halbleiterstrukturen - Google Patents

Verfahren zur herstellung von silizierten polysiliziumkontakten in integrierten halbleiterstrukturen Download PDF

Info

Publication number
WO2001006554A1
WO2001006554A1 PCT/DE2000/002098 DE0002098W WO0106554A1 WO 2001006554 A1 WO2001006554 A1 WO 2001006554A1 DE 0002098 W DE0002098 W DE 0002098W WO 0106554 A1 WO0106554 A1 WO 0106554A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
dielectric
polysilicon
polysilicon layer
transistor
Prior art date
Application number
PCT/DE2000/002098
Other languages
English (en)
French (fr)
Inventor
Josef BÖCK
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to US10/030,358 priority Critical patent/US6642606B1/en
Priority to JP2001510910A priority patent/JP2003519440A/ja
Priority to EP00952877A priority patent/EP1192649A1/de
Publication of WO2001006554A1 publication Critical patent/WO2001006554A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals

Definitions

  • the present invention relates to a method for the manufacture of siliconized ⁇ lung Polysiliziu contacts m integrated semiconductor structures, the use of the method of manufacturing a transistor and a transistor, which is obtainable by the inventive shaped procedures.
  • Silicide layer provided. However, this creates the manufacturing problem of siliconizing only certain polysilicon structures, but not siliconizing others, for example those that are to be used for resistors.
  • FIG. 1 shows a bipolar transistor known in the prior art in an integrated semiconductor.
  • the actual, active transistor 1 here consists of three adjacent differently doped regions of semiconductors, the emitter region 2, the base region 3 and the collector region 4.
  • the sequence the letters indicate the sequence of doping in the emitter, base and collector area.
  • a transistor arranged in an integrated circuit also has further auxiliary structures surrounding it, which serve on the one hand to isolate the potentials and on the other hand to derive the currents from the active transistor region 1.
  • the emitter region 2 is connected to an emitter conductor 6, for example made of aluminum, via an emitter contact 5, usually made of polysilicon.
  • the base region 3 is connected to a base conductor track 8 via a base contact 7.
  • the collector region 4 is connected to a collector conductor track 12 via a so-called 'buried layer' 9, which is located below the other structures, and an intermediate layer 10 and a collector contact 11.
  • Different silicon oxide insulation layers 13 and spacer insulators 14 serve for the electrical separation of the various electrically conductive structures.
  • the so-called base path resistance which is the resistance between the base 3 and the base conductor 8 is the decisive transistor parameter in addition to the transit frequency and the base collector capacitance in bipolar transistors, the important parameters of the transistor such as its maximum oscillation frequency, its yarn, its minimum noise figure , be- atterverzögerungs solicit ne G, etc., is determined.
  • the base path resistance which is the resistance between the base 3 and the base conductor 8 is the decisive transistor parameter in addition to the transit frequency and the base collector capacitance in bipolar transistors, the important parameters of the transistor such as its maximum oscillation frequency, its yarn, its minimum noise figure , be- atterverzögerungs encouraged ne G, etc.
  • the base resistance is composed essentially of three parts, which are referred to below as R B , ⁇ , R B , e and R B , ⁇ .
  • the inner part R B ,! arises from the resistance of the base region in the active transistor 1 below the emitter region reichs 2.
  • the external component R B , e describes the resistance of the polysilicon path 7, which forms the base contact.
  • R B, ⁇ represents the base resistance, the struck by a low do ⁇ zone is formed under the self-aligned emitter-base isolation the Spacerisolator 14 at the active transistor. This area is m the literature generally characterized as Lmk which be ⁇ .
  • the transistor is quenzscen for example, in micro-transistors or Hochstfre- instead of a Ba m siscard 7 an arrangement with two base contacts configured (not shown).
  • the second base contact can be arranged, for example, between the emitter contact and the collector contact.
  • the reduction in base resistance achieved in this way is paid for with increased space requirements, higher capacities, greater power consumption and lower transit frequency.
  • the advantages of the low base resistance of a transistor with two base contacts and the small design of a transistor with one base contact can be combined if the polysilicon used for base contact is siliconized, ie provided with a silicide layer.
  • the layer contact of the silicide which is significantly lower than that of polysilicon, means that the transistor side facing away from the base contact is also connected to the base contact via the silicide with a low resistance and thus results in a similar, lower base resistance as in the case of a transistor with two base contacts. advantage. In addition, the resistance inherent in the base contact is reduced.
  • silicide layers in addition to the above bezele- nen function used as an additional wiring level ⁇ to. This enables the wiring layout and thus the circuit performance to be optimized.
  • the siliconization step is introduced immediately after coating and stripping the polysilicon.
  • this process has the serious disadvantage of not only the desired base terminal regions and, if appropriate zuslegi ⁇ Liche conductor tracks siliconizing, but all open zutage- lying polysilicon areas, including those in which siliconization is undesirable.
  • the polysilicon layers that are used for the base contact and for the emitter and collector connection m integrated circuits are also used to implement ohmic working resistances in the circuits.
  • silicide blocking A previously known method for blocking silicide is carried out with the aid of photolithography. With the help of a paint mask, the dielectric that surrounds the resistance and transistor areas is used in areas where no silicide formation occurs should be covered. The dielectric is opened, ie removed, in the areas to be siliconized by means of an etching and siliconization is then carried out. The introduction of this additional photolithographic step means a significant increase in process complexity compared to
  • Silicide often does not appear to make sense despite the improvement in transistor performance.
  • the present invention is therefore based on the object of providing a method in which a selective, ie. H. targeted siliconization of polysilicon structures is possible without significantly increased process complexity.
  • This object is achieved according to the invention by the method for producing siliconized polysilicon contacts in integrated semiconductor structures according to independent claim 1, the transistor obtainable by this method in accordance with independent claim 14 and the use of the method for producing a transistor in an integrated circuit according to independent claim 15.
  • the present invention is based on the basic principle of covering polysilicon structures even before they are structured with a dielectric which, in a subsequent step, prevents a previously applied dielectric from being etched away. Siliconization takes place in the following only at locations where the dielectric has been etched away. Accordingly, the present invention is directed to a Ver ⁇ drive for the manufacture of siliconized polysilicon regions in integrated semiconductor structures of a Halbleiterrohlmgs with at least one m a first polysilicon layer formed pattern and one of the first polysilicon layer superimposed layer of a first dielectric with the following steps:
  • a semiconductor structure or structure is to be understood here to mean any connected area consisting of a uniform material within an integrated semiconductor circuit.
  • a structure can accordingly or also be three-dimensional, but will always have a layered structure, such as that which results from the production of integrated semiconductors.
  • a process-produced by a semiconductor ⁇ arrangement of structures is meant, that are still in the process of completion and are therefore not yet fully functional.
  • this includes in particular those semiconductors in production in which a polysilicon layer and an overlying dielectric layer have been applied after the introduction of functional elements, the polysilicon layer having already been structured, ie having been formed in the corresponding semiconductor structures.
  • a superimposed layer in the sense of the present invention is to be understood as a layer which has been applied to the semiconductor blank in time after another layer superimposed by this in the production process.
  • predetermined structure or the structures in the layer of the second dielectric and the second polysilicon layer takes place simultaneously, that is to say that the predetermined structure is imaged both in the layer of the second dielectric and in the second polysilicon layer underneath.
  • This predetermined structure or the predetermined structures can be one or more
  • Functional elements of an integrated circuit depicting ⁇ len can be resistors, conductor tracks or emitter contacts of an integrated transistor.
  • the predetermined structures do not necessarily have to take on a function within the integrated circuit. Rather, they can also or also additionally form a cover that comes to lie over predetermined regions of the first polysilicon layer. In this way it can be achieved that such covered areas in the first polysilicon layer are not siliconized, even if no functional element of the second polysilicon layer should accidentally lie above them.
  • the formation of the at least one predetermined structure or the predetermined structures preferably has the following steps:
  • a photoresist is understood to mean a conventional photoresist known in the prior art. Since the uncovered regions of the layer of the first dielectric must be removed selectively, the two layers of the dielectric must differ in the materials used in order to enable a selective removal of the layer of the first dielectric. Thus, the removal of the layer may preferably be made of the first dielectric by etching with a selective for the first dielectric Atzmit ⁇ tel.
  • the layer of the first dielectric can, for example, contain silicon dioxide or consist of silicon dioxide. This can be etched off with the preferred etchant hydrogen fluoride.
  • the layer of the second dielectric should be removable from an etchant not used by the etchant of the first layer of dielectric. Silicon nitride, for example, which cannot be removed with hydrogen fluoride, can be used for the layer of the second dielectric.
  • the silicide layer which forms can consist of silicides typically used in semiconductor technology or at least contain them, such as, for example, the preferred titanium silicide, platinum silicide and / or cobalt silicide.
  • the at least one exposed structure m of the first polysilicon layer is the base contact of an integrated transistor. In order to maintain some resistance in the base contact, it is preferred that not all of the surface of the base contact be siliconized.
  • the invention is further directed to a transistor which can be obtained by the method according to the invention described above.
  • the invention is also directed to the USAGE ⁇ extension of the above-cited method of manufacturing a transistor.
  • a transistor is preferably a bipolar transistor.
  • the method can also be applied to other techniques, for example to CMOS techniques.
  • Figure 1 shows, as described above, a prior art transistor an integrated semiconductor
  • FIG. 2 shows the steps of the inventive method
  • FIG. 3 shows a transistor produced by the method according to the invention
  • FIG. 4 shows the possibility of additional masking of certain areas in the first polysilicon layer
  • FIG. 5 shows the measured gate delay time of CML-R oscillators as a function of the switching current in a transistor manufactured in accordance with the invention.
  • FIG. 2 shows the progress of the method according to the invention in various stages.
  • Figure 2a is only the upper one Region of a transistor region m an integrated semiconducting ⁇ ter shown, the collector of which are 'bu ⁇ ed layer' ⁇ so as areas of these elements or Darun are ⁇ ter level, not shown.
  • the illustration thus begins with the insulation layer 20, to which the first polysilicon layer 21 has already been applied and this has been structured. For example, there is a base contact as in FIG. 1 and a further resistor 22 in the region of the semiconductor tube shown.
  • the spacer insulators 14 have already been formed, as has the layer of the first dielectric 23.
  • the second polysilicon layer 24 is deposited on this.
  • a thin, additional layer of a second dielectric 25 is deposited, which consists of a different material than the layer of the first dielectric 23, which surrounds the transistors and resistors.
  • silicon dioxide is the first dielectric in the usual process
  • silicon nitride (Si314) for example, can be used as the second dielectric.
  • the combined layer of the second polysilicon layer 24 and the layer of the second dielectric 25 is now structured with the mask with which the second polysilicon layer was otherwise etched, that is to say without subsequent intended siliconization. However, all areas of the second polysilicon layer 24 are now additionally covered with the second dielectric 25. With this method, no changes to already existing masks are necessary, so that it can be easily introduced into existing productions.
  • a second resistor 26 m is also structured in this way.
  • Darge ⁇ is then treated with an etchant such as m Figure, the layer of the first dielectric 23 m the preparation ⁇ chen selectively etched which are not covered by a layer of the second dielectric 25 (which can not be etched away by the etchant ).
  • the etching places predetermined, uncovered regions of the first polysilicon layer 21
  • the silicide can now ⁇ er exposed portions of the first polysilicon layer 21 follow it, so that Silzid Anlagenen 27 can form at the predetermined structures ⁇ .
  • the structurers in the second polysilicon layer are not siliconized, since they are covered with the layer of the second dielectric and are protected by this.
  • FIG. 3 shows a bipolar transistor manufactured according to the invention, which contains the first polysilicon layer 21 and the silicide layer 27 integrated. The transistor is there furthermore from a reconstructed layer of the first
  • the base contact in particular in 7 m of selected areas is provided with a silicide layer 27. This lowers the base resistance and thus increases the performance of the transistor with regard to relevant transistor parameters such as oscillation frequency, gate delay times etc.
  • the etching with which the first polysilicon layer 21 is exposed means that the second polysilicon layer 24 lies over a resistance region 33 of the first polysilicon layer 21, so that the latter is not opened by the etching and therefore also none in the subsequent siliconization step Silicide layer 27 obtained.
  • the mask 30 does not cover the contact area 32 of the resistor, so that after exposure to the etching in these areas 32, 32 the first polysilicon layer 21 can be exposed so that it is siliconized in order to enable good contact.
  • Functional elements produced by the method according to the invention for example transistors or resistors, are fully functional. No negative effects on a transistor characteristic due to the integration of a silicide layer were observed.
  • FIG. 5 shows the measured gate delay time of CML-Rmgoszillatoren as an example for the transistor performance.
  • the functionality of the circuit demonstrates that, in addition to the transistors, the integrated ohmic resistors are also functional and thus effectively protected against siliconization.
  • the minimum delay time is 13.7 ps.
  • the comparison results a minimum gate delay time of 14.8 ps.
  • the transistors produced according to the invention thus switch faster.
  • the method according to the invention enables the formation of selectively selected silicide layers on polysilicon structures of integrated semiconductors in a previously unknown simple manner. Compared to known methods for silicide selective structuring, it is considerably easier and less expensive to carry out. It enables simple and targeted influencing of the resistance of polysilicon structures integrated in semiconductors.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Um den Widerstand einer Polysiliziumstruktur zu verringern, wird häufig die Struktur mit einer Silizidschicht versehen. Hierbei ergibt sich jedoch das Herstellungsproblem, nur bestimmte Polysiliziumstrukturen zu silizieren, andere hingegen, beispielsweise solche, die für Widerstände Verwendung finden sollen, nicht zu silizieren. Daher stellt die Erfindung ein einfaches Verfahren zur selektiven Silizierung von Polysiliziumbereichen in integrierten Halbleiterstrukturen zur Verfügung.

Description

Beschreibung
Verfahren zur Herstellung von silizierten Polysiliziumkontak- ten m integrierten Halbleiterstrukturen.
Die vorliegende Erfindung betrifft ein Verfahren zur Herstel¬ lung von silizierten Polysiliziu kontakten m integrierten Halbleiterstrukturen, die Verwendung des Verfahrens zur Herstellung eines Transistors sowie einen Transistor, der nach dem erfmdungsgemaßen Verfahren erhältlich ist.
Bei der Herstellung integrierter Halbleiterstrukturen ergibt sich häufig das Problem, daß der Widerstand von als Leiterbahnen verwendeten Polysiliziumstrukturen selektiv erniedrigt werden muß. Gleichzeitig soll der Widerstand anderer m dem herzustellenden integrierten Halbleiter befindlicher Polysiliziumstrukturen hoch bleiben, da diese beispielsweise als Widerstände innerhalb des integrierten Schaltkreises Verwendung finden sollen. Um den Widerstand einer Polysilizium- Struktur zu verringern, wird häufig die Struktur mit einer
Silizidschicht versehen. Hierbei ergibt sich jedoch das Herstellungsproblem, nur bestimmte Polysiliziumstrukturen zu si- lizieren, andere hingegen, beispielsweise solche, die für Widerstände Verwendung finden sollen, nicht zu silizieren.
Das Problem der selektiven Silizisierung und im Stand der Technik bekannte Losungen sollen im folgenden anhand eines konkreten Beispiels der Verwendung bei einem integrierten Transistor diskutiert werden. Es versteht sich jedoch, αaß das erfmdungsgemaße Verfahren auch auf andere Anwendungsgebiete bei der Halbleiterproduktion anwendbar ist und nicht auf die Verwendung bei der Herstellung von integrierten Transistoren beschrankt sein soll. Figur 1 zeigt einen im Stand der Technik bekannten bipolaren Transistor in einem integrierten Halbleiter. Der eigentliche, aktive Transistor 1 besteht hierbei aus drei nebenemander- liegenden unterschiedlich dotierten Bereichen von Halbleitern, dem Emitterbereich 2, dem Basisbereich 3 sowie dem Kol- lektorbereich 4. Je nach Dotierung wird zwischen pnp- Transistoren und npn-Transistoren unterschieden, wobei die Abfolge der Buchstaben die Abfolge der Dotierung im Emitter-, Basis- und Kollektorbereich kennzeichnet.
Ein m einem integrierten Schaltkreis angeordneter Transistor hat darüber hinaus noch ihn umgebende weitere Hilfsstruktu- ren, die einerseits der Isolierung der Potentiale, anderseits der Ableitung der Strome vom aktiven Transistorbereich 1 dienen. Der Emitterbereich 2 wird über einen Emitterkontakt 5, üblicherweise aus Polysilizium, mit einer Emitterleiterbahn 6, beispielsweise aus Aluminium, verbunden. Der Basisbereich 3 wird über einen Basiskontakt 7 mit einer Basisleiterbahn 8 verbunden. Der Kollektorbereich 4 schließlich wird über einen sogenannten 'buried layer' 9, der sich unterhalb der anderen Strukturen befindet, und eine Zwischenschicht 10 sowie einen Kollektorkontakt 11 mit einer Kollektorleiterbahn 12 verbunden. Verschiedene Siliziumoxidisolationsschichten 13 sowie Spacerisolatoren 14 dienen der elektrischen Trennung der verschiedenen elektrisch leitenden Strukturen.
Der sogenannte Basisbahnwiderstand, welcher der Widerstand zwischen der Basis 3 und der Basisleiterbahn 8 ist, ist bei Bipolartransistoren neben der Transitfrequenz und der Basis- kollektorkapazitat der entscheidende Transistorparameter, der wichtige Kenngroßen des Transistors wie seine maximale Oszil- lationsfrequenz, seinen Garn, seine minimale Rauschzahl, sei- ne Gatterverzögerungszeiten, etc., bestimmt. So gilt beispielsweise
J max Λ
%π - RB - CBC
wobei fmax : maximale Os zillations frequenz fτ : Transitfrequenz RB : Basiswiderstand CBc : Basiskollektor-Kapazität
oder
Figure imgf000004_0001
wobei
Fmιn: minimale Rauschzahl ß: Stromverstärkung f: Frequenz fτ : Transitfrequenz Ic: Kollektorstrom Vτ: thermische Spannung RB: Basiswiderstand sind.
Bei selbstjustierten Siliziumbipolartransistoren setzt sich der Basiswiderstand im wesentlichen aus drei Anteilen zusammen, die im folgenden als RB,ι, RB,e und RB,ι bezeichnet werden. Der innere Anteil RB,! entsteht durch den Widerstand des Ba- sisgebiets im aktiven Transistor 1 unterhalb des Emitterbe- reichs 2. Der externe Anteil RB,e beschreibt den Widerstand der Polysiliziumbahn 7, die den Basiskontakt bildet. RB,ι stellt den Basiswiderstand dar, der durch eine niedrig do¬ tierte Zone unter der selbstjustierten Emitterbasisisolation dem Spacerisolator 14 am aktiven Transistor entsteht. Dieses Gebiet wird m der Literatur allgemein als Lmkgebiet be¬ zeichnet .
Um den Basiswiderstand zu verringern, können Optimierungen an allen drei Bereichen vorgenommen werden. Für typische Anwen¬ dungen, beispielsweise bei Mikrotransistoren oder Hochstfre- quenzschaltungen wird der Transistor anstelle von einem Ba- siskontakt 7 m einer Anordnung mit zwei Basiskontakten konfiguriert (nicht dargestellt) .
Der zweite Basiskontakt kann beispielsweise zwischen dem Emitterkontakt und dem Kollektorkontakt angeordnet werden. Die damit erreichte Verringerung des Basiswiderstands wird jedoch m t einem erhöhten Platzbedarf, höheren Kapazitäten, größeren Leistungsverbrauch und geringerer Transitfrequenz erkauft .
Die Vorteile des geringen Basiswiderstands eines Transistors mit zwei Basiskontakten und die kleine Bauform eines Transi- stors mit einem Basiskontakt kann man verbinden, wenn man das Polysilizium, das zur Basiskontaktierung dient, siliziert, d. h. mit einer Silizidschicht versieht. Der im Vergleich zum Polysilizium wesentlich geringere Schichtkontakt des Silizids fuhrt dazu, daß auch die dem Basiskontakt abgewandte Transi- storseite über das Silizid niederohmig mit dem Basiskontakt verbunden ist und damit ein ähnlich, niedriger Basiswiderstand wie bei einem Transistor mit zwei Basiskontakten resul- tiert. Zudem wird der dem Basiskontakt inhärente Widerstand verringert .
Zusatzlich können Silizidschichten neben der oben beschriebe- nen Funktion als zusätzliche Verdrahtungsebene genutzt wer¬ den. Dies ermöglicht die Optimierung des Verdrahtungslayouts und damit der Schaltungsleistungsfahigkeit .
In einem einfachen vorbekannten Verfahren zur Siliz erung wird der Silizierungsschritt unmittelbar nach Beschichtung und Austruktuπerung des Polysiliziums eingeführt. Dieses Verfahren hat jedoch den gravierenden Nachteil, nicht nur die gewünschten Basisanschlußgebiete sowie gegebenenfalls zusätz¬ liche Leiterbahnen zu silizieren, sondern alle offen zutage- liegenden Polysiliziumgebiete, also auch solche, bei denen eine Silizierung unerwünscht ist. Jedoch werden gerade die Polysiliziumschichten, die für den Basiskontakt sowie den Emitter- und Kollektoranschluß m integrierten Schaltungen verwendet werden, auch zur Realisierung von ohmischen Ar- beitswiderstanden m den Schaltungen verwendet. Durch die
Ko plettsilizierung wird der Schichtwiderstand der Polysili- ziumschicht oder der -schichten so gering, daß Widerstände, (die typischerweise Werte von 50 bis 1000 Ohm aufweisen) nicht mehr sinnvoll mit Hilfe dieser Schichten hergestellt werden können. Soll ein Silizid daher m einen integrierten Schaltkreis integriert werden, sind somit Verfahren notwendig, die eine Silizierung im Bereich der Arbeitswiderstande verhindern. Solche Verfahren werden m der Literatur als "Si- lizid-Blockierung" bezeichnet. Ein vorbekanntes Verfahren zur Silizid-Blockierung wird mit Hilfe von Photolithographie durchgeführt. Dabei wird mit Hilfe einer Lackmaske das Dielektrikum, das die Widerstands- und Transistorgebiete umgibt, in den Bereichen, in denen keine Silizidbildung erfolgen soll, abgedeckt. Mit einer Atzung wird das Dielektrikum m den zu silizierenden Gebieten geöffnet, d. h. entfernt, und anschließend eine Silizierung durchgeführt. Die Einfuhrung dieses zusatzlichen photolithographischen Schritts bedeutet eine deutliche Erhöhung der Prozeßkomplexitat im Vergleich zu
Verfahren, die keine Silizierung verwenden, und fuhrt damit zu deutlich gesteigerten Prozeßkosten, die den Einsatz eines
Silizids trotz der Verbesserung der Transistorleistungsfahig- keit oftmals nicht sinnvoll erscheinen laßt.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren bereitzustellen, bei dem eine selektive, d. h. gezielte Silizierung von Polysiliziumstrukturen ohne deutlich erhöhte Prozeßkomplexitat möglich ist. Diese Aufgabe wird er- fmdungsgemaß gelost durch das Verfahren zur Herstellung von silizierten Polysiliziumkontakten m integrierten Halbleiterstrukturen gemäß dem unabhängigen Patentanspruch 1, dem nach diesem Verfahren erhältlichen Transistor gemäß dem unabhängigen Patentanspruch 14 sowie der Verwendung des Verfahrens zur Herstellung eines Transistors m einem integrierten Schaltkreis gemäß dem unabh ngigen Patentanspruch 15.
Weitere vorteilhafte Aspekte und Ausgestaltungen der Erfindung ergeben sich aus den abhangigen Patentansprüchen, der Beschreibung und den beigefugten Zeichnungen.
Der vorliegenden Erfindung liegt das Grundprinzip zugrunde, Polysiliziumstrukturen bereits vor ihrer Strukturierung mit einem Dielektrikum abzudecken, das m einem nachfolgenden Schritt verhindert, daß ein früher aufgebrachtes Dielektrikum weggeatzt wird. Nur an solchen Stellen, wo das Dielektrikum weggeatzt wurde, findet im nachfolgenden eine Silizierung statt. Demgemäß ist die vorliegende Erfindung gerichtet auf ein Ver¬ fahren zur Herstellung von silizierten Polysiliziumbereichen in integrierten Halbleiterstrukturen eines Halbleiterrohlmgs mit zumindest einer m einer ersten Polysiliziumschicht ausgebildeten Struktur und einer der ersten Polysiliziumschicht überlagerten Schicht eines ersten Dielektrikums mit folgenden Schritten:
- Aufbringen einer zweiten Polysiliziumschicht auf die Schicht des ersten Dielektrikums;
Aufbringen einer Schicht eines zweiten Dielektrikums auf die zweite Polysiliziumschicht;
Ausbilden zumindest einer vorbestimmten Struktur m der Schicht des zweiten Dielektrikums und der zweiten Polysiliziumschicht;
- Entfernen der Bereiche der Schicht des ersten Dielektrikums, die nicht von der zumindest einen vorbestimmten Struktur abgedeckt sind, so daß die zumindest eine m der ersten Polysiliziumschicht ausgebildete Struktur zumindest teilweise freigelegt ist; und
Ausbilden einer Silizidschicht auf der zumindest einen freigelegten Struktur.
Unter einer Halbleiterstruktur oder Struktur ist hierbei je- der zusammenhangende aus einem einheitlichen Material bestehende Bereich innerhalb einer integrierten Halbleiterschal- tung zu verstehen. Je nach vorher erfolgten Abatz- oder Auf- lagerungsschπtten kann eine solche Struktur demgemäß zwei- oder auch dreidimensional ausgebildet sein, wird jedoch stets einen schichtartigen Aufbau haben, wie er sich bei der Herstellung von integrierten Halbleitern ergibt.
Unter einem Halbleiterrohling wird eine durch ein Halbleiter¬ prozeß hergestellte Anordnung von Strukturen verstanden, die sich noch im Prozeß der Fertigstellung befinden, also noch nicht voll funktionsfähig sind. Im vorliegenden Fall sind darunter insbesondere solche in der Fertigung befindliche Halbleiter zu verstehen, bei denen nach Einbringung von Funktionselementen eine Polysiliziumschicht und eine darüberlie- gende Dielektrikumsschicht aufgebracht worden sind, wobei die Polysiliziumschicht bereits strukturiert, d. h. in den entsprechenden Halbleiterstrukturen ausgebildet worden ist. Un- ter einer überlagerten Schicht im Sinne der vorliegenden Erfindung ist eine Schicht zu verstehen, die im Produktionsablauf zeitlich nach einer anderen von dieser überlagerten Schicht auf den Halbleiterrohling aufgebracht worden ist.
Es versteht sich, daß in der Regel nicht nur eine Struktur m der ersten Polysiliziumschicht bzw. eine Struktur in der zweiten Polysiliziumschicht ausgebildet wird, sondern vielmehr eine Mehrzahl bzw. Vielzahl von Strukturen in den beiden Schichten vorhanden sein wird, wobei das erfindungsgemäße Verfahren auch funktioniert, wenn lediglich eine einzelne
Struktur in einer Polysiliziumschicht siliziert werden soll.
Die Ausbildung der vorbestimmten Struktur oder der Strukturen in der Schicht des zweiten Dielektrikums und der zweiten Po- lysiliziumschicht erfolgt hierbei gleichzeitig, d. h. daß die vorbestimmte Struktur sowohl in der Schicht des zweiten Dielektrikums als auch in der darunterliegenden zweiten Polysiliziumschicht abgebildet wird. Diese vorbestimmte Struktur oder die vorbestimmten Strukturen können eine oder mehrere
Funktionselemente eines integrierten Schaltkreises darstel¬ len. Beispielsweise können sie Widerstände, Leiterbahnen oder auch Emitterkontakte eines integrierten Transistors sein.
Die vorbestimmten Strukturen müssen jedoch nicht unbedingt eine Funktion innerhalb der integrierten Schaltung übernehmen. Vielmehr können sie auch oder auch zusätzlich eine Abdeckung bilden, die über vorbestimmten Bereichen der ersten Polysiliziumschicht zu liegen kommen. Auf diese Weise kann erreicht werden, daß solche abgedeckten Bereiche in der ersten Polysiliziumschicht nicht siliziert werden, auch wenn über ihnen zufällig kein Funktionselement der zweiten Polysiliziumschicht liegen sollte. Das Ausbilden der zumindest ei- nen vorbestimmten Struktur oder der vorbestimmten Strukturen weist vorzugsweise folgende Schritte auf:
Aufbringen eines Photoresists auf die Schicht des zweiten Dielektrikums;
Belichten des Photoresists mit einer Maske, welche die zumindest eine vorbestimmte Struktur auf den Photoresist abbildet;
- Entwickeln des Photoresists; und
Entfernen von Bereichen der Schicht des zweiten Dielektrikums und der zweiten Polysiliziumschicht, die nicht die zumindest eine vorbestimmte Struktur bilden.
Unter einem Photoresist wird dabei ein üblicher, im Stand der Technik vorbekannter Photolack verstanden. Da die nicht abgedeckten Bereiche der Schicht des ersten Dielektrikums selektiv entfernt werden müssen, müssen sich die beiden Schichten der Dielektrika m den verwendeten Materialien unterscheiden, um ein selektives Entfernen der Schicht des ersten Dielektrikums zu ermöglichen. So kann das Entfernen der Schicht des ersten Dielektrikums vorzugsweise durch Atzen mit einem für das erste Dielektrikum selektiven Atzmit¬ tel erfolgen. Die Schicht des ersten Dielektrikums kann beispielsweise Siliziumdioxid enthalten oder aus Siliziumdioxid bestehen. Dieses laßt sich mit dem bevorzugten Atzmittel Wasserstofffluorid abatzen. Die Schicht des zweiten Dielektrikums sollte aus einem nicht von dem Atzmittel der ersten Schicht von Dielektrikum verwendeten Atzmittel abatzbar sein. Für die Schicht des zweiten Dielektrikums kann beispielsweise Siliziumnitrid verwendet werden, das mit Wasserstofffluorid nicht abatzbar ist.
Die sich bildende Silizidschicht kann aus üblicherweise m der Halbleitertechnik verwendeten Siliziden bestehen bzw. diese zumindest enthalten, wie beispielsweise die bevorzugten Titansilizid, Platmsilizid und/oder Kobaltsilizid.
In einer bevorzugten Ausfuhrungsform ist die zumindest eine freigelegte Struktur m der ersten Polysiliziumschicht der Basiskontakt eines integrierten Transistors. Um einen gewissen Widerstand im Basiskontakt aufrechtzuerhalten, wird es bevorzugt, daß nicht die gesamte Oberflache des Basiskontakts siliziert wird.
Die Erfindung ist weiterhin gerichtet auf einen Transistor, der durch das oben beschriebene erfmdungsgemaße Verfahren erhältlich ist. Schließlich ist die Erfindung auch gerichtet auf die Verwen¬ dung des oben zitierten Verfahrens zur Herstellung eines Transistors. Vorzugsweise ist ein solcher Transistor ein bipolarer Transistor. Das Verfahren kann jedoch auch auf andere Techniken, beispielsweise auf CMOS-Techniken angewendet werden.
Neben Transistoren können auch andere silizierte Strukturen hergestellt werden, wenn ein CMOS-Prozeß zum Einsatz gelangt.
Im folgenden soll die Erfindung anhand eines Ausfuhrungsbei- spiels erläutert werden, wobei auf die beigefugten Zeichnungen Bezug genommen werden soll, m denen folgendes dargestellt ist.
Figur 1 zeigt, wie oben beschrieben, einen vorbekannten Transistor einem integrierten Halbleiter;
Figur 2 zeigt die Schritte des erfmdungsgemaßen Verfahrens;
Figur 3 zeigt ein nach dem erf dungsgemaßen Verfahren hergestellten Transistor;
Figur 4 zeigt die Möglichkeit zusätzlicher Maskierung von be- stimmten Bereichen m der dersten Polysiliziumschicht;
Figur 5 zeigt die gemessenen Gatterverzogerungszeit von CML- R goszillatoren als Funktion des Schaltstroms bei einem er- fmdungsgemaß hergestellten Transistor.
Figur 2 zeigt den Fortgang des erfmdungsgemaßen Verfahrens in verschiedenen Stadien. In Figur 2a ist lediglich der obere Bereich einer Transistorregion m einem integrierten Halblei¬ ter dargestellt, wobei der Kollektor, der 'buπed layer' so¬ wie Bereiche, die sich auf Ebene dieser Elemente bzw. darun¬ ter befinden, nicht dargestellt sind. Die Darstellung beginnt somit mit der Isolationsschicht 20, auf die bereits die erste Polysiliziumschicht 21 aufgebracht und diese strukturiert worden ist. Beispielsweise befindet sich em Basiskontakt wie m Figur 1 sowie em weiterer Widerstand 22 im dargestellten Bereich des Halleiterrohlmgs . Die Spacerisolatoren 14 sind bereits ausgebildet, ebenso die Schicht des ersten Dielektrikums 23. Auf dieses wird die zweite Polysiliziumschicht 24 abgeschieden. Unmittelbar nach der Abscheidung der zweiten Polysiliziumschicht 24 wird eine dünne, zusätzliche Schicht eines zweiten Dielektrikums 25 abgeschieden, das aus einem anderen Material besteht als die Schicht des ersten Dielektrikums 23, welches die Transistoren und Widerstände umgibt. Ist Siliziumdioxid das erste Dielektrikum im üblichen Prozeß, kann man als zweites Dielektrikum beispielsweise Siliziumni- trid (Sι314) verwenden. Wie Figur 2b dargestellt, wird nunmehr die kombinierte Schicht der zweiten Polysiliziumschicht 24 und der Schicht des zweiten Dielektrikums 25 mit der Maske strukturiert, mit der sonst, also ohne anschließende beabsichtigte Silizierung, die zweite Polysiliziumschicht allem geatzt wurde. Alle Gebiete der zweiten Polysilizium- schicht 24 sind nun jedoch zusätzlich mit dem zweiten Dielektrikum 25 abgedeckt. Bei diesem Verfahren sind also keine Änderungen an bereits bestehenden Masken notwendig, so daß es einfach m bestehende Produktionen eingeführt werden kann.
In Figur 2b wird neben dem Emitterkontakt auch em zweiter Widerstand 26 m dieser Art und Weise strukturiert. Anschließend wird mit einem Atzmittel, wie m Figur 2c darge¬ stellt, die Schicht des ersten Dielektrikums 23 m den Berei¬ chen selektiv geatzt, die nicht von einer Schicht des zweiten Dielektrikums 25 abgedeckt sind (welches nicht durch das Atz- mittel weggeatzt werden kann) . Die Atzung legt vorgegebene, nicht abgedeckte Breiche der ersten Polysiliziumschicht 21
Wie m Figur 2d gezeigt, kann nunmehr die Silizidbildung αer freigelegten Bereiche der ersten Polysiliziumschicht 21 er¬ folgen, so daß sich Silzidschichten 27 an den vorgegebenen Strukturen ausbilden können. Dabei werden die Strukturer m der zweiten Polysiliziumschicht nicht siliziert, da sie mit der Schicht des zweiten Dielektrikums abgedeckt und durcn diese geschützt sind.
Im Anschluß an die Silzierung kann der weitere Aufbau und die weitere Strukturierung der integrierten Halbleiter, wie im Stand der Technik bekannt, fortgesetzt werden, ohne daß em weiterer Aufwand notig wäre. Somit wird erf dungsgemaß em Verfahren zur Silizidschichtbildung m integrierten Halbleitern bereitgestellt, bei dem gegenüber nicht silizierter Verfahren lediglich eine zusatzliche Abscheidung αer dünnen Schicht des zweiten Dielektrikums notwendig ist. Der Zu- satzaufwand ist somit vergleichsweise gering.
Das Verfahren ist damit wesentlich einfacher und billiger durchzufuhren als eine Silizidblockierung mitteis eines pho- tolithographischen Verfahrens.
Figur 3 zeigt einen erfmdungsgemaß hergestellten bipolaren Transistor, der die erste Polysiliziumschicht 21 und die Si- lizidschicht 27 integriert enthalt. Der Transistor besteht desweiteren aus einer wiederaufgebauten Schicht des ersten
Dielektrikums 23 sowie zusätzliche Leiterbahnen zur Ableitung der Strome mit dem Bezugszeichen 6, 8 und 12, die beispielsweise aus Aluminium gefertigt sein können und im wesentlichen den m Figur 1 dargestellten Elementen entsprechen. Wie aus der Abbildung ersichtlich, ist hier insbesondere der Basiskontakt 7 m ausgewählten Bereichen mit einer Silizidschicht 27 versehen. Dieser erniedrigt den Basiswiderstand und erhöht damit das Leistungsvermögen des Transistors hinsichtlich maß- geblicher Transistorparameter wie Oszillationsfrequenz, Gat- terverzogerungszeiten etc.
Bei dem oben skizzierten Verfahren, das sich auf die Herstellung eines bipolaren Transistors bezieht, sind keinerlei An- derungen an der verwendeten Maske gegenüber einem Verfahren notwendig, bei dem keine Silizidschicht 27 gebildet wird. Alle nicht von der zweiten Polysiliziumschicht 24 bzw. der Schicht des zweiten Dielektrikums 25 abgedeckten Bereiche der ersten Polysiliziumschicht 21, werden somit siliziert.
Will man zusätzlich auch nicht silizierte Widerstände m der ersten Polysilziumschicht 21 herstellen, die nicht ohnedies von der zweiten Polysiliziumschicht 24 und der Schicht des zweiten Dielektrikums 25 abgedeckt sind, so ist lediglich ei- ne geringfügige Designmaßnahme an der zur Strukturierung der zweiten Polysiliziumschicht 24 verwendeten Maske notwendig. Dabei wird m einfacher Weise im geplanten Bereich des Widerstands, beispielsweise des Widerstands 33, wie m Figur 4 gezeigt, die Maske zusätzlich gezeichnet, d. h. eine Abdeckung erzeugt, so daß bei der Strukturierung die zweite Polysiliziumschicht 24 dort nicht entfernt wird. Zur Herstellung wird zunächst die erste Polysiliziumschicht
21 mit Hilfe der dafür vorgesehenen Maske 31 strukturiert. Nach Abscheidung des ersten Dielektrikums 23 der zweiten Schicht von Polysilizium 24, sowie der Schicht des zweiten Dielektrikums 25 werden dann die zweite Polysiliziumschicht 24 und die Schicht des zweiten Dielektrikums 25 mit Hilfe der Maske 30 für die zweite Polysiliziumschicht strukturiert. Wie m Figur 4b dargestellt, liegt damit bei der Atzung, mit der die erste Polysiliziumschicht 21 freigelegt wird, die zweite Polysiliziumschicht 24 über einem Widerstandsbereich 33 der ersten Polysiliziumschicht 21, so daß diese durch die Atzung nicht geöffnet wird und damit im nachfolgenden Silizierungsschritt auch keine Silizidschicht 27 erhalt.
Den Kontaktbereich 32 des Widerstands deckt die Maske 30 nicht ab, so daß man nach Belichtung mit der Atzung m diesen Bereichen 32, 32 die erste Polysiliziumschicht 21 freilegen kann, so daß diese siliziert wird, um einen guten Kontakt zu ermöglichen.
Nach dem erfmdungsgemaßen Verfahren hergestellte Funktionselemente, beispielsweise Transistoren oder Widerstände sind voll funktionsfähig. Es wurden keine negativen Auswirkungen auf eine Transistorcharakteristik infolge der Integration ei- ner Silizidschicht beobachtet.
Figur 5 zeigt als Beispiel für die Transistorleistung die gemessene Gatterverzogerungszeit von CML-Rmgoszillatoren. Die Funktionsfahigkeit der Schaltung demonstriert, daß neben den Transistoren auch die integrierten ohmischen Widerstände funktionsfähig sind und damit effektiv vor der Silizierung geschützt wurden. Die minimale Verzogerungszeit betragt 13,7 ps . Bei Transistoren ohne Silizid ergibt sich zum Vergleich eine minimale Gatterverzögerungszeit von 14,8 ps . Die erfindungsgemäß hergestellten Transistoren schalten somit schneller .
Das erfindungsgemäße Verfahren ermöglicht in bislang unbekannt einfacher Weise die Ausbildung von selektiv ausgewählten Silizidschichten auf Polysiliziumstrukturen von integrierten Halbleitern. Gegenüber bekannten Verfahren zur Sili- zidselektivstrukturierung ist es erheblich einfacher und ko- stengünstiger durchzuführen. Es ermöglicht eine einfache und gezielte Beeinflussung des Widerstands von in Halbleitern integrierten Polysiliziumstrukturen.

Claims

Patentansprüche
1. Verfahren zur Herstellung von silizierten Polysiliziumbe- reichen m integrierten Halbleiterstrukturen eines Halbxei- terrohlmgs mit zumindest einer, m einer ersten Polysilizi¬ umschicht (21) ausgebildeten Struktur (7, 21) und einer αer ersten Polysiliziumschicht (21) überlagerten Schicht eines ersten Dielektrikums (23) mit folgenden Schritten:
- Aufbringen einer zweiten Polysiliziumschicht (24) auf αie Schicht des ersten Dielektrikums (23) ;
- Aufbringen einer Schicht eines zweiten Dielektrikums (25) auf die zweite Polysiliziumschicht (24);
- Ausbilden zumindest einer vorbestimmten Struktur (5, 26) m der Schicht des zweiten Dielektrikums (25) und der zweiten Polysiliziumschicht (24);
- Entfernen der Bereiche der Schicht des ersten Dιelektr_kums (23), die nicht von der zumindest einen vorbestimmten Struktur (5, 26) abgedeckt ist, so daß die zumindest eine m αer ersten Polysiliziumschicht (21) ausgebildete Struktur (7, 22) zumindest teilweise freigelegt ist; und
- Ausbilden einer Silizidschicht (27) auf der zumindest einen freigelegten Struktur (7, 22).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zumindest eine vorbestimmte Struktur (5, 26) e Funktior- selement eines integrierten Schaltkreises ist.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das
Funktionselement em Widerstand (26) ist.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Funktionselement eine Leiterbahn ist.
5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Funktionselement der Emitterkontakt (7) eines integrierten Transistors ist.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die zumindest eine vorbestimmte Struktur (7) eine Abdeckung über vorbestimmten Bereichen der ersten
Polysiliziumschicht (21) bilden.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Ausbilden der zumindest einen vorbestimmten Struktur (5, 26) folgende Schritte aufweist:
- Aufbringen eines Photoresists auf die Schicht des zweiten Dielektrikums (25) ;
- Belichten des Photoresists mit einer Maske, welche die zumindest eine vorbestimmte Struktur (7, 22) auf den Photore- sist abbildet;
- Entwickeln des Photoresists; und
- Entfernen von Bereichen des Schicht des zweiten Dielektπ- kums (25) und der zweiten Polysiliziumschicht (24), die nicht die zumindest eine vorbestimmte Struktur (5, 26) bilden.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das Entfernen der Schicht des ersten Die¬ lektrikums (23) durch Atzen mit einem für das erste Dielektrikum (23) selektiven Atzmittels erfolgt.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das Atzmittel Wasserstofffluorid enthalt.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch ge- kennzeichnet, daß die Schicht des ersten Dielektrikums (23)
Siliziumdioxid enthalt.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Schicht des zweiten Dielektrikums (25) Siliziumnitrid enthalt.
12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die Silizidschicht (27) Titansilizid, Pla- tmsilizid, und/oder Kobaltsilizid enthalt.
13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß die zumindest eine freigelegte Struktur (5) der Basiskontakt eines integrierten Transistors ist.
14. Transistor, erhältlich durch das Verfahren nach einem der Ansprüche 1 bis 13.
15. Verwendung des Verfahrens nach einem der Ansprüche 1 bis 13 zur Herstellung eines Transistors.
16. Verwendung nach Anspruch 15, dadurch gekennzeichnet, daß der Transistor em bipolarer Transistor ist. Zusammenfassung
Verfahren zur Herstellung von silizierten Polysiliziumkontak- ten m integrierten Halbleiterstrukturen.
Bei der Herstellung integrierter Halbleiterstrukturen ergibt sich häufig das Problem, daß der Widerstand von als Leiterbahnen verwendeten Polysiliziumstrukturen selektiv erniedrigt werden muß. Um den Widerstand einer Polysiliziumstruktur zu verringern, wird häufig die Struktur mit einer Silizidschicht versehen. Hierbei ergibt sich jedoch das Herstellungsproblem, nur bestimmte Polysiliziumstrukturen zu silizieren, andere hingegen, beispielsweise solche, die für Widerstände Verwendung finden sollen, nicht zu silizieren. Bekannte Verfahren sind aufwendig und teuer. Daher stellt die Erfindung zur Ver¬ fugung em einfaches Verfahren zur Herstellung von silizierten Polysiliziumbereichen m integrierten Halbleiterstrukturen eines Halbleiterrohlmgs mit zumindest einer, m einer ersten Polysiliziumschicht (21) ausgebildeten Struktur (7, 21) und einer der ersten Polysiliziumschicht (21) überlagerten Schicht eines ersten Dielektrikums (23) . Das erfmdungsgemaße Verfahren weist folgende Schritten auf :Aufbringen einer zweiten Polysiliziumschicht (24) auf die Schicht des ersten Dielektrikums (23); Aufbringen einer Schicht eines zweiten Dielektrikums (25) auf die zweite Polysiliziumschicht (24); Ausbilden zumindest einer vorbestimmten Struktur (5, 26) m der Schicht des zweiten Dielektrikums (25) und der zweiten Polysiliziumschicht (24); Entfernen der Bereiche der Schicht des ersten Dielektrikums (23), die nicht von der zu- mindest einen vorbestimmten Struktur (5, 26) abgedeckt ist, so daß die zumindest eine m der ersten Polysiliziumschicht (21) ausgebildete Struktur (7, 22) zumindest teilweise freige- legt ist; und Ausbilden einer Silizidschicht (27) auf der zumindest einen freigelegten Struktur (7, 22) .
[Fig. 2D)
PCT/DE2000/002098 1999-07-01 2000-06-28 Verfahren zur herstellung von silizierten polysiliziumkontakten in integrierten halbleiterstrukturen WO2001006554A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/030,358 US6642606B1 (en) 1999-07-01 2000-06-28 Method for producing siliconized polysilicon contacts in integrated semiconductor structures
JP2001510910A JP2003519440A (ja) 1999-07-01 2000-06-28 集積型半導体構造体におけるシリサイド化されたポリシリコンコンタクトの製造プロセス
EP00952877A EP1192649A1 (de) 1999-07-01 2000-06-28 Verfahren zur herstellung von silizierten polysiliziumkontakten in integrierten halbleiterstrukturen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19930420.3 1999-07-01
DE19930420 1999-07-01

Publications (1)

Publication Number Publication Date
WO2001006554A1 true WO2001006554A1 (de) 2001-01-25

Family

ID=7913342

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2000/002098 WO2001006554A1 (de) 1999-07-01 2000-06-28 Verfahren zur herstellung von silizierten polysiliziumkontakten in integrierten halbleiterstrukturen

Country Status (5)

Country Link
US (1) US6642606B1 (de)
EP (1) EP1192649A1 (de)
JP (1) JP2003519440A (de)
KR (1) KR100498855B1 (de)
WO (1) WO2001006554A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002089201A1 (en) * 2001-04-25 2002-11-07 Advanced Micro Devices, Inc. Improved salicide block for silicon-on-insulator (soi) applications

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200457711Y1 (ko) * 2011-10-10 2012-01-02 최윤선 휴대 단말기 이어폰 접속구 보호구

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740482A (en) * 1985-11-13 1988-04-26 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing bipolar transistor
US4873200A (en) * 1987-04-20 1989-10-10 Oki Electric Industry Co., Ltd. Method of fabricating a bipolar transistor
US5268590A (en) * 1989-12-27 1993-12-07 Motorola, Inc. CMOS device and process
JPH07321327A (ja) * 1994-05-25 1995-12-08 Nippondenso Co Ltd 半導体装置及びその製造方法
EP0895280A2 (de) * 1990-05-31 1999-02-03 STMicroelectronics, Inc. Verfahren zur Herstellung von verschiedenen Gebieten mit hohen und niedrigen Widerstandswerten in einer einzigen Polysiliziumschicht und dadurch hergestellte Struktur

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4812417A (en) * 1986-07-30 1989-03-14 Mitsubishi Denki Kabushiki Kaisha Method of making self aligned external and active base regions in I.C. processing
US5219768A (en) * 1989-05-10 1993-06-15 Oki Electric Industry Co., Ltd. Method for fabricating a semiconductor device
JP3469251B2 (ja) * 1990-02-14 2003-11-25 株式会社東芝 半導体装置の製造方法
US5173437A (en) 1991-08-01 1992-12-22 Chartered Semiconductor Manufacturing Pte Ltd Double polysilicon capacitor formation compatable with submicron processing
US5500557A (en) 1992-04-30 1996-03-19 Sgs-Thomson Microelectronics, Inc. Structure and method for fabricating integrated circuits
US5397729A (en) 1992-06-15 1995-03-14 Asahi Kasei Microsystems Co., Ltd. Method for fabrication of semiconductor device having polycrystalline silicon and metal silicides
JP2705476B2 (ja) * 1992-08-07 1998-01-28 ヤマハ株式会社 半導体装置の製造方法
US5849629A (en) 1995-10-31 1998-12-15 International Business Machines Corporation Method of forming a low stress polycide conductors on a semiconductor chip

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740482A (en) * 1985-11-13 1988-04-26 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing bipolar transistor
US4873200A (en) * 1987-04-20 1989-10-10 Oki Electric Industry Co., Ltd. Method of fabricating a bipolar transistor
US5268590A (en) * 1989-12-27 1993-12-07 Motorola, Inc. CMOS device and process
EP0895280A2 (de) * 1990-05-31 1999-02-03 STMicroelectronics, Inc. Verfahren zur Herstellung von verschiedenen Gebieten mit hohen und niedrigen Widerstandswerten in einer einzigen Polysiliziumschicht und dadurch hergestellte Struktur
JPH07321327A (ja) * 1994-05-25 1995-12-08 Nippondenso Co Ltd 半導体装置及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1996, no. 04 30 April 1996 (1996-04-30) *
See also references of EP1192649A1 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002089201A1 (en) * 2001-04-25 2002-11-07 Advanced Micro Devices, Inc. Improved salicide block for silicon-on-insulator (soi) applications
US6586311B2 (en) 2001-04-25 2003-07-01 Advanced Micro Devices, Inc. Salicide block for silicon-on-insulator (SOI) applications

Also Published As

Publication number Publication date
JP2003519440A (ja) 2003-06-17
EP1192649A1 (de) 2002-04-03
KR100498855B1 (ko) 2005-07-04
US6642606B1 (en) 2003-11-04
KR20020021389A (ko) 2002-03-20

Similar Documents

Publication Publication Date Title
EP0001100B1 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE3834241C2 (de) Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
EP0000327B1 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik
DE69025805T2 (de) Herstellen von Halbleitervorrichtungen
DE2922018A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE19541496B4 (de) Verfahren zur Herstellung der Gateelektrode einer CMOS-Einrichtung
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE3327301A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE19951993A1 (de) Halbleiter-Isolator-Struktur mit reduzierter Störkapazität und ein Verfahren zu deren Herstellung
DE10351008B4 (de) Verfahren zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe sowie ein Halbleiterbauelement
EP0129045B1 (de) Verfahren zum Herstellen eines integrierten Isolierschicht-Feldeffekttransistors mit zur Gateelektrode selbstausgerichteten Kontakten
DE69216304T2 (de) Verfahren zum Herstellen eines selbst-ausrichtenden, planaren, monolithischen integrierten Schaltkreises mit vertikalen Transistoren
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE10107012A1 (de) Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE68922474T2 (de) Verfahren zum Herstellen einer integrierten Schaltung einschliesslich Schritte zum Herstellen einer Verbindung zwischen zwei Schichten.
DE19634178C2 (de) Verfahren zur Herstellung eines bipolaren Halbleiterbauteils
EP1415339B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE102007030020B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur
EP1254482B1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE60120897T2 (de) Herstellung eines CMOS-Kondensators
DE4240565A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
DE4400840C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung mit einem Bipolartransistor

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2000952877

Country of ref document: EP

ENP Entry into the national phase

Ref country code: JP

Ref document number: 2001 510910

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 1020017016788

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020017016788

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10030358

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2000952877

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1020017016788

Country of ref document: KR