EP0208328B1 - Dynamisches Regelungssystem - Google Patents

Dynamisches Regelungssystem Download PDF

Info

Publication number
EP0208328B1
EP0208328B1 EP86109467A EP86109467A EP0208328B1 EP 0208328 B1 EP0208328 B1 EP 0208328B1 EP 86109467 A EP86109467 A EP 86109467A EP 86109467 A EP86109467 A EP 86109467A EP 0208328 B1 EP0208328 B1 EP 0208328B1
Authority
EP
European Patent Office
Prior art keywords
control system
dynamic control
transistor
switch
vco
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP86109467A
Other languages
English (en)
French (fr)
Other versions
EP0208328A1 (de
Inventor
Dieter Dipl.-Ing. Draxelmayr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to AT8686109467T priority Critical patent/ATE105122T1/de
Publication of EP0208328A1 publication Critical patent/EP0208328A1/de
Application granted granted Critical
Publication of EP0208328B1 publication Critical patent/EP0208328B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Definitions

  • Control technology has a variety of different methods ready for its task of influencing the time behavior of dynamic systems in a targeted manner.
  • Certain time-varying variables of the system are to be brought to predetermined time courses and kept there. Basically, this is done by observing the output variables of the system and changing the input variables of the system based on the information obtained.
  • Fig. 1 shows the block diagram of a control loop of a dynamic control system.
  • a controlled variable x is detected and a measured variable m is derived, which is compared in a comparison device 2 with a desired variable w.
  • a control difference d is formed in the comparison device 2, from which, in the sense of a control characteristic of the control loop to be achieved, with the aid of a correction device 3 and an actuating device 4, a control variable u or control variable y is derived, which is applied to the controlled system 5 with the control variable x as an output variable works.
  • control loop is simplified in some cases if, for example, the controlled variable x can be used directly as an input variable for the comparison device 2 without a metrological conversion, or if no control device 4 is required for the control of the controlled system 5, i.e. if the control variable u can act directly on the controlled system as manipulated variable y.
  • a dynamic control system can fundamentally have a considerably more complex block diagram, in which several control loops according to FIG. 1 can be coupled to one another and / or to other variables of the dynamic control system.
  • FIG. 2 shows the block diagram of a phase-locked loop (PLL) as a specific exemplary embodiment of a control circuit.
  • the comparison device in FIG. 2 is formed by a phase detector PD, the correction device by a loop filter F, the control device with a controlled system by a voltage controlled oscillator VCO (voltage controlled oscillator) and the detection or measuring device by a frequency divider T.
  • the PLL tries to detect the phase ⁇ m of the frequency ⁇ x of the output signal of the phase ⁇ w of the reference frequency readjust that the phase difference ⁇ d always assumes a defined value, in particular zero or 90 °.
  • Input variables of the phase detector PD can also be the reference frequency itself and the detected output frequency.
  • the frequency ⁇ x of the output signal of the VCO is then synchronized with the frequency of the reference signal, the PLL is "locked in” or "locked".
  • the frequency ⁇ x of the output signal can be a multiple or a fraction of the frequency of the input signal.
  • the frequency divider T adapts the signal ⁇ m required for the phase detector PD to the phase signal ⁇ w of the reference signal.
  • Examples of a VCO are a Schmitt trigger with a tilt frequency to be controlled or a motor with a speed to be controlled.
  • the catch range of a PLL circuit lies in a certain frequency range around the center frequency of the PLL.
  • the holding area of a PLL extends over a substantial area wider frequency range.
  • the capture range and stop range indicate the frequency at which a disengaged PLL synchronizes or a locked PLL gets out of step.
  • the center frequency is the frequency at which modulation can take place. Further synchronization ranges can occur with harmonics or subharmonics of the reference frequency, although the associated hold and capture ranges generally become smaller.
  • phase jitter or phase fluctuations A tendency to oscillate can occur, in particular, if low damping or overcompensation is required.
  • phase stability is generally very difficult to achieve, since several periods of the output signal have always elapsed before the phase detector PD and the correction device can be readjusted.
  • stability can be achieved by optimizing the loop filter F and the VCO circuitry in limited areas.
  • this optimized wiring is generally only valid in a relatively narrow range and is not particularly useful, for example, for an integrated circuit for general customer-specific requirements.
  • the phase detector PD is formed in analog systems by a multiplier network and in digital systems by gates, for example NAND or EXOR gates.
  • the loop filter F following in the course of the signal path has low-pass characteristics in order to suppress higher-frequency signal oscillations.
  • the loop filter F is usually a PI element shown in FIG. 3, where P and I stand for a proportional and integrating mode of operation.
  • the signal input E of the filter is connected via the resistor R1 to the output A, which in turn is connected through a series connection of a resistor R2 and a capacitor C to a terminal B carrying a reference potential.
  • Other, particularly active, configurations of the loop filter F are common.
  • a PLL control loop according to FIG. 2 with a loop filter F according to FIG. 3 can be linearized and interpreted time-continuously during the control-related treatment, the circuit is generally only stable as long as the damping is large enough, i.e. as long as the resistor R2 is not negligibly small compared to the resistor R1. This results in a tendency to instability in applications where low damping is forced.
  • the behavior of the control loop is usually made worse by the fact that the non-ideal, physically real properties of the elements of the loop cannot be fully taken into account when dimensioning the loop filter F.
  • Stable behavior is only the basic requirement of a dynamic control system. In almost all applications, further requirements are made in order to achieve a certain system characteristic. In particular in the case of control systems which have to cover a wide range of applications or in which optimization is required, these requirements can often only be achieved with difficulty or not at all with control loops according to FIG. 1.
  • a speed-optimal position control with non-linear elements or a gain control with dead time elements can be mentioned as further exemplary embodiments.
  • an element to be controlled is to be brought into a certain position with the aid of a servomotor, for which purpose the servomotor is operated at maximum speed until the element has come closer to the end position, and then the servomotor is to reach the end position at the optimum speed head for.
  • a gain control loop with dead time on the other hand, constant current charging or discharging of large capacities, for example, is conceivable as soon as there are large fluctuations in the supply voltage, whereas in normal operation a behavior that can be controlled with conventional means is desired.
  • Dynamic control systems described above have a control variable u which is a function of time, the parameter vector of the controlled system or the state vector of the control system. Alternatively, these parameters influence the parameters of a correction device 3 according to FIG. 1, which, as described, can only be optimized within certain limits.
  • the invention has for its object to provide a dynamic control system that has at least one system characteristic to be specified in a wide working range.
  • the basic idea of a control system according to the invention is to vary the control parameters of the correction device in a time-controlled, state-controlled or parameter-controlled manner so that a predetermined characteristic of the control behavior results.
  • the correction device contains at least two function groups with different characteristics, at least one of which is not permanently in the signal path of the control difference in order to derive the manipulated variable.
  • the scope of the invention also includes a time, state or parameter-controlled variation of the parameters of the actuating device or the actuating device with a controlled system, for example its input circuit.
  • these blocks then contain at least two function groups with different characteristics, of which at least one is not permanently in the signal path of the control difference to derive the manipulated variable.
  • the invention can be applied to control loops with a general structure, which can be described, for example, by a parameter vector or a state vector.
  • This includes adaptive control systems in which the parameters of the correction device are matched to parameters of the controlled system in such a way that a quality criterion with a prescribed value or an extreme value is achieved, the control parameters being able to be varied depending on the current state of the controlled system.
  • a state vector contains state variables as elements, which are location and time-dependent quantities.
  • the state variables result from a certain number of location-dependent functions which completely describe the current state of a system at a given point in time, taking into account the changes in these functions which occur over time in accordance with the physical conditions of the system.
  • State variables can advantageously be used in a dynamic control system according to the invention even in the case of non-linear, time-variant and quantities subject to dead time.
  • FIG. 4 differs from FIG. 1 in the configuration of the correction device. 1 contains a functional group with a characteristic, the correction device 6 according to the invention according to FIG. 4 has at least two functional groups with different characteristics. These are symbolized by the function groups 61 and 62 and can e.g. Have a low-pass character, one of the two function groups 61 or 62 being able to act on the control difference d without damping the other. By rows of points and a branch with a function group 6i, it is indicated that the correction device 6 can contain further function groups which are used to derive the control variable u from the control difference d.
  • the actuating device 4 contains at least two functional groups with different characteristics, e.g. B. different input circuits for deriving the manipulated variable y from the control difference d although such an embodiment is not outlined in FIG. 7.
  • the controlled switch S is used, which switches only one function group, in the example group 61, into the signal path.
  • All known switch types for example mechanical, hydraulic or electronic, come in as a controlled switch Question.
  • the switchover signal s is derived from a switching device 7, which, depending on the overall characteristic of the control loop to be achieved, has relevant input variables that come from the other blocks or variables of the dynamic control system, for example the command variable w, the detection or measuring device 1, the comparison device 2, the control device 4 and the controlled system 5 are derived.
  • external disturbance variables z can influence the switching criterion.
  • the changeover variable s can then be a function of time, the state vector or a parameter vector. In this way, optimization criteria can have a direct influence on the control behavior or the correction device 6 via the switch S. It is within the scope of the invention that one or more of the function groups simultaneously, advantageously provided with a weighting, serve to derive the manipulated variable y. In addition to the parallel connection of the function groups 61, 62 to 6i shown in FIG. 4, a series parallel connection, in particular with an actuating device 4 according to the invention, is also possible for their arrangement. It is essential to the invention that at least one of the function groups does not permanently influence the manipulated variable y. In addition to a discrete switchover, in which different combinations of the functional groups also fall within the scope of the invention, the switching variable s can provide a continuous switchover. This is often the case with non-ideal switch characteristics.
  • 5 shows a block diagram of an exemplary embodiment of a PLL circuit according to the invention. 5 differs from the block diagram according to FIG. 2 in that the phase difference ⁇ d is not applied to a single loop filter F, but to two filters F1 and F2.
  • a switch S is used to switch between the two loop filters to derive the control variable Uu; the control variable s for the switch S is derived in FIG. 5 from the phase detector PD. Depending on certain operating states, it is possible to switch over to the optimal filter characteristic in order to achieve improved operating behavior.
  • control device with controlled system in the exemplary embodiment according to FIG. 5 the voltage-controlled oscillator VCO, can have two function groups with different characteristics, in particular two input circuits, between which it is possible to switch.
  • the loop filter F can be designed according to the prior art or an integrating or holding element, e.g. a capacity included.
  • a PLL circuit can be used in a wide working range, in particular use at low frequencies, asymmetries, dead times and non-linearities preferably to improve the stability behavior.
  • Such a circuit arrangement is preferably suitable for digital PLL circuits, but also for analog PLL.
  • the basic prerequisite in any case is that the switching speed of the controlled switch S is sufficiently high compared to the behavior of the other control loop elements, so that influences caused by the switch S switch itself remain low.
  • a general mathematical description of a PLL circuit according to FIG. 5 is difficult since it is a non-linear time-variant system. For the purposes of illustration, however, it is sufficient to linearize the gas system and to look at it virtually continuously. Then there are certain time periods in which the system can be treated with the linear control theory according to the prior art and in which the behavior of the real physical system is correctly reproduced.
  • FIG. 6 in which the phase difference ⁇ d is plotted over time t, serves to explain such a quasi-continuously viewed system. It is assumed that the switching between the filters F1 and F2 takes place depending on the sign of the phase difference ⁇ d. Both filters are supposed to show a low-pass behavior and can be constructed either passively according to FIG. 3 or actively. The only difference is that filter F1 shows no damping, filter F2 dampens it.
  • FIG. 6 the dashed line shows the time course of the phase error ⁇ d for the case that there is only one filter without damping.
  • the amplitude of the phase error ⁇ d remains recognizable, ie the field difference, obtained over time, so that the control loop is neither dynamic nor steady stable.
  • switch S switches from the undamped filter characteristic of filter F1 to the damped characteristic of filter F2 at the right time, the overall oscillation is damped.
  • the characteristic of the filter F2 is switched on for negative phases, and the characteristic of the filter F1 is switched on for positive errors.
  • the then damped course of the phase error is represented by the solid line, from which a stable behavior of the control loop can be recognized. While in this example for the operating behavior an unstable or unstable behavior of the control loop occurs with low damping, FIG. 7 shows a diagram for an operating case in which permanent strong damping leads to instability.
  • phase detector PD shows an example of a discrete-time oscillation of a digital PLL circuit.
  • a network which generates three possible output states, serves as the phase detector PD.
  • the phase detector In the case of a phase of the output signal of the voltage-controlled oscillator which is delayed in relation to the phase of the input signal, the phase detector generates a signal "High", H, in the reverse case of an advance over the phase of the output signal a signal "Low", L.
  • the phase detector PD is at an average between the "high” and "low” states and there is no change at the input of the VCO. From the diagram in FIG.
  • an output signal of the phase detector PD in the form of a signal H or L is formed only by comparing the falling edges of the desired oscillation and the output oscillation of the VCO and has a corrective action on the input of a VCO.
  • the phase relationships are reversed, i.e. the falling edge of the output oscillation VCOA of the VCO leads the falling edge of the desired oscillation TARGET, the phase error has even become considerably larger. Due to the now strong delay of the next change in state of the output signal of the VCO, the sign of the phase error changes again at the next comparison time (3) with a simultaneously higher amount of the error. In this way, the system rocks and becomes unstable.
  • FIG. 8 serves to explain the strategy to be derived for the switching variable s for a time-discrete phase locked loop according to FIG. 5.
  • FIG. 8a the time profiles of the amplitudes of the desired function TARGET and the output function VCOA of the voltage-controlled oscillator are plotted.
  • 8b explains the temporal course of the phase error ⁇ d when, in an exemplary embodiment according to FIG. 5, a switch is made between the filter characteristics of the filters F1 and F2. With negative phase errors there is a large attenuation of the filter F2, while with positive phase errors the attenuation F2 is low or disappears.
  • the time course of the amplitudes according to FIG. 8a shows that the phase error ⁇ d decreases rapidly and the system is stable.
  • control system works as a keyed system in a two-mode mode, is non-linear and discrete in time, contains dead times and the phase error with the highest possible frequency, i.e. half the sampling frequency oscillates. The system remains stable even under these extreme operating conditions.
  • FIGS. 6 to 8 The same diagrams as FIGS. 6 to 8 are obtained if, instead of two loop filters F1 and F2 and an input circuit of the VCO, there is a loop filter F and two switchable input circuits of the VCO.
  • VCO voltage controlled oscillator
  • this contains a charging capacitor C1, which is charged and discharged by switchable voltage-controlled current sources I1 and I2.
  • a control network K is used to control the switches S1 and S2.
  • the input VCOE of the voltage-controlled oscillator, to which a voltage is applied during operation is connected to the two current sources I1 and I2 in order to control their current.
  • One pole of the current source I1 is connected to a terminal VP to which a supply potential is applied, the other pole to a contact of the switch S1 in series.
  • the other contact of the switch S1 is connected to a contact of the series-connected switch S2, the other contact of which is connected to a pole of the current source I2, which is in series, the other pole of which is connected to a terminal BP which carries a reference potential.
  • the charging capacitor C1 is connected between the connection point of the two switches S1 and S2 and the terminal BP carrying the reference potential.
  • the connection point of the two switches S1 and S2 is also led to the input of a control network K shown as a block in FIG. 9.
  • One output of this control network K is connected to the output VCOA of the voltage-controlled oscillator, the other controls the switch positions of the switches S1 and S2. In Fig. 9 both switches are drawn open and the circuit is not ready for operation.
  • the task of the control network K is therefore to switch switches S1 and S2 on and off in an equivalent manner.
  • the control network K therefore preferably contains a Schmitt trigger with inverters, the outputs of which are connected to the control elements of the switches S1 and S2 and the output terminal VCOA.
  • the amplitude of the voltage at the input VCOE determines the current through the current sources I1 and I2 and thus the charging and discharging behavior of the capacitor C1 or the oscillation generated at the output VCOA with the aid of the control network K.
  • the output state is switched faster due to the faster charging of the capacitor C1. This case corresponds to time (1) according to FIG. 7.
  • a lower voltage at the VCOE input of the VCO during the discharge phase of the capacitor C1 means a longer discharge time and thus a delayed change in state of the VCOA output of the VCO.
  • FIG. 10 shows exemplary embodiments for input circuits of voltage-controlled oscillators which can be integrated.
  • the active elements in FIG. 10 are MOS transistors using CMOS technology.
  • the circuit input in FIG. 10a is the terminal VCOE, which is connected to the gate of an n-channel transistor T1.
  • the source terminal of T1 is connected via a resistor R to the negative supply voltage -VS, which represents the reference potential.
  • the drain of T1 is connected to the drain and the gate of a p-channel transistor T2, the source of which is at the positive supply voltage potential + VS.
  • transistor T3 also has its source at the positive supply voltage potential + VS and its gate at the gate of transistor T2.
  • the drain connection leads to the circuit parts following in terms of signal via a terminal (not specified).
  • the gate voltage of the transistor T1 is sufficiently high compared to its source voltage, the. ser as well as the transistor T2 connected as a diode in the conductive state.
  • a current dependent on the gate voltage of the transistor T1 then flows through the source-drain paths of the transistors T1 and T2 and the resistor R.
  • a current is impressed on the transistor T3 with the potential which arises at the gate of the transistor T2 and thus of the transistor T3.
  • the current mirror arrangement consisting of the transistors T2 and T3 is used in integrated technology to implement transmission ratios between the currents in the transistor connected as a diode and the actual current source transistor.
  • a voltage change at the input of the subcircuit has a direct effect on the current flowing through the resistor R and thus on the potential at the gate of the transistor T3, so that the output current I changes.
  • a transformation of the input voltage into a reference current is thus obtained, which is responsible for the level of the charge or discharge current of a capacitor of a VCO according to FIG. 9.
  • FIG. 10b shows a partial circuit arrangement with which two different input circuits of a VCO of a PLL circuit according to the invention can be implemented with only a single loop filter.
  • the switching of the transistor T2 with respect to the supply voltage potential + VS and the transistor T3 remains unchanged, while, compared with FIG. 10a, the connection point of the drain connection and the gate of the transistor T2 is now connected to two parallel circuits which are connected to the reference potential -VS .
  • each of the parallel circuits contains an n-channel transistor T11 or T13, the gates of which are connected to one another and to the input terminal VCOE.
  • the sources of the transistors T11 and T13 are connected to each other and to the terminal -VS for the reference potential via a resistor R11 and R13.
  • the drain-source path of transistor T11 is the drain-source path of an n-channel transistor T12, the drain of which is connected to the junction of the gate and drain of transistor T2 and the source of which is connected to the drain of transistor T11 .
  • the source-drain path of transistor T13 is the source-drain path of a p-channel transistor T14, whose source is at the junction of the gate and drain of transistor T2 and whose drain is at the drain of transistor T13.
  • the gates of transistors T12 and T14 are connected to one another and to a terminal F1 / F2.
  • the transistors T12 and T14 act as switches in which, depending on the signal s at the terminal F1 / F2, one transistor is switched through equivalent while the other is blocking.
  • an input signal for the VCO at the terminal VCOE thus flows through the transistor T2 connected as a diode and one of each through the output circuits of the transistors T11, T12 in connection with the resistor R11 or through the output circuits of the transistors T13, T14 in connection with the branch formed by the resistor R13, a current which is mirrored in the transistor T3 and is used for charging or discharging a capacitor.
  • the current flowing in the two circuits is different.
  • a large damping can be achieved in FIG. 10b, for example, for negative phase errors and only a slight damping for positive phase errors by switching between the transistors T12 and T14. In this way, the switchover of the VCO can be slowed down or even stopped.
  • FIG. 10c shows an exemplary embodiment for only a single required loop filter with an input circuit of the VCO with a single current source, which can be switched on with the aid of a signal s at the terminal F1 / F2 a second current characteristic to achieve a different total current characteristic.
  • a first branch which contains the transistors T2, T1 connected in series and the resistor R, corresponds to the circuit according to FIG. 10a containing the same elements.
  • the transistor T5 In the case of positive phase errors of the phase detector PD, the transistor T5 is not conductive and the two transistors T2 and T3 in conjunction with the transistor T1 and the resistor R operate as a current mirror for the current flowing through T1, T2 and R, as in FIG. 10a. In the event of a negative phase error, transistor T5 becomes conductive and the gate potential of transistor T3 is raised. At the same time, over T4 raised the gate potential of transistor T2 so that the current through the current mirror can be reduced or even switched off.
  • FIG. 11 shows an exemplary embodiment of a circuit according to the invention of a VCO with a switchable voltage-controlled reference current source according to FIG. 10c, for which only a single loop filter, e.g. B. an integrating or holding member C is necessary.
  • the elements T10, T20, T40, T50, R10, R50 correspond in this order to the elements T1, T2, T4, T5, R, R5.
  • the transistor T3 in Fig. 11 is designed twice by the transistors T31 and T32, which are connected with their gates corresponding to the transistor T3.
  • One connection of the output circuit of T31 is at terminal + VS of the positive supply voltage, the other in series with the output circuits of two transistors T33 and T34 connected as diodes, of which the source of T34 is connected to terminal -VS of the reference potential.
  • the output circuit of transistor T32 is connected to one terminal at terminal + VS and is connected in series to the output circuits of transistors T35, T36 and T37 with its other terminal, one terminal of the output circuit of T37 being connected to terminal -VS.
  • the gate of transistor T33 is connected to the drain of the same transistor and, via the output circuits of transistors T38 and T39, to terminal -VS.
  • the gate of transistor T36 is at the junction of the output circuits of transistors T38 and T39.
  • the gate of transistor T34 is connected to the drain of this transistor and to the gate of transistor T37.
  • a capacitance C11 which determines the function of the VCO is connected to the terminal -VS and to the other connection to the connection point of the output circuits of the transistors T35 and T36 and to the input of a Schmitt trigger ST with an inverting output.
  • the output of the inverting Schmitt trigger ST controls the gates of transistors T38 and T39 and the gates of transistors T40 and T41 or T42 and T43.
  • the output circuits of the transistors T40 and T41 or T42 and T43 are in series and between the terminals + VS and -VS of the supply voltage.
  • T40 to T41 and T42 to T43 are complementary and each form an inverter.
  • connection point of the output circuits of transistors T40 and T41 is connected to the gate of transistor T35
  • connection point of the output circuits of transistors T42 and T43 represents the output of the circuit, which is connected to the VCOA terminal of the voltage controlled oscillator.
  • the capacitance C11 is alternately discharged or charged via the current flowing through the transistors T31 and T32.
  • the transistors T38 and T39 are switched through when the capacitance C11 is discharged from the output of the inverting Schmitt trigger ST, while the output circuit is blocked via the inverter from the transistors T40 and T41 and the gate of the transistor T35.
  • the Iran transistors T33 and T36 as well as T34 and T37 work as cascaded current mirrors, which discharge the capacitor C11 with the current flowing through the output circuit of the transistor T31 in accordance with the associated transformation ratios.
  • the potential of the output terminal corresponds to VCOA of the voltage controlled oscillator to the gate potential of transistor T35.
  • the inverting Schmitt trigger ST When the inverting Schmitt trigger ST is switched as soon as the capacitance C11 is sufficiently discharged, the transistors T38 and T39 block, while the transistor T35 goes into the conductive state. Accordingly, the potential of the output terminal VCOA is switched over until the capacitance C11 is charged to such an extent that the inverting Schmitt trigger ST switches over again.
  • the straw In each switching state of the VCO, the straw can be influenced by the transistors T31 and T32 and thus the discharge and charging time of the capacitance C11 with the aid of the signal s at the input terminal F1 / F2. According to the invention, the switchover of the initial state of the VCO can then be delayed or even prevented for each oscillation state.
  • the inverting Schmitt trigger ST according to FIG. 11 can be implemented in terms of circuitry by means known per se.
  • transistors T20, T40, T50, T31, T32, T35, T38, T60 and T62 form p-channel transistors, transistors T10, T33, T34, T36, T37, T39, T61 and T63 transistors from n-channel type.

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Feedback Control In General (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)

Description

  • Die Regelungstechnik hat für ihre Aufgabe, das Zeitverhalten dynamischer Systeme in gezielter Weise zu beeinflussen, eine Vielzahl verschiedener Methoden parat. Dabei sollen bestimmte zeitveränderliche Großen des Systems auf vorgegebene Zeitverläufe gebracht und dort gehalten werden. Grundsätzlich geschieht dies durch eine Beobachtung der Ausgangsgrößen des Systems und eine Veränderung der Eingangsgrößen des Systems aufgrund der gewonnenen Informationen. In dem Buch "Regelungstechnik" von Otto Föllinger, Elitera-Verlag Berlin, 1972, werden grundlegende Strukturen und Verfahren für lineare una zeitinvariante Systeme mit konzentrierten Parametern unter dem Einfluß deterministischer Eingangsgrößen behandelt.
  • Viele der dort geschilderten Verfahren lassen sich auch auf nichtlineare und zeitvariante Systeme übertragen, sofern diese sich zumindest in gewissen Bereichen linearisieren lassen. Erstreckt sich der Betriebsbereich eines Systems über diese linearisierten Bereiche hinaus oder treten Totzeiten, verteilte Parameter oder stochastische Störgrößen auf oder ist einfach die Ordnung eines Regelungssystems sehr verwickelt, beispielsweise durch Verkoppelung der Größen, so läßt sich oft nicht einmal die unabdingbare Forderung nach Stabilität des Regelkreises gegenüber den Sollgrößen und den Störgrößen verwirklichen. Weitergehende Forderungen an die Regelungscharakteristik, beispielsweise an ein optimales Einschwingverhalten, eine Parameteroptimierung oder eine Regelung auf endliche Einstellzeit, im besonderen auf eine schnelligkeitsoptimale Regelung scheiden damit von vornherein aus.
  • Fig. 1 zeigt das Blockschaltbild eines Regelkreises eines dynamischen Regelungssystem. Mit Hilfe einer Erfassungs oder Meßeinrichtung 1 wird eine Regelgröße x erfaßt und eine Meßgröße m abgeleitet, die in einer Vergleichseinrichtung 2 mit einer Sollgröße w verglichen wird. In der Vergleichseinrichtung 2 wird eine Regeldifferenz d gebildet, aus der im Sinne einer zu erzielenden Regelcharakteristik des Regelkreises mit Hilfe einer Korrektureinrichtung 3 und einer Stelleinrichtung 4 eine Steuergröße u bzw. Stellgröße y abgeleitet wird, die auf die Regelstrecke 5 mit der Regelgröße x als Ausgangsgröße wirkt. Fallweise vereinfacht sich dieser Regelkreis, wenn beispielsweise die Regelgröße x ohne meßtechnische Umwandlung direkt als Eingangsgröße der Vergleichseinrichtung 2 dienen kann oder wenn für die Ansteuerung der Regelstrecke 5 keine Stelleinrichtung 4 erforderlich ist, d.h. wenn die Steuergröße u direkt als Stellgröße y auf die Regelstrecke einwirken kann. Ein dynamisches Regelungssystem kann grundsätzlich ein erheblich verwickelteres Blockschaltbild aufweisen, in dem mehrere Regelkreise nach Fig. 1 miteinander und/oder mit anderen Größen des dynamischen Regelungssystems verkoppelt sein können.
  • Als konkretes Ausführungsbeispiel eines Regelkreises stellt Fig. 2 das Blockschaltbild eines phase-locked Loops (PLL) dar. Die Vergleichseinrichtung ist in Fig. 2 durch einen Phasendetektor PD gebildet, die Korrektureinrichtung durch ein Schleifenfilter F, die Stelleinrichtung mit Regelstrecke durch einen spannungsgesteuerten Oszillator VCO (voltage controlled oscillator) und die Erfassungs- bzw. Meßeinrichtung durch einen Frequenzteiler T. Der PLL versucht, die erfaßte Phase φm der Frequenz ωx des Ausganssignals der Phase φw der Referenzfrequenz so nachzuregeln, daß die Phasendifferenz φd immer einen definierten Wert, insbesondere Null oder 90 °, annimmt. Eingangsgrößen des Phasendetektors PD können auch die Referenzfrequenz selbst und die erfaßte Ausgangsfrequenz sein. Bei stabilem Betriebsverhalten des PLL ist dann die Frequenz ωx des Ausgangssignals des VCO mit der Frequenz des Referenzsignals synchronisiert, der PLL ist "locked in" oder "eingerastet". Dabei kann die Frequenz ωx des Ausgangssignals durchaus ein Vielfaches oder ein Bruchteil der Frequenz des Eingangssignals betragen. In einem derartigen Fall paßt der Frequenzteiler T das für den Phasendetektor PD benötigte Signal φm dem Phasensignal φw des Referenzsignals an. Beispiele für einen VCO stellen ein Schmitt-Trigger mit zu regelnder Kippfrequenz oder ein Motor mit zu regelnder Drehzahl dar.
  • Bei einer Änderung des Teilerverhältnisses des Frequenzteilers T oder bei einer Änderung der Referenzfrequenz muß der PLL die erneute Synchronisierung des Referenzsignals mit dem Ausgangssignal gewährleisten, selbst wenn der Regelkreis kurzzeitig ausrasten darf. Andererseits gibt es Anwendungen, in denen PLL-Schaltungen, die sich sowohl digital als auch analog realisieren lassen, nicht zu weit ausrasten dürfen, um Impulse oder Schwingungen nicht zu unterdrücken. Der Fangbereich einer PLL-Schaltung liegt in einem bestimmten Frequenzbereich um die Mittenfrequenz des PLL. Der Haltebereich einer PLL erstreckt sich dagegen über einen wesentlich weiteren Frequenzbereich. Fangbereich und Haltebereich geben an, bei welcher Frequenz ein ausgerasteter PLL synchronisiert bzw. ein eingerasteter PLL außer Tritt gerät. Unter der Mittenfrequenz versteht man die Frequenz, bezüglich der eine Modulation stattfinden kann. Weitere Synchronisierbereiche können bei Harmonischen oder Subharmonischen der Referenzfrequenz auftreten, wobei allerdings die zugehörigen Halte- und Fangbereiche in der Regel kleiner werden.
  • Besonders bei tiefen Frequenzen bezüglich der Mittenfrequenz und bei Frequenzvervielfacher-Schaltungen können Stabilitätsprobleme entstehen, die sich als Phasenjitter bzw. Phasenschwankungen äußern. Besonders bei einer eventuell erforderlichen geringen Dämpfung oder einer Überkompensation kann eine Schwingneigung auftreten. Bei Frequenzvervielfacher Schaltungen, insbesonder mit großem Teilungsverhältnis, ist Phasenstabilität generell nur sehr schwer zu erreichen, da immer bereits mehrere Perioden des Ausgangssignals verstrichen sind, bevor über den Phasendetektor PD und die Korrektureinrichtung nachgeregelt werden kann.
  • Auch in einfachereren PLL-Schaltungen können insbesondere durch Nichtlinearitäten, Totzeiten oder Unsymmetrien Schwingneigungen entstehen. Eine solche Schaltung ergibt sich aus Fig. 2 beispielsweise dadurch, daß der Frequenzteiler T entfällt und die Ausgangsfrequenz des VCO direkt auf den Phasendetektor PD zurückgeführt wird. Ausgangsgröße des Regelkreises kann, ebenso wie in dem Blockschaltbild nach Fig. 2, sowohl die Ausgangsfrequenz des VCO als auch dessen Steuerspannung Uu sein. Bildet die Steuerspannung Uu für den VCO selbst die Ausgangsgröße, so können sich parasitäre Eigenschaften des VCO direkt auf die Stabilität des Kreises auswirken.
  • In vielen Fällen kann durch eine Optimierung des Schleifenfilters F und der VCO-Beschaltung in begrenzten Bereichen Stabilität erreicht werden. Diese optimierte Beschaltung ist im allgemeinen jedoch nur in einem relativ engen Bereich gültig und insbesondere beispielsweise bei einem integrierten Schaltkreis für allgemeine kundenspezifische Anforderungen nicht sinnvoll.
  • Der Phasendetektor PD wird in analogen Systemen durch ein Multiplizierernetzwerk und in digitalen Systemen durch Gatter, beispielsweise NAND- oder EXOR-Gatter gebildet. Das im Zuge des Signalswegs folgende Schleifenfilter F besitzt Tiefpaßcharakteristik, um höher frequente Signalschwingungen auszublenden. Das Schleifenfilter F ist üblicherweise ein in Fig. 3 dargestelltes PI-Glied, wobei P und I für eine proportionale und integrierende Funktionsweise stehen. Der Signaleingang E des Filters ist über den Widerstand R1 mit dem Ausgang A verbunden, der wiederum durch die Serienschaltung eines Widerstandes R2 und einer Kapazität C an einem ein Bezugspotential führenden Anschluß B liegt. Andere, insbesondere aktiv arbeitende Ausgestaltungen des Schleifenfilters F sind üblich.Bei der Dimmensionierung eines derartigen Filters F ist zu beachten, daß es für tiefe Frequenzen gerade noch integrierend wirken muß, wozu die Kapazität C möglichst groß gewählt werden soll. Diese die stationäre Genauigkeit des Regelkreises beeinflussende Maßnahme steht allerdings im Gegensatz zur Forderung nach einer schnellen Regelung für hohe Frequenzen, die ein proportionales Regelverhalten und damit eine kleine Kapazität C erfordert, damit sich in Verbindung mit dem Widerstand R1 eine geringe Zeitkonstante ergibt. Der Widerstand R2 ist ein Dämpfungswiderstand.
  • Unter der Voraussetzung, daß ein PLL-Regelkreis nach Fig. 2 mit einem Schleifenfilter F nach Fig. 3 bei der regelungstechnischen Behandlung linearisiert und zeitkontinuierlich aufgefaßt werden kann, ist die Schaltung generell nur dann stabil, solange die Dämpfung groß genug ist, d.h. solange der Widerstand R2 nicht gegenüber dem Widerstand R1 vernachlässigbar klein ist. Daraus folgt eine Neigung zur Instabilität bei Anwendungen, in denen eine geringe Dämpfung erzwungen wird. Das Verhalten des Regelkreises wird in der Regel noch dadurch verschlechtert, daß die nichtidealen, physikalisch realen Eigenschaften der Elemente des Kreises bei der Dimmensionierung des Schleifenfilters F nicht vollständig berücksichtigt werden können.
  • Stabiles Verhalten stellt allerdings nur die Grundforderung an ein dynamisches Regelungssystem dar. In fast allen Anwendungsfällen werden weitergehende Forderungen gestellt, um eine bestimmte Systemcharakteristik zu erreichen. Insbesondere bei Regelungssystemen, die einen weiten Anwendungsbereich abdecken müssen oder in denen eine Optimierung erforderlich ist, können diese Ansprüche oft nur schwer oder gar nicht mit Regelkreisen nach Fig. 1 erreicht werden. Als weitere Ausführungsbeispiele können in diesem Zusammenhang eine schnelligkeitsoptimale Lageregelung mit nichtlinearen Elementen oder eine Verstärkungsregelung mit Totzeitgliedern erwähnt werden. Bei der schnelligkeitsoptimalen Lageregelung soll ein zu regelndes Element mit Hilfe eines Stellmotors in eine bestimmte Lage gebracht werden, wozu der Stellmotor mit maximaler Geschwindigkeit betrieben wird, bis das Element in der Näher der Endlage angelangt ist, anschließend soll der Stellmotor mit nunmehr optimaler Geschwindigkeit die Endlage ansteuern. Bei einem Verstärkungsregelkreis mit Totzeit ist dagegen eine Konstantstromladung oder -entladung beispielsweise großer Kapazitäten denkbar, sobald starke Schwankungen der Versorgungsspannung auftreten, während beim regulären Betrieb ein mit konventionellen Mitteln beherrschbares Verhalten gewünscht wird.
  • Vorstehend beschriebene dynamische Regelungssysteme besitzen eine Steuergröße u, die eine Funktion der Zeit, des Parametervektors der Regelstrecke oder des Zustandsvektors des Regelungssystems ist. Diese Parameter beeinflussen alternativ die Parameter einer Korrektureinrichtung 3 nach Fig. 1, die wie beschrieben nur in gewissen Grenzen optimiert werden können.
  • Der Erfindung liegt die Aufgabe zugrunde, ein dynamisches Regelungssystem anzugeben, das in einem weiten Arbeitsbereich wenigstens eine vorzugebende Systemcharakteristik besitzt.
  • Diese Aufgabe wird bei einem dynamischen Regelungssystem der eingangs genannten Art erfindungsgemäß durch die Merkmale des Patentanspruchs 1 gelöst.
  • Der Grundgedanke eines erfindungsgemäßen Regelungssystems besteht darin, die Regelparameter der Korrektureinrichtung zeit,- zustands- oder parametergesteuert so zu variieren, daß sich eine vorgegebene Charakteristik des Regelverhaltens ergibt. Dazu enthält die Korrektureinrichtung mindestens zwei Funktionsgruppen mit unterschiedlichen Charakteristiken, von denen wenigstens eine nicht dauernd zur Ableitung der Stellgröße im Signalweg der Regeldifferenz liegt.
  • Der Erfindungsrahmen umfaßt auch eine zeit-, zustands- oder parametergesteuerte Variation der Parameter der Stelleinrichtung oder der Stelleinrichtung mit Regelstrecke, beispielsweise ihrer Eingangsschaltung. Alternativ oder ergänzend zur Korrektureinrichtung enthalten dann diese Blöcke mindestens zwei Funktionsgruppen mit unterschiedlichen Charakteristiken, von denen wenigstens eine nicht dauernd zur Ableitung der Stellgröße im Signalweg der Regeldifferenz liegt.
  • Anwenden läßt sich die Erfindung auf Regelungskreise mit genereller Struktur, die beispielsweise durch einen Parametervektor oder einen Zustandsvektor beschrieben werden können. Darunter fallen adaptive Regelungssysteme, bei denen die Parameter der Korrektureinrichtung so auf Parameter der Regelstrecke abgestimmt werden, daß ein Gütekriterium mit einem vorgeschriebenen Wert oder einem Extremwert erreicht wird, wobei die Regelparameter in Abhängigkeit vom augenblicklichen Zustand der Regelstrecke variiert werden können.
  • Ein Zustandsvektor enthält Zustandsvariable als Elemente, das sind orts- und zeitabhängige Größen. Die Zustandsvariablen ergeben sich aus einer bestimmten Anzahl ortsabhängiger Funktionen, die den augenblicklichen Zustand eines Systems zu einem gegebenen Zeitpunkt vollständig beschreiben, unter Berücksichtigung der sich gemäß den physikalischen Gegebenheiten des Systems mit fortschreitender Zeit ergebenden Veränderungen dieser Funktionen. Zustandsvariable lassen sich vorteilhaft in einem erfindungsgemäßen dynamischen Regelungssystem auch bei nichtlinearen, zeitvarianten und totzeitbehafteten Größen einsetzen.
  • Weitere Ausgestaltungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.
  • Die Erfindung wird nachfolgenden anhand in den Figuren der Zeichnungen dargestellter Ausführungsbeispiele näher erläutert. Gleiche Elemente sind in den Figuren mit gleichen Bezugszeichen versehen.
  • Es zeigt:
    • Fig. 4
    ein Blockschaltbild eines Ausführungsbeispieles eines erfindungsgemäßen dynamischen Regelungssystems,
    Fig. 5
    ein Blockschaltbild eines PLL-Regelkreises als konkreter Ausführungsform eines Regelungssystems nach Fig. 4,
    Fig. 6
    ein Diagramm zur Erläuterung der Funktionsweise eines analog arbeitenden Regelungssystems nach Fig. 5,
    Fig. 7
    ein Diagramm zur Erläuterung der Anforderungen an das Dämpfungsverhalten der Korrektureinrichtung eines zeitdiskreten digitalen Regelkreises nach Fig. 5,
    Fig. 8 a und b
    zwei Diagramme zur Erläuterung des Regelverhaltens eines zeitdiskreten digitalen Regelkreises nach Fig. 5,
    Fig. 9
    ein Prinzipschaltbild eines spannungsgesteuerten Oszillators,
    Fig.10 b und c
    Ausführungsformen einer erfindungsgemäßen umschaltbaren spannungsgesteuerten Referenzstromquelle im Vergleich mit einer in Fig. 10a dargestellten spannungsgesteuerten Referenzstromquelle nach dem Stand der Technik und
    Fig. 11
    ein Schaltbild einer konkreten Ausführungsform eines VCO mit erfindungsgemäßer Eingangsschaltung.
  • Fig. 4 unterscheidet sich von Fig. 1 in der Ausgestaltung der Korrektureinrichtung. Während die Korrektureinrichtung 3 nach Fig. 1 eine Funktionsgruppe mit einer Charakteristik enthält, besitzt die erfindungsgemäße Korrektur einrichtung 6 nach Fig. 4 mindestens zwei Funktionsgruppen mit unterschiedlichen Charakteristiken. Diese sind durch die Funktionsgruppen 61 und 62 symbolisiert und können z.B. Tiefpaßcharakter besitzen, wobei eine der beiden Funktionsgruppen 61 oder 62 unbedämpft die andere mit Dämpfung auf die Regeldifferenz d wirken kann. Durch Punktreihen und einen Zweig mit einer Funktionsgruppe 6i wird angedeutet, daß die Korrektureinrichtung 6 weitere Funktionsgruppen enthalten kann, die zur Ableitung der Steuergröße u aus der Regeldifferenz d dienen.
  • Alternativ oder ergänzend enthält die Stelleinrichtung 4 mindestens zwei Funktionsgruppen mit unterschiedlichen Charakteristiken, z. B. verschiedene Eingangsschaltungen zur Ableitung der Stellgröße y aus der Regeldifferenz d obwohl ein derartiges Ausführungsbeispiel in Fig. 7 nicht skizziert ist.
  • Erfindungsgemäß liegt nun wenigstens eine der Funktionsgruppen, z. B. 61, 62 bis 6i nicht dauernd im Signalweg der Regeldifferenz d. Dazu dient im Ausführungsbeispiel nach Fig. 4 der gesteuerte Schalter S, der jeweils nur eine Funktionsgruppe, im Beispiel die Gruppe 61, in den Signalweg schaltet. Als gesteuerter Schalter kommen dabei alle an sich bekannten Schalterformen, beispielsweise mechanische, hydraulische oder elektronische in Frage. Das Umschaltsignal s wird von einer Schalteinrichtung 7 abgeleitet, die je nach der zu erzielenden Gesamtcharakteristik des Regelkreises relevante Eingangsgrößen aufweist, die von den anderen Blöcken oder Größen des dynamischen Regelungssystems, beispielsweise der Führungsgröße w, der Erfassungs- oder Meßeinrichtung 1, der Vergleichseinrichtung 2, der Stelleinrichtung 4 und der Regelstrecke 5 abgeleitet werden. Zusätzlich können äußere Störgrößen z das Schaltkriterium beeinflussen.
  • Die Umschaltgröße s kann dann eine Funktion der Zeit, des Zustandsvektors oder eines Parametervektors sein. Auf diese Weise können Optimierungskriterien über den Schalter S direkte Einflüsse auf das Regelungsverhalten bzw. die Korrektureinrichtung 6 gewinnen. Es liegt im Rahmen der Erfindung, daß eine oder mehrere der Funktionsgruppen gleichzeitig, vorteilhaft mit einer Gewichtung versehen, zur Ableitung der Stellgröße y dienen. Neben der in Fig. 4 dargestellten Parallelschaltung der Funktionsgruppen 61, 62 bis 6i kommt für deren Anordnung auch eine Serien- Parallelschaltung, insbesondere mit einer erfindungsgemäßen Stelleinrichtung 4, in Frage. Erfindungswesentlich ist, daß wenigstens eine der Funktionsgruppen die Stellgröße y nicht dauernd beeinflußt. Die Schaltgröße s kann neben einer diskreten Umschaltung, bei der auch unterschiedliche Kombinationen der Funktionsgruppen in den Erfindungsrahmen fallen, eine kontinuierliche Umschaltung vorsehen. Dieser Fall liegt oft bei nichtidealen Schaltercharakteristiken vor.
  • Es ist für ein erfindungsgemäßes dynamisches Regelungssystem unerheblich, ob die konkrete Ausführungsform als Digital- oder Analogsystem konzipiert ist. Als Ausführungsbeispiele eines derartigen Regelungssystems lassen sich unter anderem die bereits erwähnte geschwindigkeitsoptimale Lageregelung oder die Verstärkerschaltung mit Totzeit anführen. Ausführlich soll jedoch auf eine bereits in Fig. 2 grundsätzlich erläuterte PLL-Schaltung eingegangen werden.
  • Fig. 5 zeigt ein Blockschaltbild eines Ausführungsbeispiels einer erfindungsgemäßen PLL-Schaltung. Vom Blockschaltbild nach Fig. 2 unterscheidet sich die Fig. 5 dadurch, daß die Phasendifferenz φd nicht auf ein einziges Schleifenfilter F, sondern auf zwei Filter F1 und F2 geführt ist. Mit Hilfe eines Schalters S wird zwischen beiden Schleifenfiltern zur Ableitung der Steuergröße Uu umgeschaltet; die Steuergröße s für den Schalter S wird in Fig. 5 aus dem Phasendetektor PD abgeleitet. Abhängig von bestimmten Betriebszuständen kann zur Erreichung eines verbesserten Betriebsverhaltens auf die optimale Filtercharakteristik umgeschaltet werden.
  • Alternativ oder ergänzend kann die Stelleinrichtung mit Regelstrecke, im Ausführungsbeispiel nach Fig. 5 der spannungsgesteuerte Oszillator VCO, zwei Funktionsgruppen mit unterschiedlicher Charakteristik, insbesondere zwei Eingangsschaltungen aufweisen, zwischen denen umgeschaltet werden kann. Das Schleifenfilter F kann in diesem Fall nach dem Stand der Technik ausgelegt sein oder ein Integrier- oder Halteglied, z.B. eine Kapazität enthalten.
  • Obwohl es sich nach Fig. 5 um ein nichtlineares, zeitvariantes Netzwerk handelt, läßt sich eine derartige PLL-Schaltung in einem weiten Arbeitsbereich, insbesondere bei tiefen Frequenzen, Unsymmetrien, Totzeiten und Nichtlinearitäten vorzugsweise zur Verbesserung des Stabilitätsverhaltens einsetzen. Eine derartige Schaltungsanordnung ist bevorzugt geeignet für digitale PLL-Schaltungen, aber auch für analoge PLL. Grundvoraussetzung ist in jedem Fall, daß die Schaltgeschwindigkeit des gesteuerten Schalters S gegenüber dem Verhalten der übrigen Regelkreisglieder ausreichend groß ist, damit Einflüsse durch die Umschaltung des Schalters S selbst gering bleiben.
  • Eine allgemeine mathematische Beschreibung einer PLL-Schaltung nach Fig. 5 ist schwierig, da es sich um ein nichtlineares zeitvariantes System handelt. Für die Anschauung genügt es allerdings, Gas System zu linearisieren und quasi kontinuierlich zu betrachten. Dann gibt es gewisse Zeitbereiche, in denen das System mit der linearen Regelungstheorie nach dem Stand der Technik behandelt werden kann und in denen das Verhalten des realen physikalischen Systems zutreffend wiedergegeben wird.
  • Zur Erläuterung eines derartigen quasikontinuierlich angesehenen Systems dient das Diagramm nach Fig. 6, in dem die Phasendifferenz φd über der Zeit t aufgetragen ist. Dabei wird angenommen, daß die Umschaltung zwischen den Filtern F1 und F2 abhängig vom Vorzeichen der Phasendifferenz φd erfolgt. Beide Filter sollen ein Tiefpaßverhalten zeigen, und können entweder passiv entsprechend Fig. 3 oder aktiv aufgebaut sein. Sie unterscheiden sich lediglich dadurch, daß das Filter F1 keine Dämpfung zeigt, das Filter F2 dagegen dämpft.
  • In Fig. 6 gibt die gestrichelt gezeichnete Linie den zeitlichen Verlauf des Phasenfehlers φd für den Fall wieder, daß nur ein Filter ohne Dämpfung vorhanden ist. Erkennbar bleibt die Amplitude des Phasenfehlers φd, d.h. der Refeldifferenz, im zeitlichen Verlauf erhalten, so daß der Regelkreis weder dynamisch noch stationär stabil ist. Schaltet dagegen der Schalter S zum richtigen Zeitpunkt von der ungedämpften Filtercharakteristik des Filters F1 auf die gedämpfte Charakteristik des Filters F2 um, so wird die Gesamtschwingung gedämpft. Im Diagramm nach Fig. 6 wird dazu bei negativen Phasen fehlern die Charakteristik des Filters F2, bei positiven Fehlern die Charakteristik des Filters F1 eingeschaltet. Den dann gedämpften Verlauf des Phasenfehlers gibt die durchgezogene Linie wieder, aus der ein stabiles Verhalten des Regelkreises erkennbar wird. Während bei diesem Beispiel für das Betriebsverhalten ein labiles oder instabiles Verhalten des Regelkreises bei geringer Dämpfung auftritt, zeigt Fig. 7 ein Diagramm für einen Betriebsfall, in dem eine permanente starke Dämpfung zur Instabilität führt.
  • Fig. 7 zeigt ein Beispiel für eine zeitdiskrete Schwingung einer digitalen PLL-Schaltung. Als Phasendetektor PD dient ein Netzwerk, das drei mögliche Ausgangszustände erzeug. Bei einer gegenüber der Phase des Eingangssignals verzögerten Phase des Ausgangssignals des spannungsgesteuerten Oszillators erzeugt der Phasendetektor ein Signal "High", H, im umgekehrten Fall einer Voreilung gegenüber der Phase des Ausgangssignals ein Signal "Low", L. In den Zeiten dazwischen, in denen kein Korrektursignal gebildet wird, befindet sich der Phasendetektor PD auf einem Mittelwert zwischen den Zuständen "High" und "Low" und es erfolgt keine Änderung am Eingang des VCO. Aus dem Diagramm nach Fig. 7 ist zu erkennen, daß ein Ausgangssignal des Phasendetektors PD in Form eines Signals H oder L nur durch den Vergleich der abfallenden Flanken der Sollschwingung und der Ausgangsschwingung des VCO gebildet wird und korrigierend auf den Eingang eines VCO wirkt.
  • Zum Zeitpunkt (1) eilt die Phase der Sollschwingung SOLL der Phase der Ausgangsschwingung VCOA des VCO voraus, d.h. am Ausgang des Phasendetektors PD erscheint ein Zustand H, der die nächste Zustandsänderung am Ausgang des VCO aufgrund einer hohen Verstärkung, der eine hohe Dämpfung entspricht, wesentlich beschleunigt. Zum nächsten Vergleichszeitraum (2) liegen die Phasenverhältnisse umgekehrt, d.h. die abfallende Flanke der Ausgangsschwingung VCOA des VCO eilt der abfallenden Flanke der Sollschwingung SOLL voraus, wobei der Phasenfehler sogar erheblich größer geworden ist. Aufgrund der nunmehr starken Verzögerung der nächsten Zustandsänderung des Ausgangssignals des VCO ändert sich zum nächsten Vergleichszeitpunkt (3) das Vorzeichen des Phasenfehlers wiederum bei gleichzeitig höherem Betrag des Fehlers. Auf diese Weise schaukelt sich das System auf und wird instabil.
  • Bei den vorstehenden einfachen Überlegungen Zum Diagramm nach Fig. 7 ist allerdings das reale physikalische Verhalten nicht ganz zutreffend berücksichtigt. Zwar wird der Phasenfehler aufgrund der hohen Verstärkung vom Vergleichszeitraum (1) nach (2) anwachsen, nicht jedoch vom Vergleichszeitraum (2) zum Vergleichszeitraum (3). Der Grund für dieses Verhalten liegt darin, daß der VCO keine negativen Frequenzen erzeugen und rückwärts arbeiten kann. Deshalb wird der VCO im schlimmsten Fall für die Dauer des Vergleichszeitraums (2) seine Schwingungen unterbrechen und zum Beginn des Vergleichszeitraums (3) mit seinem normalen Betrieb wieder beginnen. Voraussetzung ist, daß die Kapazität C eines Schleifenfilters nach Fig. 3 groß genug gewählt wird, um die Spannung näherungsweise auf einem konstanten Niveau für diesen Zeitraum zu halten. In diesem Fall läßt sich eine durch die gestrichelt gezeichnete Linie angedeutete Schwingung erhalten, bei der der Phasenfehler verschwindet. Wahrend also bei negativen Phasenfehlern eine hohe Dämpfung wünschenswert ist, darf die Dämpfung bei positiven Phasenfehlern nicht zu groß werden.
  • Fig. 8 dient zur Erläuterung der für die Schaltgröße s abzuleitenden Strategie für einen zeitdiskreten Phasenregelkreis nach Fig. 5. In Fig. 8a sind die zeitlichen Verläufe der Amplituden der Sollfunktion SOLL und der Ausgangsfunktion VCOA des spannungsgesteuerten Oszillators aufgetragen. Dazu erläutert Fig. 8b den zeitlichen Verlauf des Phasenfehlers φd, wenn in einem Ausführungsbeispiel nach Fig. 5 zwischen den Filtercharakteristiken des Filters F1 und F2 umgeschaltet wird. Bei negativen Phasenfehlern existiert eine große Dämpfung des Filters F2, während bei positiven Phasenfehlern die Dämpfung F2 gering ist oder aber verschwindet. Der zeitliche Verlauf der Amplituden nach Fig. 8a läßt erkennen, daß der Phasenfehler φd schnell abnimmt und das System stabil ist. Dabei ist in den Diagrammen nach Fig. 8 zugelassen, daß das Regelungssystem als getastetes System in einem Zweier-Schwingungsmodus arbeitet, nichtlinear und zeitdiskret ist, Totzeiten enthält und der Phasenfehler mit höchstmöglicher Frequenz, d.h. der halben Abtastfrequenz schwingt. Selbst unter diesen extremen Betriebsbedingungen bleibt das System stabil.
  • Die gleichen Diagramme wie Fig. 6 bis Fig. 8 erhält man, wenn statt zweier Schleifenfilter F1 und F2 und einer Eingangsschaltung des VCO ein Schleifenfilter F und zwei umschaltbare Eingangsschaltungen des VCO vorhanden sind.
  • Fig. 9 gibt ein Prizipschaltbild eines spannungsgesteuerten Oszillators (VCO) an. Dieser enthält als wesentliche Elemente einen Ladekondensator C1, der von umschaltbaren spannungsgesteuerten Stromquellen I1 und I2 geladen und entladen wird. Zur Steuerung der Schalter S1 und S2 dient ein Kontrollnetzwerk K. Im einzelnen ist der Eingang VCOE des spannungsgesteuerten Oszillators, an dem im Betriebsfall eine Spannung anliegt, mit den beiden Stromquellen I1 und I2 verbunden, um ihren Strom zu steuern. Ein Pol der Stromquelle I1 liegt an einer mit einem Versorgungspotential beaufschlagten Klemme VP, der andere Pol an einem Kontakt des in Serie liegenden Schalters S1. Der andere Kontakt des Schalters S1 ist mit einem Kontakt des in Serie liegenden Schalters S2 verbunden, dessen anderer Kontakt mit einem Pol der wiederum in Serie liegenden Stromquelle I2 , deren anderer Pol an einer ein Bezugspotential führenden Klemme BP liegt.
  • Der Ladekondensator C1 ist zwischen dem Verbindungspunkt der beiden Schalter S1 und S2 und der das Bezugspotential führenden Klemme BP angeschlossen. Der Verbindungspunkt der beiden Schalter S1 und S2 ist weiterhin auf den Eingang eines in Fig. 9 als Block gezeichneten Kontrollnetzwerks K geführt. Ein Ausgang dieses Kontrollnetzwerks K ist mit dem Ausgang VCOA des spannungsgesteuerten Oszillators verbunden, der andere steuert die Schaltstellungen der Schalter S1 und S2. In Fig. 9 sind beide Schalter geöffnet gezeichnet und die Schaltung ist nicht betriebsbereit.
  • Durch Schließen eines der Schalter S1 oder S2 wird der Kondensator C1 über die Stromquelle I1 entweder geladen oder über die Stromquelle I2 entladen. Aufgabe des Kontrollnetzwerkes K ist es daher, die Schalter S1 und S2 antivalent ein- bzw. auszuschalten. Vorzugweise enthält daher das Kontrollnetzwerk K einen Schmitt-Trigger mit Invertern, dessen bzw. deren Ausgänge mit den Steuerelementen der Schalter S1 und S2 und der Ausgangsklemme VCOA verbunden sind.
  • Die Amplitude der am Eingang VCOE liegenden Spannung bestimmt den Strom durch die Stromquellen I1 und I2 und damit das Auf- und Entladeverhalten des Kondensators C1 bzw.die am Ausgang VCOA mit Hilfe des Kontrollnetzwerks K erzeugte Schwingung. So erhält man am Ausgang VCOA des VCO bei einer an seinem Eingang VCOE liegenden höheren Spannung aufgrund der schnelleren Aufladung des Kondensators C1 eine schnellere Umschaltung des Ausgangszustandes. Dieser Fall entspricht dem Zeitpunkt (1) nach Fig. 7. Umgekehrt bedeutet eine niedrigere Spannung am Eingang VCOE des VCO während der Entladephase des Kondensators C1 eine längere Entladezeit und damit eine verzögerte Zustandsänderung des Ausgangs VCOA des VCO.
  • Fig. 10 zeigt Ausführungsbeispiele für Eingangsschaltungen integrierfähiger spannungsgesteuerter Oszillatoren. Zum Vergleich der in Fig. 10 b und 10c ausgeführten erfindungsgemäßen Beispiele dient die an sich bekannte Teilschaltung nach Fig. 10a zur Erläuterung einer spannungsgesteuerten Stromquelle. Die aktiven Elemente in Fig. 10 sind MOS-Transistoren in CMOS-Technik. Den Schaltungseingang bildet in Fig. 10a die Klemme VCOE, die mit dem Gate eines n-Kanal-Transistors T1 verbunden ist. Der Sourceanschluß von T1 liegt über einen Widerstand R an der negativen Versorgungsspannung -VS, die das Bezugspotential darstellt. Der Drainanschluß von T1 ist mit dem Drainanschluß und dem Gate eines p-Kanal-Transistors T2 verbunden, dessen Source am positiven Versorgungsspannungspotential +VS liegt. Parallel zum Transistor T2 liegt der Transistor T3 ebenfalls mit seiner Source am positiven Versorgungsspannungspotential +VS und mit seinem Gate am Gate des Transistors T2 Der Drainanschluß führt über eine nicht näher bezeichnete Klemme zu den signalmäßig nachfolgenden Schaltungsteilen.
  • Bei einer im Vergleich zu seiner Sourcespannung ausreichend hohen Gatespannung des Transistors T1 gelangt die-. ser ebenso wie der als Diode geschaltete Transistor T2 in den leitenden Zustand. Durch die Source-Drain-Strecken der Transistoren T1 und T2 sowie den Widerstand R fließt dann ein von der Gatespannung des Transistors T1 abhängiger Strom. Mit dem sich am Gate des Transistors T2 und damit des Transistors T3 einstellenden Potential wird dem Transistor T3 ein Strom eingeprägt. Die aus den Transistoren T2 und T3 bestehende Stromspiegel-Anordnung wird in der integrierten Technik dazu benutzt, Übersetzungsverhältnisse zwischen den Strömen in dem als Diode geschalteten Transistor und dem eigentlichen Stromquellentransistor zu realisieren. In Fig. 10a wirkt sich eine Spannungsänderung am Eingang der Teilschaltung direkt auf den durch den Widerstand R fließenden Strom und damit auf das Potential am Gate des Transistors T3 aus, so daß sich der Ausgangsstrom I ändert. Man erhält so eine Transformation der Eingangsspannung in einen Referenzstrom, der für die Höhe des Lade- bzw. Entladestroms eines Kondensators eines VCO nach Fig. 9 verantwortlich ist.
  • Entsprechend der anhand von Fig. 10a geschilderten Anordnung zeigt Fig. 10b eine Teilschaltungsanordnung, mit der sich zwei verschiedene Eingangsschaltungen eines VCO einer erfindungsgemäßen PLL-Schaltung bei nur einem einzigen Schleifenfilter realisieren lassen. Die Schaltung des Transistors T2 bezüglich des Versorgungsspannungspotentials +VS und des Transistors T3 bleibt unverändert erhalten, während gegenüber der Fig. 10a der Verbindungspunkt des Drainanschlusses und des Gates des Transistors T2 nunmehr mit zwei parallelen Kreisen verbunden ist, die gegen das Bezugspotential -VS geschaltet sind. Jeder der parallelen Kreise enthält entsprechend zu Fig. 10a einen n-Kanal-Transistor T11 bzw. T13, dessen Gates miteinander und mit der Eingangsklemme VCOE verbunden sind. Die Sourceanschlüsse der Transistoren T11 bzw. T13 sind jeweils über einen Widerstand R11 bzw. R13 miteinander und mit der Klemme -VS für das Bezugspo-tential verbunden. In Reihe zur Drain-Source-Strecke des Transistors T11 liegt die Drain-Source-Strecke eines n-Kanal-Transistors T12, der mit seinem Drain am Verbindungspunkt von Gate und Drain des Transistors T2 und mit seiner Source am Drain des Transistors T11 angeschlossen ist. Entsprechend liegt in Reihe zur Drain-Source-Strecke des Transistors T13 die Source-Drain-Strecke eines p-Kanal-Transistors T14, dessen Source am Verbindungspunkt von Gate und Drain des Transistors T2 und dessen Drain am Drain des Transistors T13 liegt. Die Gates der Transistoren T12 und T14 sind miteinander und mit einer Klemme F1/F2 verbunden.
  • Die Transistoren T12 und T14 wirken als Schalter, bei dem abhängig von an der Klemme F1/F2 liegenden Signal s antivalent jeweils ein Transistor durchgeschaltet ist, während der andere sperrt. Mit einem Eingangssignal für den VCO an der Klemme VCOE fließt damit durch den als Diode geschalteten Transistor T2 und jeweils einen der durch die Ausgangskreise der Transistoren T11, T12 in Verbidung mit dem Widerstand R11 bzw. durch die Ausgangskreise der Transistoren T13, T14 in Verbindung mit dem Widerstand R13 gebildeten Zweig ein Strom, der in den Transistor T3 gespiegelt wird und zur Auf- bzw. Entladung eines Kondensators verwendet wird. Abhängig von der Größe des Widerstandes R11 bzw. R13 und der Spannung an der Klemme VCOE ist der in den beiden Kreisen fließende Strom unterschiedlich groß.
  • Entsprechend einer erfindungsgemäßen PLL-Schaltung nach Fig. 5 läßt sich in Fig. 10b beispielsweise für negative Phasenfehler eine große Dämpfung und durch Umschaltung zwischen den Transistoren T12 und T14 für positive Phasenfehler eine nur geringe Dämpfung erzielen. Auf diese Weise läßt sich die Umschaltung des VCO verlangsamen oder sogar stoppen.
  • Während nach Fig. 10b der Eingang des VCO zwischen zwei Stromquellen mit verschiedenen Strömen hin- und hergeschaltet wird, zeigt Fig. 10c ein Ausführungsbeispiel für nur ein einziges erforderliches Schleifenfilter bei einer Eingangsschaltung des VCO mit einer einzigen Stromquelle, der mit Hilfe eines an der Klemme F1/F2 liegenden Signals s eine zweite Stromcharakteristik zur Erzielung einer unterschiedlichen Gesamtstromcharakteristik zugeschaltet werden kann.
  • Ein erster Zweig, der die in Reihe geschalteten Transistoren T2, T1 und den Widerstand R enthält entspricht dem die gleichen Elemente enthaltenden Kreis nach Fig. 10a. Auch ein Transistor T3, der mit seiner Source am positiven Versorgungsspannungspotential +VS und seinem Drain an einer nicht näher bezeichneten Klemme für den Anschluß der nachfolgenden Schaltung liegt, ist aus Fig. 10a zu entnehmen. Zwischen dem Gate des Transistors T2 und dem Gate des Transistors T3 liegt bei Fig. 10c die Drain-Source-Strecke eines p-Kanal-Transistors T4, dessen Gate mit der Klemme -VS für das Bezugspotential und einem Anschluß des Widerstandes R verbunden ist. Während der Drainanschluß von T4 an das Gate von T2 angeschlossen ist, ist der Sourceanschluß von T4 mit dem Gate von T3 und dem Drain eines weiteren p-Kanal-Transistors T5 verbunden. Der Sourceanschluß von T5 liegt über einen Widerstand R5 an der Klemme +VS für das Versorgungsspannungspotential und das Gate von T5 an der Klemme F1/F2. In diesem Beispiel wirkt der Transistor T4 als Widerstand und der Transistor T5 als Schalter.
  • Bei positiven Phasenfehlern des Phasendetektors PD ist der Transistor T5 nicht leitend und die beiden Transistoren T2 und T3 in Verbindung mit dem Transistor T1 und dem Widerstand R arbeiten wie in Fig. 10a als Stromspiegel für den durch T1, T2 und R fließenden Strom. Bei einem negativen Phasenfehler gelangt der Transistor T5 in den leitenden Zustand und das Gatepotential des Transistors T3 wird angehoben. Gleichzeitig wird über T4 das Gatepotential des Transistors T2 angehoben, so daß der Strom durch den Stromspiegel verringert oder sogar abgeschaltet werden kann.
  • Fig. 11 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Schaltung eines VCO mit einer umschaltbaren spannungsgesteuerten Referenzstromquelle nach Fig. 10c, für die nur ein einziges Schleifenfilter, z. B. ein Integrier- oder Halteglied C notwendig ist. Darin entsprechen die Elemente T10, T20, T40, T50, R10, R50 in dieser Reihenfolge den Elementen T1, T2, T4, T5, R, R5. Der Transistor T3 ist in Fig. 11 doppelt ausgelegt durch die Transistoren T31 und T32 , die mit ihren Gates entsprechend dem Transistor T3 angeschlossen sind. Ein Anschluß des Ausgangskreises von T31 liegt an der Klemme +VS der positiven Versorgungsspannung, der andere in Reihe zu den Ausgangskreisen zweier als Dioden beschalteter Transistoren T33 und T34, von denen die Source von T34 mit der Klemme -VS des Bezugspotentials verbunden ist. Der Ausgangskreis des Transistors T32 ist mit einem Anschluß an der Klemme +VS angeschlossen und liegt mit seinem anderen Anschluß in Reihe zu den Ausgangskreisen der Transistoren T35, T36 und T37, wobei ein Anschluß des Ausgangskreises von T37 mit der Klemme -VS verbunden ist.
  • Der Gateanschluß des Transistors T33 ist mit dem Drainanschluß desselben Transistors und über die Ausgangskreise der Transistoren T38 und T39 mit der Klemme -VS verbunden. Das Gate des Transistors T36 liegt am Verbindungspunkt der Ausgangskreise der Transistoren T38 und T39. Das Gate des Transistors T34 ist mit dem Drain dieses Transistors und mit dem Gate des Transistors T37 verbunden.
  • Eine die Funktion des VCO bestimmende Kapazität C11 liegt mit einem Anschluß an der Klemme -VS und mit dem anderen Anschluß am Verbindungspunkt der Ausgangskreise der Transistoren T35 und T36 sowie am Eingang eines Schmitt-Triggers ST mit invertierendem Ausgang. Der Ausgang des invertierenden Schmitt-Triggers ST steuert die Gates der Transistoren T38 und T39 sowie die Gates der Transistoren T40 und T41 bzw. T42 und T43. Die Ausgangskreise der Transistoren T40 und T41 bzw. T42 und T43 liegen jeweils in Reihe und zwischen den Klemmen +VS und -VS der Versorgungsspannung. T40 zu T41 und T42 zu T43 sind komplementär und bilden jeweils einen Inverter. Während der Verbindungspunkt der Ausgangskreise der Transistoren T40 und T41 mit dem Gate des Transistors T35 verbunden ist, stellt der Verbindungspunkt der Ausgangskreise der Transistoren T42 und T43 den Ausgang der Schaltung dar, der mit der Klemme VCOA des spannungsgesteuerten Oszillators verbunden ist.
  • Über den durch die Transistoren T31 bzw. T32 fließenden Strom wird die Kapazität C11 abwechselnd ent- bzw. geladen. Dazu werden vom Ausgang des invertierenden Schmitt-Triggers ST die Transistoren T38 und T39 beim Entladen der Kapazität C11 durchgeschaltet, während über den Inverter aus den Transistoren T40 und T41 und das Gate des Transistors T35 dessen Ausgangskreis gesperrt wird. Dann arbeiten die Iransistoren T33 und T36 sowie T34 und T37 als kaskadierte Stromspiegel, die mit dem durch den Ausgangskreis des Transistors T31 fließenden Strom entsprechend den zugehörigen Übersetzungsverhältnissen den kondensator C11 entladen. In diesem Zustand entspricht das Potential der Ausgangsklemme VCOA des spannungsgesteuerten Oszillators dem Gatepotential des Transistors T35.
  • Beim Umschalten des invertierenden Schmitt-Triggers ST sobald die Kapazität C11 genügend entladen ist, sperren die Transistoren T38 und T39, während der Transistor T35 in den leitenden Zustand gelangt. Entsprechend wird das Potential der Ausgangsklemme VCOA umgeschaltet, bis die Kapazität C11 soweit aufgeladen ist, daß der invertierende Schmitt-Trigger ST abermals umschaltet. In jedem Schaltzustand des VCO kann mit Hilfe des an der Eingangsklemme F1/F2 liegenden Signals s der Stroh durch die Transistoren T31 bzw. T32 und damit die Ent- bzw. Aufladezeit der Kapazität C11 beeinflußt werden. Erfindungsgemäß läßt sich dann die Umschaltung des Ausgangszustandes des VCO für jeden Schwingungszustand verzögern oder sogar verhindern.
  • Der invertierende Schmitt-Trigger ST nach Fig. 11 läßt sich mit an sich bekannten Mitteln schaltungstechnisch realisieren. In derselben Figur bilden die Transistoren T20, T40, T50, T31, T32, T35, T38, T60 und T62 Transistoren vom p-Kanal-Typ, die Transistoren T10, T33, T34, T36, T37, T39, T61 und T63 Transistoren vom n-Kanal-Typ.

Claims (33)

  1. Dynamisches Regelungssystem, dessen Zustand durch seinen Zustandsvektor gegeben ist, mit mindestens einem Regelkreis, der eine Erfassungs- oder Meßeinrichtung (1; T), eine Vergleichseinrichtung (2; PD), eine Korrektureinrichtung (3,6; F1, F2, S) und eine Stelleinrichtung (4; I1, I2, S1, S2) mit Regelstrecke (5; VCO) enthält, in denen eine Regelgröße (x; ωx) erfaßt und mit einer Sollgröße (w; φw) zur Bildung einer Regeldifferenz (d; φd) verglichen wird, aus der ihrerseits im Sinne einer zu erzielenden Charakteristik des Regelkreises mit Hilfe der Korrektur- (3,6; S, F1, F2, S) und Stelleinrichtung (4; I1, I2, S1, S2) eine Stellgröße (y) abgeleitet wird, die auf die Regelstrecke (5; VCO) mit der Regelgröße (x; ωx) als Ausgangsgröße wirkt, wobei jeder Regelkreis mit anderen Regelkreisen und/oder anderen Größen des dynamischen Regelungssystems verkoppelt sein kann und in wenigstens einem Regelkreis die Korrektureinrichtung (6; F1, F2, S) und/oder die Stelleinrichtung (4; I1, I2, S1, S2) mit Regelstrecke (5; VCO) mindestens zwei durch einen Schalter (S) umschaltbare Funktionsgruppen (61, 62, 6i; F1, F2) mit unterschiedlichen Charaktieristiken enthält, von denen wenigstens eine nicht dauernd zur Ableitung der Stellgröße (x) im Signalweg der Regeldifferenz (d; φd) liegt, wobei der Schalter (S) zur Umschaltung der Funktionsgruppen (61, 62, 6i; F1, F2) in Abhängigkeit von vorherbestimmten Kriterien bei jeder momentanen den Kriterien zugeordneten Änderung des Zustandsvektors umschaltet,
    dadurch gekennzeichnet,
    daß eine Funktionsgruppe (F1) eine ungedämpfte Charakteristik und eine andere Funktionsgruppe (F2) eine gedämpfte Charakteristik hat und der Schalter (S) zwischen den beiden Funktionsgruppen (F1, F2) bei einem Vorzeichenwechsel der Regeldifferenz umschaltet.
  2. Dynamisches Regelungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die Funktionsgruppen (61, 62, 6i; F1, F2) mit unterschiedlichen Charakteristiken parallel angeordnet sind.
  3. Dynamisches Regelungssystem noch Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Regelkreis einen Schalter (S) zur Umschaltung der Funktionsgruppen (61, 62, 6i; F1, F2) mit unterschiedlichen Charakteristlken enthält.
  4. Dynamisches Regelungssystem nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß eine der Funktionsgruppen (61, 62, 6i; F1, F2) mit unterschiedlichen Charakteristiken zur Ableitung der Stellgröße (y) im Signalweg der Regeldifferenz (d; φd) liegt.
  5. Dynamisches Regelungssystem nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß mindestens zwei der Funktionsgruppen (61, 62, 6i; F1, F2) mit unterschiedlichen Charakteristiken zur Ableitung der Stellgröße (y) parallel im Signalweg der Regeldifferenz (d; φd) liegen.
  6. Dynamisches Regelungssystem nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß der Schalter (S) abhängig vorn Zustand der Regelstrecke (4, 5; VCO) und/oder der Vergleichseinrichtung (2; PD) und/oder der Erfassungs- oder Meßeinrichtung (1; T) und/oder von Systemparametern des Regelungssystems und/ oder von Störgrößen (z) und/oder der Sollgröße (w) und/oder zeitabhängig umschaltbar ist.
  7. Dynamisches Regelungssystem nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß der Schalter (S) diskret oder kontinuierlich umschaltbar ist.
  8. Dynamisches Regelungssystem nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß die Funktionsgruppen (61, 62, 6i; F1, F2) mit unterschiedlichen Charakteristiken Filter (F1, F2) mit verschiedenen Filtercharakteristiken sind.
  9. Dynamisches Regelungssystem nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß die Funktionsgruppen (61, 62, 6i; F1, F2) mit unterschiedlichen Charakteristiken Eingangsschaltungen der Stelleinrichtung (4; I1, I2, S1, S2) mit Regelstrecke (5;VCO) sind.
  10. Dynamisches Regelungssystem nach Anspruch 1 bis 9, dadurch gekennzeichnet, daß die Funktionsgruppen (61, 62, 6i; F1, F2) mit unterschiedlichen Charakteristiken gebildet sind durch eine Funktionsgruppe einer Charakteristik, der mit Hilfe eines Schalters (S) mindestens eine Teilcharakteristik zur Erzielung einer unterschiedlichen Gesamtcharakteristik zuschaltbar ist.
  11. Dynamisches Regelungssystem nach Anspruch 1 bis 10, gekennzeichnet durch die Ausführung als Digitalsystem.
  12. Dynamisches Regelungssystem nach Anspruch 1 bis 10, gekennzeichnet durch die Ausführung als Analogsystem.
  13. Dynamisches Regelungssystem nach Anspruch 1 bis 12, gekennzeichnet durch Ausbildung als Phase-Locked-Loop-Schaltung (PLL), bei dem als Vergleichseinrichtung (2) ein Phasendetektor (PD), als Korrektureinrichtung (6) wenigstens ein Filter (F1, F2), als Stelleinrichtung mit Regelstrecke (4, 5) ein spannungsgesteuerter Oszillator (VCO) mit einer Eingangsschaltung und einer Schwingung ( ωx) als Regelgröße (x) und als Meßeinrichtung (1) ein Frequenzmesser (T) realisiert sind.
  14. Dynamisches Regelungssystem nach Anspruch 13, dadurch gekennzeichnet, daß das oder die Filter (F1, F2;C) Tiefpaßcharakteristik besitzen.
  15. Dynamisches Regelungssystem nach Anspruch 13 bis 14, dadurch gekennzeichnet, daß die Tiefpaßcharakteristik der Filter (F1, F2) mit Hilfe von Integrier- oder Haltegliedern (C) realisiert ist.
  16. Dynamisches Regelungssystem nach Anspruch 13 bis 15, dadurch gekennzeichnet, daß als Korrektureinrichtung (F1, F2, S) zwei parallele Filter (F1, F2) mit unterschiedlichen Filtercharakteristiken realisiert und mit Hilfe eines Schalters (S) umschaltbar sind.
  17. Dynamisches Regelungssystem nach Anspruch 13 bis 15, dadurch gekennzeichnet, daß als Korrektureinrichtung (F1, F2, S) ein Filter mit einer Filtercharakteristik realisiert und mit Hilfe eines Schalters (S) auf eine andere Filtercharakteristik umschaltbar ist.
  18. Dynamisches Regelungssystem nach Anspruch 13 bis 15, dadurch gekennzeichnet, daß als Filter ein Integrier- oder Halteglied (C) vorgesehen ist, und als Eingangsschaltung des spannunosgesteuerten Oszillators (VCO) zwei spannungsgesteuerte Referenzstromquellen (T2, T3, T11 bis T14, R11, R13) realisiert und mit Hilfe eines Schalters (S;T12,T14) umschaltbar sind.
  19. Dynamisches Regelungssystem nach Anspruch 13 bis 15, dadurch gekennzeichnet, daß als Filter ein Integrier- oder Halteglied (C) vorgesehen ist und als Eingangsschaltung des spannungsgesteuerten Oszillators (VCO) eine spannungsgesteuerte Referenzstromquelle (T1 bis T5, R, R5; T10, T20, T31, T32, T40, T50, R10, R50) mit einem Referenzstrom realisiert und mit Hilfe eines Schalters (5; T5;T50) auf einen anderen Referenzstrom umschaltbar ist.
  20. Dynamisches Regelungssystem nach Anspruch 13 bis 19, dadurch gekennzeichnet, daß der Schalter (S) abhängig vom Zustand des Phasendetektors (PD) umschaltbar ist.
  21. Dynamisches Regelungssystem nach Anspruch 13 bis 20, dadurch gekennzeichnet, daß der Schalter (S) abhängig vom Vorzeichen der vom Phasendetektor (PD) zu bildenden Regeldifferenz ( φd ) umschaltbar ist.
  22. Dynamisches Regelungssystem nach Anspruch 13 bis 21, dadurch gekennzeichnet, daß der spannungsgesteuerte Oszillator (VCO) eine von schaltbaren Stromquellen (I1, I2; T10, T20, T31, T32, R10) lad- und entladbare Kapazität (C1; C11) und ein von der Kapazität (C1; C11) steuerbares Kontrollnetzwerk (K) enthält, das mit Stromquellenschaltern (S1, S2; T35, T38, T39) zur Umschaltung der Stromquellen (I1, I2; T10, T20, T31, T32, R10) und mit dem Ausgang (VCOA) des spannungsgesteuerten Oszillators (VCO) verbunden ist.
  23. Dynamisches Regelungssystem nach Anspruch 13 bis 22, dadurch gekennzeichnet, daß das Kontrollnetzwerk (K) einen den Ausgangszustand des spannungsgesteuerten Oszillators (VCO) bestimmenden Schmitt-Trigger (ST) und Inverterstufen (T60 bis T63) enthält.
  24. Dynamisches Regelungssystem nach Anspruch 13 bis 23, dadurch gekennzeichnet, daß die Stromquellenschalter (S1, S2; T35, T38, T39) mit antivalenten Steuerausgängen des Kontrollnetzwerks (K) verbunden sind.
  25. Dynamisches Regelungssystem nach Anspruch 13 bis 24, dadurch gekennzeichnet, daß die spannungsgesteuerte Referenzstromquelle von einem Ausgangstransistor (T3) eines ersten Typs gebildet wird,
    dessen Ausgangskreis einen Referenzstrom führt und dessen Eingangskreis vom Eingangskreis eines mit diesem Transistor (T3) einen Stromspiegel bildenden, als Diode geschalteten Transistor (T2) vom gleichen Typ gesteuert wird,
    in dessen Ausgangskreis zwei parallele Zweige mit je zwei, mit je einem Widerstand (R11, R13) in Serie geschalteten Ausgangskreisen zweier Transistoren (T11 bis T14) liegen, wobei die Transistoren (T11, T12) des ersten Zweiges vom zweiten Typ und die Transistoren (T13 T14) des zweiten Zweiges vom ersten und zweiten Typ sind und
    in beiden Zweigen je zwei Transistoren, einerseits zwei (T11, T13) vom zweiten Typ und andererseits zwei (T12, T14), vom ersten und zweiten Typ, gleiche, die Eingänge (VCOE, F1/F2) der spannungsgesteuerten Referenzstromquelle bildende Eingangskreise besitzen und
    die Widerstände (R11, R13) verschieden groß sind.
  26. Dynamisches Regelungssystem nach Anspruch 13 bis 24, dadurch gekennzeichnet, daß die spannungsgesteuerte Referenzstromquelle von einem Ausgangstransistor (T3, T31, T32) des ersten Typs gebildet wird, dessen Ausgangskreis einen Referenzstrom führt und dessen einer Anschluß des Ausgangskreises mit einem Anschluß des Ausgangskreises eines mit diesem Transistor (T3, T31, T32) einen Stromspiegel bildenden, als Diode geschalteten Transistor (T2, T20) vom gleichen Typ verbunden ist,
    daß zwischen den Eingangskreisen der Transistoren (T2, T3, T20, T31, T32) ein Ausgangskreis eines weiteren Transistors (T4, T40) vom gleichen Typ und zwischen den Verbindungspunkten des Ausgangskreises des weiteren Transistors (T4, T40) und des Eingangskreises des Ausgangstransistors (T3, T31, T32) einerseits und der Ausgangskreise des Ausgangstransistors (T3, T31, T32) und des als Diode geschalteten Transistors (T2, T20) andererseits der Ausgangskreis eines Schalttransistors (T5, T50) vom ersten Typ in Serie zu einem Widerstand (R5, R50) liegt,
    daß in Serie zum Ausgangskreis des als Diode geschalteten Transistors (T2, T20) der Ausgangskreis eines Eingangstransistors (T1, T10) vom zweiten Typ und ein Widerstand (R, R10) liegt, dessen freier Anschluß mit dem Eingangskreis des weiteren Transistors (T4, T40) verbunden ist und
    daß die Eingänge des Eingangstransitors (T1, T10) und des Schalttransistors (T5, T50) die Eingänge (VCOE, F1/F2) der spannungsgesteuerten Referenzstromquelle bilden.
  27. Dynamisches Regelungssystem nach Anspruch 13 bis 26, dadurch gekennzeichnet, daß die spannungsgesteuerte Referenzstromquelle zwei parallele Ausgangstransistoren (T31, T32) besitzt, von denen einer (T32) über einen elektronischen Schalter (S1;T35) mit einem Anschluß einer Kapazität (C1, C11) und dem Ausgangskreis eines über einen weiteren elektronischen Schalter (S2;T38, T39) steuerbaren ersten Stromspiegeltransistor (T36) verbunden ist, dem der Ausgangskreis eines zweiten Stromspiegeltransistors (T37) in Serie geschaltet ist und denen je ein als Diode geschalteter Transistor (T33, T34) zugeordnet ist, deren Ausgangskreise in Serie und in Serie zum Ausgangskreis des anderen Ausgangstransistors (T31) der spannungsgesteuerten Referenzstromquelle liegen.
  28. Dynamisches Regelungssystem nach Anspruch 13 bis 27, gekennzeichnet durch die Ausführung als Digitalsystem.
  29. Dynamisches Regelungssystem nach Anspruch 13 bis 27, gekennzeichnet durch die Ausführung als Analogsystem.
  30. Verfahren zum Betreiben eines dynamischen Regelungssystems nach Anspruch 1 bis 12, dadurch gekennzeichnet, daß der Schalter (S) abhängig vom Zustand der Regelstrecke (4, 5; VCO) und/oder von Systemparametern des Regelungssystems und/oder der Vergleichseinrichtung (2; PD) und/oder der Erfassungs- oder Meßeinrichtung (1; T) und/oder von Störgrößen (z) und/oder der Sollgröße (b) und/oder zeitabhängig umgeschaltet wird.
  31. Verfahren nach Anspruch 30 zum Betreiben eines dynamischen Regelungssystems nach Anspruch 1 bis 12, dadurch gekennzeichnet, daß der Schalter (S) diskret oder kontinuierlich umgeschaltet wird.
  32. Verfahren zum Betreiben eines dynamischen Regelungssystems nach Anspruch 13, bis 29, dadurch gekennzeichnet, daß der Schalter (S) abhängig vom Zustand des Phasendetektors (PD), insbesondere abhängig vom Vorzeichen der vom Phasendetektor (PD) zu bildenden Regeldifferenz ( φd) umgeschaltet wird.
  33. Verfahren nach Anspruch 32 zum Betreiben eines dynamischen Regelungssystems nach Anspruch 13 bis 29, dadurch gekennzeichnet, daß die Stromquellenschalter (S1, S2; T35, T38, T39) zur Ladung und Entladung der Kapazität (C1;C11) des spannungsgesteuerten Oszillators (VCO) von antivalenten Steuerausgängen des Kontrollnetzwerkes (K; ST) umgeschaltet werden.
EP86109467A 1985-07-11 1986-07-10 Dynamisches Regelungssystem Expired - Lifetime EP0208328B1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AT8686109467T ATE105122T1 (de) 1985-07-11 1986-07-10 Dynamisches regelungssystem.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3524800 1985-07-11
DE3524800 1985-07-11

Publications (2)

Publication Number Publication Date
EP0208328A1 EP0208328A1 (de) 1987-01-14
EP0208328B1 true EP0208328B1 (de) 1994-04-27

Family

ID=6275529

Family Applications (1)

Application Number Title Priority Date Filing Date
EP86109467A Expired - Lifetime EP0208328B1 (de) 1985-07-11 1986-07-10 Dynamisches Regelungssystem

Country Status (5)

Country Link
US (1) US4758801A (de)
EP (1) EP0208328B1 (de)
JP (1) JPS6214203A (de)
AT (1) ATE105122T1 (de)
DE (1) DE3689810D1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102150089B (zh) * 2008-07-21 2014-06-04 Keba股份公司 用于输出或启用具有潜在危险的控制命令的可移动手动设备的操作方法及相应手动设备

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3725107A1 (de) * 1987-07-29 1989-02-16 Messerschmitt Boelkow Blohm Adaptives, nichtlineares frequenzbereichsfilter mit geringem phasenverlust
US5251032A (en) * 1987-10-26 1993-10-05 U.S. Philips Corporation Line synchronizing circuit
DE3887266T2 (de) * 1987-10-26 1994-07-21 Philips Nv Horizontal-Synchronschaltung.
JP2610171B2 (ja) * 1988-08-31 1997-05-14 日本電気エンジニアリング株式会社 位相同期回路
US4958120A (en) * 1988-12-27 1990-09-18 Texas Instruments Incorporated Dual feedback tuning method and apparatus
US5319323A (en) * 1992-08-19 1994-06-07 Hyundai Electronics America Power supply compensated MOS Schmitt trigger oscillator
US5598448A (en) * 1995-03-06 1997-01-28 Motorola Inc. Method and apparatus for controlling a digital phase lock loop and within a cordless telephone
DE19857040C2 (de) * 1998-12-10 2000-12-21 Siemens Ag Verfahren zur Detekton und Korrektur von Nichtlinearitäten hochfrequenter, spannungsgesteuerter Oszillatoren
US7327168B2 (en) 2002-11-20 2008-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR101114892B1 (ko) 2002-12-25 2012-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 보정 회로를 구비한 디지털 회로 및 그것을 갖는 전자기기
US7528643B2 (en) * 2003-02-12 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device having the same, and driving method of the same
FR2934443B1 (fr) * 2008-07-27 2010-08-13 Renault Sas Procede et dispositif de filtrage anti-a-coups pour vehicule automobile
FR2934726A1 (fr) * 2008-07-30 2010-02-05 Renault Sas Dispositif de filtrage passe bas non lineaire
CN102866629B (zh) * 2012-09-19 2015-02-11 北京航空航天大学 随机系统基于动静混合神经网络建模的抗干扰控制方法
CN103399486B (zh) * 2013-07-05 2016-04-06 杭州电子科技大学 塑料烘干器温度优化节能控制方法
US10826678B1 (en) 2019-11-06 2020-11-03 Rohde & Schwarz Gmbh & Co. Kg Method for recovering a clock signal and clock recovery module
US11955980B2 (en) 2022-02-25 2024-04-09 Samsung Electronics Co., Ltd. Electronic apparatus and method for reducing coarse lock time of phase locked loop (PLL)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2046990A1 (de) * 1970-09-24 1972-03-30 Bosch Elektronik Gmbh Regelungseinrichtung zum Konstanthalten einer elektrischen Größe
DE3023408A1 (de) * 1980-06-23 1982-01-07 Siemens AG, 1000 Berlin und 8000 München Proportional-integral-regler
US4319173A (en) * 1980-06-12 1982-03-09 Rockwell International Corporation Dual polarity fast discharge integrator apparatus
FR2515376A1 (fr) * 1981-10-22 1983-04-29 Sereg Soc Systeme regulateur avec dispositif de simulation de l'etat du moyen de regulation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3729688A (en) * 1971-12-15 1973-04-24 Motorola Inc Oscillator with switchable filter control voltage input for rapidly switching to discrete frequency outputs
US3909735A (en) * 1974-04-04 1975-09-30 Ncr Co Slow switch for bandwidth change in phase-locked loop
US4205272A (en) * 1977-04-13 1980-05-27 Trio Kabushiki Kaisha Phase-locked loop circuit for use in synthesizer tuner and synthesizer tuner incorporating same
DE3120930A1 (de) * 1981-05-26 1982-12-16 Siemens AG, 1000 Berlin und 8000 München Integrierbare nachlauf-synchronisationsschaltung
US4482869A (en) * 1982-04-13 1984-11-13 Pioneer Electronic Corporation PLL Detection circuit having dual bandwidth loop filter
US4516083A (en) * 1982-05-14 1985-05-07 Motorola, Inc. Fast lock PLL having out of lock detector control of loop filter and divider

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2046990A1 (de) * 1970-09-24 1972-03-30 Bosch Elektronik Gmbh Regelungseinrichtung zum Konstanthalten einer elektrischen Größe
US4319173A (en) * 1980-06-12 1982-03-09 Rockwell International Corporation Dual polarity fast discharge integrator apparatus
DE3023408A1 (de) * 1980-06-23 1982-01-07 Siemens AG, 1000 Berlin und 8000 München Proportional-integral-regler
FR2515376A1 (fr) * 1981-10-22 1983-04-29 Sereg Soc Systeme regulateur avec dispositif de simulation de l'etat du moyen de regulation

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN, Band 10, Nr. 101 (P-447)(2158), 17. April 1986;& JP-A-5990363 *
PATENT ABSTRACTS OF JAPAN, Band 6, Nr. 108 (P-123)(986), 18. Juni 1982;& JP-A-55115309 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102150089B (zh) * 2008-07-21 2014-06-04 Keba股份公司 用于输出或启用具有潜在危险的控制命令的可移动手动设备的操作方法及相应手动设备
US9079317B2 (en) 2008-07-21 2015-07-14 Keba Ag Method of operating a mobile hand-operated device for outputting or enabling potentially dangerous control commands and corresponding hand-operated device

Also Published As

Publication number Publication date
ATE105122T1 (de) 1994-05-15
US4758801A (en) 1988-07-19
EP0208328A1 (de) 1987-01-14
JPS6214203A (ja) 1987-01-22
DE3689810D1 (de) 1994-06-01

Similar Documents

Publication Publication Date Title
EP0208328B1 (de) Dynamisches Regelungssystem
DE3486098T2 (de) Pulsverzoegerungsschaltung.
DE3232155C2 (de) Schaltungsanordnung zur Regelung der Phasendifferenz zwischen einem Eingangssignal und einem Ausgangssignal
DE69314519T2 (de) Frequenzsynthetisierer
EP0591750B1 (de) Verfahren zur Stromeinstellung eines monolithisch integrierten Padtreibers
DE2744432A1 (de) Phasen- oder frequenzsteuerkreis im rueckkopplungskreis des oszillators eines fernseh-kanalwaehlers o.dgl.
DE69309617T2 (de) PLL-Schaltung mit einem stabilen Phasendiskriminator
DE69302442T2 (de) Phasenregelkreis mit zwei Betriebsorten
WO1998033271A1 (de) Mikrowellen-pulsgenerator
DE19529179C2 (de) Integrierbare Taktgewinnungsschaltung
DE10130123A1 (de) Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale
DE2310314C3 (de) Regelschaltung zur Erzeugung eines Signals konstanter Frequenz für einen elektronischen Zeitgeber
DE3113800A1 (de) Frequenzmodulator
EP2862280A2 (de) Schaltungsanordnung und verfahren zur takt- und/oder datenrückgewinnung
DE4220296A1 (de) Schaltungsanordnung zur Unterdrückung schmalbandiger Störsignale
DE2910892A1 (de) Schaltungsanordnung zum umwandeln analoger in digitale informationen
DE69129316T2 (de) Phasenregelschleife
DE2926587C2 (de) Frequenzsynthese-Anordnung
DE3218363C2 (de)
DE2135565B2 (de) Schaltungsanordnung zur zeitlich stabilisierten Verzögerung von Impulsen
DE3006632C2 (de)
DE4232408C2 (de) Regler für einen spannungsgesteuerten Oszillator
DE69031070T2 (de) Stromimpulsintegration
DE2918850C2 (de) Verfahren und Schaltungsanordnung zum Erkennen des Regelzustandes einer Phasenregelschleife
DE3635429A1 (de) Phasenregelkreis

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH DE FR GB IT LI NL SE

17P Request for examination filed

Effective date: 19870708

17Q First examination report despatched

Effective date: 19891228

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT BE CH DE FR GB IT LI NL SE

REF Corresponds to:

Ref document number: 105122

Country of ref document: AT

Date of ref document: 19940515

Kind code of ref document: T

REF Corresponds to:

Ref document number: 3689810

Country of ref document: DE

Date of ref document: 19940601

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Effective date: 19940711

ITF It: translation for a ep patent filed
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Effective date: 19940731

Ref country code: CH

Effective date: 19940731

Ref country code: BE

Effective date: 19940731

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19940704

ET Fr: translation filed
BERE Be: lapsed

Owner name: SIEMENS A.G.

Effective date: 19940731

EUG Se: european patent has lapsed

Ref document number: 86109467.0

Effective date: 19950210

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Effective date: 19950201

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee
REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

EUG Se: european patent has lapsed

Ref document number: 86109467.0

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 19960621

Year of fee payment: 11

Ref country code: AT

Payment date: 19960621

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 19960719

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19960917

Year of fee payment: 11

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19970710

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19970710

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 19970710

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19980331

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19980401

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED.

Effective date: 20050710