DE3120930A1

DE3120930A1 - Integrierbare nachlauf-synchronisationsschaltung

Info

Publication number: DE3120930A1
Application number: DE19813120930
Authority: DE
Inventors: Ulrich Dipl.-Ing. Apetz; Bruno Dipl.-Ing. 8000 München Scheckel; Gerhard Dr.-Ing. Weil
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1981-05-26
Filing date: 1981-05-26
Publication date: 1982-12-16
Also published as: DE3120930C2

Description

Integrierbare Nachlauf -Synchroni sations schaltung
Die Erfindung betrifft eine integrierbare Nachlauf- Synchronationsschaltung, bei der die von einem einstellbaren Oszillator gelieferten elektrischen Schwingungen an den einen Eingang eines Phasendetektors und die von einem Sollwertgeber gelieferten elektrischen Schwingungen an den anderen Eingang des Phasendetektors gelegt sind, bei der ferner der Ausgang des Phasendetektors zur Beaufschlagung eines Reglers verwendet ist, der seinerseits die Stellgröße für die Steuerung des einstellbaren Oszillators liefert, und bei der schließlich der Ausgangsteil des Reglers durch einen Tiefpaß gegeben ist.
Eine solche Nachlauf-Synchronisationsschaltung ist z.B.
in dem Buch von Tietze-Schenk "Halbleiter-Schaltungstechnik (1980), S. 701 - 703, beschrieben.
Die Aufgabe einer Nachlauf-Synchronisation, d.h. also einer PLL-Synchronisation (PLL = phase locked loop) besteht bekanntlich darin, die Frequenz f2 des nachstellbaren Nachlauf-Oszillators so einzustellen, daß sie mit der Frequenz f1 eines als Sollwertgeber dienenden Oszillators übereinstimmt, und zwar so genau, daß die Phasenverschiebung nicht wegläuft. Die prinzipielle und der oben gegebenen Definition entsprechende Schaltung besteht aus dem durch eine elektrische Spannung einstellbaren Nachlauf-Oszillator VCO, der, wie aus Fig. 1 ersichtlich, den Istwert seiner Frequenz Q an den einen Eingang eines Phasendetektors PD liefert. Der andere Eingang des Phasendetektors PD wird durch einen den Sollwert SW liefernden Vorlauf-Oszillator beaufschlagt. Der Ausgang des Phasendetektors PD steuert den Eingang des Reglers RG, der eine der Stellgröße SG entsprechende Steuerspannung an den Nachlauf-Oszillator VCO abgibt.
Der Nachlauf-Oszillator ist z.B. als Tuner-Oszillator ausgebildet Die vom Tiefpaßausgang des Reglers RG abgegebene und dem Stellwert SG entsprechende Gleichspannung dient zur Einstellung der z.B, durch eine Kapazitätsdiode gegebenen frequenzbestimmenden Kapazität eines LC-Oszillators oder RC-Oszillators, der den Nachlauf-Oszillator VCO bildet.
Mit Hilfe des mit einer Schaltung gemäß Fig. 1 durchzuführenden Frequenz-Syntheseverfahrens lassen sich von einem quarzstabilen Refe Wzsignal Signale mit unterschiedlichen diskreten Frequenzen ableiten, deren Frequenzkon stanz, relative Genauigkeit und Reproduzierbarkeit den entsprechenden Werten des Referenzsignals, also des vom Sollwertgeber gelieferten Sollwertsignals SW, entspricht.
Es ist nun Aufgabe der Erfindung, eine hierzu geeignete Halbleiterschaltung entsprechend der eingangs gegebenen Definition anzugeben, die sich mit geringem schaltungstechnischen Aufwand auch in monolithisch integrierter Form realisieren läßt.
Erfindungsgemäß wird eine der eingangs gegebenen Definition entsprechende integrierbare Nachlauf-Synchronisationsschaltung derart ausgestaltet, daß der Eingang des Regelkreises durch einen kontinuierlich als auch stufenweise einstellbaren und zusammen mit dem Tiefpaß die Funktion eines Integrators liefernden Schaltungsteil gebildet ist Die Erfindung wird nun anhand der Figuren 2 - 6 näher beschrieben Dabei stellt Fig 2 ein Blockschaltbild der erfindungsgemäßen Schaltung Fig. 3 eine an sich bekannte Ausgestaltung des Phasendetektors, Figo 4 und 5 je einen der beiden für die Erfindung wichtigen Schaltungsteile im Detail dar, während die Fig. 6 eine weitere Ausgestaltung der Erfindung bringt Der Sollwertgeber wird, wie aus Fig. 2 ersichtlich, durch einen von einem externen Quarz Q bezüglich seiner Frequenz gesteuerten Oszillator BO ( = Bezugsoszillator) mit einem nachgeschalteten ersten Frequenzteiler TEl mit einstellbarem Teilerverhältnis gegeben. Der Nachlauf-Oszillator VCO ist mit seinem Signalausgang zur Beaufschlagung eines dem ersten Teiler TEl entsprechenden zweiten Teilers TE2 vorgesehen, dessen Ausgang bei Einstellung eines dem Teilerverhältnis des ersten Teilers TE1 entsprechenden Teilerverhältnisses den Istwert IW liefert, während der erste Teiler TE1 den zugehörigen Sollwert SW abgibt.
Der Phasendetektor PD hat zwei Signaleingänge, von denen der eine mit dem Sollwert SW und der andere mit dem Istwert IW beaufschlagt ist. Der Phasendetektor weist z.B. die aus Fig. 3 ersichtliche an sich bekannte Ausgestaltung auf. Der Phasendetektor PD hat zwei Signalausgänge a1 und a2, die beiden auf den als Ladungspumpe fungierenden Teil LP des gemäß der Erfindung vorgesehenen und den Eingang des Reglers RG bildenden Schaltungsteils wirken.
Der Ausgang dieses Schaltungsteils LP dient zur Beaufschlagung des Tiefpasses TP. Dieser ist in dem Beispiel gemäß Fig. 2 durch die Parallelschaltung eines Verstärkers V mit einer einstellbaren Kondensator-Widerstands-Kombination gegeben, deren Ausgang die zur Steuerung des Nachlauf-Oszillators VCO erforderliche und den Stellwert SG bildende Spannung liefert. Im Beispielsfall ist der Signalausgang der Ladungspumpe LP an die eine Elektrode eines Kondensators C gelegt, dessen andere Elektrode einerseits über einen Schalter S und einen Widerstand R1 an den Ausgang des Tiefpasses TP und andererseits lediglich über einen Widerstand R2 an diesen Ausgang gelegt ist.
Wichtig ist, daß die Ladungspumpe LP einstellbar und zusätzlich durch eine Doppelstromsenke SE gesteuert ist.
Das Ausgangssignal des spannungsgesteuerten Nachlauf-Oszillators VCO wird somit nach entsprechender Frequenzteilung dem einen Eingang des Phasendetektors PD zugeführt, an dessen anderem Eingang das hochkonstante, quarzstabile Referenzsignal anliegt. Je nach Phasenlage der beiden Signale zueinander erzeugt der Ausgang des Phasendetektors PD mit Hilfe der Ladungspumpe LP entsprechend breite positive bzw. negative Stromimpulse oder Ladungen It. Bei Phasengleichheit wird der Ausgang stromlos.
Die Strompulse werden in dem Tiefpaß TP zu einer Gleichspannung U= aufintegriert, die als Abstimmspannung für den Nachlauf-Oszillator VCO dient. Macht man den Teiler TEl einstellbar, dann läßt sich der Oszillator VCO auf nahezu beliebige diskrete Frequenzen mit Quarzgenauigkeit abstimmen.
Das Einschwingverhalten und die Stabilität des gesamten Frequenzsynthese-Regelkreises sowie die spektrale Reinheit der Abstimmspannung, also der Stellgröße SG, ist u.a. abhängig von dem Wert der RC-Kombination in dem -üblicherweise als Schleifenfilter bezeichneten - Tiefpaß TP. Eine große Zeitkonstante ReC ergibt einen geringen Störanteil auf der Abstimmspannung SG. Sie verlangsamt aber das Einschwingverhalten nach einem Frequenzwechsel und umgekehrt. Um dies zu vermeiden kann man entweder einen Kompromiß zwischen Störspannung und Einschwingverhalten eingehen oder die RC-Zeitkonstante mittels des Schalters S umschaltbar ausgestalten, wie dies in Fig. 2 dargestellt ist. Dann wird während des Umschaltvorganges mit einer kleinen Zeitkonstanten gearbeitet, um die Umschaltung zu beschleunigen (sog. aperiodischer Grenzfall). Nach dem Abschluß des Umschaltvorganges wird die Zeitkonstante wieder erhöht, um eine saubere Abstimmspannung zu erhalten.
Für das Umschalten der Zeitkonstanten benötigt man aber einen Zusatzaufwand an diskreten Bauelementen, die außerdem mit zusätzlichen Verlustleistungen, zusätzlichem Platzbedarf usw. verbunden sind. Will man durch Verwendung von CMOS-Umschaltern den Energieaufwand reduzieren, so hat man damit zu rechnen, daß diese Umschalter herstellungsmäßig besonders aufwendig und daher teuer sind.
Demgemäß ist bei einer der Erfindung entsprechenden Schaltung die Ladungspumpe LP einstellbar veränderlich ausgestaltet. Damit kann man mit einer festen Zeitkonstanten im-Schleifenfilter TP arbeiten und sorgt dafür, daß bei einem Frequenzwechsel statt einer Umschaltung der Zeitkonstanten für eine gewisse Zeit die an den Tiefpaß TP weitergegebene Ladung durch Vergrößerung der Stomamplitude erhoht wird. Dies kann in der integrierten PLL-Schaltung gemäß der Erfindung ohne ins Gewicht fallenden Mehraufwand geschehen.
Hierzu werden die an das Schleifenfilter TP weiterzugebenden Strompulse 1+ und I zweckmäßig mittels schaltbarer Stromquellen bzw. Stromsenken erzeugt, deren Stromamplitude sich variieren läßt.
PLL-Schaltungen werden üblicherweise durch digital arbeitende Mikrocomputer gesteuert, die eine in ihrem Stromamplitudenwert kontinuierlich veränderbare Ladungspumpe LP jedoch nur mit einem erheblichen Aufwand an zusätzlicher Beschaltung ansteuern könnten.
Aus diesem Grund wird gemäß der weiteren Erfindung vorgeschlagen, die einstellbare Ladungspumpe LP als eine "Multiplizierendebadungspumpe" auszugestalten, deren Grundstromwert über ein externes Schaltelemsnt, z.B. ein Potentiometer, kontinuierlich einstellbar ist, während ihre Gesamtstromamplitude hingegen digital als ganzzahliges Vielfaches des Grundstromwertes einstellbar ist. Die Ausgangsstromamplitude der Ladungspumpe LP ergibt sich dann als Produkt aus dem Grundstrom und einem vom Mikrocomputer vorgegebenen Zahlenwert. Diese Möglichkeit hat den Vorteil, daß der Gesamtstrombereich der Ladungspumpe LP in relativ weiten Grenzen über die kontinuierliche Grundstromeinstellung an die Erfordernisse der verwendeten PLL-Regelschleife angepaßt werden kann, daß aber dennoch innerhalb des Gesamtstromkreises noch eine Einstellung der Stromamplitude in Stufen möglich ist.
Aus diesem Grund ist bei der in Fig. 2 dargestellten Ausgestaltung der erfindungsgemäßen PLL-Schaltung die einstellbare Ladungspumpe LP mit einer einstellbaren multiplizierenden Stromsenke SE versehen, die im Schaltbild in Fig. 5 dargestellt ist. Eine vorteilhafte Ausgestaltung einer für eine Nachlaufsynchronisationsschaltung gemäß der Erfindung einsetzbare und verstellbare Ladungspumpe ist in Fig. 4 dargestellt. Bei ihrem Einsatz kann das RC-Glied des Tiefpasses TP fest vorgegeben sein, d.h. also daß man auf den Widerstand R1 und den Schalter S verzichten kann, was ersichtlich ein merklicher Vorteil ist.
Die in Fig. 3 dargestellte Logikschaltung stellt einen bekannten (vgl.z.B. S. 712 des genannten Buchs von Tietze-Schenk) flankengetriggerten Phasendetektor PD dar.
Dieser ist mittels NAND-Gatter aufgebaut. Zwei aus den NAND-Gattern a und b bzw. a' und b' bestehende RS-Flip-Flops sind mit ihren Reseteingängen gemeinsam an den Signalausgang eines dritten NAND-Gatters 3 gelegt, das mit vier Signaleingängen versehen ist. Der Setzeingang Jedes dieser beiden RS-Flip-Flops ist durch den Signalausgang je eines weiteren åe einen Eingang des Phasendetektors PD bildenden NAND-Gatters 1 bzw. 1' gegeben, wobei der eine Eingang des NAND-Gatters 1 mit dem Sollwert SW und der eine Eingang des NAND-Gatters 1' mit dem Istwert IW zu beaufschlagen ist. Die beiden Ausgänge al bzw. a2 des Phasendetektors PD sind ebenfalls durch je ein weiteres NAND-Gatter 2 bzw. 2' gegeben, die jeweils 3 Eingänge aufweisen. Dabei bilden die NAND-Gatter 1 und 2, sowie das Flip-Flop a,b einerseits und die NAND-Gatter 1', 2' sowie das Flip-Flop a1,b1 je eine Untergruppe, deren Resetverhalten durch das gemeinsame NAND-Gatter 3 bestimmt wird.
Hierzu liegt der Ausgang des NAND-Gatters 1 am einen Eingang des NAND-Gatters 2, der invertierende Ausgang des Flip-Flops a, b an einem zweiten Eingang des NAND-Gatters 2 und der Ausgang des die Resetimpulse für die beiden Flip-Flops liefernden NAND-Gatters 3 an einem dritten Eingang des NAND-Gatters 2 und zugleich an einem Eingang des anderen Ausgangs-NAND-Gatters 2'. Der Ausgang al des NAND-Gatters 2 ist auf einen zweiten Eingang des zugehörigen Eingangs-NAND-Gatters rückgekoppelt. In analoger Weise hierzu ist der Ausgang a2 des zweiten Ausgangs-NAND-Gatters 2' an einen zweiten Eingang des zweiten -im Beispielsfalle durch den Istwert IW zu beaufschlagenden - NAND-Gatters 1' gelegt, dessen Ausgang an einen zweiten Eingang des Ausgangs-NAND-Gatters 2' gelegt ist.
Der dritte Eingang des NAND-Gatters 2' wird durch den invertierenden Ausgang des zugehörigen RS-Flip-Flops a1, b' gesteuert. Schließlich liegt der Ausgang des ersten Eingangs-NAND-Gatters 1 am Setzeingang des zugehörigen Flip-Flops a, b und der Ausgang des zweiten Eingangs-NAND-Gatters 1' am Setzeingang des zugehörigen Flip-Flops a', b'.
Je ein Eingang des die Resetsignale liefernden NAND-Gatters 3 wird entweder durch den Signalausgang je eines der beiden Eingangs-NAND-Gatter 1 bzw. 1' oder durch den invertierenden Signalausgang je eines der beiden RS-Flip-Flops a, b bzw. a', b' gesteuert, wie dies aus Fig. 3 ersichtlich ist. Bei genauer Betrachtung der Schaltung gemäß Figur 3 erkennt man, daß auch das Ein- gangs-NAND-Gatter 1 und das Eingangs-NAND-Gatter 1' mit dem zugehörigen Ausgangs-NAND-Gatter 2 bzw. 2' je ein RS-Flip-Flop bilden, Der Phasendetektor PD hat die Aufgabe, ein Ausgangssignal zu liefern, dessen Große eindeutig vom Phasenwinkel zwischen dem Istwertsignal IW und dem Sollwertsignal SW in monotoner Weise bestimmt ist. Dabei ist es erwünscht, einen einen frequenzunempfindlichen Phasendetektor zur Verfügung zu haben, der auch bei beliebigem Frequenzoffset ein vorzeichenrichtiges Signal liefert. Schließlich sollen auch sehr kleine Phasenabweichungen zwischen dem Sollwert SW und dem Istwert IW erkannt werden. Aus diesem Grund ist der in Fig. 3 dargestellte Phasendetektor PD so ausgebildet, daß er mit Flankentriggerung arbeitet. Der Detektor führt außerdem zu einem einwandfreien Zusammenarbeiten mit den nachfolgenden Schaltungsteilen, insbesondere auch mit der Ladungspumpe LP.
Eine vorteilhafte Ausgestaltung der Ladungspumpe LP gemäß der Erfindung ist in Figur 4 dargestellt. Sie ist in Bipolartechnik ausgeführt, wobei teilweise npn-Transistoren und teilweise pnp-Transistoren verwendet werden.
Ein erster wesentlicher Bestandteil der Ladungspumpe LP ist ein aus den beiden npn-Transistoren T1 und T2 bestehender und mit den Emittern seiner beiden Transistoren am Bezugspotential (Masse) liegender Stromspiegel. Der als Diode geschaltete Transistor T2 dieses Stromspiegels liegt mit seinem Kollektor und mit seiner Basis am Kollektor eines als Stromquelle dienenden pnp-Transistors T6, dessen Emitter durch das erste Betriebspotential UB beaufschlagt ist. Der Kollektor des anderen Transistors T1 des Stromspiegels ist einerseits mit dem Emitter eines weiteren npn-Transistors T9 verbunden, dessen Kollektor am ersten Betriebspotential UB und dessen Basis -einerseits durch den einen Ausgang a1 des Phasendetektors PD beaufschlagt und andererseits über einen'Widerstand R3 ebenfalls an das erste Betriebspotential UB gelegt ist.
Anderseits ist der Kollektor des Transistors T1 des Stromspiegels T1, T2 mit der Kathode einer Diode D3 verbunden, deren Anode unmittelbar am Ausgang A der Ladungspumpe LP liegt.
Der andere Ausgang a2 des Phasendetektors PD und damit der entsprechende zweite Eingang der Ladungspumpe LP ist zunächst über einen Widerstand R1 an das erste Betriebspotential UB gelegt. Außerdem ist dieser zweite Eingang mit der Anode einer weiteren Diode Di verbunden, deren Kathode einerseits an die Basis eines, insbesondere als Schottkytransistor ausgebildeten, npn-Transistors ST gelegt ist und andererseits über einen Widerstand R2 an dem Bezugspotential (Masse) liegt. Der Emitter dieses Transistors ST liegt am Bezugspotential (Masse) und sein Kollektor einerseits am Kollektor eines pnp-Transistors T7 und anderseits an der Anode einer weiteren Diode D2, deren Kathode mit dem bereits genannten Ausgang A der Ladungspumpe LP verbunden ist. Der pnp-Transistor T6 liegt mit seinem Emitter am ersten Betriebspotential UB.
Zwei weitere in der erfindungsgemäßen Ladungspumpe LP gemäß Fig. 4 vorgesehene pnp-Transistoren T3 und T4 sind bemöglich ihrer Emitter-Kollektorstrecken einander parallel geschaltet und liegen dabei mit ihren Emittern am ersten Betriebspotential UB und mit ihren Kollektoren an der Basis eines weiteren pnp-Transistors T5. Der Kollektor dieses pnp-Transistors T5 liegt am Bezugspotential (Masse), sein Emitter ist hingegen mit der Basis des in Verbindung mit dem als Diode geschalteten npn-Transistor T2 des Stromspiegels T1, T2 bereits genannten und bezüglich seiner Emitter-Kollektorstrecke mit diesem npn-Transistor T2 in Reihe geschalteten pnp-Transistors T6 verbunden. Der Emitter des zuletzt eingeführten pnp-Transistors T5 liegt außerdem an der Basis des bereits genannten und mit sei- nem Kollektor ant dem Kollektor des durch den vom Eingang a2 der Ladungspumpe LP her angesteuerten und ins besondere als Schottkytransistor ausgebildeten Transistor ST verbundenen pnp-Transistors T7. Schließlich liegt der Emitter des zuletzt eingeführten pnp-Transistors T5 an der Basis des ebenfalls bereits genannten Transistors T4 vom pnp-Typ aus der bereits genannten Parallelschaltung zweier pnp-Transistoren T39 T4D deren Kollektoren9 wie bereits festgestellt, mit der Basis des zuletzt eingeführten pnp-Transistors T5 verbunden sind Die Basis des anderen der beiden bezüglich ihrer Emit ter-Kollektorstrecken einander parallelgeschalteten pnp-Transistoren T3, T4, d.h. also die Basis des pnp-Transistors T3, liegt über einen Widerstand R4 am ersten Betriebspotential UB und über einen anderen Widerstand R5 am Kollektor eines neuen npn-Transistors T89 dessen Emitter am Bezugspotential (Masse) und dessen Basis über einen Widerstand R6 mit dem ersten Betriebspotential UB verbunden ist Außerdem liegt die Basis des zuletzt eingeführten npn-Transistors T8 über einen Schalter S+ am Bezugspotential. Durch Schließen und Öffnen dieses Schalters S+ läßt sich die Ladungspumpe LP einschalten bzw ausschalten Von Bedeutung ist noch, daß die Kollektoren der bezüglich ihrer Emitter-Kollektorstrecken parallelgeschalteten pnp-Transistoren T39 T4 und damit die Basis des Transistors T5 mit einem gemeinsamen Anschluß AU verbund den sind, der zu der in Figur 5 im Detail dargestellten multiplizierenden Stromsenke SE führt.
Die in Fig 5 dargestellte Stromsenke b;E wirkt als ein stellbare multiplizierende Stromsenke9 die aus einem Stromgenerator mit vier gewichteten Stromsenken und einer Strommultipliziererschaltung besteht Der Ausgangs- strom IFM dieser multiplizierenden Stromsenke ergibt sich zu IFM = Iref # M wobei M der ganzahlige Multiplikationsfaktor ist, der durch die an den digitalen Steuereingängen BO, 31, B2, B5, in Form entsprechend gestufter Potentiale anhängige Binärzahl B3, B2, B1, BO vorgegeben wird. Bei vier Steuereingängen BO bis B3 gilt dann: 0 M 15. Der zum Strom IFM komplementäre Ausgangsstrom IAM ergibt sich zu IAM Iref M wobei m aus dem Komplement der Binärzahl B3,...BO, die die Wertigkeit des Multiplikationsfaktors M festlegt, gebildet wird.
Die Schaltung gemäß Fig. 5 ist mit vier Binärstufen und demnach mit vier Steuereingängen BO, B1, B2 und B3 ausgelegt. Jede dieser vier Binärstufen besteht aus einem Differenzverstärker I bzw. II bzw. III bzw. IV, die jeweisl aus zwei emittergekoppelten und einander gleichen npn-Transistoren t und t bestehen. Ein aus drei in Serie liegenden Widerständen r1, r2 und r3 bestehender Spannungsteiler ist mit dem Widerstand r1 an das erste Betriebspotential UB und mit dem Widerstand r3 an das Bezugspotential (Masse) angeschlossen. Der dem Bezugspotential nähere, also der zwischen den beiden Widerständen r3 und r2 liegende Abgriff dieses Spannungsteilers ist mit der Basis jedes der Transistoren t der vorgesehenen Verstarker I, II, III, IV in derselben Weise verbunden. Der dem ersten Betriebspotential UB nähere Teilerpunkt des Spannungsteilers, also der Abgriff zwischen den Widerständen r1 und r2 des Spannungsteilers, ist dagegen über je einen Widerstand r mit der Basis des jeweils anderen npn-Transistors t des einzelnen Differenzverstärkers I bzw. II bzw. III bzw. IV verbunden.
Die Widerstände r haben alle denselben Wert. Schließ- lich weist der Referenztransistor t jedes der vorgesehenen Differenzverstärker I, II usw. je einen durch die Basis dieses Transistors t gegebenen Referenzeingang B3 bzw. B2 bzw. B1 bzw. BO auf. Die Kollektoren der Transistoren t aller vorgesehenen Binärstufen I, II usw. sind zu einem Ausgang AU zusammengefaßt der bereits in Verbindung mit der in Fig. 4 dargestellten Ladungspumpe - und zwar in Verbindung mit den bezüglich ihrer Emitter-Kollektorstrekken einander parallelgeschalteten pnp-Transistoren T3. T4 - erwähnt wurde. Aber auch die Kollektoren der Referenztransistoren t* dieser Differenzverstärker I, II,...
sind zu einem gemeinsamen Anschluß AU+ zusammengefaßt, dessen Bedeutung noch in Verbindung mit Fig. 6 erwähnt werden wird.
Eine in Stromspiegelform ausgestaltete Konstantstromquelle M1 bzw: M2 bzw. M3 ist jeder der in der multiplizierenden Stromsenke gemäß Fig. 5 vorgesehenen Binärstufen B0 - B3 zugeordnet. Hierzu hat die der Binärzahl n zugeordnete Binärstufe Bn je einen weiteren Transistor Mn+1, bei dem jeweils m einander gleiche Emitter gemeinsam auf einen Kollektor arbeiten0 Es gilt die Beziehung m = 2n Die Emitter dieser als npn-Transistoren ausgestalteten Stronversorgungstransistoren Mn+1 (n =, 0, 1, 2,....) liegen sämtlich am Bezugspotential (Masse), , während der Kollektor an die Emitter der den jeweils zugehörigen Differenzverstärker bildenden npn-Transistoren t und t angeschlossen sind.
Sämtliche dieser Stromversorgungstransistoren Mn+1 liegen in derselben Weise gemeinsam an der Basis und am Kollektor eines gemeinsamen npn-Transistors T und über einen gemeinsamen Widerstand r an einem durch einen Referenzstrom Iref beaufschlagten Eingang E, über den der Grundstrom, also der von dem Ein-Emittertransistor M1 gelieferte Strom einstellbar ist. Der Emitter des gemeinsamen npn-Transistors T ist an das Bezugspotential (Masse) geschaltet.
Es empfiehlt sich, wie aus Fig. 6 ersichtlich ist, wenn die erfindungsgemße Schaltung sowohl mit zwei einander gleichen Ladungspumpen LP1 und LP2 nach Fig. 4 und zwei verschiedenen TieSpässen TP1 und TP2 ausgestattet wird.
Dann wird die eine Ladungspumpe LP2 mit den Kollektoren der Referenztransistoren t sämtlicher Differenzverstärker I bis IV und die andere Ladungspumpe LP1 mit den Kollektoren der Transistoren t aller dieser Differenzverstärker I bis IV verbunden. Somit liegen dann die Kollektoren der Referenztransistoren t sämtlich an den Kollektoren der beiden parallelgeschalteten pnp-Transistoren T3, T4 der ersten Ladungspumpe und anderseits die Kollektoren sämtlicher Transistoren t gemeinsam an den Kollektoren der beiden parallelgeschalteten pnp-Transistoren T3, T4 der zweiten Ladungspumpe.
Der Ausgang A der beiden Ladungspumpen LP1 und LP2 ist dann an den Signaleingang je eines Tiefpasses TP1 bzw.
TP2 angeschlossen. Beide Tiefpässe (bei denen dann der Schalter S in Fig. 2 entbehrlich ist) können nnterschiedliche Zeitkonstanten aufweisen und arbeiten gemeinsam auf den Steuereingang des Nachlaufoszillators VCO. Beide Ladungspumpen LP1 und LP2 sind einander gleich. Der in Figur 4 für die An- und Abschaltung der Ladungspumpe LP zuständige und auf die Basis die Basis des npn-Transistors T8 arbeitende Schalter s+ kann im Falle einer Ausgestaltung gemäß Figur 6 durch einen Wechselschalter gegeben sein, der gleichzeitig die eine Ladungspumpe einschaltet und die andere Ladungspumpe abschaltet und umgekehrt.
Hinsichtlich der Ausgänge a1 und a2 des Phasendetektors PD und der in derselben Weise bezeichneten Signaleingänge der Ladungspumpe LP bzw. LP1 und LP2 ist noch auf folgendes hinzuweisen: Der Ausgang bzw. Eingang a1 führt immer nur dann ein Signal, wenn das Istwertsignal IW in seiner Phasenlage gegenüber dem Sollwertsignal SW nach- eilt. Der Ausgang bzw. Eingang a2 hingegen führt immer nur dann ein Signal9 wenn das Istwertsignal 1W in seiner Phasenlage gegenüber dem Sollwertsignal SW voreilt.
Bei der in Figur 4 dargestellten und bevorzugt anzuwendanden Form der erfindungsgemäßen Ladungspumpe wird der Strom IFM, der bevorzugt von einer einstellbaren, multiplizierenden Stromsenke gemäß Fig. 5 geliefert wird, über Stromspiegel in zwei gleichgroße Ströme Io und Iu umgewandelt. Über ein Schaltnetzwerk, bestehend aus dem Schottkytransistor ST und der Entkopplungsdiode D2 kann der Strom Io wahlweise auf den Ausgang A oder auf den Anschluß für das Bezugspotential, also auf Masse, geschaltet werden. Über ein weiteres Schaltnetzwerk, bestehend aus dem Transistor T9 und der Eatkopplungsdiode D39 wird der Strom Iu wahlweise von dem Ausgang A oder von dem Transistor T9 geliefert.
Auf den gemeinsamen Ausgang A geschaltet erzeugen die Ströme Io und Iu dort die Stromimpulse oder Ladungen I+ bzw. I-. Das Schaltnetzwerk wird über die Eingände al (= 9 und a2 (= Down) von einem Phasendiskriminator gesteuert9 der durch den Phasendetektor PDp insbesondere in der Ausbildung gemäß Fig. 3, gegeben ist Durch die Kombination einer Ladungspumpe gemäß Fig. 4 mit der einstellberen Stromsenke gemäß Fig. 5 erhält man eine sowohl in Stufen als auch kontinuierlich einstellbare Ladungspumpe. Erhält die erfindungsgemäße PLL-Schaltung zwei Ladungspumpen LP1 und LP29 die nicht gleichzeitig aktiv sein müssen, dann kann, wie anhand von Fig. 6 beschrieben, die eine Ladungspumpe aus dem AU-Ausgang und die. andere aus dem AU+ -Ausgang der Stromsenke SE gespeist werden.
Eine PLL-Schaltung gemäß der Erfindung hat ersichtlich zahlreiche Anwendungsmöglichkeiten, z.B. auch in der Unterhaltungselektronik.
Schließlich ist noch zu erwähnen, daß anstelle der npn-Transistoren in den angegebenen Schaltungen auch pnp-Transistoren und anstelle der pnp-Transistoren npn-Transistoren unter sinngemäßer Abänderungen der Polarität der Betriebsspannungen eingesetzt werden können. Auch die Anwendung von MOS-Transistoren ist möglich, wobei z.B. die npn-Transistoren durch selbstsperrende n-Kanaltransistoren und die pnp-Transistoren durch selbstsperrende p-Kanaltraisistoren ersetzt werden können. Eine Diode erhält man aus einem selbstsperrenden MOS-FET, indem man z.B. dessen Gate mit dem Drainanschluß verbindet. Schließlich sind auch Stromspiegelverstärker in MOS-Technik realisierbar.
Jeder der. Eingänge BO, B1, B2,.... der Differenzverstärker~I, II, t1I, usw. der Stromsenke in Fig. 5 wird entweder mit einem Signal no't oder einem Signal "1" gesteuerst, wodurch der zugehörige Transistor t entweder gesperrt oder leitend gemacht ist. Auf diese Weise wird der digitale Faktor gebildet, mit dem der Wert des Referenzstroms Iref multipliziert wird, um den Wert der an den Ausgängen AU bzw. AU+ erhaltenen Ausgangsströme 1AM und IFM zu erhalten. Die Steuerung der Eingänge BO, 31, B2 usw. kann gemeinsam im Serien-Parallelbetrieb durch ein Schieberegister erfolgen, das seinerseits über einen Mikrocomputer beaufschlagt ist.
Es besteht die Möglichkeit, bei der aus Fig. 6 ersichtlichen Anordnung zwei Nachlauf-Oszillatoren VCO vorzusehen, von denen der eine von dem Tiefpaß TP1 und der andere von dem Tiefpaß TP2 im Alternativbetrieb gesteuert wird.
6 Figuren 12 Patentansprüche L e e r s e i t e

Claims

PatentansPrüche Integrierbare Nachlauf-Synchronisationsschaltung, bei der die von einem einstellbaren Oszillator gelieferten elektrischen Schwingungen an den einen Eingang eines Phasendetektors und die von einem Sollwertgeber gelieferten elektrischen Schwingungen an den anderen Eingang des Phasendetektors gelegt sind, bei der ferner der Ausgang des Phasendetektors zur Beaufschlagung eines Reglers verwendet ist, der seinerseits die Stellgröße für die Steuerung des einstellbaren Oszillators liefert, und bei der schließlich der Ausgangsteil des Reglers durch einen Tiefpaß gegeben ist, dadurch gekennzeichnet, daß der Eingang des Regelkreises.(RG) durch einen kontinuierlich als auch stufenweise einstellbaren und zusammen mit dem Tiefpaß (TP) die Funktion eines Integrators liefernden Schaltungsteil (LP) gebildet ist.
2.) Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der.Eingang des Regelkreises (RG) durch eine einstellbare Ladungspumpe (LP) gegeben ist.
3.) Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Eingangsteil des Regelkreises (RG) aus einer digital einstellbaren multiplizierenden Stromsenke (SE) gespeist ist.
4.) Schaltung nach einem der Anspruche 1 bis 3, dadurch gekennzeichnet, daß als Sollwertgeber ein quarzgesteuerter Oszillator (BO) mit einem nachfolgenden Frequenzteiler (TE1) vorgesehen ist, der den zur Steuerung des Phasendetektors (PD) vorgesehenen Sollwert (SW) an den einen Steuereingang des Phasendetektors (PD) gibt, während der andere Steuereingang des Phasendetektors (PD) durch den einstellbaren Oszillator (VCO) - insbesondere über einen weiteren Frequenzteiler (TE2) - beaufschlagt ist.
5.) Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß der erste Ausgang (al) des Phasendetektors (PD) an der Basis eines npn-Transistors (T9) liegt, die zugleich über einen Widerstand (R3) durch das erste Versorgungspotential (UB) der Schaltung beauischlagt ist, daß der Kollektor dieses npn-Transistors (Ti) ebenfalls am ersten Versorgungspotential (UB) liegt, während sein Emitter mit dem Kollektor eines den Ausgang eies-Stromspiegels aus npn-Transistoren (T1, T2) bildenden npn-Transistors (T1) verbunden ist, dessen Emitter am Bezugspotential liegt, während der Kollektor des npn-Transistors (T1) mit der Kathode einer zum Signalausgang (A) führenden Diode (D3) verbunden ist, daß ferner der als Diode geschaltete npn-Transistor (T2) des besagten Stromspiegels (T1, T2) über einen ersten, als Stromquelle dienenden pnp-Transistor (T6) an das erste Versorgungspotential (UB) gelegt und der Signalausgang (A) mit der Kathode einer zweiten Diode (D2) verbunden ist, deren Anode einerseits vom anderen Ausgang (a2) des Phasendetektors (PD) gesteuert ist, und andererseits mit dem Kollektor eines -- emitterseitig ebenfalls am ersten Versorgungspotential liegenden - weiteren pnp-Transistors verbunden ist, dessen Basis gemeinsam mit der Basis des erstgenannten pap-Transigtors (T6) gesteuert ist.
6.) Schaltung nach Anspruch 5, da;c; gekennzeichnet, daß zwei weitere pnp-Transistoren (T3, 4) mit ihren Emittern am ersten Versorgungspotential (UB) liegen und mit ihren Kollektoren einen gemeinsamen Schaltungspunkt (AU) bilden, daß dabei die Emitter-Basistrecke eines weiteren pnp-Transistors (T5) zur Uberbrückung der Kollektor-Basisstrecke des einen der beiden bezüglich ihrer Emitter-Kollektorstrecken parallelgeschalteten pnp-Transistoren (T4) vorgesehen ist, während der Kollektor des zuletzt eingeführten pnp-Transistors (T5) am Bezugspotential liegt und die Basis des anderen parallelseschalteten pnp-Transistors (T3) über einen Widerstand (R4) durch das erste erste Versorgungspotential (UB) beaufschlagt ist, und daß schließlich die Basis des ersten der beiden parallelgeschalteten Transistoren (T4, T3), nämlich des pnp-Transistors (T4), sowohl mit der Basis des an der vom zweiten Signaleingang (a2) des Phasendetektors (PD) her gesteuerten Diode (D2) mit seinem Kollektor liegenden pnp-Transistors (7) als auch mit der Basis des mit seinem Kollektor am Kollektor und an der Basis des als Diode geschalteten npn-Transistors (T2) des Stromspiegels liegenden pnp-Transistors (T6) verbunden ist.
7.) Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß die Basis des über einen Widerstand (R4) am ersten Versorgungspotential (UB) liegenden pnp-Transistors (T3) aus der Kombination der beiden bezüglich ihrer Emitter-Kollektorstrecke parallel geschalteten pnp-Transistoren (T3, T4) über einen weiteren Widerstand (R5) mit dem Kollektor eines weiteren npn-Transistors (T8) verbunden ist, dessen Emitter am Bezugspotential liegt und dessen Basis einerseits über einen Widerstand (R6) mit dem ersten Versorgungspotential (UB) und über einen Schalter (S+) mit dem Bezugspotential verbunden ist.
8.) Schaltung nach Anspruch 5 bis 7, dadurch gekennzeichnet, daß der zweite Ausgang (a2) des Phasendetektors (PD) über einen Widerstand (R1) am ersten Versorgungspotential (UB) liegt und außerdem mit der Anode einer Diode (D1) verbunden ist, daß die Kathode dieser Diode an die -benfalls über einen Widerstand (R2) mit dem Bezugspotential verbundene Basis eines insbesondere als Schottky.-transistor ausgebildeten Transistors (ST) mit n-leitendem Emitter und p-leitender Basis gelegt ist, und daß schließlich der Emitter dieses Transistors (ST) am Bezugspotential liegt, während sein Kollektor unmittelbar zur Anode der kathodenseitig am Signalausgang (A) der Ladungspumpe (LP) liegenden Diode (D2) leitet.
9.) Schaltung nach Anspruch 3, dadurch gekennzeichnet, das die Stromsenke zwei Gegentaktstromausgänge (AU, AU+) aufweist.
10.) Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß m aus je zwei emittergekoppelten npn-Transistoren (t, t ) bestehenden Differenzverstärkern (I, II,..) in der Stromsenkenschaltung (SE) vorgesehen und dabei der Kolektor des einen Transistors (t) jedes dieser Differenzverstärker (I, II,..) an den einen Signalausgang (AU) und der Kollektor des anderen Transistors (t ) an den anderen Signalausgang der Stromsenke (SE) gelegt ist, daß außerdem ein zwischen dem ersten Betriebspotential (UB) und dem Bezugspotential liegender und aus drei Widerständen (rl, r2, r3) bestehender Spannungsteiler vorgesehen und die Basisanschlüsse der gemeinsam an dem einen Ausgang (AU) liegenden npn-Transistoren (t) der Differenzverstärker (t, t*) über je einen gleichgroßen Widerstand (r) gemeinsam an dem dem ersten Betriebspotential (UB) näheren Teilerpunkt und die Basisanschlüsse der gemeinsam an dem anderen Ausgang (AU+) der Stromsenke (SE) liegenden npn-Transistoren (t ) der Differenzverstärker (I, II, ...) gemeinsam an dem näher am Bezugspotential liegenden Teilerpunkt des Spannungsteilers (rl, r2, r3) liegen, und daß schließlich für die Stromversorgung der Emitteranschlüsse der Differenzverstärker (I, II,...) je ein Stromversorgungstransistor (M1, M2,...) vorgesehen ist und die Gesamtheit dieser Stromversorgungstransistoren digital gewichtet ist, und daß außerdem die über je einen Widerstand (r) an den einen Teilerpunkt des Spannungsteile.rs (rI; r2, r3) gelegten BasisanschIüsse-der Gesamtheit der einen Transistoren (t) der Differenzverstärker (I, II,..) über je einen Signalanschluß (BO, B1,...) digital beaufschlagbar sind.
11.) Schaltung nach Anspruch 10, dadurch gekennzeichnet,dag zur Erzielung einer digitalen Wichtung der Stromversorgungstransistoren (NI, M2,...) die bezüglich ihrer Emitteranschlüsse am Bezugspotential und bezüglich ihrer Kollektoranschlüsse an den Emittern der beiden Transistoren (t, t ) des jeweils zugehörigen Differenzverstärkers (1, II,..) liegenden Stromversorgungstransistoren (M1, M2,..) derart ausgebildet sind, daß der zum m-ten (m= 1, 2, ..n) Differenzverstärker (I, II, III,...) gehörende Stromversorgungstransistor (Mm) aus jeweils m npn-Transistoren besteht, die zu einander parallel geschaltet sind und daß die Basisanschlüsse aller dieser Stromversorgungstransistoren gemeinsam mit dem Kollektor und mit der Basis eines weiteren npn-Transistors (T) verbunden sind, dessen Emitter am Bezugspotential liegt und dessen Basis- und Kollektoranschluß außerdem über einen Widerstand (r ) zu einem durch einen Referenzstrom Iref zu beaufschlagenden Steuereingang (E) führt.
12.) Schaltung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet. daß zwei durch eine multiplizie rende Stromsenke (SE) gemeinsam gesteuerte Ladungspumpen (LP1, LP2) vorgesehen sind, die über je einen Tiefpaß (TP1, TP2) - insbesondere alternativ - zur Frequenzsteuerung eines oder zweier einstellbaren Oszillatoren vorgesehen sind.