EP0203357A2 - Vorrichtung zum Ersatz eines Datenspeichers im Steuergerät eines Kraftfahrzeuges - Google Patents
Vorrichtung zum Ersatz eines Datenspeichers im Steuergerät eines Kraftfahrzeuges Download PDFInfo
- Publication number
- EP0203357A2 EP0203357A2 EP86105524A EP86105524A EP0203357A2 EP 0203357 A2 EP0203357 A2 EP 0203357A2 EP 86105524 A EP86105524 A EP 86105524A EP 86105524 A EP86105524 A EP 86105524A EP 0203357 A2 EP0203357 A2 EP 0203357A2
- Authority
- EP
- European Patent Office
- Prior art keywords
- data memory
- memory
- data
- microcomputer
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
- F02D41/2406—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using essentially read only memories
- F02D41/2425—Particular ways of programming the data
Definitions
- the invention is based on a method and a device for replacing a data memory according to the categories of the two independent claims.
- hybrid circuits allow a small design, high mechanical strength due to low inertial forces, and high long-term reliability due to the lack of susceptible plug contacts.
- Hybrid circuits of this type are therefore increasingly being used not only in control devices for aircraft, but also in those for motor vehicles, since in the latter there are very large temperature fluctuations and high mechanical stresses - e.g. under vibration - occur and can be mastered.
- the disadvantage is that when processing such unpacked PROM IC chips, the programming can only take place when the chips are completely assembled and connected. This means that error-free or faulty programming can only take place after the completion of a corresponding computer as a hybrid circuit be determined. Since it is not economical or not possible at all to replace faulty chips, the entire hybrid circuit becomes a waste if there is a fault on a PROM chip as a data carrier.
- the invention has for its object to provide a method, an apparatus and a circuit arrangement which make it possible in a simple manner to reduce the rejects of corresponding hybrid computer circuits due to errors or incorrect programming of PROM chips.
- the invention has the advantage that a PROM memory which is faulty or loaded with data that is no longer up-to-date and is mounted as a chip in a hybrid circuit is shut down in a simple manner and its function is provided by a PROM memory that can be added in a conventional housing packaging can be taken over.
- the hybrid circuit, or a circuit board connected to the hybrid circuit has a base for accommodating such a conventional PROM memory and further components in order to enable a clear association between the activated PROM memory and the computer.
- a corresponding computer can be integrated together with other function modules in one and the same hybrid circuit and these can be produced inexpensively using commercially available PROM memory chips, with rejects due to faulty PROM chips being avoided.
- each hybrid circuit can be retrospectively provided with a new data record by adding a correspondingly programmed and tested PROM or ROM memory in a conventional version.
- the address outputs 2 of a microcomputer 1 are connected via decoupling resistors 3 to the address inputs 4 of a PROM memory 5 in chip form.
- data inputs 6 of the microcomputer 1 are connected to data outputs 7 of the PROM memory 5 in chip form.
- the address outputs 2 of the microcomputer 1 are connected to connections 8 of a plug-in base 9, which with address inputs of a similar, conventionally known as a discrete half are packed in the conductor module and can be inserted into this plug-in PROM memory 16.
- connection 11 of the PROM memory 5 in chip form with a high or low potential allows the activation or deactivation of the PROM memory 5 in chip form.
- connection 11 is connected on the one hand via a resistor 13 to a supply voltage terminal 14, and on the other hand via a disconnectable bridge 12 with ground potential 15.
- the corresponding connection 17 of the plug base 9, via which the conventional PROM memory 16 can be activated or deactivated, is, for example, permanently connected to ground potential 15 in order to activate a conventional PROM memory 16 inserted in the plug base 9.
- the microcomputer 1 corresponds to the PROM memory 5 in chip form, as long as the separable bridge 12 is closed and thus the connection 11 of the PROM memory 5 in chip form is connected to ground potential.
- the plug-in base 9 is not equipped with a PROM memory in a conventional design.
- the resistance values of the decoupling resistors 3 are dimensioned such that, on the one hand, no inadmissible falsifications of logic signal levels can occur at the address inputs 4 of the PROM memory 5 in chip form, and that, on the other hand, when the PROM memory 5 in chip form is shut down, there is no undue burden on the corresponding address inputs of the in the socket 9 used PROM memory 16 occurs in a conventional design.
- the PROM memory 16 inserted into the plug-in base 9 it is only necessary to disconnect the separable bridge 12, so that the terminal 11 of the PROM memory 5 in chip form is then connected to supply voltage terminal potential 14 via the resistor 13 with the effect that the PROM memory 5 no longer outputs data signals at its data outputs 7 in chip form to address signals at its address inputs 4.
- the PROM memory 16 inserted into the plug base 9 is activated by connecting the corresponding connection of the PROM memory 16 inserted into the plug base 9 in a conventional design with a fixed connection of the corresponding connection 17 of the plug base 9 to ground potential. In this way, the PROM memory 16 in a conventional design can be addressed by the microcomputer 1 in chip form without disruptive repercussions from the shutdown PROM memory 5.
Abstract
Description
- Die Erfindung geht aus von einem Verfahren und einer Vorrichtung zum Ersatz eines Datenspeichers nach den Gattungen der beiden unabhängigen Ansprüche.
- Aus der Veröffentlichung "Bosch Technische Berichte" Band 5 (1977), Heft 5/6, Seite 253, ist es bekannt, in elektronischen Zündanlagen einen Rechner vorzusehen, der als Eingangssignale Motordrehzahl, Motorlast sowie verschiedene Schaltsignale verarbeitet. Der Rechner ermittelt beispielsweise Zündzeitpunkt, Stromflußzeit und Drehzahlschwellen. Kraftfahrzeugspezifische Daten sind dabei in einem besonderen, einmal programmierbaren Speicher (sogenannter PROM-Speicher) abgelegt, der vom Rechner abgefragt wird.
- Darüber hinaus ist es allgemein bekannt, bei der körperlichen Realisierung solcher Rechner integrierte Schaltkreise in besondere, dafür vorgesehene Kontaktsockel einzusetzen, so daß z.B. der Austausch eines zunächst beliebig oft löschbaren Speichers (sogenannter EPROM-Speicher) durch einen nicht löschbaren PROM-Speicher leicht möglich ist, sobald sich z.B. ein Datensatz im löschbaren EPROM-Speicher als brauchbar für eine endgültige Festlegung in einem nicht löschbaren PROM-Speicher erwiesen hat, oder daß ein bestimmter PROM-Speicher nachträglich noch ausgetauscht werden kann, sei es wegen eines Defekts oder wegen des Wunsches nach Abänderung eines einmal festgelegten Datensatzes.
- Es ist weiter bekannt, entsprechende Rechneranordnungen in sogenannter Hybridteehnik herzustellen, bei der unverpackte IC-Chips auf einem keramikartigen Substratmaterial aufgebracht und Anschlußverbindungen mit z.B. in Dickfilmtechnik hergestellten Leiterbahnen auf dem Substratmaterial durch Bond-Drähte hergestellt werden. Solche Ausbildungen - genannt Hybridschaltungen - erlauben eine kleine Bauweise, durch geringe Massenträgheitskräfte eine hohe mechanische Beanspruchbarkeit, und durch Fehlen anfälliger Steckkontakte eine hohe Dauerzuverlässigkeit. In zunehmendem Maße finden solche Hybridschaltungen daher nicht nur Anwendung in Steuerungsgeräten für Luftfahrzeuge, sondern auch in solchen für Kraftfahrzeuge, da in letzteren sehr große Temperaturschwankungen und hohe mechanische Beanspruchungen - z.B. unter Vibration - auftreten und zu beherrschen sind.
- Nachteilig ist, daß bei der Verarbeitung solcherart unverpackter PROM-IC-Chips die Programmierung erst erfolgen kann, wenn die Chips fertig montiert und angeschlossen sind. Damit kann auch eine fehlerfreie oder fehlerhafte Programmierung erst nach Fertigstellung eines entsprechenden Rechners als Hybridschaltung festgestellt werden. Da ein Auswechseln fehlerhafter Chips nicht wirtschaftlich oder überhaupt nicht möglich ist, wird bei Vorliegen eines Fehlers an einem PROM-Chip als Datenträger die gesamte Hybridschaltung zu Ausschuß.
- Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren, eine Vorrichtung und eine Schaltungsanordnung zu schaffen, die es in einfacher Weise ermöglichen, den Ausschuß entsprechender hybrid ausgeführter Rechnerschaltungen aufgrund Fehler oder fehlerhafter Programmierung von PROM-Chips zu verringern.
- Außerdem soll eine Möglichkeit geschaffen werden, notwendigenfalls nachträglich Datensätze auch dann auszutauschen, wenn diese ursprünglich in einem hybrid verarbeiteten PROM-Speicher abgelegt sind, ohne daß deshalb z.B. eine hochintegrierte Hybridschaltung, die außer einem solchen Rechner auch noch eine Vielzahl weiterer Funktionsbausteine beinhalten kann, ausgetauscht und weggeworfen werden muß.
- Die Aufgabe wird durch ein Verfahren und eine Vorrichtung bzw. eine Schaltungsanordnung mit den Merkmalen der Hauptansprüche gelöst.
- Die Erfindung weist den Vorteil auf, daß ein fehlerbehafteter oder aber mit nicht mehr aktuellen Daten geladener, als Chip in einer Hybridschaltung montierter PROM-Speicher auf einfache Weise stillgelegt und dessen Funktion von einem zurüstbaren PROM-Speicher in herkömmlicher Gehäuseverpackung übernommen werden kann. Zu diesem Zweck weist die Hybridschaltung, bzw. eine mit der Hybridschaltung verbundene Leiterplatte einen Sockel zur Aufnahme eines solchen herkömmlichen PROM-Speichers sowie weitere Bauelemente auf, um eine eindeutige Zuordnung zwischen dem jeweils aktivierten PROM-Speicher und dem Rechner zu ermöglichen. Dadurch kann ein entsprechender Rechner zusammen mit weiteren Funktionsbausteinen in ein und derselben Hybridschaltung integriert und diese unter Verwendung handelsüblicher PROM-Speicher-Chips kostengünstig hergestellt werden, wobei Ausschuß zufolge fehlerhafter PROM-Chips vermieden wird. Außerdem kann jede Hybridschaltung nachträglich mit einem neuen Datensatz versehen werden, indem ein entsprechend programmierter und geprüfter PROM- oder ROM-Speicher in herkömmlicher Ausführung zugerüstet wird.
- In der einzigen Figur der Zeichnung ist in schematischer Blockdarstellung ein Ausführungsbeispiel der Erfindung veranschaulicht, das nachfolgend näher erläutert wird.
- Beschreibung des Ausführungsbeispiels
- Die Adressausgänge 2 eines Mikrorechners 1 sind über Entkopplungswiderstände 3 mit den Adresseingängen 4 eines PROM-Speichers 5 in Chipform verbunden. Analog sind Dateneingänge 6 des Mikrorechners 1 mit Datenausgängen 7 des PROM-Speichers 5 in Chipform verbunden. Gleichzeitig sind die Adressausgänge 2 des Mikrorechners 1 an Anschlüsse 8 eines Stecksockels 9 geführt, die mit Adresseingängen eines gleichartigen, herkömmlich als diskreter Halbleiterbaustein verpackten und in diesen Stecksockel einsetzbaren PROM-Speichers 16 verbindbar sind. Analog sind die Dateneingänge 6 des Mikrorechners 1 an Anschlüsse 10 des Stecksockels 9 geführt, die mit Datenausgängen des herkömmlich ausgeführten und in den Stecksockel 9 einsetzbaren PROM-Speichers 16 verbindbar sind. Eine Beschaltung des Anschlusses 11 des PROM-Speichers 5 in Chipform mit einem hohen bzw. niedrigen Potential erlaubt die Aktivierung bzw. Deaktivierung des PROM-Speichers 5 in Chipform. Der Anschluß 11 ist zu diesem Zweck zum einen über einen Widerstand 13 mit einer Versorgungsspannungsklemme 14, zum anderen über eine auftrennbare Brücke 12 mit Massepotential 15 verbunden. Der entsprechende Anschluß 17 des Stecksockels 9, über den der herkömmliche PROM-Speicher 16 aktiviert bzw. deaktiviert werden kann, ist zur Aktivierung eines in den Stecksockel 9 eingesetzten, herkömmlichen PROM-Speicher 16 beispielhaft fest mit Massepotential 15 verbunden.
- Im Normalfall korrespondiert der Mikrorechner 1 mit dem PROM-Speicher 5 in Chipform, solange die auftrennbare Brücke 12 geschlossen ist und damit der Anschluß 11 des PROM-Speichers 5 in Chipform an Massepotential liegt. Der Stecksockel 9 ist in diesem Fall nicht mit einem PROM-Speicher in herkömmlicher Bauform bestückt. Die Widerstandswerte der Entkopplungswiderstände 3 sind so bemessen, daß einerseits an den Adresseingängen 4 des PROM-Speichers 5 in Chipform keine unzulässigen Verfälschungen logischer Signalpegel auftreten können, und daß andererseits bei stillgelegten PROM-Speicher 5 in Chipform keine unzulässige Bürdebelastung der entsprechenden Adresseingänge des dann in den Stecksockel 9 eingesetzten PROM-Speichers 16 in herkömmlicher Bauform auftritt. Zur Inbetriebnahme eines solchen, in den Stecksockel 9 eingesetzten PROM-Speichers 16 ist es lediglich erforderlich, die auftrennbare Brücke 12 aufzutrennen, so daß der Anschluß 11 des PROM-Speichers 5 in Chipform dann über den Widerstand 13 auf Versorgungsspannungsklemmenpotential 14 liegt mit der Wirkung, daß der PROM-Speicher 5 in Chipform auf Adressignale an seinen Adresseingängen 4 keine Datensignale an seinen Datenausgängen 7 mehr abgibt. Indem der entsprechende Anschluß des in den Stecksockel 9 eingesetzten PROM-Speichers 16 in herkömmlicher Bauform durch feste Verbindung des entsprechenden Anschlusses 17 des Stecksockels 9 mit Massepotential verbunden ist, wird der in den Stecksockel 9 eingesetzte PROM-Speicher 16 aktiviert. Auf diese Weise kann der PROM-Speicher 16 in herkömmlicher Bauform vom Mikrorechner 1 ohne störende Rückwirkungen vom stillgelegten PROM-Speicher 5 in Chipform angesprochen werden.
- Eine Verallgemeinerung des Ausführungsbeispiels findet . seinen Ausdruck in den Ansprüche 1 bis 5.
Claims (6)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3518964 | 1985-05-25 | ||
DE19853518964 DE3518964A1 (de) | 1985-05-25 | 1985-05-25 | Verfahren und vorrichtung zum ersatz eines datenspeichers im steuergeraet eines kraftfahrzeuges |
Publications (3)
Publication Number | Publication Date |
---|---|
EP0203357A2 true EP0203357A2 (de) | 1986-12-03 |
EP0203357A3 EP0203357A3 (en) | 1988-12-28 |
EP0203357B1 EP0203357B1 (de) | 1990-11-22 |
Family
ID=6271716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP86105524A Expired - Lifetime EP0203357B1 (de) | 1985-05-25 | 1986-04-22 | Vorrichtung zum Ersatz eines Datenspeichers im Steuergerät eines Kraftfahrzeuges |
Country Status (4)
Country | Link |
---|---|
US (1) | US4713812A (de) |
EP (1) | EP0203357B1 (de) |
JP (1) | JPS61273800A (de) |
DE (2) | DE3518964A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4111949A1 (de) * | 1991-04-12 | 1992-10-15 | Audi Ag | Steuergeraet fuer verbrennungsmotoren |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5056026A (en) * | 1987-11-06 | 1991-10-08 | Mitchell Steven J | User modifiable fuel injection computer |
JPH01232447A (ja) * | 1988-03-11 | 1989-09-18 | Mitsubishi Electric Corp | シングル・チップ・マイクロコンピュータ |
DE4015258C2 (de) * | 1990-05-12 | 1999-09-09 | Audi Ag | Steuerung der Einspritzung eines Ottomotors |
US5197334A (en) * | 1991-06-04 | 1993-03-30 | Schlumberger Industries, Inc. | Programmable compensation of bridge circuit thermal response |
US5574926A (en) * | 1993-03-11 | 1996-11-12 | Olympus Optical Co., Ltd. | One-chip microcomputer system having function for substantially correcting contents of program |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3753242A (en) * | 1971-12-16 | 1973-08-14 | Honeywell Inf Systems | Memory overlay system |
DE3200626A1 (de) * | 1981-01-12 | 1982-12-23 | Nissan Motor Co., Ltd., Yokohama, Kanagawa | Verfahren zur ueberpruefung, ob ein speicher in ein mikrocomputersystem eingefuegt ist |
JPS58105475A (ja) * | 1981-12-17 | 1983-06-23 | Mitsubishi Electric Corp | 制御記憶装置 |
US4398520A (en) * | 1980-04-03 | 1983-08-16 | Robert Bosch Gmbh | Ignition and fuel injection system for multicylinder engines |
GB2120410A (en) * | 1982-05-19 | 1983-11-30 | Lucas Ind Plc | Control system for an internal combustion engine |
JPS59177778A (ja) * | 1983-03-28 | 1984-10-08 | Chino Works Ltd | 電子装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4191996A (en) * | 1977-07-22 | 1980-03-04 | Chesley Gilman D | Self-configurable computer and memory system |
US4346459A (en) * | 1980-06-30 | 1982-08-24 | Inmos Corporation | Redundancy scheme for an MOS memory |
JPS5744277A (en) * | 1980-08-29 | 1982-03-12 | Sharp Corp | Information processor |
US4380066A (en) * | 1980-12-04 | 1983-04-12 | Burroughs Corporation | Defect tolerant memory |
US4464754A (en) * | 1982-03-26 | 1984-08-07 | Rca Corporation | Memory system with redundancy for error avoidance |
US4464736A (en) * | 1982-09-23 | 1984-08-07 | Motorola, Inc. | In-package E2 PROM redundancy |
-
1985
- 1985-05-25 DE DE19853518964 patent/DE3518964A1/de not_active Withdrawn
-
1986
- 1986-03-10 US US06/838,176 patent/US4713812A/en not_active Expired - Lifetime
- 1986-04-22 EP EP86105524A patent/EP0203357B1/de not_active Expired - Lifetime
- 1986-04-22 DE DE8686105524T patent/DE3675688D1/de not_active Expired - Lifetime
- 1986-05-23 JP JP61117682A patent/JPS61273800A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3753242A (en) * | 1971-12-16 | 1973-08-14 | Honeywell Inf Systems | Memory overlay system |
US4398520A (en) * | 1980-04-03 | 1983-08-16 | Robert Bosch Gmbh | Ignition and fuel injection system for multicylinder engines |
DE3200626A1 (de) * | 1981-01-12 | 1982-12-23 | Nissan Motor Co., Ltd., Yokohama, Kanagawa | Verfahren zur ueberpruefung, ob ein speicher in ein mikrocomputersystem eingefuegt ist |
JPS58105475A (ja) * | 1981-12-17 | 1983-06-23 | Mitsubishi Electric Corp | 制御記憶装置 |
GB2120410A (en) * | 1982-05-19 | 1983-11-30 | Lucas Ind Plc | Control system for an internal combustion engine |
JPS59177778A (ja) * | 1983-03-28 | 1984-10-08 | Chino Works Ltd | 電子装置 |
Non-Patent Citations (3)
Title |
---|
IBM TECHNICAL DISCLOSURE BULLETIN, Band 24, Nr. 1A, Juni 1981, Seite 130, New York, US; L. DOEHLE et al.: "Read-only store patch" * |
PATENT ABSTRACTS OF JAPAN, Band 7, Nr. 212 (P-224)[1357], 20. September 1983; & JP-A-58 105 475 (MITSUBISHI DENKI K.K.) 23-06-1983 * |
PATENT ABSTRACTS OF JAPAN, Band 9, Nr. 37 (P-335)[1760], 16. Februar 1985; & JP-A-59 177 778 (CHINO SEISAKUSHO K.K.) 08-10-1984 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4111949A1 (de) * | 1991-04-12 | 1992-10-15 | Audi Ag | Steuergeraet fuer verbrennungsmotoren |
Also Published As
Publication number | Publication date |
---|---|
EP0203357B1 (de) | 1990-11-22 |
EP0203357A3 (en) | 1988-12-28 |
JPS61273800A (ja) | 1986-12-04 |
DE3518964A1 (de) | 1986-11-27 |
DE3675688D1 (de) | 1991-01-03 |
US4713812A (en) | 1987-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3520003C2 (de) | ||
DE102005028184A1 (de) | Schaltungsanordnung mit einem Eigendiagnosesystem zum Ansteuern und Überwachen einer Last in einer Brückenschaltung und dazugehöriges Betriebsverfahren | |
DE10246741B4 (de) | Verfahren und Halbleitereinrichtung zum Abgleich von Schnittstelleneinrichtungen | |
EP0203357A2 (de) | Vorrichtung zum Ersatz eines Datenspeichers im Steuergerät eines Kraftfahrzeuges | |
DE112019004618B4 (de) | Elektronische steuervorrichtung | |
DE102006017260A1 (de) | Verfahren zur Schaltkreisüberprüfung | |
DE102022203866A1 (de) | Kommunikationssystem und Layout-Verfahren eines Kommunikationssystems | |
DE2534502C3 (de) | Individuell prüfbarer, integrierter Baustein | |
DE4409286C1 (de) | Verfahren zum Erkennen der Ursache eines Reset-Vorgangs eines durch einen Mikroprozessor gesteuerten Systems sowie Schaltung zum Durchführen des Verfahrens | |
DE10029835C1 (de) | Integrierte Schaltung mit Testbetrieb und Testanordnung zum Testen einer integrierten Schaltung | |
DE2505285C3 (de) | Schaltungsanordnung zum Einstellen der Information bei einem programmierbaren ECL-Festwertspeicher | |
DE10335132B3 (de) | Speicheranordnung eines Computersystems | |
EP1745386B1 (de) | Steuerungsschaltung für eine busplatine eines computersystems | |
EP0411594A2 (de) | Schaltungsanordnung und Verfahren zur Funktionssicherheitsprüfung für integrierte Halbleiterspeicher | |
DE2460245A1 (de) | Funktionsueberwachungsanordnung fuer schaltkreise mit im betrieb geringem stromverbrauch, insbesondere fuer komplementaere mos-schaltkreise | |
DE3544207C2 (de) | ||
DE3215074A1 (de) | Anordnung zur anpassung einer pruefeinrichtung an einen pruefling | |
DE3418364C2 (de) | ||
DE10338677B3 (de) | Verfahren zum Testen einer zu testenden Schaltungseinheit und Testvorrichtung | |
DE10051164A1 (de) | Verfahren zur Maskierung von DQ-Bits | |
DE19733113B4 (de) | Verfahren zum Testen einer elektronischen Baugruppe und elektronische Baugruppe mit Testhilfe | |
EP1673670A2 (de) | Steuergerät | |
DE19532882A1 (de) | Verfahren und Vorrichtung zur Überprüfung einer Steuereinheit | |
DE10129625A1 (de) | Vorrichtung und Verfahren zum Testen einer Einrichtung zum Speichern von Daten | |
DE102004014243A1 (de) | Integrierter Baustein mit einer Ausgangsschaltung, Testsystem zum Testen eines solchen integrierten Bausteins und ein Testverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
AK | Designated contracting states |
Kind code of ref document: A2 Designated state(s): DE FR IT SE |
|
PUAL | Search report despatched |
Free format text: ORIGINAL CODE: 0009013 |
|
AK | Designated contracting states |
Kind code of ref document: A3 Designated state(s): DE FR IT SE |
|
17P | Request for examination filed |
Effective date: 19890816 |
|
17Q | First examination report despatched |
Effective date: 19900212 |
|
GRAA | (expected) grant |
Free format text: ORIGINAL CODE: 0009210 |
|
AK | Designated contracting states |
Kind code of ref document: B1 Designated state(s): DE FR IT SE |
|
ET | Fr: translation filed | ||
REF | Corresponds to: |
Ref document number: 3675688 Country of ref document: DE Date of ref document: 19910103 |
|
ITF | It: translation for a ep patent filed |
Owner name: STUDIO JAUMANN |
|
ITTA | It: last paid annual fee | ||
PLBE | No opposition filed within time limit |
Free format text: ORIGINAL CODE: 0009261 |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT |
|
26N | No opposition filed | ||
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: SE Payment date: 19930316 Year of fee payment: 8 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: SE Effective date: 19940423 |
|
EUG | Se: european patent has lapsed |
Ref document number: 86105524.2 Effective date: 19941110 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: FR Payment date: 19950413 Year of fee payment: 10 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: DE Payment date: 19950621 Year of fee payment: 10 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: FR Effective date: 19961227 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: DE Effective date: 19970101 |
|
REG | Reference to a national code |
Ref country code: FR Ref legal event code: ST |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: IT Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED. Effective date: 20050422 |