DK163776B - Fremgangsmaade og kobling til at skoenne sande data ud fra forvraengede digitale datasignaler - Google Patents
Fremgangsmaade og kobling til at skoenne sande data ud fra forvraengede digitale datasignaler Download PDFInfo
- Publication number
- DK163776B DK163776B DK110685A DK110685A DK163776B DK 163776 B DK163776 B DK 163776B DK 110685 A DK110685 A DK 110685A DK 110685 A DK110685 A DK 110685A DK 163776 B DK163776 B DK 163776B
- Authority
- DK
- Denmark
- Prior art keywords
- coupling
- majority
- switch
- signal
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/068—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by sampling faster than the nominal bit rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Mobile Radio Communication Systems (AREA)
Description
DK 163776B
i
Opfindelsen angår en fremgangsmåde og en kobling til at skønne sande data ud fra forvrængede digitale datasignaler, der kan være blevet forvrænget under transmission.
5 . I systemer til overføring af data er det væsent ligt at forsøge at undgå virkningerne af data, der er blevet så forvrængede, at der optræder forfalskninger.
I for eksempel personsøgeanlæg kan det ske, hvis adressedata bliver forvrænget under overføringen, at 10 den tilsigtede adressat for opkaldet ikke alarmeres, fordi adresseinformationen er blevet forfalsket.
Fra US patentskrift nr. 3.479.457 kendes der et apparat til demodulering af fase- eller frekvensmodulerede signaler med hurtige kodede signaler. Fejl ved for 15 eksempel forringelse af signalerne, der skal demodule-res, korrigeres ved taktstyret indføring af signalerne i et skifteregister ved en større frekvens end frekvensen af det signal, der skal demoduleres. Derefter sammenlignes par af signaler fra skifteregisteret i en 20 eksklusiv-ELLER-kreds, og resultatet tilføres et andet skifteregister med tre trin. Forskellige par af udgangssignaler fra det andet skifteregister tilføres et logisk majoritetskredsløb, der indeholder tre OG-kredse og tre indgangs-ELLER-kredse, der er forbundet med ud-25 gangen fra hver af OG-kredsene. Om nødvendigt findes der flere sådanne kredsløb til korrektion af yderligere fejl. En ulempe ved dette kendte kredsløb er mængden af komponenter i det logiske majoritetstrin, hvis antallet af sampler forøges. I det anførte patentskrift angives 30 det for eksempel, at hvis der lagres fem sampler i det andet skifteregister, der i dette tilfælde har fem trin, kræves der, til opnåelse af en logisk majoritetsafgørelse ved vurdering af forskellige kombinationer af tre sampler, ti OG-kredse.
35 Også US patentskrift nr. 3.859.655 angiver gen skabning af et signal under anvendelse af et skifteregister og en logisk majoritetskobling.
DK 163776 B
2 US patentskrift 4.241.311 omhandler en metode til filtrering af højfrekvent støj fra et alternerende, analogdatasignal på given frekvens F. I denne kendte metode dannes der et toniveauer-signal eller firkant-5 signal ud fra analogdataene. Toniveauer-datasignalet samples ved en samplingsfrekvens på mindst 8 gange frekvensen F af det alternerende, analoge datasignal, og samplerne føres successivt til et skifteregister, som har mindst tre trin. Et valgt antal af sampler af-10 læses i parallel fra skifteregisteret til en majoritetsportkreds. Majoritetsafgørelsen fra denne portkreds tilføres en latchkreds i synkronisme med taktsignalet. Udgangssignalet fra latchkredsen er en digital, støjfiltreret majoritetsversion af det analoge 15 indgangssignal.
En ulempe ved disse kendte systemer er, at der kræves flere og flere komponenter, jo større antallet af sampler, der benyttes ved den logiske majoritetsafgørelse er. i tilfælde, hvor plads- og energibehov er 20 af betydning, f.eks. i personsøgemodtagere, er det ønskeligt at kunne træffe en nogenlunde sikker afgørelse baseret på et mindre antal sampler, når der skal skønnes sande data ud fra forvrængede digitale datasignaler.
25 I henhold til et første aspekt af den forelig gende opfindelse angives der en fremgangsmåde til at skønne sande data ud fra forvrængede digitale datasignaler, omfattende successiv sampling af det digitale signal ved en taktsignalfrekvens, der er større end 30 datahastigheden, og tilførsel af successive sampler til n indgange til en logisk majoritetskobling, hvilken fremgangsmåde ifølge opfindelsen er ejendommelig ved, at den logiske majoritetskobling har (n+1) indgange, at en forudgående afgørelse fra den logiske majoritetskob-35 ling føres tilbage til den (n+1)'te indgang til majoritetskoblingen, at operationen gentages ved tilførsel
DK 163776 B
3 af i det mindste én ny sample til og fjernelse af i det mindste den længst holdte sample fra de nævnte successive sampler, og at udgangssignalet fra den logiske majoritetskobling benyttes til at bestemme den sande vær-5 di af det digitale datasignal.
Opfindelsen angår også en kobling til at skønne sande data ud fra forvrængede digitale datasignaler, indeholdende et skifteregister med n trin, hver med en udgang, en indgangsterminal, der er forbundet med 10 skifteregisteret til tilførsel af digitale datasignaler dertil, midler til taktstyring af skifteregisteret ved en frekvens, der er større end datahastigheden, og en logisk majoritetskobling med indgange, der er tilsluttet de respektive n udgange fra skifteregistertrinene, 15 hvilken kobling ifølge opfindelsen er ejendommelig ved, at den logiske majoritetskobling har (n+1) indgange, og at den (n+l)'te indgang er koblet til en tilbageføringsforbindelse, hvorover der i brug føres en forudgående afgørelse fra den logiske majoritetskobling 20 dertil.
Fremgangsmåden og koblingen ifølge opfindelsen muliggør ikke blot en vurdering af det sande signal ud fra et forstyrret eller forvrænget datasignal, men muliggør også en forbedring af det effektive signal/ 25 støj-forhold for indgangssignalet.
Ved tilbageføringen til den (n+1)'et indgang til den logiske majoritetskobling kræves der færre sande sampler til korrektion af en falsk. Hvis antallet af sampler er (n+1), er antallet af sampler, der kan 30 korrigeres, (n/2).
Koblingen er uafhængig af teknologi, og samplingshastigheden eller taktstyringen kan vælges frit, selv om det er at foretrække, at den er af en størrelsesorden på otte gange datahastigheden.
35 Opfindelsen forklares nærmere i det følgende un der henvisning til den skematiske tegning, hvor
DK 163776 B
4 fig. 1 viser et blokdiagram over en udførelsesform ifølge opfindelsen, hvor der sker tilbageføring mellem dataudgangen og en indgang til en logisk majori-tetskobling, 5 fig. 2 viser fire signaler, der optræder i den i fig. 1 viste kobling, fig. 3 viser forskellige datasignaler, hvor signalerne (a) og (b) gælder for en kobling med tilbageføring, signalerne (c) og (d) for en kobling uden til-10 bageføring, signalet (e) er et forvrænget indgangssignal, og signalet (f) er en vurdering på udgangen af den sande version af det forvrængede signal (e), og fig. 4 viser et koblingsdiagram over en udførelsesform ifølge opfindelsen.
15 I henhold til fig. 1 føres et indgangsdatasignal over en indgangsterminal 10 til et skifteregister 12 med seks trin, der taktstyres ved en hastighed på f.eks. otte gange datahastigheden af en taktsignal-generator 14. Udgangssignaler Q0 til Q5 fra skifte-20 registeret 12 tilføres indgange til en logisk majoritetskobling 16 med syv indgange. En udgang fra koblingen 16 er forbundet med en latch-kobling 18, der taktstyres i antifase i forhold til taktstyringen af skifteregisteret 12. Et udgangssignal fra latch-kob-25 lingen 18 tilføres en udgangsklemme 20 og tilbageføres også til den syvende indgang til koblingen 16.
Under driften føres taktsignalerne (a) og (d) i fig. 2 til taktstyreindgangene til henholdsvis skifteregisteret 12 og latch-koblingen 18, hvilke kom-30 ponenter begge taktstyres på en overgang fra lav til høj som angivet af pilene ved disse overgange. Datasignalet (b) i fig. 2 tilføres indgangsterminalen 10. Værdien af det samplede indgangssignal lagres serielt i skifteregisteret 12. Udgangssignalerne Q0 til Q5 35 fra de respektive trin i skifteregisteret 12 tilføres den logiske majoritetskobling 16 sammen med udgangs-
DK 163776 B
5 signalet fra latch-koblingen 18. Da koblingen 16 har et ulige antal indgange, vil der altid på udgangen være en majoritetsafgørelse. Hvis der således på tre af indgangene findes "1" og på tre af de andre "0", vil 5 udgangssignalet være afhængigt af udgangssignalet fra latch-koblingen 18. Hvis sidstnævnte udgangssignal er "1", vil majoritetsudgangssignalet være "1", og hvis det omvendt er "0", vil majoritetsudgangssignalet være "0". Dette betyder i realiteten, at det udgangssignal, 10 der frembringes af latch-koblingen 18 i én tidscyklus, påvirker majoritetsafgørelsen i den efterfølgende tidscyklus. Når taktindgangssignalet til latch-koblingen 18 derefter bliver højt, lagres majoritetsafgørelsen fra koblingen 16, signalet (c) i fig. 2. Der 15 er en udbredelsesforsinkelse i den logiske majoritetskobling mellem dataovergangene og den logiske majoritetsafgørelse.
Antallet af indgangssignalfejl, der kan korrigeres, har relation til antallet (n+1) af indgange til 20 den logiske majoritetskobling 16 og er generelt defineret som (n/2). Hvis n er 6, kan der korrigeres tre fejlbit, for eksempel vil de tre "0,Mer i fig. 3(a) blive korrigeret til at være "1"'ere, og omvendt vil de i fig. 3(b) anførte "l,,,ere blive korrigeret til 25 H0,Mer.
Hvis der ikke findes tilbageføring fra udgangen fra latch-koblingen 18 til den syvende indgang til den logiske majoritetskobling, kræves der til korrektion af tre fejl et skifteregister med syv trin. Antal-30 let af skifteregistertrin og antallet af indgange til den logiske majoritetskobling er altså lig med et ulige tal (n+l). Pig. 3(c) og 3(d) illustrerer, at det til korrektion af tre successive fejl, som f.eks. "O'"erne i fig. 3(c) og "l"'erne i fig. 3(d), er nødvendigt at 35 have fire korrekte cifre før og efter de fejlbehæftede i modsætning til tre korrekte cifre før og efter de fejlbehæftede som vist i fig. 3(d) og 3(b).
DK 163776 B
6
Fig. 3(e) illustrerer et signal med forvrængede overgange fra 1 til 0, og fig. 3(f) illustrerer, hvorledes dette signal kan vurderes ved hjælp af koblingen ifølge opfindelsen, således at der er en enkelt over-5 gang fra "1" til "0".
Fig. 4 er et koblingsdiagram over en udførelsesform ifølge opfindelsen med en tilbageføringsforbindelse mellem udgangen fra latch-koblingen 18 og den logiske majoritetskobling 16. I denne udførelsesform 10 indeholder latch-koblingen 18 en del af et integreret kredsløb CD 4013, og skifteregisteret 12 indeholder to integrerede kredsløb 12A og 12B af typen CD 4015, hvert med et skifteregister med seks trin: begge typer af integrerede kredsløb er fremstillet af Radio Corpo-15 ration of America. Den logiske majoritetskobling 16 udgøres af flere NAND-porte, EX-OR-porte og invertere.
For at lette beskrivelsen kan koblingen 16 betragtes som indeholdende fire identiske moduler 30, 40, 50 og 60 og adskillige andre komponenter. Kun ét 20 af modulerne, modulet 30, vil blive beskrevet detal-j eret.
Udgangene Q0 og Qj fra skifteregisterkoblingen 12A er forbundet med indgangene til en NAND-port 22 og til en EX-OR-port 24. Udgangssignalet fra NAND-25 porten 22 inverteres af en inverter 26 og tilføres som det ene (31) af de to indgangssignaler til modulet 30, idet det andet (32) af de to indgangssignaler udgøres af udgangssignalet fra EX-OR-porten 24.
Indgangssignalet 31 tilføres en EX-OR-port 33 30 og en NAND-port 34, og det andet indgangssignal 32 tilføres EX-OR-porten 33 og en EX-OR-port 35. Udgangssignalet fra EX-OR-porten 33 tilføres en indgang til en NAND-port 36. En udgang Q2 fra skifteregisterkoblingen 12A er forbundet med en indgang til 35 EX-OR-porten 35 og NAND-porten 36 samt over en inverter 37 til en NAND-port 38. En udgang fra NAND-
DK 163776 B
7 porten 38 og en udgang fra EX-OR-porten 35 udgør indgange henholdsvis 41 og 42 til modulet 40. En tredje udgang til modulet 40 tilføres signalet Q3 fra skifteregisterkoblingen 12A. Disse tre indgangs-5 signaler tilføres som respektive indgangssignaler til en NAND-port 70, hvis udgangssignal udgør et af indgangssignalerne til en NAND-port 78 med fire indgange .
Udgangssignalerne fra modulet 40 tilføres som 10 indgangssignaler 51 og 52 til modulet 50. Desuden føres et udgangssignal Q0' fra skifteregisterkoblingen 12B til en tredje indgang til modulet 50. Disse tre indgangssignaler tilføres også en NAND-port 72, hvis udgang er forbundet med en anden indgang til NAND-por-15 ten 78.
På tilsvarende måde udgør udgangssignalerne fra modulet 50 indgangssignaler 61 og 62 til modulet 60, hvis tredje indgangssignal er udgangssignalet Qj' fra skifteregisterkoblingen 12B. Disse tre ind-20 gange er forbundet med en NAND-port 74, hvis udgang er forbundet med en tredje indgang til NAND-porten 78.
De to udgangssignaler fra modulet 60 føres sammen med tilbageføringsforbindelsen fra udgangen fra latch-koblingen 18 til en NAND-port 76, hvis ud-25 gangssignal udgør et fjerde indgangssignal til NAND-porten 78. Udgangssignalet fra NAND-porten 78 tilføres dataindgangen D til latch-koblingen 18.
Som et eksempel på virkemåden af den logiske majoritetskobling 16 kan det vises, at hvis skifte-30 registerudgangene Q0, og Q2 er "1", og udgangene Q3, q0· og er "O", bestemmer den binære værdi af tilbageføringssignalet, om udgangssignalet fra latch-koblingen, når denne taktstyres, er et "1" eller et "0".
35 Hvis der ikke findes en tilbageføringsindgang, vil det være nødvendigt med et ekstra modul i koblin-
Claims (6)
1. Fremgangsmåde til at skønne sande data ud fra forvrængede digitale datasignaler, omfattende successiv sampling af det digitale signal ved en taktsignalfrek-vens (14), der er større end datahastigheden, og tilførsel af successive sampler til n indgange til en lo-10 gisk majoritetskobling (16), kendetegnet ved, at den logiske majoritetskobling (16) har (n+1) indgange, at en forudgående afgørelse fra den logiske majoritetskobling føres tilbage til den (n+1)'te indgang til majoritetskoblingen (16), at operationen gentages ved 15 tilførsel af i det mindste én ny sample (Q0) til og fjernelse af i det mindste den længst holdte sample (Q5) fra de nævnte successive sampler, og at udgangssignalet (20) fra den logiske majoritetskobling (16) benyttes til at bestemme den sande værdi af det digita-20 le datasignal.
2. Fremgangsmåde ifølge krav 1, kendetegnet ved, at samplingen udføres i det mindste otte gange hurtigere end datahastigheden.
3. Fremgangsmåde ifølge krav 1 eller 2, k e n -25 detegnet ved, at den forudgående afgørelse fra den logiske kobling lagres af en latch-kobling (18), hvis udgangssignal (20) tilføres den (n+1)'te indgang til den logiske majoritetskobling (16).
4. Kobling til at skønne sande data ud fra for-30 vrængede digitale datasigneler, indeholdende et skifteregister (12) med n trin, hver med en udgang, en indgangsterminal (10), der er forbundet med skifteregisteret (12) til tilførsel af digitale datasignaler dertil, midler (14) til taktstyring af skifteregisteret ved en 35 frekvens, der er større end datahastigheden, og en logisk majoritetskobling (16) med indgange, der er til- DK 163776 B sluttet de respektive n udgange fra skifteregistertrinene, kendetegnet ved, at den logiske majoritetskobling (16) har (n+1) indgange, og at den (n+l)'te indgang er koblet til en tilbageføringsforbin-5 delse, hvorover der i brug føres en forudgående afgørelse fra den logiske majoritetskobling dertil.
5. Kobling ifølge krav 4, kendetegnet ved en latch-kobling (18), der er forbundet med en udgang fra den logiske majoritetskobling (16), og som 10 taktstyres af taktstyremidlerne (14).
6. Kobling ifølge krav 5, kendetegnet ved, at tilbageføringsforbindelsen er forbundet med en udgang fra latch-koblingen (18).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB08406627A GB2156117A (en) | 1984-03-14 | 1984-03-14 | Method of, and a circuit for, estimating true data from distorted digital data signals |
| GB8406627 | 1984-03-14 |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| DK110685D0 DK110685D0 (da) | 1985-03-11 |
| DK110685A DK110685A (da) | 1985-09-15 |
| DK163776B true DK163776B (da) | 1992-03-30 |
| DK163776C DK163776C (da) | 1992-09-07 |
Family
ID=10558065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DK110685A DK163776C (da) | 1984-03-14 | 1985-03-11 | Fremgangsmaade og kobling til at skoenne sande data ud fra forvraengede digitale datasignaler |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4686676A (da) |
| EP (1) | EP0155058B1 (da) |
| JP (1) | JPS60208133A (da) |
| AU (1) | AU579529B2 (da) |
| CA (1) | CA1241448A (da) |
| DE (1) | DE3583876D1 (da) |
| DK (1) | DK163776C (da) |
| GB (1) | GB2156117A (da) |
| HK (1) | HK78993A (da) |
| SG (1) | SG68793G (da) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4764923A (en) * | 1987-03-03 | 1988-08-16 | Advance Micro Devices, Inc. | Digital receive filter circuit |
| JPS6468842A (en) * | 1987-09-10 | 1989-03-14 | Motorola Japan | Error detecting and correcting circuit |
| JPH01166632A (ja) * | 1987-12-22 | 1989-06-30 | Mitsubishi Electric Corp | ディジタル信号の復号方法及びその回路 |
| US4989174A (en) * | 1988-10-27 | 1991-01-29 | Commodore Business Machines, Inc. | Fast gate and adder for microprocessor ALU |
| GB2237481A (en) * | 1989-10-17 | 1991-05-01 | Lucas Ind Plc | Detecting communication path errors |
| GB2246687B (en) * | 1990-04-06 | 1994-04-27 | Plessey Co Ltd | Improvements relating to data transmission systems |
| US5023892A (en) * | 1990-04-06 | 1991-06-11 | Printer Systems Corporation | System for detecting and correcting signal distortion |
| US5113400A (en) * | 1990-11-21 | 1992-05-12 | Motorola, Inc. | Error detection system |
| DE4238875C2 (de) * | 1992-11-19 | 1996-08-01 | Micrologica Computersysteme Gm | Aufzeichnungsgerät für Datenleitungen |
| GB2276517A (en) * | 1993-03-22 | 1994-09-28 | Nigel Howard Walton | Sampling and line noise reduction in parallel data transmission |
| US5719904A (en) * | 1994-10-13 | 1998-02-17 | Samsung Electronics Co., Ltd. | Data restoring circuit |
| US5761240A (en) * | 1996-02-06 | 1998-06-02 | Ericsson Inc. | Method and apparatus for determining an optical communications channel without loss of channel messages on a current communications channel |
| US5948116A (en) * | 1996-02-23 | 1999-09-07 | Texas Instruments Deutschland, Gmbh | Bit error correction algorithm |
| JP3930513B2 (ja) * | 2003-05-21 | 2007-06-13 | 富士通株式会社 | 多数決論理回路を有するフリップフロップ回路 |
| US9710012B2 (en) * | 2012-11-21 | 2017-07-18 | Sandisk Technologies Llc | Timing optimized implementation of algorithm to reduce switching rate on high throughput wide buses |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB152702A (en) * | 1919-04-23 | 1920-10-25 | Thomas Lenaghan | An improved automatic telephone system |
| FR1396666A (fr) * | 1963-04-30 | 1965-04-23 | Rca Corp | Montage pour la détection et la correction des distorisons dans un signal d'information |
| FR1404512A (fr) * | 1964-05-08 | 1965-07-02 | Cit Alcatel | Récepteurs de télégraphie |
| DE1252727B (de) * | 1965-03-01 | 1967-10-26 | International Business Machines Corporation, Armonk, NY (V St A) | Verfahren zum störungsfreien Empfang übertragener Daten |
| GB1258595A (da) * | 1969-06-23 | 1971-12-30 | ||
| GB1253309A (en) * | 1969-11-21 | 1971-11-10 | Marconi Co Ltd | Improvements in or relating to data processing arrangements |
| US3859655A (en) * | 1970-10-01 | 1975-01-07 | Nederlanden Staat | System for the transfer of two states by multiple scanning |
| SU585549A1 (ru) * | 1976-04-06 | 1977-12-25 | Предприятие П/Я А-7160 | Резервированное запоминающее устройство |
| DE2740840A1 (de) * | 1977-08-09 | 1979-02-22 | Bbc Brown Boveri & Cie | Anlage zur ueberwachung der aussagekraft von auf einer anzahl n funktionell parallelgeschalteter datenkanaelen aufgebrachter elektrischer daten sowie deren verwendung |
| SU656218A1 (ru) * | 1977-12-26 | 1979-04-05 | Ленинградский Ордена Ленина Электротехнический Институт Им. В.И.Ульянова (Ленина) | Счетчик с коррекцией ошибок |
| US4241311A (en) * | 1979-02-01 | 1980-12-23 | Telex Computer Products, Inc. | Digital majority noise filter for bi-level data reception |
| DE3036614A1 (de) * | 1980-09-29 | 1982-05-13 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur erkennung von digitalinformation bei einer digitalen informationsuebertragung, insbesondere informationsuebertragung in mobilfunk-kommunikationssystemen |
| DE3036612A1 (de) * | 1980-09-29 | 1982-05-13 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur erkennung von digitalinformation bei einer digitalen informationsuebertragung, insbesondere informationsuebertragung in mobilfunk-kommunikationssystemen |
| US4375683A (en) * | 1980-11-12 | 1983-03-01 | August Systems | Fault tolerant computational system and voter circuit |
| US4484330A (en) * | 1982-03-08 | 1984-11-20 | At&T Bell Laboratories | Majority vote circuit |
| NL8202364A (nl) * | 1982-06-11 | 1984-01-02 | Philips Nv | Serie-parallel-serie schuifregistergeheugen, waarbij het parallelopslagregister mede redundante enkelvoudige opslagregisters bevat, en afbeeldtoestel, voorzien van een zodanig georganiseerd beeldgeheugen. |
-
1984
- 1984-03-14 GB GB08406627A patent/GB2156117A/en not_active Withdrawn
-
1985
- 1985-03-07 CA CA000475996A patent/CA1241448A/en not_active Expired
- 1985-03-11 DK DK110685A patent/DK163776C/da active
- 1985-03-11 AU AU39712/85A patent/AU579529B2/en not_active Ceased
- 1985-03-11 EP EP19850200351 patent/EP0155058B1/en not_active Expired
- 1985-03-11 DE DE8585200351T patent/DE3583876D1/de not_active Expired - Lifetime
- 1985-03-13 JP JP60048437A patent/JPS60208133A/ja active Granted
- 1985-03-14 US US06/711,783 patent/US4686676A/en not_active Expired - Lifetime
-
1993
- 1993-05-26 SG SG687/93A patent/SG68793G/en unknown
- 1993-08-05 HK HK789/93A patent/HK78993A/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DK110685D0 (da) | 1985-03-11 |
| DK163776C (da) | 1992-09-07 |
| AU3971285A (en) | 1985-09-19 |
| AU579529B2 (en) | 1988-11-24 |
| HK78993A (en) | 1993-08-13 |
| JPS60208133A (ja) | 1985-10-19 |
| SG68793G (en) | 1993-08-06 |
| US4686676A (en) | 1987-08-11 |
| EP0155058A3 (en) | 1988-04-20 |
| DE3583876D1 (de) | 1991-10-02 |
| EP0155058A2 (en) | 1985-09-18 |
| JPH0453338B2 (da) | 1992-08-26 |
| EP0155058B1 (en) | 1991-08-28 |
| GB2156117A (en) | 1985-10-02 |
| CA1241448A (en) | 1988-08-30 |
| DK110685A (da) | 1985-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DK163776B (da) | Fremgangsmaade og kobling til at skoenne sande data ud fra forvraengede digitale datasignaler | |
| CA1191962A (en) | Parallel cyclic redundancy checking circuit | |
| US5222141A (en) | Apparatus and method for encoding data | |
| JP2002208844A (ja) | グリッチ除去回路 | |
| EP0669732A2 (en) | A method and apparatus for deriving a phase difference and a digital filter circuit | |
| JPS62298248A (ja) | ビツト・パタ−ン検出回路 | |
| US20010028629A1 (en) | Self-synchronous transfer control circuit and data driven information processing device using the same | |
| JPH0558293B2 (da) | ||
| EP0237238A2 (en) | Decoder | |
| US5309449A (en) | Electronic circuit for generating error detection codes for digital signals | |
| EP0151430A2 (en) | Detector | |
| KR900008804B1 (ko) | 선견 터미날 카운터 및 터미날 카운트 신호 발생 방법 | |
| JPH06311127A (ja) | ディジタルデータ調停装置 | |
| US5590371A (en) | Serial communication circuit on an LSI chip and communicating with another microcomputer on the chip | |
| EP0282924B1 (en) | Bipolar with eight-zeros substitution and bipolar with six-zeros substitution coding circuit | |
| US7424075B2 (en) | Pseudorandom data pattern verifier with automatic synchronization | |
| US6049571A (en) | Encoding circuit with a function of zero continuous-suppression in a data transmission system | |
| RU2039415C1 (ru) | Устройство для разделения направлений передачи и приема в дуплексных системах связи | |
| JPH10187585A (ja) | アドレスワード判定用電子回路構成 | |
| JP2834246B2 (ja) | 相関符号伝送システム | |
| US20020087606A1 (en) | Digital low pass filter | |
| JPH0455774A (ja) | 同期型ff間のオーバディレイテスト方式 | |
| SU842791A1 (ru) | Устройство дл сравнени чисел | |
| SU1211731A1 (ru) | Многоканальный сигнатурный анализатор | |
| JPH05244146A (ja) | フレーム同期検出回路 |