DE9321384U1 - Einreihiges Speichermodul - Google Patents

Description

lG-78 531

Sun Microsystems, Inc.

EINREIHIGES SPEICHERMODUL

HINTERGRUND DER ERFINDUNG

1. Verwandte Anmeldungen

Diese Anmeldung ist verwandt mit der U.S.-Patentanmeldung mit der Seriennummer 07/795,699 mit dem Titel "High-Speed Electrical Signal Interconnect Structure", eingereicht am 21. November 1991, und mit der U.S.-Patentanmeldung mit der Seriennummer 07/886,671 mit dem Titel "Bus Architecture for Integrated Data and Video Memory", die gleichzeitig mit dieser Anmeldung eingereicht worden ist.

2. Gebiet der Erfindung

Die vorliegende Erfindung betrifft das Gebiet der Computersysteme und Speicherhardware. Insbesondere betrifft die Erfindung modulare Leiterplatten, die kombiniert werden können, um eine Speicherstruktur in einem Computersystem zu bilden.

3. Technischer Hintergrund

Einreihige Speichermodule ("SIMMs" - single in-line memory modules) sind kompakte Leiterplatten, die zum Aufnehmen von Speicherchips für die Oberflächenmontage entworfen sind. SIMMs sind entwickelt worden, um kompakte und leicht handzuhabende modulare Speicherbauteile zum Einbau durch einen Benutzer in Computersysteme, die zum Aufnehmen solcher SIMMs entworfen sind, bereitzustellen. SIMMs sind im allgemeinen leicht in ein Verbindungsbauteil in dem Computersystem einzustecken, von dem das SIMM somit alle erforderlichen Stromversorgungs-, Masse- und Logiksignale erhält.

1G-78 531 - 2 -

Ein SIMM weist typischerweise eine Mehrzahl von Speicherchips mit wahlfreiem Zugriff ("RAM") auf, die an einer gedruckten Leiterplatte angebracht sind. Je nach den Bedürfnissen des Benutzers können die RAM-Speicherchips dynamisches RAM (DRAM), nicht-flüchtiges statisches RAM (SRAM) oder Video-RAM (VRAM) sein. Weil DRAM-Speicher größer und billiger als Speicherzellen für SRAMs sind, werden DRAMs weithin als wichtigste Bausteine für Hauptspeicher in Computersystemen verwendet. SIMMs mit SRAMs und VRAMs haben beschränktere Einsatzgebiete für besondere Zwecke, wie beispielsweise extrem schnelle Cache-Speicher bzw. Videobildpuffer. Weil DRAMs den größten Teil eines Speichers eines Computersystems bilden, ist es daher wünschenswert, daß Speichermodule die Berechnungsbedürfnisse eines Benutzers auf flexible Weise erfüllen, wenn die Anforderungen ₍des Benutzers sich mit der Zeit verändern. Überdies ist es wünschenswert, daß die SIMM-Module mit möglichst geringen Schwierigkeiten für den Benutzer dem Computersystem hinzugefügt werden können, insbesondere im Hinblick auf die Konfiguration eines SIMM in einer bestimmten Speicherstruktur. Bisher sind SIMMs allgemein dazu entworfen worden, Speichererweiterungsschritte von einem oder mehreren Megabyte (MB) bereitzustellen, wobei jedoch die Speichererweiterung nur einen Teil des im Computersystem verwendeten vollen Datenpfades umfaßt. Ein führendes Beispiel der Organisation und Struktur nach dem Stand der Technik ist das im U.S.-Patent Nr. 4,656,605, erteilt am 7. April 1987 an Clayton, offenbarte. Clayton offenbart eine kompakte, modulare Speicher-Leiterplatte, auf der neun Speicherchips angebracht sind, die dazu eingerichtet sind, Speichererweiterungen mit Datenbreiten von acht Bit (ein Byte), zuzüglich Paritätsbits, bereitzustellen. Weil die meisten Computersysteme Datenpfade mit 32, 64 oder mehr Bit verwenden, kann somit das gemäß Clayton aufgebaute SIMM keine Speichererweiterung für den gesamten Datenpfad bereitstellen. Der Benutzer muß sich stattdessen mehrere SIMMs beschaffen und sie einbauen, und er muß zusätzlich alle weiteren Konfigurationserfordernisse erfüllen, die notwendig sind, um eine Funktion der getrennten SIMM-Module als eine einzige Speichereinheit zu bewirken, wie beispielsweise das Setzen von Basisadressen für die installierten SIMM-Module.

lG-78 531 - 3 -

Im Ergebnis muß ein Benutzer, der seinen verwendbaren Hauptspeicher durch Hinzufügen von nach dem Stand der Technik aufgebauten SIMMs vergrößern möchte, typischerweise mehrere SIMMs einbauen, um eine Speichererweiterung für den gesamten Datenpfad seines Computers zu erhalten. Dies ist eine Folge der typischen SIMM-Architektur nach dem Stand der Technik, bei der das SIMM auf der Basis von DRAM-Bauteilen aufgebaut ist, die Speichererweiterungen mit einer Breite von einem Byte aufweisen. Somit würde in einem Datenpfad mit einer Breite von 3 2 Bit, wobei ein Byte acht Bit aufweist, eine Hauptspeichererweiterung von einem Megabyte mit SIMMs nach dem Stand der Technik vier SIMM-Module von je einem Megabyte Kapazität erfordern, um eine Erweiterung des vollständigen Datenpfades um ein Megabyte zu erhalten.

Wie in der folgenden detaillierten Beschreibung ausführlicher dargelegt werden wird, bietet die vorliegende Erfindung, neben anderen Eigenschaften, eine Möglichkeit zum Bereitstellen einer Speichererweiterung in voller Datenpfadbreite, wodurch der Benutzer von der Konfiguration und Installation mehrerer SIMM-Module befreit wird, um jede gewünschte Speichererweiterung zu erhalten.

ZUSAMMENFASSUNG DER ERFINDUNG

Ein einreihiges Speichermodul voller Breite (SIMM - "single in-line memory module") zur Speichererweiterung eines dynamischen Speichers mit wahlfreiem Zugriff (DRAM - "dynamic random access memory") ist offenbart. Eine gedruckte Leiterplatte mit einer Mehrzahl von darauf angebrachten DRAM-Speicherelementen ist in einem Datenpfad mit 144 Bit Breite angeordnet. Das SIMM der vorliegenden Erfindung weist ferner auf der Leiterplatte befindliche Treiber zum Puffern und Treiben von Signalen auf, die eng benachbart zu den Speicherelementen angeordnet sind. Zusätzlich verlaufen elektrisch leitende Bahnen auf der Leiterplatte in einer Weise, daß die Belastung und Bahnkapazität verringert werden, um eine Signalverzerrung bei den verteilten Speicherelementen zu

lG-78 531 - 4 -

minimieren. Das SIMM weist ferner eine doppelte Auslese-Verbindungsstruktur mit hoher Anschlußdichte auf, der zum Zwecke gesteigerter Funktionalität elektrische Bahnen von beiden Seiten der Leiterplatte zugeführt sind. Das SIMM wird in entsprechenden Sockeln jeweils SIMM für SIMM installiert, um für eine Speichererweiterung in voller Breite zu sorgen. Schließlich stellen symmetrische Versorgungsspannungs- und Massebahnen an der Verbindungsstruktur sicher, daß das SIMM nicht fehlerhaft eingeführt werden kann, wobei ein physisches Umdrehen des SIMM in dem Verbinderschlitz die Spannungsversorgung des SIMM nicht umkehrt.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die Ziele, Eigenschaften und Vorteile der vorliegenden Erfindung gehen aus der folgenden, unten gegebenen detaillierten Beschreibung sowie aus den begleitenden Zeichnungen der bevorzugten Ausführungsform der Erfindung hervor, in denen:

Fig. la das elektrische Schaltbild einer ersten Seite des einreihigen Speichermoduls (SIMM) nach den Lehren der vorliegenden Erfindung veranschaulicht,

Fig. Ib das elektrische Schaltbild für eine spiegelbildliche Anordnung, in der links und rechts vertauscht sind, von Speicherelementen auf einer zweiten Seite des SIMM veranschaulicht,

Fig. 2 die physische Anordnung der auf dem SIMM angeordneten Speicherelemente und Treiber veranschaulicht,

Fig. 2a eine vergrößerte Ansicht der doppelten Auslese-Verbindungsstruktur an dem SIMM ist,

Fig. 3 die von isolierendem dielektrischen Material getrennten, aufeinandergeschichteten leitenden Lagen veranschaulicht, die erforderlich sind, um die Verbindungen für das in Fig. la und Ib gezeigte elektrische Schaltbild herzustellen,

16-78 531 - 5 -

Fig. 4 eine Beschreibung von Daten-, Adreß- und Logikleitungen und eine Zusammenfassung von Adreß-, Daten- und Steuersignalen, die dem SIMM zugeführt werden, ist,

Fig. 5 die Anschlußanordnung der doppelten Auslese-Verbindungsstruktur mit hoher Anschlußdichte darstellt, die zum Verbinden des SIMM mit dem Speichersystem verwendet wird,

Fig. 6 eine Zusammenfassung der Anschlußbelegung für Signale ist, die an das SIMM und von dem SIMM übertragen werden.

AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG

Eine Busarchitektur für einen integrierten Daten- und Videospeicher wird offenbart. In der folgenden Beschreibung werden, zum Zwecke der Erläuterung, genaue Zahlen, Zeiten, Signale usw. aufgeführt, um für ein gründliches Verständnis der vorliegenden Erfindung zu sorgen. Es ist jedoch für den Experten auf dem Gebiet offensichtlich, daß die vorliegende Erfindung ohne diese genauen Details ausgeführt werden kann. In anderen Fällen sind gut bekannte Schaltungen und Einrichtungen in Gestalt eines Blockschaltbildes gezeigt, um die vorliegende Erfindung nicht unnötig zu verschleiern.

Die bevorzugte Ausführungsform des hier beschriebenen SIMM ist dazu entworfen und vorgesehen, mit dem in der ebenfalls anhängigen U. S.-Patentanmeldung mit der Seriennummer 07/886,671, eingereicht am 19. Mai 1992, mit dem Titel "A Bus Architecture for Integrated Data and Video Memory" offenbarten integrierten Daten- und Videospeicherbus verwendet zu werden.

Es ist jedoch für Experten auf dem Gebiet offensichtlich, daß die hier offenbarten Spezifikationen geändert werden können und dürfen, ohne den Bereich der vorliegenden Erfindung zu verlassen. Obwohl die bevorzugte Ausführungsform der vorliegenden Erfindung im Hinblick darauf offenbart ist, daß die Datenpfadbreite mit der des integrierten, in der oben erwähnten U.S.-Patentanmeldung

lG-78 531 - 6 -

offenbarten Daten- und Videospeicherbus übereinstimmt, wird man erkennen, daß eine Veränderung der Ausgestaltung des Busses im Bereich der vorliegenden Erfindung liegt, wobei das SIMM an die Datenpfadbreite des integrierten Speicherbusses angepaßt sein kann.

Nun wird auf Fig. la Bezug genommen, in der ein elektrisches Blockschaltbild von Speicherelementen gezeigt ist, die auf einer ersten, vorderen Seite des SIMM angebracht sind. In Fig. la ist eine Mehrzahl dynamischer RAMs (DRAMs) 10 in zwei Gruppen 10a und 10b gruppiert. Jede Gruppe weist neun DRAMs 10 auf. Ein Treiber 15 erhält Steuersignale und Adreßsignale von einer externen Busanordnung (nicht gezeigt) über ein doppelseitiges Verbindungsbauteil 30. Eine Mehrzahl von Steuerleitungen 20 führen RAS- (row access strobe - Reihenzugriffsstrobe), CAS- (column access strobe - Spaltenzugriffsstrobe), WE- (write enable - Schreibfreigabe) und OE- (output enable - Ausgabefreigabe) Steuersignale vom Treiber 15 zu allen an dem SIMM 5 angebrachten DRAMs 10. Überdies puffert der Treiber 15 Adreßsignale 21 und verteilt sie dann an alle auf dem SIMM 5 angebrachten DRAMs 10. Zum Zwecke der Klarheit ist in der vorliegenden Figur der genaue Verlauf der Daten-, Adreß- und Steuerleitungen an alle DRAMs 10 weggelassen worden. Jedoch haben, wie aus Fig. la ersichtlich ist, alle DRAMs 10 vier Datenleitungen, wobei die DRAMs 10 irgendwelche von mehreren im Handel erhältlichen DRAMs sind, die eine "x 4"-Konfiguration aufweisen. Wie unten im Zusammenhang mit Fig. Ib ersichtlich ist, stimmen die DRAMs 10 jeder der DRAM-Gruppen 10a und 10b mit spiegelbildlichen DRAMs 10 überein, die auf der entgegengesetzten Seite des SIMM 5 angebracht sind und durch elektrische Pfade, die eine Mehrzahl von Durchgängen (nicht gezeigt) durchlaufen, in elektrischer Verbindung stehen.

Der genaue Verlauf der elektrischen Pfade auf dem SIMM 5 hängt von der genauen Architektur der für eine Implementierung des SIMM 5 im Einzelfall gewählten Speicherchips ab. Jedoch haben alle gemäß der Lehre der vorliegenden Erfindung aufgebauten SIMMs 5 einen Datenpfad voller Breite, der sich von dem Verbin-

tt *«t« It ·**«

1G-78 531 - 7 -

dungsbauteil 30 an alle auf dem SIMM 5 arbeitenden Bauteile erstreckt, einschließlich aller DRAMs 10, des Treibers 15 und aller anderen Logikelemente, die zum Implementieren der gewünschten Funktion des SIMM 5 erforderlich sind. Wie gegenwärtig bevorzugt, weist das SIMM 5 einen 144 Bit breiten Datenpfad mit 128 Datenleitungen (DATA[127:0]), 16 Fehlerkorrekturleitungen (CBW[15:0]), die einen bekannten Fehlerkorrekturcode implementieren, einem RAS-Signal, zwei CAS-Signalen, einem WE-Signal und einer Rücksetzleitung auf. Der Verlauf aller Steuersignale 20, Adreßsignale 21 und Datensignale 25 minimiert die Kapazität der Leiterpfade und die Belastung gemäß der oben erwähnten U.S.Patentanmeldung mit dem Titel "High Speed Electric Signal Interconnect Structure", die dem Inhaber der vorliegenden Erfindung übertragen worden ist, ^und die in diese Anmeldung durch eine Bezugnahme aufgenommen wird. Hinsichtlich des Pfadverlaufs werden alle Steuersignale 2 0 vom Treiber 15 an das jeweils zentrale DRAM 10 jeder DRAM-Gruppe 10a, 10b, 10c und 1Od geführt. Die das zentrale DRAM 10 umgebenden DRAMs sind mit den Steuersignalen 2 0 über kurze Hilfspfade (nicht gezeigt) verbunden, um so die gesamte Kapazität zu minimieren und die Signalanstiegszeiten zu verbessern.

In Fig. 3, auf die kurz hingewiesen wird, ist die Lagenanordnung gezeigt, die verwendet wird, um alle Steuer-, Adreß-, Daten-, Spannungs- und Massesignale zu verteilen.

In Fig. Ib, auf die kurz hingewiesen wird, ist eine zweite, rückwärtige Seite des SIMM 5 gezeigt. Zwei zusätzliche DRAM-Gruppen 10c und 1Od, die wie die DRAM-Gruppen 10a und 10b auf der Vorderseite angeordnet sind, sind in Fig. Ib gezeigt. Jedem DRAM 10 in den DRAM-Gruppen 10c und 1Od sind auf ähnliche Weise vier Eingabeleitungen, zusätzlich zu Adreß- und Steuerleitungen, vom Treiber 15 auf der Vorderseite durch leitende Durchgänge auf die spiegelbildliche Rückseite des SIMM 5 zugeführt, wodurch die verfügbare Oberfläche, an der DRAMs 10 angebracht werden können, verdoppelt wird. Überdies nutzen die gegenwärtig bevorzugten SIMMs 5 DRAMs 10, die ein dünnes Gehäuse mit kleinem Umfang aufweisen

lG-78 531 - 8 -

(TSOP - thin small outline package), um die Gesamtdicke des SIMM 5 zu verringern. Wenn es so aufgebaut ist, ist das doppelseitige SIMM 5 der vorliegenden Erfindung nicht dicker als einseitige SIMMs nach dem Stand der Technik (beispielsweise, wie von Clayton offenbart).

In Fig. 4, auf die kurz hingewiesen wird, ist das Verbindungsbauteil 3 0 mit hoher Anschlußzahl und Dichte gezeigt, das zum Anschließen des SIMM 5 an den Speichermodulsockel (nicht gezeigt) verwendet wird. Das in Fig. 4 zu sehende Anschlußbauteil 3 0 hat 2 00 Anschlußenden und erlaubt es somit, viele Signale an das und von dem SIMM 5 zu führen. In der bevorzugten Ausführungsform des SIMM 5 ist vorgesehen, daß das SIMM 5 genau diejenige Datenpfadarchitektur aufweist, die mit einem integrierten Daten- und Videospeicherbus verträglich ist, wie beispielsweise mit dem in den oben erwähnten, ebenfalls anhängigen U.S.-Patentanmeldungen beschriebenen Bus, die auf Sun Microsystems, Inc., Mountain View, Californien, übertragen worden sind und die hiermit durch Bezugnahme in diese Anmeldung aufgenommen werden. Insbesondere weist die auf dem SIMM 5 implementierte Datenpfadarchitektur 128 Datenleitungen, 16 Fehlerkorrekturcodeleitungen (in Fig. 1-6 als CBW[15:0] bezeichnet) und zusätzlich eine Mehrzahl von Steuersignalen auf, die zum Ausführen des DRAM-Speicherzugriffs erforderlich sind. Solche Steuersignale, die in Fig. la und Ib insgesamt als Steuerleitungen 2 0 bezeichnet sind, umfassen ein RAS-Signal pro SIMM 5, zwei CAS-Signale, eine WE-Leitung und eine Rücksetzleitung. Somit erkennt man, daß der für die Datenübertragung an die und von den DRAMs 10 verwendete Datenpfad 144 Bit breit ist, wobei die zum Steuern des Betriebs der DRAMs 10 verwendeten Steuersignale 2 0 nicht eingeschlossen sind. Ohne Berücksichtigung der Fehlerkorrekturcodesignale, die in Fig. 1-6 als CBW[15:0] bezeichnet sind, beträgt die tatsächliche Datenpfadbreite des SIMM 5 zum Schreiben und Lesen von Daten in den und aus dem Speicher 128 Bit oder 16 Byte, ebensoviel wie die des integrierten Daten- und Videospeicherbus. Dementsprechend kann das SIMM 5 der vorliegenden Erfindung in Speichererweiterungsschritten voller Breite in den Speicherbus eingebaut werden.

1G-78 531

Die insgesamt in einem SIMM 5 zur Verfügung stehende Speicherkapazität kann wie folgt berechnet werden. Je nach der Kapazität jedes auf dem SIMM 5 angebrachten RAM 10 kann die Gesamtspeicherkapazität jedes SIMM-Moduls 5 zwischen vier Megabyte (MB) bis zu maximal 64 MB betragen, die auf insgesamt 36 DRAMs 10 verteilt sind. Wenn im Handel erhältliche 1-Mbit DRAMs 10 mit einer Organisation von 256K &khgr; 4 verwendet werden, können in dem SIMM 5 vier Megabyte Speicher bereitgestellt werden. Als Alternative kann das SIMM 5, wenn 16-Megabit-Bauteile verfügbar werden, leicht diese größeren 16-Megabit-Bauteile aufnehmen und eine Gesamtkapazität von 64 Megabyte auf einem SIMM 5, auf dem 3 6 DRAMs angebracht sind, zur Verfügung stellen, weil der adressierbare Adreßraum des SIMM 5 sehr groß ist, größer als zwei Gigabit.

Der Betrieb des SIMM 5 wird durch Steuersignale 20 gesteuert, wie unten kurz erläutert wird. Für eine vollständige Erläuterung des tatsächlichen Betriebs des SIMM 5 in Verbindung mit dem integrierten Daten- und Videobus wird der Leser auf die oben erwähnte, ebenfalls anhängige U.S.-Patentanmeldung mit dem Titel ¹¹A Bus Architecture" verwiesen.

Nun wird auf Fig. 2 Bezug genommen, in der die physische Anordnung der DRAMs 10 und des Treibers 15 auf dem SIMM 5 veranschaulicht ist. Zusätzlich zu den auf der Vorderseite des SIMM 5 gezeigten DRAM-Gruppen 10a und 10b bemerkt man, daß das SIMM 5 zwei Kontaktbereiche 50a und 50b am unteren Rand des SIMM 5 aufweist. Die Kontaktbereiche 50a und 50b bestehen aus mit geringem Abstand angeordneten, leitenden Kontaktflächen, die längs entlang des unteren Randes des SIMM 5 von Anschuß 0 bis Anschluß 199 verlaufen, wobei die Nummer der in dem Plan des Verbindungsbauteils (in Fig. 4 gezeigt) und in der Anschlußbelegungs-Zusammenfassung (in Fig. 6 gezeigt) entspricht. Ein Detail des unteren Randes des SIMM 5 von Fig. 2 ist in Fig. 2a gezeigt, in der eine vergrößerte Ansicht der Kontaktbereiche 50a und 50b in perspektivischer Darstellung gezeigt ist. Aus Fig. 2a ist ersichtlich, daß die Kontaktbereiche 50a und 50b aus vielen mit geringem Abstand angeordneten Kontaktflächen 3 5 auf der Vorderseite des SIMM 5 sowie

1G-78 531 - 10 -

einem spiegelbildlichen, jedoch elektrisch getrennten Satz Kontaktflächen 3 6 auf der Rückseite des SIMM 5 bestehen. Im Gegensatz zu nach dem Stand der Technik aufgebauten SIMMs verdoppelt das SIMM 5 der vorliegenden Erfindung die Anschlußkapazität eines SIMM, indem die Verbindung zwischen der Vorderseite und der Rückseite des SIMM 5 "unterbrochen" wird und somit effektiv der Randbereich verdoppelt wird, der für elektrische Funktionen bereitgestellt werden kann. Zum Zwecke der Klarheit soll erwähnt werden, daß im Gegensatz zu SIMM-Modulen nach dem Stand der Technik, die Kontaktanschlüsse aufweisen, deren Mittelpunkte 0,1" Abstand haben, die Kontakte 35 und 36 des SIMM 5 mit einem Abstand ihrer Mittelpunkte von 0,050" angeordnet sind, wobei die Kontaktfelder 35 und 3 6 ihrerseits eine Seitenerstreckung von 0,040" aufweisen und somit ein Zwischenraum von 0,010" zwischen den Kontaktfeldern besteht. Der genaue Zwischenraum und die Abmessungen sind jedoch nicht für die vorliegende Erfindung kennzeichnend, und es ist für den Experten offensichtlich, daß viele Systeme der Anordnung von Zwischenräumen und Kontaktfeldern unter Verwendung der "doppelten Auslese"-Anordnung, wie in Fig. 2a in den Kontaktbereichen 50a und 50b gezeigt, möglich sind. Somit sorgen, durch ihr Zusammenwirken, die Anordnungen der Kontaktbereiche 50a und 50b mit verringertem Abstand und doppeltem Auslesen für eine sehr stark verbesserte Anschlußdichte, die für SIMM-Module verfügbar ist, mehr als viermal soviel wie von Clayton vorgeschlagen. Insbesondere werden, weil 2 00 Anschlüsse zur Verwendung bei dem SIMM 5 verfügbar sind, die volle Datenpfadbreite von 144 Bit und zusätzlich Steuersignale und Spannungs- und Masseverbindungen von dem Verbindungsbauteil 30 und den Verbindungsbereichen 50a und 50b des SIMM 5 aufgenommen.

Wie vorher in Zusammenhang mit den Speicherkapazitäten entsprechend der Art der auf dem SIMM 5 angebrachten DRAMs 10 bemerkt worden ist, ist festzustellen, daß der Hauptvorteil des nach der Lehre der vorliegenden Erfindung aufgebauten SIMM 5 ist, daß eine Speichererweiterung in Erweiterungsschritten mit voller Datenpfadbreite eingebaut werden kann. Im Gegensatz zu einer Speichererweiterung, bei der SIMMs nach dem Stand der Technik verwendet

1G-78 531 - 11 -

werden, kann durch die Verwendung des SIMM 5 beim Erweitern vom Speicher, insbesondere vom Speicher, der den integrierten Daten- und Videospeicher der oben erwähnten, ebenfalls anhängigen Anmeldung betrifft, der Speicher SIMM um SIMM erweitert werden, und es ist nicht erforderlich, daß mehrere Speichermodule eingefügt werden, um einen einzigen Speichererweiterungsschritt zu erhalten. Dieses Ergebnis beruht hauptsächlich auf der Aufnahme eines vollständigen Datenpfad-Signalpfades auf dem SIMM 5, so daß der leichte Einbau zusätzlichen Speichers erleichtert wird.

Schließlich sorgt das Verbindungsbauteil 30 ferner dafür, daß die Versorgungsspannung und Masse mit allen DRAMs 10 und dem Treiber 15 verbunden werden. Bemerkenswerterweise sind alle Spannungsund Masseleitungen im Verbindungsbauteil 30 symmetrisch angeordnet, wie dies klarer in Fig. 6 zu sehen ist. Die Spannungsleitungen (VCC) und die Masseleitungen (GND) wechseln sich alle 16 Anschlüsse ab. Wenn ein SIMM versehentlich in umgekehrter Richtung in einen Speichermodulsockel eingeführt wird, verhindern die symmetrischen Spannungs- und Masseleitungen, daß das SIMM 5 an eine Spannung vertauschter Polarität angeschlossen wird und wahrscheinlich zerstört werden würde.

Oben ist die physische Architektur eines einreihigen Speichermoduls beschrieben worden, das kompatibel mit einem integrierten Daten- und Videospeicher ist. Es ist zu bedenken, daß Änderungen und Anpassungen der Bestandteile des Bauteils und der Anordnung der Elemente der vorliegenden Erfindung von einem durchschnittlichen Fachmann auf dem Gebiet ausgeführt werden können, ohne von dem Geist und Umfang der Erfindung abzuweichen. Insbesondere wird erwartet, daß das SIMM 5 in Speicheranordnungen verwendet werden kann, die sich von dem integrierten Daten- und Videospeicher unterscheiden, der durch eine Bezugnahme aus der oben erwähnten, ebenfalls anhängigen Anmeldung in diese Anmeldung aufgenommen worden ist. Das SIMM 5 ist jedoch besonders vorteilhaft zur Verwendung mit dem integrierten Videospeicher entworfen, und der Benutzer würde von einer Verwendung in einem derartigen System den größtmöglichen Nutzen ziehen.

lG-78 531 - 12 -

Wenn auch die Erfindung in Verbindung mit dem bevorzugten Ausführungsbeispiel beschrieben worden ist, ist es offensichtlich, daß viele alternative Anpassungen, Veränderungen und Anwendungen für den Fachmann auf dem Gebiet im Lichte der obigen Beschreibung
offensichtlich sein werden.

Claims (8)

Ansprüche

1. Einreihiges Speichermodul, das die folgenden Bestandteile aufweist:

eine gedruckte Leiterplatte mit einer ersten Seite und einer zweiten Seite, wobei die gedruckte Leiterplatte einen Verbindungsrand aufweist und der Verbindungsrand eine Mehrzahl elektrischer Kontakte auf der ersten Seite und der zweiten Seite der gedruckten Leiterplatte aufweist;

einen auf der ersten Seite der gedruckten Leiterplatte angeordneten ersten Satz von Speicherelementen, wobei die ersten Speicherelemente Datenleitungen aufweisen, die mit den elektrischen Kontakten an dem Verbindungsrand der gedruckten Leiterplatte verbunden sind;

einen auf der zweiten Seite der gedruckten Leiterplatte angeordneten zweiten Satz von Speicherelementen, wobei die zweiten Speicherelemente Datenleitungen aufweisen, die mit den elektrischen Kontakten an dem Verbindungsrand der gedruckten Leiterplatte verbunden sind, und wobei der zweite Satz von Speicherelementen ein Spiegelbild des ersten Satzes von Speicherelementen ist;

eine im wesentlichen zentral auf der gedruckten Leiterplatte angebrachte Treiberschaltung, wobei die Treiberschaltung eine Mehrzahl von Steuersignalen über die elektrischen Kontakte erhält und die Steuersignale an den ersten Satz von Speicherelementen und den zweiten Satz von Speicherelementen überträgt.

2. Einreihiges Speichermodul nach Anspruch 1, bei dem:

der auf der ersten Seite der gedruckten Leiterplatte angeordnete erste Satz von Speicherelementen einen ersten Teilsatz enthält, der links von der Treiberschaltung angeordnet ist, und einen zweiten Teilsatz enthält, der rechts von der Treiberschaltung angeordnet ist; und

lG-78 531

♦ ♦*«

ft

der auf der zweiten Seite der gedruckten Leiterplatte angeordnete zweite Satz von Speicherelementen einen dritten Teilsatz enthält, der ein Spiegelbild des ersten Teilsatzes ist, und einen vierten Teilsatz enthält, der ein Spiegelbild des zweiten Teilsatzes ist.

3. Einreihiges Speichermodul nach Anspruch 2,

bei dem der erste, zweite, dritte und vierte Teilsatz von Speicherelementen je neun Speicherelemente aufweist, die in einer drei-mal-drei-Matrix angeordnet sind.

4. Einreihiges Speichermodul nach Anspruch 3,

bei dem die Treiberschaltung die Steuersignale unmittelbar an ein zentrales Speicherelement in der drei-mal-drei-Matrix des ersten bzw. des zweiten Teilsatzes von Speicherelementen überträgt.

5. Einreihiges Speichermodul nach Anspruch 1,

bei dem die Steuersignale ein Spaltenadreß-Strobesignal (CAS), ein Zeilenadreß-Strobesignal (RAS), ein Schreibfreigabe-Signal (WE) und ein Ausgabefreigabe-Signal (OE) aufweisen.

6. Einreihiges Speichermodul nach Anspruch 5,

bei dem die Treiberschaltung ferner Adreßleitungen treibt.

7. Einreihiges Speichermodul nach Anspruch 1,

bei dem die elektrischen Kontakte symmetrische Spannungs- und Massekontakte aufweisen, so daß das einreihige Speichermodul nicht beschädigt wird, wenn das einreihige Speichermodul fehlerhaft eingeführt wird.

8. Einreihiges Speichermodul nach Anspruch 1, bei dem das einreihige Speichermodul Daten in einem ersten Datenpfad bereitstellt, der zumindest so breit wie ein zweiter Datenpfad ist, der in einer zugeordneten zentralen Verarbeitungseinheit verwendet wird.