DE69838044T2 - Verfahren zur Energieeinsparung in einem digitalen schnurlosen Kommunikationsgerät - Google Patents

Verfahren zur Energieeinsparung in einem digitalen schnurlosen Kommunikationsgerät Download PDF

Info

Publication number
DE69838044T2
DE69838044T2 DE69838044T DE69838044T DE69838044T2 DE 69838044 T2 DE69838044 T2 DE 69838044T2 DE 69838044 T DE69838044 T DE 69838044T DE 69838044 T DE69838044 T DE 69838044T DE 69838044 T2 DE69838044 T2 DE 69838044T2
Authority
DE
Germany
Prior art keywords
clock
signal processor
high accuracy
clock source
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69838044T
Other languages
English (en)
Other versions
DE69838044D1 (de
Inventor
Peter Kohlschmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of DE69838044D1 publication Critical patent/DE69838044D1/de
Application granted granted Critical
Publication of DE69838044T2 publication Critical patent/DE69838044T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0287—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment
    • H04W52/029—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment reducing the clock frequency of the controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0287—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment
    • H04W52/0293—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment having a sub-controller with a low clock frequency switching on and off a main controller with a high clock frequency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich allgemein auf das Gebiet drahtloser Kommunikation und insbesondere auf ein Energiesparschema, das Niedrigenergie- und Hochgenauigkeitstaktmodi mit hoher Genauigkeit für digitale drahtlose Kommunikationsendgeräte schafft.
  • HINTERGRUND DER ERFINDUNG
  • In einem typischen drahtlosen Kommunikationssystem muss die Zeitsteuerung zwischen einem digitalen drahtlosen Kommunikationsendgerät und einer Basisstation synchronisiert werden. Eine Kristalltaktquelle mit hoher Genauigkeit wird allgemein in dem Endgerät verwendet, um eine Zeitbasis (d.h. einen Zeitsteuerungsbezugswert für das Betreiben des Endgeräts) aufrechtzuerhalten. In einigen Betriebsmodi, wie z.B. einem Paging-Modus, wenn das Kommunikationsendgerät auf eingehende Anrufe wartet, muss das Kommunikationsendgerät normalerweise für Perioden von bis zu mehreren Sekunden keine Aufgaben ausführen. Jedoch muss, selbst wenn das Endgerät dafür konstruiert ist, nach dem nicht Empfangen eines eingehenden Anrufs für eine gewisse Zeitperiode in einen Energiesparmodus einzutreten, das Kommunikationsendgerät immer noch dazu in der Lage sein, während der Leerlaufzeit entsprechende Zeitfenster- und andere Service-Information zu empfangen. Deshalb muss die Zeitbasis sogar während dieser Standby- oder Energiesparmodi immer noch aufrechterhalten werden.
  • Bei gegenwärtigen in Kommunikationsendgeräten verwendeten integrierten Schaltungen mit komplementären Metalloxidhalbleitern (CMOS) steht der Energieverbrauch direkt in Beziehung zu der Taktfrequenz. Wie dem Fachmann bekannt ist, verbrauchen die Kristalle mit höherer Frequenz und höherer Genauigkeit mehr Energie. Folglich vergeuden die Hochfrequenzkristalltaktquellen und die mit diesen Taktquellen verbundenen Schaltungen sogar während dieser Standby-Paging-Modi eine erhebliche Energiemenge.
  • Die in dem globalen System für mobile Kommunikation (GSM), das ein gesamteuropäischer Standard für digitalen Mobiltelefonservice ist, verwendeten Kommunikationsendgeräte sind ein Beispiel für eine Vorrichtung, die von der Implementierung eines effektiven Energiesparschemas profitieren würde. In einem GSM-System wird die Zeitbasis allgemein von einer 13 MHz-Kristalltaktquelle geliefert. Obwohl der 13 MHz-Taktgeber eine hochgradig stabile Zeitbasis liefert, beeinträchtigt der übermäßige Energieverbrauch während des Paging-Modus die Gesamtleistung des Systems durch das Reduzieren des Batterielebens der Endgeräte (Terminals). Allgemein verwenden die meisten Typen von Kommunikationssystemen, wie z.B. GSM, Digitalsignalprozessoren (DSPs) für die Echtzeitverarbeitung von Signalen. Diese DSP-basierten Systeme erfordern auf Grund der mit der Basisbanddatenverarbeitung verbunden Anforderungen besonders viele Takt- und Energiereserven. Verbraucheraudioanwendungen, wie z.B. digitale Anrufbeantworter und digitale drahtlose Telefone, könnten auch von einem effektiven Energiesparschema profitieren.
  • US-A-5 428 820 beschreibt ein tragbares Funktelefon, das in einem Funkkommunikationssystem arbeitet, wobei das tragbare Funktelefon eine Energieverbrauchsteuerschaltungsanordnung aufweist. Das Funktelefonsystem ist so konstruiert, dass das tragbare Funktelefon während eines Steuermodus nur intermittierend Paging-Information von einem entfernten Empfänger empfängt. Die Energieverbrauchsteuerschaltungsanordnung nutzt einen kostengünstigen Niedrigenergie-Niedrigfrequenzoszillator in Verbindung mit Hardware und Software zum Ausschalten eines Teils des Funktelefons für eine Ruheperiode, wenn das Funktelefon keine Information von dem entfernten Empfänger empfängt. Die gegenwärtige Ruheperiode wird in Abhängigkeit von der Zeitsteuerungsgenauigkeit der vorhergehenden Ruheperiode angepasst.
  • EP-A-0 758 768 beschreibt einen in der Verarbeitungseinheit eines Kommunikationssystems implementierten Niedrigenergie-Stopmodus-,Snooze'-Zeitgeber, der ohne die Verwendung des gewöhnlichen kristallgesteuerten Oszillators läuft. Der ,Snooze'-Zeitgeber ist durch einen zweiten Oszillator mit einer zugeordneten Zeitgeberschaltung implementiert. Der zweite Oszillator läuft kontinu ierlich und speist einen Zeitgeber, der mit einem passenden Wert geladen wird. Der Zeitgeber reaktivert, wenn eine bestimmte Zeit vorbei ist oder er abläuft, die Hauptverarbeitungsfunktionen, wodurch der erfolgreiche Empfang eines externen Signals von einer entfernten Sendequelle ermöglicht wird. Um die Ungenauigkeit des zweiten Oszillators auf Grund seiner Abhängigkeit von Spannung, Prozess und Temperatur zu kompensieren, wird die Ausgabe des ,Snooze'-Zeitgebers während der Wachperioden bezüglich eines Zeitsteuersignals kalibriert, das von der internen kristallgesteuerten Zeitsteuerquelle abgeleitet wird. Diese Kalibrierung kompensiert die inhärente Frequenzinstabilität des zweiten Oszillators und ermöglicht es, ein Zeitsteuersignal mit ausreichender Genauigkeit über den Stopzyklus aufrechtzuerhalten.
  • Im Stand der Technik wurden einige Versuche gemacht, um Taktschaltungen mit hoher Genauigkeit und einem Niedrigenergiemodus zu schaffen. Ein Lösungsansatz besteht darin, einen Niedrigfrequenz-Niedrigenergietaktgeber auf einer kontinuierlichen Basis als die primäre Zeitsteuerungsquelle zu betreiben und periodisch einen Hochfrequenztaktgeber mit hoher Genauigkeit einzuschalten, um den weniger stabilen Takt abzustimmen. Jedoch kann der Niedrigfrequenztaktgeber selbst mit periodischer Abstimmung keine Zeitbasis mit dem Genauigkeitsgrad liefern, der in Systemen vom Zeitmultiplexzugriffs(TDMA)-Typ, wie z.B. GSM, erforderlich ist. Die zusätzliche Schaltungsanordnung für das Abstimmen des Niedrigenergietaktgebers fügt auch unnötige Konstruktions- und Herstellungseinschränkungen für das Endgerät hinzu.
  • Dementsprechend besteht in der Technik immer noch ein entscheidender Bedarf an einem Energiespartaktschema, das einen Niedrigenergiebetriebsmodus bereitstellt, während es eine hochgradig genaue Zeitbasis aufrechterhält.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Diese und andere Aspekte der Erfindung können allgemein in einem Mobilkommunikationsendgerät erreicht werden, das einen Taktgeber mit hoher Genauigkeit für das Liefern einer Zeitbasis in einem normalen Betriebsmodus, einen Niedrigenergietaktgeber (nachstehend als ein "Langsamtaktgeber" bezeichnet) für das Liefern der Zeitbasis in einem Niedrigenergiebetriebsmodus und min destens einen mit dem Taktgeber mit hoher Genauigkeit und dem Langsamtaktgeber gekoppelten Prozessor für das Steuern der Betriebsmodi des Mobilkommunikationsendgerätes aufweist.
  • In einer beispielhaften Ausführungsform weist das Mobilkommunikationsendgerät einen Umwandlungssignalprozessor (CSP), das mit dem Taktgeber mit hoher Genauigkeit und dem Langsamtaktgeber gekoppelt ist, einen mit dem CSP gekoppelten Digitalsignalprozessor (DSP), einen mit dem CSP, dem DSP und dem Taktgeber mit hoher Genauigkeit gekoppelten Kommunikationsprotokollprozessor und ein mit dem Taktgeber mit hoher Genauigkeit und dem CSP gekoppeltes Hochfrequenz(HF)-Segment auf. Der CSP, der eine Mehrzahl von Registern aufweist, hat eine Schnittstelle mit dem DSP, um die Zeitsteuerungsfunktionen für das Endgerät auszuführen.
  • Im normalen Betriebsmodus wird die Zeitbasis von dem Taktgeber mit hoher Genauigkeit aufrechterhalten, da die Frequenzstabilität und die Genauigkeit der Zeitsteuerungsquelle wesentlich sind. Während inaktiver Perioden des Endgerätbetriebs (z.B. in einem Paging-Modus) wird ein Ruhemodus freigegeben, wobei die Taktquelle mit hoher Genauigkeit gesperrt wird und der DSP, der CSP und der Kommunikationsprotokollprozessor ausgeschaltet werden. Zu dieser Zeit liefert der Langsamtaktgeber die Zeitbasis für das Endgerät, während ein Ruhezähler für ein gegebenes Ruheintervall dekrementiert wird. Da der Ruhezähler von Taktzyklen von dem Langsamtaktgeber dekrementiert wird, läuft der Ruhezähler in einem Niedrigenergiemodus weiter, selbst während die gesamte andere Schaltungsanordnung völlig ausgeschaltet ist.
  • Auf den Ablauf des gegebenen Ruheintervalls hin oder in Reaktion auf ein dazwischentretendes externes Ereignis (z.B. wird ein Tastenfeld gedrückt) wird ein Endgerätweckruf initiiert, so dass der Taktgeber mit hoher Genauigkeit die Steuerung der Zeitbasis wieder aufnimmt. Da der Taktgeber mit hoher Genauigkeit und der Langsamtaktgeber nicht synchronisiert sind, kalibrieren der CSP und der DSP den Langsamtaktgeber auf den Taktgeber mit hoher Genauigkeit, bevor das Endgerät in den Ruhemodus eintritt. Während der Kalibrierung wird durch das Messen der Taktzyklen jeder Taktquelle für ein gegebenes Kalibrierungszeitintervall eine Zeitsteuerungsbeziehung berechnet. Auf den Endgerät weckruf hin wird die Zeitsteuerungsbeziehung verwendet, um die Zeitbasis dementsprechend anzupassen.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist eine Taktgeberschaltungsvorrichtung nach Anspruch 1 vorgesehen.
  • Gemäß noch einem weiteren Aspekt der vorliegenden Erfindung ist ein Energiesparverfahren nach Anspruch 8 vorgesehen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Ein vollständigeres Verständnis der vorliegenden Erfindung kann durch die Betrachtung der detaillierten Beschreibung der Erfindung in Verbindung mit den Zeichnungen erlangt werden, wobei ähnliche Elemente mit gleichen Bezugselementen bezeichnet sind. In den Zeichnungen sind:
  • 1 ein Blockdiagramm einer beispielhaften Ausführungsform der vorliegenden Erfindung;
  • 2 ein Zeitsteuerungsdiagramm, das die Folge von Ereignissen für den Ruhemodus der vorliegenden Erfindung erläutert; und
  • 3–6 Ablaufdiagramme der in der vorliegenden Erfindung ausgeführten verschiedenen Registeroperationen.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Obwohl die vorliegende Erfindung besonders gut für Digitalsignalverarbeitungs(DSP)-basierte Systeme, wie z.B. digitale zellulare Kommunikationssysteme, geeignet ist und in Bezug auf diese Systeme beschrieben werden soll, kann das hierin offenbarte Energiesparschema auf sämtliche integrierte Schaltungsanwendungen angewandt werden, die einen Niedrigenergiebetriebsmodus erfordern.
  • Wie untenstehend detaillierter erörtert und gemäß einer in 1 gezeigten Ausführungsform der Erfindung weist ein Mobilkommunikationsendgerät 100 einen Taktgeber mit hoher Genauigkeit 101 für das Liefern der Zeitbasis für das Endgerät 100 in einem ersten Betriebsmodus (nachstehend als ein normaler Betriebsmodus bezeichnet) und einen Niedrigenergietaktgeber 102 (nachstehend als ein Langsamtaktgeber 102 bezeichnet) für das Liefern der Zeitbasis für das Endgerät 100 in einem zweiten Betriebsmodus (nachstehend als ein Niedrigenergiemodus bezeichnet) auf. Das Endgerät 100 weist ferner einen mit dem Taktgeber mit hoher Genauigkeit 101 und dem Langsamtaktgeber 102 gekoppelten Umwandlungssignalprozessor (CSP) 103, einen mit dem CSP 103 gekoppelten Digitalsignalprozessor (DSP) 104 und einen mit dem DSP 104 und dem Taktgeber mit hoher Genauigkeit 101 gekoppelten Kommunikationsprotokollprozessor 105 auf. Ein Hochfrequenz(HF)-Segment 106 ist mit dem Taktgeber mit hoher Genauigkeit 101 und dem CSP 103 gekoppelt. Der CSP 103, der eine Mehrzahl von Registern aufweist, hat eine Schnittstelle mit dem DSP 104, um die Zeitsteuerungsfunktionen für das Endgerät auszuführen. Im normalen Betriebsmodus wird die Zeitbasis des Endgeräts von dem Taktgeber mit hoher Genauigkeit aufrechterhalten, da die Frequenzstabilität und die Genauigkeit der Zeitsteuerquelle wesentlich sind. Während inaktiver Perioden des Endgerätbetriebs (z.B. in einem Paging-Modus) wird ein Ruhemodus freigegeben, wobei die Taktgeberquelle mit hoher Genauigkeit gesperrt wird. Zu dieser Zeit werden der DSP 104, der CSP 103 und der Kommunikationsprotokollprozessor 105 ausgeschaltet und schafft der Langsamtaktgeber 102 die Zeitbasis für das Endgerät, während ein Zähler für ein gegebenes Ruheintervall dekrementiert wird. Auf den Ablauf des gegebenen Ruheintervalls hin oder in Reaktion auf ein dazwischentretendes externes Ereignis (z.B. wird ein Tastenfeld gedrückt), wird ein Endgerätweckruf initiiert, so dass der Taktgeber mit hoher Genauigkeit 101 die Steuerung wieder aufnimmt und dadurch die Zeitbasis liefert. Da der Taktgeber mit hoher Genauigkeit 101 und der Langsamtaktgeber 102 nicht synchronisiert sind, kalibrieren der CSP 103 und der DSP 104 den Langsamtaktgeber 102 auf den Taktgeber mit hoher Genauigkeit 101, bevor das Endgerät in den Ruhemodus eintritt. Während der Kalibrierung wird durch das Messen der Taktzyklen jeder Taktquelle für ein gegebenes Kalibrierungszeitintervall eine Zeitsteuerungsbeziehung berechnet. Auf den Weckruf des Endgeräts hin wird die Zeitsteuerungsbeziehung verwendet, um die Zeitbasis dementsprechend anzupassen.
  • Detaillierter zeigt 1 eine beispielhafte Ausführungsform der vorliegenden Erfindung in einer GSM-Endgerät-Anwendung, wobei der Taktgeber mit hoher Genauigkeit 101 ein 13 MHz-Kristall ist und der Langsamtaktgeber 102 ein 32,768 kHz-Uhrkristall (nachstehend als ein 32 kHz-Kristall bezeichnet) ist. Es wird dem Fachmann klar sein, dass andere geeignete Kristalltaktquellen verschiedener Frequenzen verwendet werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen, die in einer Dualtaktarchitektur besteht, die einen Taktgeber mit hoher Genauigkeit und einen Langsamtaktgeber verwendet. Ferner sollte beachtet werden, dass der Taktgeber mit hoher Genauigkeit 101 unter Verwendung verschiedener Typen von Kristalloszillatorquellen implementiert werden kann. Zum Beispiel könnte der Taktgeber mit hoher Genauigkeit 101 ein spannungsgesteuerter Kristalloszillator (VCXO), ein temperaturgesteuerter Kristalloszillator (TCXO) oder ein spannungs- und temperaturgesteuerter Kristalloszillator (VCTXO) sein. Der CSP 103 ist, wie dem Fachmann bekannt ist, eine integrierte Mischsignalschaltung, die typischerweise für das Ausführen sowohl von Zeitsteuerungs- und Steuerfunktionen als auch von Analog-zu-Digital(ADC)/Digital-zu-Analog(DAC)-Operationen verwendet wird. Der CSP 103 weist eine Eingangssignalleitung von dem Taktgeber mit hoher Genauigkeit 101 und eine Eingangssignalleitung von dem Langsamtaktgeber 102 auf. In Abhängigkeit von dem Typ des für den Taktgeber mit hoher Genauigkeit 101 verwendeten Kristalloszillators kann der CSP 103 bei Bedarf ein Analogspannungssteuersignal über eine Digital-zu-Analog-Umwandlungs-(DAC)-Ausgangsleitung an den Taktgeber mit hoher Genauigkeit 101 liefern. Der CSP 103 liefert auch ein Taktausgangs-Freigabe/Sperr-Signal (CLKOE), um den Taktgeber mit hoher Genauigkeit 101 in Abhängigkeit von dem Betriebsmodus des Endgeräts ein- und auszuschalten. Ausgaben von dem CSP 103 und dem Taktgeber mit hoher Genauigkeit 101 werden dem Hochfrequenz(RF)-Segment 106 zugeführt. Beispiele für die Typen von Registern, die in der Hardware des CSPs 103 implementiert sind, um die Ruhemodusoperation auszuführen, sind in Tabelle 1 identifiziert. Tabelle 1
    Register Zugriff
    slow_clock_control (SCCTL) Schreiben/Lesen
    calib_sleepmode_timer (CALSTM) Nur Schreiben
    counter (CALSTM) Nur Lesen
    calibration_accu Nur Lesen
    (CALACC)
    XO_spinup_interval (XOSUPINT) Lesen/Schreiben
    CSP_counter_reload (CSPCRINT) Lesen/Schreiben
  • Das SCCTL-Register enthält die Steuermarkierungen, die entsprechend dem erwünschten Betriebsmodus eingestellt sind. Somit enthält das SCCTL-Register die folgenden Bits für die verschiedenen Modi: das 32 kHz-Oszillatorfreigabe-Bit (COSCENA); das Oszillatorumgehungs/CMOS-Takteingangs-Bit (COSCBYP); das calibration_enable-Bit (CALENA); das sleepmode_enable-Bit (SLPENA); und das Frühweckruf-Bit (EWAKE). Die in der vorliegenden Erfindung ausgeführten Registeroperationen für den Ruhemodus sind im weiteren Detail unten mit Bezug auf 3–6 beschrieben.
  • Der DSP 104 in 1 ist mit dem CSP 103 über eine Datenbus/Adressbus(DB/ADB)-Signalleitung gekoppelt, die für das Austauschen von Daten und das Addressieren der Information, die in Verbindung mit dem Register des CSPs 103 steht, verwendet wird. Genauer werden Inhalte in den Registern des CSPs 103 über die DB/ADB-Signalleitung auf Speicherstellen des DSPs 104 abgebildet. Der CSP 103 und der DSP 104 sind ferner durch eine Unterbrechungssignalleitung (INTR-INT1) gekoppelt, die von dem CSP 103 verwendet wird, um ein Unterbrechungssignal an den DSP 104 zu senden. Das Unterbrechungssignal wird von dem CSP 103 als ein Quittungsmechanismus verwendet, um den DSP 104 darüber zu informieren, dass Daten auf eines der Register geschrieben wurden und für die Abbildung auf die Speicherstellen des DSP 104 verfügbar sind. Außerdem wird das Unterbrechungssignal verwendet, um den DSP 104 nach dem Ablaufen des gegebenen Ruheintervalls zu wecken, wie im weiteren Detail erörtert werden wird. Der DSP 104 empfängt das Taktsignal von dem CSP 103 über eine Taktsignalleitung (CLK0-CLK). Man beachte, dass es viele geeignete Typen von Digitalsignalprozessoren gibt, die Unterbrechungssignale für Niedrigenergieoperationen und Speicherstellen für das Abbilden von Registerinhalten verwenden, wie sie in der vorliegenden Erfindung dargelegt sind.
  • Der DSP 104 würde normalerweise nicht das Signal des Langsamtaktgebers 102 für interne Niedrigenergieoperationen in dem DSP 104 verwenden, weil Digitalsignalprozessoren allgemein für solche Zwecke ihren eigenen internen Niedrigenergie-Ringoszillator haben. Somit wird, während sich das Endgerät im Niedrigenergiemodus befindet, der Langsamtaktgeber 102 nur verwendet, um die Zeitbasis für das Endgerät aufrechtzuerhalten. Der Fachmann wird auch verstehen, dass der CSP 103 und der DSP 104 auf einer einzelnen Siliziumplatte kombiniert sein können. In einer solchen Konfiguration kann der interne Niedrigenergie-Ringoszillator des DSPs 104 weggelassen werden, um Platz zu sparen, und könnte der Langsamtaktgeber 102 verwendet werden, um während Niedrigenergieoperationen ein internes Takten zu leisten. Es können auch andere Prozessorkonfigurationen möglich sein, ohne vom Umfang der vorliegenden Erfindung abzuweichen.
  • Der Kommunikationsprotokollprozessor 105 ist mit dem DSP 104 über eine parallele Hauptcomputerschnittstellenleitung (PHIF) und eine Unterbrechungsleitung (IO INT0) gekoppelt. Der Kommunikationsprotokollprozessor 105 wird für allgemeine Verarbeitungsfunktionen in dem Endgerät verwendet. In einer typischen Prozessorkonfiguration würde der Kommunikationsprotokollprozessor 105 auch seinen eigenen internen Niedrigenergie-Ringoszillator für internes Takten während der Niedrigenergieoperationen aufweisen. Um Niedrigenergieoperationen zu initiieren, informiert der Kommunikationsprotokollprozessor 105 den DSP 104, um den Ruhemodus auszuführen, und informiert der DSP 104 auf ähnliche Weise den CSP 103. Die erforderlichen Registeroperationen werden dann von dem CSP 103 und dem DSP 104 durchgeführt, um den Taktgeber mit hoher Genauigkeit 101 zu sperren und in den Ruhemodus einzutreten. Für einen normalen Anschlussweckruf wird der Kommunikationsprotokollprozessor 105 über ein Unterbrechungssignal von dem DSP 104 je nach der Konfiguration unter Verwendung des parallelen Schnittstellenendgeräts PHIF oder einer anderen geeigneten Signalleitung eingeschaltet. Für einen Frühweckruf würde der Kommunikationsprotokollprozessor 105 den DSP 104 (über die IO-INT0 Signalleitung) darüber informieren, dass ein externes Ereignis eingetreten ist (d.h. ein Tastenfeld auf dem Endgerät 100 gedrückt wurde). Der DSP 104 und der CSP 103 würden dann die erforderlichen Registeroperationen durchführen, um das Endgerät 100 zu wecken.
  • Man beachte, dass der Kommunikationsprotokollprozessor 105 in 1 vom Typ mit einem eingebetteten Echtzeittaktgeber (nicht gezeigt) sein kann. In einer solchen Konfiguration hat der Kommunikationsprotokollprozessor 105 über eine Echtzeittakt(RTC)-Signalleitung eine Schnittstelle mit einem (nicht gezeigten) 32 kHz-Taktgeber. Der CSP 103 würde dann das Langsamtaktsignal über eine 32 kHz-Ausgangsleitung von dem Kommunikationsprotokollprozessor 105 anstatt von dem direkt verbundenen Langsamtaktgeber 102 empfangen (wie in 1 gezeigt). Alle anderen Funktionen des mobilen Kommunikationsanschlusses 100 mit dieser Konfiguration werden auf die gleiche Weise ausgeführt wie für die in 1 gezeigte Ausführungsform beschrieben.
  • Wie angegeben, wird das Energiesparschema der vorliegenden Erfindung durch eine Reihe von Registeroperationen implementiert, die in der Hardware des CSPs 103 in Verbindung mit den von dem DSP 104 ausgeführten Verarbeitungsfunktionen ausgeführt werden. Allgemein beinhaltet das Energiesparschema das Kalibrieren des Langsamtaktgebers 102 mit dem Taktgeber mit hoher Genauigkeit 101 vor dem Eintreten in den Ruhemodus, das Freigeben des Ruhemodus und das Wecken des Endgeräts 100 am Ende der Ruheperiode oder in Reaktion auf ein externes Ereignis (z.B. ein Tastenfeld wird auf das Endgerät 100 gedrückt).
  • Jetzt ist mit Bezug auf das Zeitsteuerungsdiagramm in 2 eine Folge von Ereignissen gezeigt, um die Signalisierung zu erläutern, die vor und während und nach der Ruhezeit auftritt. Um ein besseres Verständnis der Zeitsteuerungser eignisse in 2 zu erleichtern, sind in der hierin vorgelegten Diskussion entsprechende Querverweise für die anwendbaren Komponenten von dem in 1 gezeigten Endgerät 100 einbezogen. Die spezifische Zeit des Auftretens jedes der Ereignisse ist quer auf der Oberseite von 2 angezeigt; die Details jedes Ereignisses werden jedoch in einer anschließenden detaillierten Diskussion der verschiedenen Registeroperationen besprochen. Ein clock_output_enable (CLKOE-Ereignis) stellt das Freigabe/Sperrsignal dar, das während der Ausführung des Ruhemodus von dem CSP 103 an den Taktgeber mit hoher Genauigkeit 101 geschickt wird. Ein UDAC-Zeitsteuerungsereignis stellt das Spannungssteuersignal dar, das von dem CSP 103 digital-zu-analog umgewandelt wird und in Verbindung mit dem CLKOE-Signal von dem CSP 103 an den Taktgeber mit hoher Genauigkeit 101 geschickt wird. Das UDAC-Signal wird verwendet, um die erforderliche Steuerung zu liefern, wenn der Taktgeber mit hoher Genauigkeit 101 zum Beispiel einen spannungsgesteuerten Kristalloszillator (VCXO) aufweist. Ein Zeitsteuerungsereignis mit kleiner Signaleingabe stellt die Eingabe des Taktgebers mit hoher Genauigkeit 101 in den CSP 103 dar. Das Ereignis der Ausgabe der phasenstarren Schleife (PLL) stellt das Freigeben/Sperren der PLL-Ausgabe in dem CSP 103 dar. PLLs sind in der Technik gut bekannt und sind typischerweise in dem CSP 103 vorgesehen, um eine effizientere Einrichtung für das Handhaben eines anderen Taktsignals in anderen Komponenten des Mobilkommunikationsendgeräts 100 zu schaffen. Zum Beispiel kann der DSP 104 ein 26 MHz- oder ein 52 MHz-Signal erfordern, das von der PLL in dem CSP 103 geliefert werden kann. Der von der PLL ausgegebene Takt wird von der CLK0-CLK Signalleitung zwischen dem CSP 103 und dem DSP 104 zugeführt. Die PLL-Taktausgabe würde während der Ruhezeit gesperrt, bevor der Taktgeber mit hoher Genauigkeit 101 von dem CSP 103 gesperrt wird. Ein Ereignis eines internen Takts stellt die dem CSP 103 interne Taktung dar, die für das Ausführen der erforderlichen Verarbeitungsfunktionen in dem CSP 103 verwendet wird. Ein Viertelbit-Zähler (QBC) und ein Rahmenzähler (FC) sind zwei in der Hardware des CSPs 103 implementierte Zähler, die die Zeitbasis für das Mobilkommunikationsendgerät 100 liefern, wenn er nicht im Ruhemodus ist. Somit sind der QBC und der FC gesperrt, während das Endgerät 100 im Ruhemodus ist und mit dem Langsamtaktgeber 102 arbeitet. Für die Zeitbasis werden in der vorliegenden Erfindung Viertelbits verwendet, um einen höheren Grad an Auflösung und Genauigkeit zu schaffen, der in Zeitmultiplexmehrfach zugriffs(TDMA)-Systemen und Ähnlichem erforderlich ist. Ein DSP_INT-Ereignis stellt das wie zuvor beschrieben von dem CSP an den DSP 104 geschickte Unterbrechungssignal dar.
  • Jetzt sind mit Bezug auf 3 die Registeroperationen für das Ausführen des Kalibrierungsschritts gezeigt. In der hierin vorgelegten Diskussion der Registeroperationen aus 3 sind entsprechende Querverweise für die anwendbaren Komponenten von dem in 1 gezeigten Endgerät 100 einbezogen, um ein besseres Verständnis der Kalibrierungsoperation zu erleichtern. Vor dem Eintreten in den Ruhemodus wird das calib_sleepmode_timer (CALSTM)-Register in dem CSP 103 von dem DSP 104 mit einem gegebenen Wert eingestellt, der die Kalibrierungszeitperiode darstellt, die verwendet wird, um den Langsamtaktgeber 102 mit dem Taktgeber mit hoher Genauigkeit 101 zu kalibrieren. Der DSP 104 stellt dann die calibration_enable-Markierung (CALENA) in dem slow_clock_control(SCCTL)-Register in dem CSP 103 ein. Sobald diese Markierung auf einen hohen Zustand eingestellt ist, wird das calibration_accumulator-Register (CALACC) mit einem Null-Wert eingestellt und beginnt die Kalibrierungsoperation mit dem Inhalt des CALSTM-Registers, das mit Taktzyklen von dem Langsamtaktgeber 102 dekrementiert wird, während das CALACC-Register von Taktzyklen von dem Taktgeber mit hoher Genauigkeit 101 inkrementiert wird. Sobald die angegebene Kalibrierungszeitperiode abläuft (d.h. wenn das CALSTM-Register auf einen Null-Wert dekrementiert), wird die CALENA-Markierung auf Null zurückgestellt. Der Pfad zwischen dem Taktgeber mit hoher Genauigkeit 101 und dem CALACC-Register wird am Ende des nächsten vollen Taktzyklus des Taktgebers mit hoher Genauigkeit 101 geöffnet, nachdem das CALSTM-Register auf Null dekrementiert. Der Restwert in dem CALACC-Register stellt die Anzahl von Zyklen von dem Taktgeber mit hoher Genauigkeit 101 dar, die für die Kalibrierungsperiode, die entsprechend den Zyklen von dem Langsamtaktgeber 102 getaktet wurden, akkumuliert wurden. Somit liest der DSP 104 den Inhalt des CALACC-Registers, um einen Taktbeziehungsfaktor zwischen dem Langsamtaktgeber 102 und dem Taktgeber mit hoher Genauigkeit 101 zu identifizieren. Dieser Faktor wird verwendet, um die Zeitbasis zu aktualisieren, wenn das Endgerät 100 von dem Ruhemodus in den Weckmodus eintritt. Beispielhaft würde im Fall eines GSM-Endgeräts, das 13 MHz- und 32 kHz- Kristallquellen verwendet, die Beziehung zwischen dem Langsamtaktgeber 102 und dem Taktgeber mit hoher Genauigkeit 101 folgendermaßen definiert:
    Figure 00130001
    wobei IQB ein Viertelbit darstellt, das die typischerweise für das GSM-Endgerät verwendete Zeiteinheit ist. Andere Systeme können andere Zeitbasiseinheiten verwenden.
  • 4 zeigt die Registeroperationen für die Freigabe des Ruhemodus. Um ein besseres Verständnis der Ruhemodusoperation zu erleichtern, sind in die hierin vorgelegte Diskussion entsprechende Querverweise für die anwendbaren Komponenten von dem in 1 gezeigten Endgerät 100 einbezogen. Genauer wird das calib_sleepmode_timer(CALSTM)-Register in dem CSP 103 von dem DSP 104 mit einem gegebenen Wert eingestellt, der ein Ruheintervall (d.h. wie lange das Endgerät 100 im Ruhemodus sein wird) darstellt. Unter Verwendung eines Kommunikationsendgeräts für zum Beispiel das GSM-System würde das gegebene Ruheintervall in Form von 488 μsek Einheiten eingestellt. Der DSP 104 stellt auch das (nicht gezeigte) XO_spinup_interval(XOSUPINT)-Register mit einem Wert ein, der die Zeit darstellt, die der Taktgeber mit hoher Genauigkeit 101 braucht, um sich "hochzudrehen" (d.h. die Zeit, die der Kristalloszillator braucht, um stabil zu werden, sobald er nach dem Ruhemodus wieder eingeschaltet wird). Der DSP 104 stellt auch das (nicht gezeigte) CSP_counter_reload(CSPCRINT)-Register mit einem Wert ein, der die Zeit darstellt, die der DSP 104 braucht, um die Zeitbasis auf das Wecken aus dem Ruhemodus hin erneut zu berechnen und zu aktualisieren. Der DSP 104 stellt die sleepmode_enable Markierung (SLPENA) in dem slow_clock_control(SCCTL)-Register in einen hohen Zustand ein. Wenn die SLPENA-Markierung hoch eingestellt ist, wird der Inhalt von dem CALSTM-Register dann in den Zähler (CALSTM) kopiert und stellt der DSP 104 einen Hardwarestopmodus (HW_stop_mode) ein. In dem Hardwarestopmodus werden Taktbäume in dem DSP 104 gesperrt und kann der Taktgeber mit hoher Genauigkeit 101 dann über die CLKOE-Signalleitung von dem CSP 103 gesperrt werden. Auch wird die Eingangsleitung des Taktgebers mit hoher Genauigkeit zu dem CSP 103 gesperrt und wird die Zähler(CALSTM)-Dekrementierung freigegeben. Durch das Sperren der Eingangsleitung des Taktgebers mit hoher Genauigkeit werden der QBC- und der FC-Zähler in dem CSP 103, die während normaler Betriebsmodi die Zeitbasis für das Endgerät 100 liefern, effektiv gesperrt und tritt das Endgerät 100 in den Ruhemodus ein. 2 zeigt die Zeitsteuerungsfolge für jedes der oben genannten Ereignisse, wenn die sleepmode_enable-Markierung eingestellt wird. Während des Ruhemodus wird die Zeitbasis des Endgeräts 100 für die Dauer des gegebenen Ruheintervalls, das von dem Zähler in dem CSP 103 dekrementiert wird, von dem Langsamtaktgeber 102 geliefert. Deshalb können alle Komponenten in dem Mobilkommunikationsendgerät 100 außer dem Langsamtaktgeber 102 und dem Teil des CSP 103, der den Zähler aufweist, während des Ruhemodus ausgeschaltet werden.
  • 5 zeigt die Registeroperationen für das Ausführen eines normalen Endgerätweckrufs, wenn das gegebene Ruheintervall in dem Zähler (CALSTM) vollständig dekrementiert ist. Um ein besseres Verständnis der normalen Weckrufoperation zu erleichtern, sind in die hierin vorgelegte Diskussion entsprechende Querverweise für die anwendbaren Komponenten des in 1 gezeigten Endgeräts 100 einbezogen. Bevor der Zähler auf Null dekrementiert ist, finden die folgenden Ereignisse statt. Wenn der Inhalt des Zählerregisters (CALSTM) gleich der Summe der Inhalte des XOSUPINT- und des CSPCRINT-Registers ist, die zuvor in dem Ruhemodusfreigabeschritt von dem DSP 104 eingestellt wurden, wird das clock_output_enable-Signal (CLKOE) (2 und 5) von dem CSP 103 an den Taktgeber mit hoher Genauigkeit 101 geschickt. Der Taktgeber mit hoher Genauigkeit 101 "dreht sich dann hoch", um einen stabilen Zustand zu erreichen. Wenn der Inhalt des Zählerregisters (CALSTM) gleich dem Inhalt des CSPCRINT-Registers ist, wird das dem CSP 103 zugeführte Signal des Taktgebers mit hoher Genauigkeit freigegeben und schickt der CSP 103 eine Unterbrechung (DSP_INT), um den DSP 104 zu wecken (wie in 2 und 5 gezeigt). Auf den Empfang des DSP_INT-Signals hin wird der DSP 104 auf den Taktgeber mit hoher Genauigkeit 101 eingestellt, der seine Hochdrehprozedur beendet hat. Während der Zeit nach dem Empfangen des DSP_INT-Signals und vor dem Dekrementieren des Zählers auf Null aktualisiert der DSP 104 die Zeitbasis dementsprechend. Genauer liest der DSP 104 die Inhalte des QBC- und des FC-Zählers, die auf die DSP-Speicherstellen abgebildet sind. Die Inhalte des QBC- und des FC-Zählers reflektieren die Werte zu der Zeit, zu der das Endgerät 100 in den Ruhemodus eingetreten ist, da diese Zähler zu dieser Zeit gesperrt wurden. Der DSP 104 aktualisiert den QBC- und den FC-Zähler durch das Addieren eines Werts, der die Zeit darstellt, die das Endgerät 100 im Ruhemodus war, (d.h. das gegebene Ruheintervall) zu den in dem QBC- und dem FC-Zähler gespeicherten vorherigen Werten. Der DSP 104 verwendet die Zeitsteuerungsbeziehung zwischen dem Taktgeber mit hoher Genauigkeit 101 und dem Langsamtaktgeber 102, wie in dem Kalibrierungsschritt identifiziert (d.h. dem Wert CALACC), in Verbindung mit der Ruhezeit (d.h. dem Wert von dem calib_sleepmode_timer (CALSTM)-Register für die Ruhezeit in dem Freigaberuhemodusschritt). Genauer ist der zu dem QBC- und dem FC-Zähler addierte Wert gleich der Ruhezeit (d.h. dem Wert von dem CALSTM-Register), multipliziert mit dem während der Kalibrierung unter Verwendung des CALACC-Registers abgeleiteten Taktbeziehungsfaktor. Der QBC- und der FC-Zähler werden dann von dem DSP 104 neu geschrieben. Wenn der Zähler auf Null dekrementiert, wird die sleepmode_enable(SLPENA)-Markierung in dem slow_clock_control-Register (SCCTL) auf Null zurückgestellt (wie in 5 gezeigt) und werden der QBC- und der FC-Zähler freigegeben (wie in 2 und 5 gezeigt), um die Zeitbasis für das Endgerät 100 zu liefern.
  • 6 zeigt die Registeroperationen für das Ausführen eines Frühweckrufbefehls in dem Endgerät 100 in Reaktion auf ein externes Ereignis, das vor dem Ablauf des gegebenen Ruheintervalls stattfindet. Um ein besseres Verständnis der Frühweckoperation zu erleichtern, sind in die hierin vorgelegte Diskussion entsprechende Querverweise für die anwendbaren Komponenten des in 1 gezeigten Endgeräts 100 einbezogen. Ein Beispiel für ein solches externes Ereignis wäre es, wenn ein Tastenfeld auf dem Mobilkommunikationsendgerät 100 gedrückt wird. In Reaktion auf ein externes Ereignis stellt der DSP 104 die early_wakeup-Markierung (EWAKE) auf einen hohen Zustand in dem slow_clock_control(SCCTL)-Register in dem CSP 103 ein. Wenn EWAKE wäh rend der Ruhezeit hoch eingestellt wird, wird der Inhalt des Zählers in einen Schattenzähler kopiert. Der Wert in dem Schattenzähler stellt daher die gegenwärtige Ruhezeit für das Endgerät 100 dar. Der Zähler (CALSTM) wird dann mit einem Wert gleich der Summe des XOSUPINT- und des CSPCRINT-Registers zurückgestellt. Die gleichen zuvor für den Weckrufmodus beschriebenen Verfahren gelten mit den folgenden Ausnahmen auch für die Frühweckrufereignisse. Nach dem Empfangen des DSP_INT-Signals liest der DSP 104 den Inhalt des Schattenzählers, um die gegenwärtige Ruhezeit zu erlangen, anstatt das gegebene Ruheintervall zu verwenden, das anfangs in den CALSTM-Register programmiert wurde. Der DSP 104 aktualisiert dann die Zeitbasis (den QBC- und den FC-Zähler) dementsprechend. Außerdem werden, sobald der Zähler auf Null dekrementiert, sowohl die sleep_enable(SLPENA)-Markierung als auch die early_wakeup(EWAKE)-Markierung auf Null zurückgestellt.
  • Obwohl die vorliegende Erfindung in Bezug auf besondere Ausführungsformen beschrieben wurde, kann der Fachmann andere Verfahren und Konfigurationen entwickeln, die die vorliegende Erfindung nutzen. Dementsprechend sollte die vorliegende Erfindung nicht von der vorhergehenden Offenbarung, sondern nur von den anhängenden Ansprüchen beschränkt werden.

Claims (10)

  1. Taktschaltungsvorrichtung (100) für integrierte Schaltungsanwendungen, aufweisend: mindestens zwei asynchrone Taktquellen, enthaltend: eine Taktquelle mit hoher Genauigkeit (101) für das Aufrechterhalten einer Zeitbasis in einem ersten Modus, und eine Niedrigenergietaktquelle (102) für das Aufrechterhalten der Zeitbasis in einem zweiten Modus für ein gegebenes Ruheintervall; einen programmierbaren Umwandlungssignalprozessor (103) mit einer Mehrzahl von Registern, aufweisend einen Akkumulator und ein Multifunktionsregister, wobei der Umwandlungssignalprozessor mit der Taktquelle mit hoher Genauigkeit und der Niedrigenergietaktquelle gekoppelt ist, wobei der programmierbare Umwandlungssignalprozessor dazu betriebsfähig ist, vor dem Eintritt in den zweiten Modus die Niedrigenergietaktquelle mit der Taktquelle mit hoher Genauigkeit zu kalibrieren, wobei der programmierbare Umwandlungssignalprozessor einen Ruhezähler aufweist, der dazu betriebsfähig ist, das gegebene Ruheintervall entsprechend Taktzyklen von den Niedrigenergiequellen zu dekrementieren, wobei der Umwandlungssignalprozessor dazu betriebsfähig ist, den Taktgeber mit hoher Genauigkeit auf den Eintritt in den zweiten Modus hin zu sperren; wobei der Akkumulator dazu betriebsfähig ist, entsprechend Taktsignalen von der Taktquelle mit hoher Genauigkeit zu inkrementieren, während das Multifunktionsregister dazu betriebsfähig ist, eine gegebene Kalibrierungszeitperiode entsprechend Taktsignalen von der Niedrigenergiequelle gleichzeitig zu dekrementieren; einen Digitalsignalprozessor (104), der dazu betriebsfähig ist, eine Zeitsteuerungsbeziehung auf der Basis eines sich in dem Akkumulator ergebenden Wertes zu identifizieren; und einen Schattenzähler, um ein gegenwärtiges Ruheintervall zu speichern, wobei der Digitalsignalprozessor ferner dazu betriebsfähig ist, die Zeitbasis unter Verwendung des gegenwärtigen Ruheintervalls und der Zeitsteuerungsbeziehung zu aktualisieren, wobei der Digitalsignalprozessor ferner dazu betriebsfähig ist, die aktualisierte Zeitbasis unter Verwendung der Taktquelle mit hoher Genauigkeit beim Ablaufen des gegenwärtigen Ruheintervalls aufrechtzuerhalten.
  2. Vorrichtung nach Anspruch 1, ferner aufweisend: ein Hochfrequenzsegment, das mit der Taktquelle mit hoher Genauigkeit und dem Umwandlungssignalprozessor gekoppelt ist.
  3. Vorrichtung nach einem vorhergehenden Anspruch, wobei der Digitalsignalprozessor (104) mit dem Umwandlungssignalprozessor gekoppelt ist, wobei Inhalte der Mehrzahl von Registern auf Speicherstellen in dem Digitalsignalprozessor abgebildet werden, wobei der Digitalsignalprozessor und der Umwandlungssignalprozessor dazu betriebsfähig sind, Zeitsteuerungsfunktionen der Taktschaltung unter Verwendung der Register zu steuern.
  4. Vorrichtung nach Anspruch 3, wobei ausgewählte Funktionen in dem Umwandlungssignalprozessor, dem Digitalsignalprozessor und der Taktquelle mit hoher Genauigkeit während des zweiten Modus gesperrt werden und wobei der Digitalsignalprozessor beim Ablaufen des Ruheintervalls auf ein Wecksignal von dem Umwandlungssignalprozessor anspricht, wobei der Digitalsignalprozessor ferner dazu betriebsfähig ist, die Zeitbasis unter Verwendung der Zeitsteuerungsbeziehung und des Ruheintervalls zu aktualisieren, und die Taktquelle mit hoher Genauigkeit dazu betriebsfähig ist, auf die Dekrementierung des Ruhezählers auf einen Nullwert hin die aktualisierte Zeitbasis aufrechtzuerhalten.
  5. Vorrichtung nach Anspruch 4, wobei der Digitalsignalprozessor vor dem Ablaufen des Ruheintervalls auf ein Wecksignal von dem Umwandlungssignalprozessor anspricht.
  6. Vorrichtung nach einem vorhergehenden Anspruch, ferner aufweisend einen Kommunikationsprozessor, der mit dem Digitalsignalprozessor und der Taktquelle mit hoher Genauigkeit gekoppelt ist, wobei der Kommunikationsprozessor dazu betriebsfähig ist, allgemeine Verarbeitungsfunktionen auszuführen.
  7. Vorrichtung nach einem vorhergehenden Anspruch in einer zellularen Kommunikationsanschlussvorrichtung.
  8. Energiesparverfahren für integrierte Schaltungen, aufweisend folgende Schritte: Aufrechterhalten einer Zeitbasis in einem ersten Modus unter Verwendung einer Taktquelle mit hoher Genauigkeit; Aufrechterhalten der Zeitbasis in einem zweiten Modus für ein gegebenes Zeitintervall unter Verwendung einer Niedrigenergietaktquelle (102); und Kalibrieren der Niedrigenergietaktquelle mit der Taktquelle mit hoher Genauigkeit vor dem Eintritt in den zweiten Modus; Sperren der Taktquelle mit hoher Genauigkeit über einen Umwandlungssignalprozessor (103) auf den Eintritt in den zweiten Modus hin; Dekrementieren des gegebenen Zeitintervalls entsprechend Taktzyklen von der Niedrigenergietaktquelle; Inkrementieren eines Akkumulators entsprechend Taktzyklen von der Taktquelle mit hoher Genauigkeit gleichzeitig mit dem Verringern einer gegebenen Kalibrierungszeitperiode entsprechend den Taktzyklen von der Niedrigenergietaktquelle; und Identifizieren einer Zeitsteuerungsbeziehung auf der Basis eines sich ergebenden Werts in dem Akkumulator; Speichern eines gegenwärtigen Zeitintervalls über einen Schattenzähler auf der Basis der Zeitsteuerung eines Wecksignals, das dem Umwandlungssignalprozessor zugeführt wird; Berechnen einer aktualisierten Zeitbasis in dem Umwandlungssignalprozessor unter Verwendung der Zeitsteuerungsbeziehung und des gegenwärtigen Ruheintervalls; und Aufrechterhalten der aktualisierten Zeitbasis beim Ablaufen des gegenwärtigen Ruheintervalls unter Verwendung der Taktquelle mit hoher Genauigkeit.
  9. Energiesparverfahren nach Anspruch 8, ferner aufweisend folgende Schritte: Sperren ausgewählter Funktionen des Umwandlungssignalprozessors während des zweiten Modus, wobei das gegebene Zeitintervall repräsentativ für ein Ruheintervall ist; Zuführen eines Wecksignals zu dem programmierbaren Prozessor beim Ablaufen des Ruheintervalls; Berechnen einer aktualisierten Zeitbasis in dem Umwandlungssignalprozessor unter Verwendung der Zeitsteuerungsbeziehung und des Ruheintervalls; Aufrechterhalten der aktualisierten Zeitbasis unter Verwendung der Taktquelle mit hoher Genauigkeit beim Ablaufen des Ruheintervalls.
  10. Energiesparverfahren nach Anspruch 8 oder 9 für das Betreiben eines zellularen Kommunikationsanschlusses.
DE69838044T 1997-03-11 1998-03-03 Verfahren zur Energieeinsparung in einem digitalen schnurlosen Kommunikationsgerät Expired - Lifetime DE69838044T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/816,013 US6029061A (en) 1997-03-11 1997-03-11 Power saving scheme for a digital wireless communications terminal
US816013 1997-03-11

Publications (2)

Publication Number Publication Date
DE69838044D1 DE69838044D1 (de) 2007-08-23
DE69838044T2 true DE69838044T2 (de) 2008-04-03

Family

ID=25219448

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69838044T Expired - Lifetime DE69838044T2 (de) 1997-03-11 1998-03-03 Verfahren zur Energieeinsparung in einem digitalen schnurlosen Kommunikationsgerät

Country Status (4)

Country Link
US (1) US6029061A (de)
EP (1) EP0865167B1 (de)
DE (1) DE69838044T2 (de)
TW (1) TW365735B (de)

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6047169A (en) * 1997-06-06 2000-04-04 Ericsson Inc. Radio communications device with reference-compensated power down control and methods of operating thereof
DE59810357D1 (de) * 1997-08-08 2004-01-15 Siemens Ag Verfahren zur aufrechterhaltung durch eine hohe taktfrequenz vorgegebenen zeitrasters durch eine niedrige taktfrequenz
JP3308873B2 (ja) * 1997-09-22 2002-07-29 松下電器産業株式会社 無線呼出受信機
US6208668B1 (en) * 1997-11-26 2001-03-27 Motorola, Inc. Apparatus and method for acquiring an operating channel
DE69836201T2 (de) 1998-04-24 2007-03-08 Freescale Semiconductor, Inc., Austin Funkgerät mit Schlaf-Schaltung und -Verfahren
JP3287398B2 (ja) * 1998-09-01 2002-06-04 日本電気株式会社 Ｃｄｍａ受信機及びｃｄｍａ受信機における間欠受信方法
US7236810B1 (en) * 1998-09-30 2007-06-26 Skyworks Solutions, Inc. Using a low frequency timer to restore timing to a high frequency timer
KR20000026987A (ko) * 1998-10-22 2000-05-15 구자홍 절전모드 제어장치 및 방법
US6944247B2 (en) * 1999-11-19 2005-09-13 Texas Instruments Incorporated Plural circuit selection using role reversing control inputs
US6393081B1 (en) * 1998-11-25 2002-05-21 Texas Instruments Incorporated Plural circuit selection using role reversing control inputs
JP3560489B2 (ja) * 1999-02-04 2004-09-02 埼玉日本電気株式会社 効率的に電源供給を制御する通信装置、制御方法、及び記録媒体
FR2791217B1 (fr) * 1999-03-18 2001-06-01 Sagem Procede de veille dans un telephone mobile
FR2791853B1 (fr) * 1999-04-01 2001-05-25 Sagem Appareil mobile et procede de gestion d'un mode de veille dans un tel appareil mobile
JP3689591B2 (ja) * 1999-06-08 2005-08-31 キヤノン株式会社 無線通信装置
DE19939365C2 (de) 1999-08-19 2002-10-24 Siemens Ag Verfahren und Anordnung zum Identifizieren einer zu einer Basisstation gehörenden Mobilstation
JP3346363B2 (ja) * 2000-01-19 2002-11-18 日本電気株式会社 携帯電話装置、及びその基準周波数の安定供給方法
US6453182B1 (en) * 2000-02-15 2002-09-17 Qualcomm, Incorporated Wireless telephone airplane and alarm clock modes
DE10009683A1 (de) * 2000-02-29 2001-08-30 Nokia Mobile Phones Ltd Verfahren zum Unterbrechen eines Ruhezustandes einer Kommunikationseinheit in einem Kommunikationssystem, insbesondere in einem Funk-Kommunikationssystem
US6947721B2 (en) * 2000-05-15 2005-09-20 Texas Instruments Incorporated Wireless communications with transceiver-integrated frequency shift control and power control
DE60035187T2 (de) 2000-06-28 2008-02-14 Stmicroelectronics N.V. Verfahren zur Reduzierung des Elektrizitätsverbrauchs eines zellularen Mobiltelefons
EP1168635B1 (de) * 2000-06-30 2009-12-02 Texas Instruments France Verfahren zur Synchronisationserhaltung eines mobilen Terminals während inaktiver Kommunikationsperiode
FR2812163B1 (fr) * 2000-07-18 2003-01-31 Cit Alcatel Circuit integre pouvant fonctionner en des modes actif et inactif et appareil comportant un tel circuit
DE10046573A1 (de) * 2000-09-20 2002-04-04 Siemens Ag Schnurlos-Telefonsystem
JP4451558B2 (ja) * 2000-09-26 2010-04-14 株式会社リコー Ｄｓｐ信号処理装置を使用したモデム
US6950645B1 (en) * 2000-09-28 2005-09-27 Palmsource, Inc. Power-conserving intuitive device discovery technique in a bluetooth environment
US7076275B1 (en) * 2000-10-13 2006-07-11 Palmsource, Inc. Method and system for single-step enablement of telephony functionality for a portable computer system
US6501300B2 (en) * 2000-11-21 2002-12-31 Hitachi, Ltd. Semiconductor integrated circuit
JP2002164841A (ja) * 2000-11-29 2002-06-07 Nec Corp 携帯電話の制御装置及び制御方法
US6917608B1 (en) * 2000-12-22 2005-07-12 National Semiconductor Corporation Microsequencer microcode bank switched architecture
US6963554B1 (en) * 2000-12-27 2005-11-08 National Semiconductor Corporation Microwire dynamic sequencer pipeline stall
KR100350474B1 (ko) * 2000-12-30 2002-08-29 삼성전자 주식회사 디지털 무선 통신 단말 시스템에서 대기시 적응적 전력소모 감소 방법
US6823191B2 (en) 2001-01-08 2004-11-23 Lucent Technologies Inc. Apparatus and method for use in paging mode in wireless communications systems
US6816736B2 (en) 2001-01-08 2004-11-09 Lucent Technologies Inc. Apparatus and method for use in paging mode in wireless communications systems
US20020090931A1 (en) * 2001-01-11 2002-07-11 Scott Papineau Fly - safe operating mode for smart phone
EP1368956B1 (de) * 2001-03-12 2015-07-08 Branscomb LLC Verfahren und vorrichtung zur mehrwegesignaldetektion, identifikation und überwachung für breitband-cdma-systeme
EP1368916A4 (de) * 2001-03-12 2008-05-07 Skyworks Solutions Inc Verfahren und vorrichtung zur spreizspektrum-funksignalwiederherstellung in breitband-spreizspektrumkommunikationssystemen
US20020173344A1 (en) * 2001-03-16 2002-11-21 Cupps Bryan T. Novel personal electronics device
DE10115343A1 (de) * 2001-03-28 2002-10-10 Philips Corp Intellectual Pty Pager-System
US7272232B1 (en) * 2001-05-30 2007-09-18 Palmsource, Inc. System and method for prioritizing and balancing simultaneous audio outputs in a handheld device
CN100570577C (zh) * 2001-08-29 2009-12-16 联发科技股份有限公司 高速程序跟踪
US20030051178A1 (en) * 2001-09-12 2003-03-13 Ping Liu Mechanism for wireless modem power control
CN1202683C (zh) * 2001-09-25 2005-05-18 华为技术有限公司 移动电话的通信功能控制方法
JP2003110484A (ja) * 2001-09-27 2003-04-11 Sony Corp 携帯通信端末、該携帯通信端末における通信方法、プログラムおよび該プログラムを記録した記録媒体
US6993306B2 (en) * 2002-01-22 2006-01-31 Broadcom Corporation Determination and processing for fractional-N programming values
JP2004029960A (ja) * 2002-06-21 2004-01-29 Fujitsu Ltd 携帯情報機器、携帯情報機器の制御方法、およびプログラム
CA2393651A1 (en) * 2002-07-29 2004-01-29 Ralph Dickson Mason Low power oscillator and power down method
DE10358584A1 (de) * 2002-12-30 2004-07-15 Robert Bosch Gmbh Verfahren und Vorrichtung zum Aufwecken von Teilnehmern eines Bussystems und entsprechender Teilnehmer
US7454634B1 (en) 2003-08-28 2008-11-18 Marvell International Ltd. Power savings apparatus and method for wireless network devices
US20050091551A1 (en) * 2003-10-24 2005-04-28 Tien-Hsin Chang Operation mode switching method and apparatus for ensuring ultra low power consumption
US7197341B2 (en) * 2003-12-22 2007-03-27 Interdigital Technology Corporation Precise sleep timer using a low-cost and low-accuracy clock
TWI234110B (en) * 2004-02-05 2005-06-11 Mediatek Inc Method for managing a circuit system during mode-switching procedures
JP4461850B2 (ja) * 2004-03-12 2010-05-12 日本電気株式会社 携帯情報端末機及びその通信方法
US7200379B2 (en) * 2004-03-26 2007-04-03 Broadcom Corporation Low-power mode clock management for wireless communication devices
US20050221870A1 (en) * 2004-04-06 2005-10-06 Integration Associates Inc. Method and circuit for determining a slow clock calibration factor
US7711377B2 (en) * 2004-06-10 2010-05-04 Qualcomm Incorporated Efficient paging in a wireless communication system
US7474893B2 (en) * 2004-12-29 2009-01-06 Silicon Laboratories, Inc. System including a communication apparatus having a digital audio interface for audio testing with radio isolation
US8462858B2 (en) * 2005-02-18 2013-06-11 Texas Instruments Incorporated Wireless communications with transceiver-integrated frequency shift control and power control
US7463910B2 (en) * 2005-03-10 2008-12-09 Qualcomm Incorporated Apparatus and method for determining sleep clock timing
US8509859B2 (en) 2005-03-11 2013-08-13 Qualcomm Incorporated Apparatus and methods for control of sleep modes in a transceiver
US7881755B1 (en) 2005-05-26 2011-02-01 Marvell International Ltd. Wireless LAN power savings
US8385878B2 (en) * 2005-06-28 2013-02-26 Qualcomm Incorporated Systems, methods, and apparatus for activity control in a wireless communications device
CN1905307A (zh) 2005-07-29 2007-01-31 鸿富锦精密工业（深圳）有限公司 电池省电系统及方法
US7529531B2 (en) * 2005-11-09 2009-05-05 Qualcomm, Incorporated Apparatus and methods for estimating a sleep clock frequency
KR100672603B1 (ko) * 2006-01-02 2007-01-24 엘지전자 주식회사 메인 클럭 하모닉 성분 제거 기능을 갖는 이동통신 단말기및 그 방법
US8660617B1 (en) * 2006-02-09 2014-02-25 Marvell World Trade Ltd. WiMAX enhanced sleep mode
US7692538B2 (en) * 2006-05-19 2010-04-06 Schweitzer Engineering Laboratories, Inc. User interface for monitoring a plurality of faulted circuit indicators
US8059006B2 (en) 2007-05-18 2011-11-15 Schweitzer Engineering Laboratories, Inc. System and method for communicating power system information through a radio frequency device
WO2007137202A2 (en) 2006-05-19 2007-11-29 Schweitzer Engineering Laboratories, Inc. User interface for monitoring a plurality of faulted circuit indicators
NZ572627A (en) * 2006-05-19 2011-11-25 Schweitzer Engineering Lab Inc Selecting memory locations within a power system device or fault indicator for viewing
US20070269219A1 (en) * 2006-05-19 2007-11-22 Teller Witold R System and apparatus for optical communications through a semi-opaque material
WO2007137188A2 (en) * 2006-05-19 2007-11-29 Schweitzer Engineering Laboratories, Inc. An article and method for providing a seal for an encapsulated device
WO2007137192A2 (en) 2006-05-19 2007-11-29 Schweitzer Engineering Laboratories, Inc. Apparatus and system for adjusting settings of a power system device using a magnetically coupled actuator
WO2008093662A1 (ja) * 2007-01-30 2008-08-07 Kyocera Corporation 受信制御装置および受信制御方法
JP4444310B2 (ja) * 2007-05-30 2010-03-31 株式会社東芝 携帯電話機
EP2012436B1 (de) * 2007-07-05 2016-03-30 Sequans Communications Verfahren zur Schaltung einer Komponente eines drahtlosen Kommunikationsgerätes in einen Betriebsmodus zur Reduzierung des Stromverbrauchs
US7672045B2 (en) * 2007-08-23 2010-03-02 Goodrich Corporation Compact two-element infrared objective lens and IR or thermal sight for weapon having viewing optics
US8170165B2 (en) * 2007-12-05 2012-05-01 Agere Systems Inc. Clock calibration in sleep mode
US8028187B2 (en) * 2008-07-15 2011-09-27 Mediatek Inc. Dual-mode communication apparatus and power management method thereof
US8665102B2 (en) * 2008-07-18 2014-03-04 Schweitzer Engineering Laboratories Inc Transceiver interface for power system monitoring
US8706073B2 (en) * 2009-06-16 2014-04-22 Blackberry Limited System and method for dynamic adjustment of clock calibration
US8560875B2 (en) * 2009-09-17 2013-10-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Apparatus for clock calibrating a less precise second clock signal with a more precise first clock signal wherein the first clock signal is inactive during a sniff mode and the second clock signal is active during a sniff mode
EP2333954B1 (de) * 2009-11-25 2015-07-22 ST-Ericsson SA Taktrückgewinnung in einer batteriebetriebenen Vorrichtung
US8526156B2 (en) 2011-12-21 2013-09-03 Schweitzer Engineering Laboratories Inc High speed signaling of power system conditions
US9680413B2 (en) 2012-02-28 2017-06-13 Texas Instruments Incorporated Systems and methods of low power clocking for sleep mode radios
US9563256B2 (en) * 2013-01-04 2017-02-07 Intel Corporation Processor hiding its power-up latency with activation of a root port and quickly sending a downstream cycle
US9503978B2 (en) * 2013-04-03 2016-11-22 Qualcomm Incorporated Timing resolution for devices with long sleep cycles
CN105743536B (zh) * 2014-12-10 2018-11-16 联芯科技有限公司 一种射频控制器及射频定时控制方法
KR101939379B1 (ko) * 2017-05-24 2019-01-16 (주)에프씨아이 저 전력 모드를 구비한 무선통신 장치 및 방법
GB201800552D0 (en) 2018-01-12 2018-02-28 Nordic Semiconductor Asa Clock calibration
JP7031636B2 (ja) * 2019-04-03 2022-03-08 カシオ計算機株式会社 電子機器、ウェアラブルデバイス、信号処理方法、及びプログラム
US11397198B2 (en) 2019-08-23 2022-07-26 Schweitzer Engineering Laboratories, Inc. Wireless current sensor
US11133698B2 (en) 2019-09-01 2021-09-28 Wen Cai Wireless charging systems and methods for controlling the same
CN113392063B (zh) * 2021-06-11 2022-11-25 北京紫光展锐通信技术有限公司 时间同步方法、装置及系统
US11949377B2 (en) * 2022-05-20 2024-04-02 Microchip Technology Incorporated Modifiable oscillator circuit for operating modes

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI95980C (fi) * 1992-09-04 1996-04-10 Nokia Mobile Phones Ltd Menetelmä ja kytkentäjärjestely ajan mittaamiseksi tarkasti epätarkalla kellolla
US5428820A (en) * 1993-10-01 1995-06-27 Motorola Adaptive radio receiver controller method and apparatus
GB2297884B (en) * 1995-02-07 1999-05-26 Nokia Mobile Phones Ltd Radio telephone
US5845204A (en) * 1995-08-11 1998-12-01 Rockwell International Corporation Method and apparatus for controlling the wakeup logic of a radio receiver in sleep mode

Also Published As

Publication number Publication date
EP0865167A2 (de) 1998-09-16
DE69838044D1 (de) 2007-08-23
TW365735B (en) 1999-08-01
US6029061A (en) 2000-02-22
EP0865167B1 (de) 2007-07-11
EP0865167A3 (de) 2003-09-24

Similar Documents

Publication Publication Date Title
DE69838044T2 (de) Verfahren zur Energieeinsparung in einem digitalen schnurlosen Kommunikationsgerät
DE60223555T2 (de) Verfahren und apparat zur takt- und leistungssteuerung in drahtlosen systemen
DE19808487C2 (de) Verfahren zum Betreiben einer Mobilstation in einem Radiotelefonsystem und Radiotelefon, das in einem CDMA-Radiotelefonsystem betreibbar ist
US6804503B2 (en) Communication device with a self-calibrating sleep timer
DE69628977T2 (de) Vorrichtung und Verfahren zur Ausstattung einer Selbst-Aufwach-Funktion mit sehr niedriger Verlustleistung für eine Steuerungseinheit eines Kommunikationssystems
DE602004002520T2 (de) Tragbares Endgerät und Verfahren zum Halten von GPS-Zeit
DE68927900T2 (de) Mobiles Telefonendgerät
DE10012079B4 (de) Taktsteuerschaltung und -Verfahren
DE102012213635B4 (de) Ereignistriggerungsverfahren während Ruhemodus und verwandte Mobilgeräte
DE69634314T2 (de) Funksprechgerät
DE10015841B4 (de) Mobiles Gerät und Steuerungsverfahren für einen Standby-Modus in einem solchen mobilen Gerät
CN1130096C (zh) 一种控制工作于时隙寻呼环境的移动站的电路和方法
DE10361017B4 (de) Taktsteuerschaltungsvorrichtung, Mikrocomputer, Taktsignaloszillationsfrequenz-einstellverfahren, Oszillationsschaltungsvorrichtung und Speicherschnittstellenschaltungsvorrichtung
DE69737454T2 (de) Verfahren und vorrichtung zur verminderung des ruhestroms in einer kommunikationseinrichtung
DE69823162T2 (de) Energiesparanordnung für ein elektronisches tragbares Gerät
DE102006057223B4 (de) Station-Steuerverfahren und dieses verwendende Station
DE60026967T2 (de) Oszillator unter verwendung einer eicheinrichtung
DE60313984T2 (de) Verfahren und einrichtung zur reduktion von frequenzfehlern bei einem suchlauf zwischen systemen
DE102015211462B4 (de) Vorrichtung, System und Verfahren zum Parallelisieren eines UE-Weckvorgangs
DE19717151A1 (de) Energiespar-Kommunikationsterminal
DE60033503T2 (de) Zeitsynchronisierung für Mobile Funksysteme
EP0828205A1 (de) Anzeige der Uhrzeit in einem Funktelefon
EP1130791B1 (de) Verfahren zum Unterbrechen eines Ruhezustandes einer Kommunikationseinheit in einem Funk-Kommunikationssystem,
US20060188010A1 (en) Wireless communications with transceiver-integrated frequency shift control and power control
DE602005001243T2 (de) Taktkalibrierungsverfahren eines Mobiltelefons, sowie Mobiltelefon dafür

Legal Events

Date Code Title Description
8364 No opposition during term of opposition