DE69836880T2

DE69836880T2 - Integrierte Halbleiterschaltung mit Testmode- und Normalbetriebsstrompfaden

Info

Publication number: DE69836880T2
Application number: DE69836880T
Authority: DE
Inventors: Kazuko Uji-shi Kyoto Nishimura; Hironori Hirakata-shi Osaka Akamatsu; Akira Yawata-shi Kyoto Matsuzawa
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp
Priority date: 1997-05-23
Filing date: 1998-05-22
Publication date: 2007-05-24
Anticipated expiration: 2018-05-23
Also published as: EP0880172A2; DE69836880D1; KR19980087302A; EP0880172B1; EP0880172A3; KR100506667B1

Description

HINTERGRUND DER ERFINDUNG
Die Erfindung betrifft integrierte Halbleiterschaltungen, die eine Schaltung zur Verwendung bei Eigendiagnose und Selbstrücksetzung aufweisen.
Bei einer integrierten CMOS-Schaltung, die aus einer PMOS-Schaltung und einer NMOS-Schaltung aufgebaut ist, wird lediglich eine von diesen in den Durchlasszustand geschaltet, wenn die integrierte CMOS-Schaltung in Betrieb ist, und daher ist der Energieverlust niedrig. Wenn Fehler und/oder Defekte, wie Überbrückung zwischen Drähten, in integrierten CMOS-Schaltungen auftreten, wird der Energieverbrauch in der Größenordnung von wenigen Ziffern erhöht. Dies wird bei Verfahren, wie Ruhestromprüfung und IDDQ-Test, zum Erfassen von Fehlern genutzt, indem Anstiege des Wertes von elektrischem Strom zu dem Zeitpunkt des Testens von hochintegrierten Schaltungen, die aus integrierten CMOS-Schaltungen gebildet sind, beobachtet werden.
Mit der Verringerung der Versorgungsspannung hochintegrierter Schaltungen im Hinblick auf die Senkung des Energieverbrauchs auf das geringstmögliche Maß wurde bisher die Verringerung von Vt (Schwellenspannung) bei MOS-Transistoren, die in integrierten CMOS-Schaltungen angeordnet sind, stark gefordert, um eine zufriedenstellende Betriebsgeschwindigkeit sicherzustellen. Bei MOS-Transistoren mit niedriger Vt tritt jedoch ein Anstieg des Leckstroms in dem Bereitschaftszustand auf. Zur Bewältigung eines solchen Problems wurden zwei Techniken zur Verringerung von Energieverbrauch während des Bereitschaftszeitraums entwickelt. Eine Technik setzt eine Konfiguration für integrierte CMOS-Schaltungen zum Erhöhen der Vt jeweiliger MOS-Transistoren in dem Bereitschaftszustand durch Halbleiterscheiben-Spannungssteuerung ein, d. h. eine sogenannte Konfiguration integrierter CMOS-Schaltungen mit variabler Schwellenspannung (VT-CMOS). Dagegen setzt die andere Technik die vorgenannte Konfiguration integrierter MT-CMOS-Schaltung für integrierte CMOS-Schaltungen ein, was mit anderen Worten heißt, dass eine Konfiguration integrierter CMOS-Schaltungen bereitgestellt wird, bei der eine Schaltung aus MOS-Transistoren mit niedriger Vt während des Bereitschaftszeitraums unter Verwendung von MOS-Transistoren mit hoher Vt in den Sperrzustand geschaltet wird. Die Konfiguration integrierter MT-CMOS-Schaltung weist gegenüber der Konfiguration integrierter VT-CMOS-Schaltung den Vorteil auf, dass sie schnelleres Umschalten von Betriebsmodus auf Bereitschaftsmodus erreichen kann.
Die oben beschriebene Konfiguration integrierter MT-CMOS-Schaltung weist jedoch das Problem auf, dass die Menge von Leckstrom, der in dem Bereitschaftsmodus auftritt, zunimmt, da jeder der MOS-Transistoren mit niedriger Vt eine integrierte CMOS-Schaltung bildet. Der Anteil einer zunehmenden Menge von anormalem Strom, der von anormalen Zuständen (Fehler und/oder Defekte) begleitet wird, wird daher verringert, wodurch es schwierig wird, zur Testzeit Fehler zu erfassen. Das Durchführen von Tests einschließlich des IDDQ-Tests ist schwierig.
Das Dokument EP-A0 283 186 betrifft eine Chip-Wiederherstellungsschaltung, die auf einer integrierten Halbleiterschaltung ausgebildet ist, die mit einer Vielzahl von funktional gleichwertigen Schaltungsblöcken ausgestattet ist. Die Wiederherstellungsschaltung ermöglicht Chip-Wiederherstellung durch Deaktivierung eines Schaltungsblocks, bei dem anormale Betriebscharakteristiken erfasst werden. Die restlichen Schaltungsblöcke können dann verwendet werden. Eine Schalteinrichtung entspricht jedem Schaltungsblock, um Strom von der Stromleitung mit dem entsprechenden Schaltungsblock zu koppeln. Eine Schaltsteuereinrichtung entspricht jeder Schalteinrichtung, um die Aktivierung der entsprechenden Schalteinrichtung selektiv zu steuern.
ZUSAMMENFASSUNG DER ERFINDUNG
In Anbetracht der oben beschriebenen Probleme mit den Techniken nach dem Stand der Technik wurde die Erfindung gemacht. Folglich besteht eine Aufgabe der Erfindung darin, eine neuartige integrierte Halbleiterschaltung bereitzustellen, die MOS-Schaltungen, die aus Transistoren mit niedriger Vt aufgebaut sind, darin enthält, wobei die integrierte Halbleiterschaltung einen Anstieg der Menge von elektrischem Strom erfassen kann, der durch einen anormalen Zustand, der in einer MOS-Schaltung stattfindet, verursacht wird.
Dies wird durch die Merkmale gemäß der Darlegung in dem unabhängigen Anspruch erreicht. Weitere vorteilhafte Ausführungen der vorliegenden Erfindung werden in den abhängigen Ansprüchen dargelegt.
Eine Schaltung aus MOS-Transistoren mit niedriger Vt, die getestet wird, ist in eine Vielzahl von Schaltungsblöcken geteilt und MOS-Transistoren mit hoher Vt zum Ausschalten der Schaltungsblöcke während des normalen Bereitschaftsmodusbetriebs werden ebenfalls zum Zeitpunkt des Testens auf Leckstrom verwendet. Mit anderen Worten ist für jeden Schaltungsblock eingerichtet, dass ein Schaltungsstrom in jedem Schaltungsblock durch einen MOS-Transistor mit hoher Vt zu einer Testschaltung geleitet wird.
Ein Schaltungsblock, der getestet wird, wird unter Verwendung eines MOS-Transistors mit hoher Vt, der zum Abschalten von Strom in der Bereitschaftszeit angeordnet ist, ausgewählt und ein Zuführstrom in einer Schaltung aus MOS-Transistoren mit niedriger Vt wird für jeden ausgewählten Schaltungsblock erfasst und der erfasste Zuführstrom wird mit einem Bezugswert verglichen, um zu bestimmen, ob er akzeptabel ist oder nicht. Als Folge einer solchen Anordnung ist die Anzahl von Schaltungsblöcken, die zu einem Zeitpunkt während des Testmodusbetriebs getestet werden, begrenzt, wobei Testen einschließlich IDDQ-Test implementiert werden kann, indem ein Anstieg des Zuführstroms auf Grund von Fehlern und/oder Defekten in MOS-Transistoren mit niedriger Vt erfasst wird.
Ein Schaltungsblock wird getestet, um das Vorliegen oder Nichtvorliegen eines Fehlers darin durch Leckstromtest zu bestimmen, und wenn der Schaltungsblock fehlerhaft ist, dann wird ein solcher fehlerhafter Schaltungsblock durch einen zuvor vorbereiteten Ersatz-Schaltungsblock ersetzt.
Als Folge einer solchen Anordnung zum Ersetzen eines fehlerhaften Schaltungsblocks durch einen Ersatz-Schaltungsblock wird es möglich, bestehende Fehler zu korrigieren. Dies stellt Verbesserungen bei der Ausbeute von integrierten Halbleiterschaltungen bereit. Zusätzlich kann dadurch, da Leckstrom pro Schaltungsblock beurteilt wird, ein Schaltungsblock, in dem ein Leckstrom fließt, der größer ist als der Bezugswert, leicht spezifiziert werden. Diese Erfindung stellt eine integrierte Halbleiterschaltung bereit, die zur Schaltungsblockbewertung, Fehleranalyse und zu anderen ähnlichen Operationen fähig ist.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 zeigt in Blockform eine integrierte Halbleiterschaltung, die zu der Erfindung gehört.
2 ist ein Schaltplan, der die Einzelheiten einer Testobjekt-Schaltung, d. h. einen Testkandidaten, und ein in 1 gezeigtes Schaltungsblock-Schaltteil zeigt.
3 ist ein Schaltplan, der die Einzelheiten einer in 1 gezeigten Test-Schaltung zeigt.
4 ist ein Schaltplan einer Schaltung, bei der ein Bezugsstromwert auf Basis von Messwerten bestimmt wird.
5 ist ein Schaltplan, der eine Teilansicht einer Schaltung zeigt, die als Resultat des Hinzufügens eines Ersatz-Blockschaltkreises zu der Schaltung von 2 gebildet wird.
BEVORZUGTE AUSFÜHRUNG DER ERFINDUNG
Eine integrierte Halbleiterschaltung der Erfindung wird mit Bezugnahme auf die begleitenden Zeichnungen beschrieben. Zuerst wird Bezug auf 1 genommen, in der eine beispielhafte Struktur einer integrierten Halbleiterschaltung (SIC) der Erfindung gezeigt wird. 210 ist ein Abtastregister. Das Abtastregister 210 ist eine Schaltungsblock-Auswähleinrichtung, die betrieben werden kann, um Blockauswähldaten BS zu empfangen und um die empfangenen Daten BS nach einem Takt CP sequenziell zu übertragen, um jeweilige Blockauswählsignale S11–S61 bereitzustellen. 220A und 220B sind Schaltungsblock-Schaltteile. Die Schaltungsblock-Schaltteile 220A und 220B sind Schaltungsblock-Schalteinrichtungen zum (a) Anlegen einer Schaltungsspannung VCIR an eine Testobjekt-Schaltung 230 als ein Test-Objekt, das aus Schaltungsblöcken, die einen Schaltungsblock AB und einen Schaltungsblock TG enthalten, aufgebaut ist, und (b) Umschalten der Wege von Schaltungsströmen, die in den Schaltungsblöcken zwischen den Wegen erfasster Ströme I11–I61 und einem Weg zur Erde GND in Reaktion auf das Testfreigabesignal TE, die Blockauswählsignale S11–S61 und das Betriebsauswählsignal /OP („/" zeigt ein Signal negativer Logik an) strömen. Die Testobjekt-Schaltung 230 kann SRAM, ROM und Logikschaltungen umfassen, die auf demselben Chip ausgebildet sind. Die Testobjekt-Schaltung 230 ist eine Schaltung, die in eine Vielzahl von Schaltungsblöcken, d. h. die vorgenannten Schaltungsblöcke AB-TG, geteilt werden kann. 240 ist eine Testschaltung. Die Testschaltung 240 ist eine Testeinrichtung zum Trennen der Wege von jedem erfassten Strom I11–I61 während des Normalmodusbetriebs, zum Erzeugen eines Bezugsstroms auf der Basis einer empfangenen Bezugsspannung VREF, zum Durchführen eines Vergleichs zwischen einem empfangenen erfassten Strom und dem erzeugten Bezugsstrom und zum Bereitstellen eines Blocktestergebnisses T, wenn eine spezifizierte Bedingung erfüllt ist. 250 ist eine Registerschaltung. Die Registerschaltung 250 ist eine Speichereinrichtung zum Empfangen des Blocktestergebnisses T und sequenziellen Verschieben des Blocktestergebnisses T, um parallele Blocktestdaten D11–D61 zu erzeugen, und zum Bereitstellen der Testdaten D nach Bedarf, wie zum Beispiel dann, wenn sie zum Spezifizieren eines fehlerhaften Schaltungsblocks erforderlich sind.
Der Betrieb der SIC von 1 wird nun im Folgenden beschrieben. Das Abtastregister 210 überträgt sequenziell die Blockauswähldaten BS, die aus einer Bitfolge wie [HIGH LOW LOW LOW LOW,.....] bestehen, von der ein Bit in der Position des höchstwertigen Bits das einzige HIGH-Bit ist, und platziert sequenziell eines der Blockauswählsignale S11–S61 in den Zustand HIGH zum Weiterleiten zu den Schaltungsblock-Schaltteilen 220A und 220B gemäß dem Takt CP. Bei Empfang des Testfreigabesignals TE mit dem Pegel HIGH schalten die Schaltungsblock-Schaltteile 220A und 220B die Wege der Schaltungsströme in den Schaltungsblöcken AB-TG um. Im Besonderen führen die Schaltteile 220A und 220B zu der Testschaltung 240 einen erfassten Strom I zu, der einem Schaltungsblock entspricht, der ein Blockauswählsignal S mit HIGH empfängt (wenn zum Beispiel das Signal S11 HIGH ist, dann wird der erfasste Strom I11 zu der Schaltung 240 zugeführt). Dagegen werden bei Empfang des Testfreigabesignals TE mit dem Pegel LOW alle Schaltungsströme I11–I61 in der Testobjekt-Schaltung 230 zu der Testschaltung 240 zugeführt, wenn das Betriebsauswählsignal /OP HIGH ist. Wenn das Betriebsauswählsignal /OP LOW ist, fließen alle Schaltungsströme I11–I61 aus der Schaltung 230 heraus zu Erde GND. Während des Testmodusbetriebs eines bestimmten Schaltungsblocks, stellt die Testschaltung 240 auf Basis der empfangenen Bezugsspannung VREF einen Bezugsstrom als einen Bezugswert her und stellt das Blocktestergebnis T, das anzeigt, dass der Schaltungsblock nicht normal arbeitet, bereit, wenn ein erfasster Strom in Bezug auf den Schaltungsblock den Wert des Bezugsstroms überschreitet. Zusätzlich werden im Normalmodusbetrieb die Wege der (erfassten) Schaltungsströme in den getrennten Zustand versetzt. Die Registerschaltung 250 empfängt und verschiebt sequenziell das Ergebnis T, um die Blocktestdaten D11–D61 zu erzeugen, um anzuzeigen, welcher der Schaltungsblöcke nicht normal arbeitet. Die Registerschaltung 250 stellt die Blocktestdaten D11–D61 nach Bedarf bereit. Der oben beschriebene Betrieb ermöglicht, entweder einen Schaltungsstrom, der in einem Schaltungsblock, der aus allen Schaltungsblöcken AB-TG ausgewählt wurde, fließt, oder eine Vielzahl von Schaltungsströmen, die in einer Vielzahl von Schaltungsblöcken, die aus allen Schaltungsblöcken AB-TG ausgewählt wurden, fließen, zu prüfen.
2 zeigt die Testobjekt-Schaltung 230 und die Schaltungsblock-Schaltteile 220A und 220B in 1. Die Testobjekt-Schaltung ist aus Schaltungsblöcken aufgebaut, die einen Adresspuffer 231, einen ersten bis n-ten Speicherblock 232–233 und einen Taktgenerator 234 enthalten. Die Schaltungsspannung VCIR wird an jeden dieser Schaltungsblöcke angelegt. Jeder Schaltungsblock ist mit einem Stromweg, über den sein Schaltungsstrom während des Normalmodusbetriebs an GND abgegeben wird, und einem anderen Stromweg, in den sein Schaltungsstrom als ein erfasster Strom I während des Testmodusbetriebs abgegeben wird, ausgestattet. Jeder Schaltungsblock ist eine integrierte CMOS-Schaltung, die aus einem NMOS-Transistor mit niedriger Vt und einem PMOS-Transistor mit niedriger Vt TLN und TLP aufgebaut ist. PMOS-Transistoren mit hoher Vt THP11–THP-61 bilden zusammen das Schaltungsblock-Schaltteil 220A. Jeder PMOS-Transistor mit hoher Vt THP11–THP-61 arbeitet als eine Stromzuführleitungs-Umschalteinrichtung, die einen jeweiligen Stromweg (d. h. einen jeweiligen Normalmodusbetrieb-Stromweg) zu GND trennen kann. Dagegen arbeitet jeder NMOS-Transistor mit hoher Vt THN11–THN-61 als eine Stromzuführleitungs-Umschalteinrichtung, die einen jeweiligen Stromweg (d. h. einen jeweiligen Testmodusbetrieb-Stromweg) zu der Testschaltung 240 trennen kann. NMOS-Transistoren mit niedriger Vt QN11–QN-61 und PMOS-Transistoren mit niedriger Vt QP11–QP-61 sind Antriebsvorrichtungen für das Umschalten der MOS-Transistoren mit hoher Vt und bilden zusammen mit den NMOS-Transistoren mit hoher Vt THN11–THN-61 das Schaltungsblock-Schaltteil 220B.
Der Betrieb des Schaltungsblock-Schaltteils 220A und der Betrieb des Schaltungsblock-Schaltteils 220B werden in unterschiedlichen Situationen beschrieben. In der ersten Situation ist das Testfreigabesignal TE HIGH. In diesem Fall schalten sich alle NMOS-Transistoren mit niedriger Vt QN11–QN-61 ein und gleichzeitig schalten sich alle PMOS-Transistoren mit niedriger Vt QP11–QP-61 aus. Als Folge werden die Blockauswählsignale S11–S61 zu den Gattern der MOS-Transistoren mit hoher Vt in den Schaltungsblöcken zugeführt, aus denen ein Schaltungsblock, der ein Blockauswählsignal S mit HIGH empfangen hat, ausgewählt wird. In solch einem ausgewählten Schaltungsblock sind dessen NMOS- und PMOS-Transistoren mit hoher Vt THN und THP in den Durchlasszustand bzw. in den Sperrzustand versetzt. Auf Grund dessen wird der ausgewählte Schaltungsblock mit seinem Testmodusbetrieb-Stromweg verbunden, während er von seinem Normalmodusbetrieb-Stromweg getrennt wird. Ein Schaltungsstrom in dem ausgewählten Schaltungsblock wird ein entsprechender erfasster Strom I, der dann über den Testmodusbetrieb-Stromweg zu der Testschaltung 240 zugeführt wird. Zu diesem Zeitpunkt werden Schaltungsströme in den restlichen anderen Schaltungsblöcken, die Blockauswählsignale S mit LOW empfangen haben, an Erde GND abgegeben und diese Schaltungsblöcke haben daher keine Auswirkung auf das Testen.
Wenn dagegen das Testfreigabesignal TE LOW ist, schalten sich alle NMOS-Transistoren mit niedriger Vt QN11–QN61 aus und gleichzeitig schalten sich alle PMOS-Transistoren mit niedriger Vt QP11–QP61 ein. Als Folge wird das Betriebsauswählsignal /OP zu den Gattern der MOS-Transistoren mit hoher Vt zugeführt. In der zweiten Situation ist SIGNAL TE LOW und SIGNAL /OP ist HIGH. In diesem Fall schalten sich alle NMOS-Transistoren mit hoher Vt THN11–THN61 ein und gleichzeitig schalten sich alle PMOS-Transistoren mit hoher Vt THP11–THP61 aus. Als Folge werden alle Schaltungsblöcke mit ihren jeweiligen Testmodusbetrieb-Stromwegen verbunden und werden von ihren jeweiligen Normalmodusbetrieb-Stromwegen getrennt. Folglich werden die erfassten Ströme I11–I61, d. h. die Schaltungsströme aller Schaltungsblöcke, mit Hilfe der Testmodusbetrieb-Stromwege zu der Testschaltung 240 zugeführt. Diese Stromwege werden separat an ihrem jeweiligen Zuführziel getrennt und der Gesamtschaltungsstrom in der Testobjekt-Schaltung 230, d. h. die Menge von Strom, der in der Testobjekt-Schaltung 230 verbraucht wird, wird Null. In der dritten Situation ist SIGNAL TE LOW und SIGNAL /OP ist LOW. In diesem Fall schalten sich alle NMOS-Transistoren mit hoher Vt THN11–THN61 aus und gleichzeitig schalten sich alle PMOS-Transistoren mit hoher Vt THP11–THP61 ein. Als Folge werden alle Schaltungsblöcke mit den Normalmodusbetrieb-Stromwegen verbunden und werden von den Testmodusbetrieb-Stromwegen getrennt und alle Schaltungsströme werden an Erde abgegeben, um so Normalmodusbetriebe zu gestatten. Die Signalkombination der ersten Situation wird für Testmodusbetriebe verwendet. Die Signalkombination der zweiten Situation wird für Normal-Bereitschaftsmodusbetriebe verwendet. Die Signalkombination der dritten Situation wird für Normalmodusbetriebe verwendet.
3 ist ein Schaltplan der in 1 gezeigten Testschaltung 240. Eine Bezugsstrom-Bestimmungsschaltung 241 ist eine Signalzuführeinrichtung zum Zuführen von Strombezeichnungssignalen L1–L4 auf der Basis paralleler Daten von Bits, bei denen die Anzahl von logischen Einsbits eins ist (mit anderen Worten: die restlichen anderen Bits sind allesamt logische Nullbits), um einen Bezugsstromwert zu bestimmen. Die Schaltung 241 wird von einem Bezugsstrom-Bestimmungsspeicher 242 zum Speichern der parallelen Daten gebildet. 243 ist eine Bezugsstrom-Erzeugungsschaltung. Die Schaltung 243 ist eine Bezugswert-Erzeugungseinrichtung zum Bestimmen eines Bezugsstroms aus der empfangenen Bezugsspannung VREF auf der Basis der Signale L1–L4. Die Schaltung 243 stellt den so bestimmten Bezugsstrom bereit. 244 ist eine Vergleichsschaltung. Die Vergleichsschaltung 244 ist eine Vergleichseinrichtung. Die Vergleichsschaltung 244 trennt die Wege der erfassten Ströme während des Normalmodusbetriebs, während die Schaltung 244 andererseits während des Testmodusbetriebs einen erfassten Strom und einen Bezugsstrom empfängt, um einen Vergleich zwischen diesen durchzuführen, und sie stellt das Blocktestergebnis T mit HIGH bereit, wenn der erfasste Strom den Bezugsstrom überschreitet. Die Bezugsstrom-Erzeugungsschaltung 243 wird aus Bezugsstrom-Bestimmungswiderständen RR1–RR5 und MOS-Transistoren Q1–Q5 gebildet. Die Vergleichsschaltung 244 wird aus Spannungsteilwiderständen R1A, R2A, R1B, R2B, MOS-Transistoren Q6 und Q7 und einem Vergleicher 245 gebildet. Die Widerstände R1A und R1B weisen denselben Widerstand auf. Die Widerstände R2A und R2B weisen denselben Widerstand auf. Eine Vorspannung VA wird verwendet, um den Wert von Strom, der in jedem MOS-Transistor Q6 und Q7 fließt, einzustellen und um beide MOS-Transistoren Q6 und Q7 während des Normalmodusbetriebs auszuschalten. Dagegen wird eine Vorspannung VB verwendet, um den Wert von Strom, der in dem Vergleicher 245 fließt, einzustellen und um den Vergleicher 245 während des Normalmodusbetriebs auszuschalten.
Der Betrieb der Testschaltung 240 wird beschrieben. Der Testschaltung 240 wird die Bezugsspannung VREF als eine Stromzuführspannung lediglich während des Testmodusbetriebs zum Arbeiten zugeleitet. Da im Normalmodusbetrieb VREF nicht an die Testschaltung 240 angelegt wird und alle MOS-Transistoren Q6 und Q7 und der Vergleicher 245 in den Sperrzustand versetzt sind, werden die Wege der erfassten Ströme I11–I61 von der Testobjekt-Schaltung 230 getrennt. Als Folge wird der Gesamtschaltungsstrom in der Testobjekt-Schaltung 230, d. h. die Menge von Strom, der in der Schaltung 230 verbraucht wird, während des Normal-Bereitschaftsmodusbetriebs Null. Dagegen wird während des Testmodusbetriebs die Standardzuführspannung Vdd der Testobjekt-Schaltung 230 als VREF an die Testschaltung 240 angelegt und wird außerdem als VCIR an die Testobjekt-Schaltung 230 angelegt. Die Bezugsstrom-Bestimmungsschaltung 241 führt auf Basis der parallelen Daten von vier Bits, die in dem Speicher 242 gespeichert sind, die Signale L1–L4 zu, von denen das Signal L3 HIGH ist. Das Signal L3 bei HIGH veranlasst seinen entsprechenden MOS-Transistor Q3 zum Einschalten, um VREF unter Verwendung einer Kombination von Widerständen RR1–RR5 zu teilen, und die resultierende Spannung wird an das Gatter des MOS-Transistors Q5 angelegt. Gemäß der empfangenen Gatterspannung verstärkt der MOS-Transistor Q5 einen von VREF zugeführten Strom zum Weiterleiten zu der Vergleichsschaltung 244. Die Vergleichsschaltung 244 legt an einen Eingangsanschluss des Vergleichers 245 eine Sollspannung an, die von dem verstärkten Strom und den Widerständen R1A und R2A erzeugt wird, und legt an den zweiten Eingangsanschluss des Vergleichers 245 eine erfasste Spannung an, die von dem empfangenen erfassten Strom und den Widerständen R1B und R2B erzeugt wird. Der Vergleicher 245 führt einen Vergleich zwischen der Sollspannung und der erfassten Spannung, die an seine jeweiligen Eingangsanschlüsse angelegt werden, durch und stellt das Blocktestergebnis T mit HIGH bereit, wenn die erfasste Spannung größer ist als die Sollspannung. Der Vergleich einer erfassten Spannung und einer Sollspannung ermöglicht das Vergleichen eines erfassten Stroms und eines Bezugsstroms. Durch Zuführen von Vdd als VREF und durch adäquates Bestimmen von VCIR, die zu der Testobjekt-Schaltung 230 zugeführt wird, kann zusätzlich das Beschleunigungstesten durch Anlegen einer übermäßigen Spannung als VCIR erleichtert werden. In diesem Fall können, um externes Anlegen von VCIR und VREF von außerhalb der integrierten Halbleiterschaltung während des Testmodusbetriebs zu erreichen, Anschlüsse für diese Spannungen an der integrierten Halbleiterschaltung bereitgestellt werden.
In der obigen Beschreibung erzeugt die Schaltung 243 Bezugsströme aus vier unterschiedlichen Werten auf der Basis von vier unterschiedlichen Spannungen, die durch Spannungsteilung von VREF erzielt wurden. Die Anzahl von Spannungspegeln, die durch Spannungsteilung von VREF erzeugt werden, kann unter Verwendung der folgenden Struktur für weitere Teilung des Bezugsstromwerts erhöht werden.
Zum Beispiel kann eine Anordnung vorgenommen werden, bei der drei Bezugsstrom-Bestimmungsspeicher 242 bereitgestellt werden. Die Anzahl von Datenelementen wird auf bis zu 12 erhöht, wobei vier Datenelemente in jedem Speicher 242 gespeichert werden. Die Anzahl von Kombinationen der Widerstände RR1–RR4 und der MOS-Transistoren Q1–Q4 wird auf 12 erhöht. Als Folge wird jedem Datenelement eine jeweilige Kombination aus einem Widerstand RR und einem MOS-Transistor Q zugewiesen. Um einen Bezugsstrom mit grober Genauigkeit zu bestimmen, wird hier (i) der Widerstand von jedem einer ersten Gruppe von vier Widerständen RR1–RR4 eingestellt, damit Spannungsteilung von diesen Widerständen RR1–RR4 in einem breiten Spannungsbereich durchgeführt werden kann; (ii) der Widerstand von jedem einer zweiten Gruppe von vier Widerständen RR1–RR4 eingestellt, damit Spannungsteilung von diesen Widerständen RR1–RR4 in einem mittleren Spannungsbereich durchgeführt werden kann; und (iii) der Widerstand von jedem einer dritten Gruppe von vier Widerständen RR1–RR4 eingestellt, damit Spannungsteilung von diesen Widerständen RR1–RR4 in einem engen Spannungsbereich durchgeführt werden kann. Mit anderen Worten fungieren diese drei Registergruppen als eine Widerstandsgruppe niedriger Genauigkeit, als eine Widerstandsgruppe mittlerer Genauigkeit bzw. als eine Widerstandsgruppe hoher Genauigkeit. Gleichermaßen werden die zwölf Datenelemente in den Speichern 242 als Daten niedriger Genauigkeit, als Daten mittlerer Genauigkeit bzw. als Daten hoher Genauigkeit zu ihren entsprechenden MOS-Transistoren zugeführt. Als Folge werden die zwölf MOS-Transistoren auf Basis der aus den Speichern 242 ausgelesenen 12-Bit-Daten entweder in den Durchlasszustand oder in den Sperrzustand versetzt. Folglich sind Widerstände der drei Widerstandsgruppen, die von den entsprechenden MOS-Transistoren ausgewählt wurden, und der Widerstand RR5 in Reihe verbunden und VREF wird von diesen Widerständen in Reihenschaltung spannungsgeteilt. Auf diese Weise wird eine aus der Spannungsteilung von VREF resultierende Spannung, d. h. eine Spannung, die in hohem Maße genau sein kann, an das Gatter des MOS-Transistors Q5 angelegt, um so einem Bezugsstrom zu ermöglichen, einen weiter geteilten Feinwert anzunehmen. Wenn anhand von Kennlinien einer Testobjekt-Schaltung und anhand erforderlicher Genauigkeit geurteilt wird, dass Testen mit grober Genauigkeit ausreicht, dann werden lediglich die vier Widerstände niedriger Genauigkeit zum Erzielen eines Bezugsstroms verwendet. Wenn dagegen Testen mit hoher Genauigkeit erforderlich ist, dann werden alle Widerstandsgruppen niedriger, mittlerer und hoher Genauigkeit zum Erzielen eines Bezugsstroms verwendet. Das Testen wird auf Basis des erzielten Bezugsstroms durchgeführt. Jeder der erfassten Ströme I11–I61 wird nach Wert mit einem solchen erzielten Bezugsstrom verglichen und durch die Vergleichsschaltung 244 beurteilt.
Der Aspekt der oben beschriebenen Struktur besteht darin, integrierte Halbleiterschaltungen bereitzustellen, die schnell getestet werden können, wenn Testen mit niedriger Genauigkeit durchgeführt werden kann, da lediglich die vier Widerstände niedriger Genauigkeit beteiligt sind, und außerdem bei Bedarf mit hoher Genauigkeit getestet werden können.
Die Anzahl von Bezugsstrom-Bestimmungsspeichern 242, die jeweils vier Bits speichern können, ist drei, wobei dies einem Bezugsstrom das Annehmen von zwölf unterschiedlichen Werten ermöglicht. Die Anzahl von Bezugsstrom-Bestimmungsspeichern ist jedoch nicht auf drei begrenzt und die Anzahl von Bits, für deren Speichern jeder Speicher konstruiert ist, ist nicht auf vier begrenzt.
Wie oben beschrieben wird, werden die Bezugsströme durch Eingangswerte in den Bezugsstrom-Bestimmungsspeicher 242 bestimmt. Mit Bezug auf die 3 und 4 als eine modifizierte Version der Bezugsstrom-Bestimmungstechnik wird nun im Folgenden eine Bezugsstrom-Bestimmungsstruktur auf der Basis eines tatsächlich gemessenen Leckstromwerts beschrieben.
4 ist ein Schaltplan einer Schaltung zur Verwendung beim Bestimmen eines Bezugsstromwerts auf Basis eines gemessenen Leckstromwerts. In der folgenden Beschreibung werden dieselben Elemente, die auch in 3 gezeigt werden, mit gleichen Bezugszeichen angezeigt und die Beschreibung davon entfällt.
Eine Testschaltung 340 von 4 resultiert aus dem Hinzufügen einer Struktur zum sequenziellen Erhöhen des Werts von Bezugsstrom zu der Testschaltung 240 von 3. Eine Bezugsstrom-Bestimmungsschaltung 341 ist eine Signalzuführeinrichtung zum Bereitstellen der Strombezeichnungssignale L1–L4 auf der Basis von parallelen Daten, die aus Bits bestehen, bei denen die Anzahl von logischen Einsbits lediglich eins ist (mit anderen Worten: alle restlichen anderen Bits sind logische Nullbits), um einen Strombezugswert zu bestimmen. Die Schaltung 341 ist aus einer Umkehrschaltung NOT aus drei NICHT-Gliedern, einem NICHT-Glied INV, NAND-Schaltungen NA1–NA3, einem NMOS-Transistor Q8 und einem Bezugsstrom-Bestimmungsspeicher 342 aufgebaut. Der Speicher 342 ist eine Speichereinrichtung zum Speichern von Bits, die allesamt zu Beginn des Betriebs der Schaltung 341 bei logischer Null sind. Mit dem Betrieb der Schaltung 341 arbeitet der Speicher 342 als ein Schieberegister und erzeugt und speichert parallele Daten. Ein Strombestimmungstakt ICLK, der über den NMOS-Transistor Q8 auf den Speicher 342 angewendet wird, ist ein Takt, um dem Speicher 342 das Durchführen sequenziellen Schiebebetriebs zu ermöglichen. Ein Bezugsstrom-Bestimmungssignal IDET, das auf den Speicher 342 angewendet wird, ist ein Signal, das aus einer Bitfolge besteht, von der ein Bit in der Position des höchstwertigen Bits das einzige HIGH-Bit ist (das heißt, dass alle restlichen anderen Bits LOW sind). RESET zeigt ein Rücksetzsignal an und der LOW-Zustand des Signals RESET zu der Zeit, wenn der Takt ICLK nicht zu dem Speicher 342 zugeführt wird, beginnt eine Zuführung des Takts ICLK zu dem Speicher 342.
Der Betrieb der Bezugsstrom-Bestimmungsschaltung 341 wird beschrieben. Es wird ein Bezugs-Schaltungsblock vorgewählt, der der Schaltungsblock ist, bei dem in Anbetracht der Schaltungskonfiguration geschätzt wird, dass er höchstwahrscheinlich dem Auftreten von Leckstrom unterliegt, und es wird ein Leckstrom gemessen, der in dem Bezugs-Schaltungsblock fließt. Ein Schaltungsstrom, der in dem Bezugs-Schaltungsblock als die Testobjekt-Schaltung 230 fließt, wird von den Schaltungsblock-Schaltteilen 220A und 220B von 3 über einen Testmodusbetrieb-Stromweg zu der Vergleichsschaltung 244 zugeführt. Die Vergleichsschaltung 244 vergleicht den Schaltungsstrom als einen erfassten Strom I und einen Bezugsstrom und stellt das Blocktestergebnis T mit HIGH bereit, wenn der erfasste Strom den Bezugsstrom überschreitet.
Als das Signal IDET von 4 wird ein Seriensignal [HIGH LOW LOW LOW ..., LOW] sequenziell gemäß dem Takt ICLK zugeführt und zwar auf der Basis von Strombestimmungsdaten [1 0 0 0 ... 0] einer Bitfolge, von der ein Bit in der Position des höchstwertigen Bits das einzige logische Einsbit ist und alle restlichen anderen Bits logische Nullbits sind. Als das Signal RESET wird ein LOW lediglich zu Beginn des Betriebs der Schaltung 341 zugeführt und in den anderen Situationen wird ein HIGH zugeführt. Mit anderen Worten ist bei Beginn des Betriebs der Schaltung 341 ist das Signal RESET LOW, so dass der Ausgang der NAND-Schaltung NA3, d. h. ein Eingang der NAND-Schaltung NA2, auf HIGH festgeschaltet ist.
Es wird eine Situation in Betracht gezogen, bei der das Blocktestergebnis T LOW ist, d. h. eine Situation, bei der ein erfasster Strom von dem Bezugs-Schaltungsblock unter den Bezugsstrom fällt. In einem solchen Fall ist, da das Ergebnis T zu einem Eingang der NAND-Schaltung NA1 zugeführt wird und ein Signal, das eine Umkehr des Ergebnisses T ist, zu dem zweiten Eingang der NAND-Schaltung NA1 zugeführt wird, der Ausgang der NAND-Schaltung NA1 als der zweite Eingang der NAND-Schaltung NA2 unabhängig von dem Ergebnis T HIGH. Da alle Eingänge der NAND-Schaltung NA2 HIGH sind, ist der Ausgang der NAND-Schaltung NA2 daher LOW. Das NICHT-Glied INV stellt ein HIGH als seinen Ausgang bereit, das den MOS-Transistor Q8 einschaltet. Der Takt ICLK wird dann auf den Speicher 342 angewendet. In dem Speicher 342 wird das Signal IDET nach dem Takt ICLK sequenziell verschoben.
Nächstfolgend wird eine Situation in Betracht gezogen, bei der ein HIGH des Signals IDET auf der Basis des höchstwertigen Bits logischer Eins von Strombestimmungsdaten sequenziell verschoben wird, was dazu führt, dass das Blocktestergebnis T HIGH wird, wobei mit anderen Worten eine Situation betrachtet wird, bei der ein erfasster Strom den Bezugsstrom überschreitet. In diesem Fall wird das Blocktestergebnis T mit HIGH zu dem einen Eingang der NAND-Schaltung NA1 zugeführt und danach wird das Blocktestergebnis T, das verzögert und von der Umkehrschaltung NOT von HIGH zu LOW umgekehrt wurde, zu dem zweiten Eingang der NAND-Schaltung NA1 zugeführt. Mit anderen Worten werden lediglich für einen kurzen Zeitraum von dem Zeitpunkt, zu dem das Ergebnis T zu dem einen Eingang der NAND-Schaltung NA1 zugeführt wird, bis zu dem Zeitpunkt, zu dem das verzögere umgekehrte Ergebnis T zu dem zweiten Eingang der NAND-Schaltung NA1 zugeführt wird, beiden Eingängen der NAND-Schaltung NA1 jeweils mit HIGH zugeleitet. Als Folge führt die Schaltung NA1 lediglich für einen kurzen Zeitraum ein LOW als ihren Ausgang zu einem Eingang der NAND-Schaltung NA2 zu. In diesem Fall führt die NAND-Schaltung NA2 unabhängig von dem Pegel von Signalen, die von der NAND-Schaltung NA3 empfangen werden, ein HIGH als ihren Ausgang zu. Auf Grund dessen ist der Ausgang des NICHT-Glieds INV LOW und der NMOS-Transistor Q8 schaltet sich daher aus. Das Zuführen des Takts ICLK zu dem Speicher 342 kommt zu einem Stillstand. Folglich wird in dem Speicher 342 das Signal IDET, das sequenziell verschoben wurde, festgeschaltet. Mit anderen Worten werden Daten, die den erfassten Strom von dem Bezugsblock beschreiben, in diesem Fall in der Form von parallelen Daten in dem Speicher 342 gehalten. Danach werden, wenn der Wert des erfassten Stroms unter den Wert fällt, der einen fatalen Defekt, wie einen Kurzschluss auf Grund von Überbrückung zwischen Drähten, anzeigt, die parallelen Daten dann als SIGNALE L1–L4 zu der Schaltung 243 zugeführt. Eine solche Anordnung ermöglicht das Verwenden des Werts des erfassten Stroms von dem Bezugsblock als einen Leckstrom-Bezugsuvert.
Ein LOW kann als SIGNAL RESET zu dem Zeitpunkt, zu dem erneut ein Vergleich zwischen erfasstem Strom und Bezugsstrom erfolgt, bereitgestellt werden. Dies versetzt den Speicher 342 erneut in den Betriebsanfangszustand und die Zuführung des Takts ICLK kann begonnen werden.
Nach der vorliegenden modifizierten Version wird ein Leckstrom, der in einem Schaltungsblock fließt, bei dem in Anbetracht der Schaltungskonfiguration geschätzt wird, dass er höchstwahrscheinlich dem Auftreten von Leckstrom unterliegt, tatsächlich gemessen und ein Leckstrom, der in einem unterschiedlichen Schaltungsblock fließt, wird unter Verwendung eines solchen gemessenen Werts als Bezugswert beurteilt. Die Verwendung eines solchen tatsächlich gemessenen Werts ermöglicht das Durchführen von Tests, ohne selbst dann, wenn es eine Änderung bei dem Wert von Leckstrom auf Grund von beispielsweise Prozessschwankung gibt, einen übermäßig drastischen Bezugswert zu übernehmen. Die vorliegende modifizierte Version stellt integrierte Halbleiterschaltungen bereit, die mit einer stabilen Erfragsrate gefertigt werden können.
Die vorliegende modifizierte Version kann auf einen spezifizierten Schaltungsblock angewendet werden, bei dem in Anbetracht der Schaltungskonfiguration geschätzt wird, dass er sehr wahrscheinlich von Leckstrom beeinflusst wird. Wenn in einem solchen Fall ein solcher Schaltungsblock als normal arbeitend beurteilt wird, kann angenommen werden, dass die restlichen anderen Schaltungen ebenfalls normal arbeiten. Dadurch werden integrierte Halbleiterschaltungen betreitgestellt, die unter Beteiligung einer geringeren Anzahl von Testschritten getestet werden können.
Als Kandidat für Messung, das heißt als ein Bezugs-Schaltungsblock, kann entweder ein Schaltungsblock auf demselben Chip oder ein Schaltungsblock auf einem unterschiedlichen Chip verwendet werden. Zum Beispiel kann, wenn bei einem bestimmten Chip, der in der Nähe eines Umfangs einer Halbleiterscheibe ausgebildet ist, geschätzt wird, dass er höchstwahrscheinlich dem Auftreten von Leckstrom unterliegt, ein in einem solchen Chip ausgebildeter Schaltungsblock als ein Bezugs-Schaltungsblock verwendet werden.
Im Besonderen ermöglicht dies, wenn einer von Schaltungsblöcken in einem unterschiedlichen Chip mit derselben Struktur wie ein Testobjekt-Schaltungsblock als ein Bezugs-Schaltungsblock ausgewählt wird, genaueres Durchführen des Testens, da sie bei dem Leckstromwert nahezu miteinander identisch sind.
Zusätzlich kann als ein Bezugs-Schaltungsblock ein Schaltungsblock, der angrenzend an einen Testobjekt-Schaltungsblock liegt, verwendet werden. Mit anderen Worten wird ein Schaltungsblock, von dem angenommen wird, dass er unter Fertigungsbedingungen, die den Fertigungsbedingungen eines Testobjekt-Schaltungsblocks höchst ähnlich waren, gefertigt wurde, als ein Bezugs-Schaltungsblock verwendet. Dies stellt eine integrierte Halbleiterschaltung bereit, die aus Schaltungsblöcken mit einer einheitlicheren Leckstromverteilung hergestellt ist. Eine solche Anordnung ist zum Beispiel beim Fertigen integrierter Halbleiterschaltungen in Massen wirksam. Zusätzlich kann die Testkonfiguration vereinfacht werden, da ein Leckstrom, der in einem Testobjekt-Schaltungsblock fließt, und ein anderer, der in einem angrenzenden Schaltungsblock fließt, immer miteinander verglichen werden.
Wenn ein Schaltungsblock mit einer Konfiguration, die sich von einem Testobjekt-Schaltungsblock unterscheidet, verwendet wird, kann dies das Problem erzeugen, dass auf Grund des Konfigurationsunterschieds eine Differenz bei dem Leckstromwert zwischen diesen zwei Schaltungsblöcken auftritt. In diesem Fall kann eine Anordnung vorgenommen werden, um einen Test durch eine Schwellenverschiebung durch die Vergleichsschaltung 244 von 3 durchzuführen, um zu verhindern, dass eine normale Leckstromwertdifferenz als Fehler beurteilt wird.
Nach der vorliegenden modifizierten Version wird die Zuführung des Takts ICLK zu dem Speicher 342 getrennt, wenn das Blocktestergebnis T in den HIGH-Zustand eintritt. Dieselbe Anordnung kann auf das Testen, wie zum Beispiel einen IDDQ-Test, angewendet werden. Mit anderen Worten kann die Schaltungsstruktur von 4 selbst dann verwendet werden, wenn in dem Verlauf eines IDDQ-Tests an der integrierten Halbleiterschaltung von 1 ein Fehler erfasst wird. In diesem Fall wird zu dem Zeitpunkt, zu dem das Blocktestergebnis T in den HIGH-Zustand eintritt, d. h., wenn ein erfasster Strom von dem Bezugs-Schaltungsblock den Bezugsstrom überschreitet, der Verschiebebetrieb des Abtastregisters 210 von 1 unterbrochen, um den Test abzubrechen. Dies beseitigt die Notwendigkeit, sich nach dem Erfassen eines Fehlers Zeit zum Testen zu nehmen, weshalb Verringerungen der Gesamttestzeit erreicht werden.
Nimmt man nun Bezug auf 5, wird darin eine andere modifizierte Version der integrierten Halbleiterschaltung der vorliegenden Erfindung gezeigt. Es wird bevorzugt, dass selbst dann, wenn die oben beschriebene Testtechnik entdeckt, dass eine integrierte Halbleiterschaltung einen fehlerhaften Schaltungsblock darin enthält, eine solche fehlerhafte integrierte Halbleiterschaltung vollständig wieder auf Normalbetrieb zurückgesetzt und als ein Produkt verwendet werden kann, statt sie zu entsorgen. Bei der vorliegenden modifizierten Version wird eine in 5 gezeigte Struktur verwendet, um eine integrierte Halbleiterschaltung bereitzustellen, die selbst dann, wenn sie als nicht nonnal arbeitend beurteilt wird, auf Normalbetrieb zurückgesetzt werden kann. 5 ist ein Schaltplan, der einen Teil einer Schaltung als Resultat des Hinzufügens eines Ersatz-Blockschaltkreises zu der Schaltung von 2 zeigt. In der folgenden Beschreibung werden dieselben Elemente, die auch in 2 gezeigt werden, mit gleichen Bezugszeichen angezeigt und die Beschreibung davon entfällt.
Ein Ersatz-Blockschaltkreis 400 von 5 ist eine Schalteinrichtung für das Umschalten eines fehlerhaften Schaltungsblocks auf einen Ersatz-Schaltungsblock. Die Schaltung 400 besitzt einen Ersatz-Speicherblock 235, einen PMOS-Transistor mit hoher Vt THP3Y, einen NMOS-Transistor mit hoher Vt THN3Y, einen NMOS-Transistor mit niedriger Vt QN3Y, einen PMOS-Transistor mit niedriger Vt QP3Y, einen Schalt-NMOS-Transistor SW3Y, Sicherungseinrichtungen F1–Fn und eine NAND-Schaltung NA4.
Der Ersatz-Speicherblock 235 ist ein Speicherblock zum Ersetzen durch einen fehlerhaften Speicherblock, der dieselbe Struktur wie jeder des ersten bis n-ten Speicherblocks 232–233 (M1–Mn) aufweist. Die Transistoren THP3Y und THN3Y sind Stromzuführleitungs-Umschaltungseinrichtungen. Bei Eintritt in den Durchlasszustand sichert der Transistor THP3Y einen Stromweg für den Betrieb des Ersatz-Speicherblocks 235. Bei Eintritt in den Durchlasszustand sichert der Transistor THN3Y einen Stromweg für den Testbetrieb des Ersatz-Speicherblocks 235. Die Transistoren QN3Y und QP3Y sind Antriebselemente für das Umschalten der Transistoren THP3Y und THN3Y nach dem Pegel des Testfreigabesignals TE.
Jede Sicherungseinrichtung F (F1–Fn) ist eine Schaltungstrenneinrichtung, die aus einem Sicherungswiderstand R (R31–R3n) und einem NMOS-Transistor N (N31–N3n) besteht. Als die NMOS-Transistoren N31–N3n werden Transistoren mit einem kleinen Verhältnis von Gatterbreite zu Gatterlänge (d. h. hochohmige Transistoren, in denen geringer Strom fließt) eingesetzt. Die NAND-Schaltung NA4 ist ein logisches Gatter zum Bereitstellen eines aus einem NAND-Logiksignal gebildeten Ersatzblock-Umschaltsignals SCB auf Basis des Ausgangs von jeder Sicherungseinrichtung F1–Fn. Der Transistor SW3Y ist eine Schalteinrichtung zum Öffnen und Schließen eines Stromwegs für den Betrieb des Ersatz-Speicherblocks 235 nach dem Pegel von SIGNAL SCB, das von der NAND-Schaltung NA4 empfangen wurde.
Jeder der Speicherblöcke M1–Mn, die in der Struktur mit dem Ersatz-Speicherblock 235 identisch sind, ist ein Speicherblock zum elektrischen Ersetzen durch den Ersatzblock 235, wenn er als ein fehlerhafter Speicherblock bestimmt wird. Zwischen dem Knoten des ersten Speicherblocks 232 und des Transistors THN31 und des Transistors THP31 ist der Transistor SW31 geschaltet, dessen Gatter mit dem Ausgang der Sicherungseinrichtung F1 gekoppelt ist. Auf gleiche Weise ist zwischen dem Knoten des n-ten Speicherblocks 233 und des Transistors THN3n und des Transistors THP3n der Transistor SW3n geschaltet, dessen Gatter mit dem Ausgang der Sicherungseinrichtung Fn gekoppelt ist. Die restlichen anderen Speicherblöcke sind in der Schaltungsstruktur mit dem ersten und n-ten Speicherblock identisch. Die Gatter der Transistoren SW31–SW3n sind jeweils mit den Eingängen der NAND-Schaltung NA4 gekoppelt.
Mit Bezug auf 5 wird nun im Folgenden der Speicherblock-Ersetzbetrieb des Ersatz-Blockschaltkreises 400 beschrieben.
Zuerst wird eine Situation betrachtet, bei der jeder Speicherblock M1–Mn normal arbeitet. In diesem Fall wird keine Verarbeitung an jedem Sicherungswiderstand R31–R3n durchgeführt. Folglich nehmen die Ausgänge von den Sicherungseinrichtungen F1–Fn jeweilige Werte an, die durch Spannungsteilung von VCIR durch die Transistoren N31–N3n, die als hochohmige Widerstände genommen werden, und die Sicherungswiderstände R31–R3n erzeugt werden. Diese Ausgänge sind daher alle mit einem Pegel sehr nahe an HIGH festgeschaltet. Als Folge werden alle Transistoren SW31–SW3n der Speicherblöcke M1–Mn in den Durchlasszustand versetzt und der Ausgang der NAND-Schaltung NA4, d. h. SIGNAL SCB, wird LOW, um so den Transistor SW3Y des Ersatz-Speicherblocks 235 auszuschalten. Als Folge werden Stromwege für den Betrieb der Speicherblöcke M1–Mn gesichert und ein Stromweg für den Betrieb des Ersatz-Speicherblocks 235 wird getrennt, woraufhin jeder Speicherblock in den Betriebszustand zum Arbeiten eintritt.
Nächstfolgend wird eine Situation in Betracht gezogen, bei der der erste Speicherblock 232 als fehlerhafter Speicherblock beurteilt wird. In diesem Fall kann ein fehlerhafter Schaltungsblock aus Daten in dem Bezugsstrom-Bestimmungsspeicher spezifiziert werden, wenn das Blocktestergebnis T HIGH wird. Ein Sicherungswiderstand in Bezug auf den ersten Speicherblock 232, d. h. der Sicherungswiderstand R31, wird davon getrennt. Ein solches Trennen des Sicherungswiderstands R31 kann unter Verwendung von Techniken, wie Hochspannungsanwendung und Laser, die keinen Einfluss auf die anderen Elemente ausüben, durchgeführt werden. Als Folge wird der Ausgang der Sicherungseinrichtung F1 von dem Transistor N31, der als ein hochohmiger Widerstand genommen wird und auf den Pegel LOW festgeschaltet ist, zu GND herabgezogen. Der Transistor SW31 des ersten Speicherblocks 232 schaltet sich dann aus. Dagegen stellt, da der Ausgang der Sicherungseinrichtung F1 LOW wird (d. h. ein Eingang der NAND-Schaltung NA4), die NAND-Schaltung NA4 ein HIGH als SIGNAL SCB bereit. Auf Grund dessen schaltet sich der Transistor SW3Y des ersten Speicherblocks 235 ein. Während der Stromweg für den Betrieb des ersten Speicherblocks 232 (d. h. der fehlerhafte Speicherblock) getrennt wird, wird der Stromweg für den Betrieb des Ersatz-Speicherblocks 235 gesichert. Als Folge arbeitet der Ersatz-Speicherblock 235 an Stelle des ersten Speicherblocks 232.
Nach der vorliegenden modifizierten Version wird ein Speicherblock, der durch Testen als fehlerhaft festgestellt wird, durch einen Ersatz-Speicherblock ersetzt. Dies stellt integrierte Halbleiterschaltungen bereit, die durch solches Ersetzen auf Normalbetrieb zurückgesetzt werden können.
Der Transistor SW3Y des Ersatz-Speicherblocks 235 wird auf Basis des Ausgangs der Sicherungseinrichtungen F1–Fn unter Verwendung einer NAND-Schaltung gesteuert. Es wird ein einzelner Ersatz-Speicherblock für eine Vielzahl von regulären Speicherblöcken bereitgestellt. Wenn ein fehlerhafter Speicherblock in den regulären Speicherblöcken besteht, wird ein solcher fehlerhafter Speicherblock durch den Ersatz-Speicherblock ersetzt.
Die Beschreibung erfolgte in Bezug auf Speicherblöcke. Jedoch können für den Fall unterschiedlicher Typen von Schaltungsblöcken, wie Logikschaltungen, Ersatz-Logikschaltungen angeordnet werden.
Bei der obigen Beschreibung wird ein Ersatz-Schaltungsblock für n Schaltungsblöcke bereitgestellt. Jeder Schaltungsblock kann mit einem jeweiligen Ersatz-Schaltungsblock ausgestattet sein. Eine Vielzahl von Ersatz-Schaltungsblöcken kann entsprechend für eine Vielzahl von Schaltungsblöcken bereitgestellt werden. In dem letzteren Fall können als die Vielzahl von Ersatz-Schaltungsblöcken identische Schaltungsblöcke bereitgestellt werden. Ersatz-Schaltungsblöcke unterschiedlicher Typen, die aus Schaltungsblö cken, wie Speicherblöcke, desselben Typs ausgebildet sind, können bereitgestellt werden.
Des Weiteren kann Schaltungsblock-Ersetzen immer dann durchgeführt werden, wenn ein HIGH (Fehler) als das Blocktestergebnis T beim Testen jedes Schaltungsblocks bereitgestellt wird. Alternativ kann Stapel-Schaltungsblock-Ersetzen durchgeführt werden, bei dem Schaltungsblöcke, die das Anwenden eines HIGH (Fehler) auf die Registerschaltung 250 verursacht haben, allesamt zu einem Zeitpunkt durch Ersatz-Schaltungsblöcke ersetzt werden.
Zusätzlich ist dies so konstruiert, dass lediglich ein oder mehrere Schaltungsblöcke, die sehr wahrscheinlich nicht normal arbeiten werden, mit entsprechenden Ersatz-Schaltungsblöcken ausgestattet werden.
MOS-Transistoren mit hoher Vt, die angeordnet sind, um Schaltungsblöcke aus MOS-Transistoren mit niedriger Vt in dem Bereitschaftsmodusbetrieb auszuschalten, werden zum Auswählen eines Testobjekt-Schaltungsblocks aus den Schaltungsblöcken verwendet. Ein Schaltungsstrom, der in dem ausgewählten Schaltungsblock fließt, wird erfasst. Wenn der erfasste Strom den Bezugswert überschreitet, wird bestimmt, dass solch ein ausgewählter Schaltungsblock nicht normal arbeitet. Als Folge einer solchen Anordnung wird die Anzahl von Schaltungsblöcken, die zu einem Zeitpunkt getestet werden, ohne neues Bereitstellen von zusätzlichen Schalteinrichtungen begrenzt, woraufhin Testen, wie IDDQ-Testen, an Schaltungen, die aus MOS-Transistoren mit niedriger Vt gebildet werden, verwirklicht werden kann.
Des Weiteren wird ein Schaltungsblock, der nicht normal arbeitet, durch einen Ersatz-Schaltungsblock ersetzt. Dies stellt integrierte Halbleiterschaltungen bereit., die selbst dann, wenn ein Fehler darin auftritt, nicht sofortiger Entsorgung unterzogen werden und die auf Normalbetrieb zurückgesetzt werden können, um dadurch den Produktionsertrag zu verbessern.
Leckstrom wird nach Schaltungsblock beurteilt, wodurch es möglich wird, einen Schaltungsblock mit einem Leckstrom, der größer ist als ein Bezugswert, unter Schaltungsblöcken leicht zu spezifizieren. Dies stellt integrierte Halbleiterschaltungen bereit, die zu einfacher Schaltungsblockbewertung, Fehleranalyse und so weiter fähig sind.
Es kann eine Anordnung vorgenommen werden, bei der lediglich die Schaltungsblock-Schaltteile 220A und 220B und die Testobjekt-Schaltung 230 auf einem Chip bereitgestellt werden und eine bestimmte Kontaktstelle verwendet wird, um SIGNALE S11–S61 von außerhalb einer Halbleiterscheibe, an der der Chip ausgebildet ist, anzuwenden. Zusätzlich ist es möglich, die erfassten Ströme I11–I61 von außerhalb der Halbleiterscheibe zu untersuchen. Dadurch wird Testen, wie IDDQ-Testen, an Schaltungen, die aus MOS-Transistoren mit niedriger Vt bestehen, ohne erforderliche Erhöhungen der Chipfläche erreicht.
Zusätzlich zu dem Vorgenannten ist es möglich, eine Vielzahl von Schaltungsblöcken gleichzeitig zu testen, indem die Blockauswähldaten BS von Bits, von denen eine Vielzahl gewünschter Bits auf HIGH eingestellt ist, verwendet werden und indem ein Bezugswert adäquat eingestellt wird. Als Folge einer solchen Anordnung kann die Anzahl der Durchführungen eines Schaltungsblocktests verringert werden, da es ausreicht, dass Einzeltesten der Schaltungsblöcke lediglich dann durchgeführt wird, wenn dieses simultane Testen eine Fehleranzeige ergibt. Des Weiteren wird es möglich, das Testen an Schaltungsblöcken in derselben Situation, in der sie tatsächlich verwendet werden, durchzuführen.
Zusätzlich zu dem Vorgenannten kann jeder Schaltungsblock mit der Testschaltung 240 ausgestattet werden und das Blocktestergebnis T und der parallele Eingang können auf die Registerschaltung 250 angewendet werden. Diese Anordnung ermöglicht das Erhöhen der Anzahl von Schaltungsblöcken, die gleichzeitig getestet werden können.
Bei der in 3 gezeigten Struktur weist der Bezugsstrom-Bestimmungsspeicher 242 lediglich einen Typ von parallelen Daten auf. Es kann eine Anordnung vorgenommen werden, bei der ein Speicher, der eine Vielzahl unterschiedlicher Elemente von parallelen Daten speichern kann, bereitgestellt wird, um zwischen ihnen auszuwählen. Des Weiteren können ohne Ausbildung eines Speichers auf einem Chip parallele Daten für die Schaltung 243 von außerhalb einer Halbleiterscheibe, an der der Chip ausgebildet ist, bereitgestellt werden.
In der obigen Beschreibung sichert der Durchlasszustand der Transistoren THP11–THP61 Stromwege, die während des Normalmodusbetriebs verwendet werden, und der Durchlasszustand der NMOS-Transistoren THN11–THN61 sichert Stromwege, die während des Testmodusbetriebs verwendet werden, wobei die Transistoren THP11–THP61 und THN11–THN61 auf der Seite angeordnet werden, zu der Ströme von den Schaltungsblöcken fließen, und Signale TE und S positiv logisch sind; wobei diese aber nicht als beschränkend erachtet werden. Zum Beispiel ist in jedem Schaltungsblock ein Stromweg, durch den VCIR zugeführt wird, mit einem PMOS-Transistor mit hoher Vt an Stelle eines Transistors THP und mit einem NMOS-Transistor mit hoher Vt an Stelle eines Transistors THN ausgestattet, um zwischen einem Schaltungsweg, der während des Normalmodusbetriebs verwendet wird, und einem Schaltungsweg, der während des Testmodusbetriebs verwendet wird, umzuschalten.
Die Struktur der vorliegenden Erfindung wird verwendet, um Trennung von oder Verbindung mit einer Stromzuführschaltung herzustellen und, zusätzlich, um auf einen Schaltungsblock zu dem Zeitpunkt tatsächlicher Verwendung zuzugreifen. Wenn eine integrierte Halbleiterschaltung die Adresse eines fehlerhaften Schaltungsblocks zum Zeitpunkt tatsächlicher Verwendung empfängt, muss ein Ersatz-Schaltungsblock für den fehlerhaften Schaltungsblock ausgewählt werden. Es wird hier angenommen, dass ein fehlerhafter Schaltungsblock besteht. In einem solchen Fall, wobei Daten, die den fehlerhaften Schaltungsblock anzeigen, in der Registerschaltung 250 gehalten werden, werden die gehaltenen Daten und die decodierte Adresse eines Zugriffs-Objekt-Schaltungsblocks verglichen. Wenn sich eine Anzeige der Übereinstimmung ergibt, bedeutet dies, dass der Zugriffs-Objekt-Schaltungsblock nicht normal arbeitet. Daher kann eine Anordnung bei der Schaltungsstruktur im Voraus erfolgen, damit ein Ersatz-Schaltungsblock ein Objekt für Zugriff an Stelle des fehlerhaften Schaltungsblocks werden kann.

Claims

Integrierte Halbleiterschaltung, die umfasst: eine Testobjekt-Schaltung (230), die aus einer Vielzahl von Schaltungsblöcken (231-234) aufgebaut ist, die jeweils MOS-Transistoren mit einer ersten Schwellenspannung enthalten, und die einem Test unterzogen wird; gekennzeichnet durch: Stromzuführleitungs-Umschalteinrichtungen (THN-11–THN61, THP11–THP61), die in einer Stromzuführleitung jedes der Schaltungsblöcke angeordnet sind und aus MOS-Transistoren mit einer zweiten Schwellenspannung aufgebaut sind, die größer ist als die erste Schwellenspannung, um den Weg von Strom, der in jedem der Schaltungsblöcke fließt, auf einen Normalmodusbetrieb-Stromweg oder einen Testmodus-Stromweg zu schalten, während ein Schaltungsblock, der mit seinem Testmodus-Stromweg verbunden ist, von seinem Normalmodusbetrieb-Strom getrennt wird; eine Schaltungsblock-Auswähleinrichtung (210) zum Auswählen eines gewünschten Schaltungsblocks aus der Vielzahl von Schaltungsblöcken, der während des Test-Betriebsmodus eine Umschaltung des Stromwegs auf den Testmodus-Stromweg ausführen muss; und eine Testeinrichtung (240), die zu der Zeit, zu der der Wert eines Stroms, der auf dem umgeschalteten Testmodus-Stromweg in dem ausgewählten Schaltungsblock fließt, einen vorgegebenen Bezugswert übersteigt, ein spezifiziertes Signal (T) erzeugt, das anzeigt, dass der ausgewählte Schaltungsblock nicht normal arbeitet.
Integrierte Halbleiterschaltung nach Anspruch 1, wobei die Testobjekt-Schaltung (230) aus einer integrierten CMOS-Schaltung aufgebaut ist.
Integrierte Halbleiterschaltung nach Anspruch 1, wobei die Schaltungsblock-Auswähleinrichtung (210) ein Abtastregister zum Empfangen eines Signals und zum sequenziellen Verschieben des empfangenen Signals enthält, um ein Blockauswählsignal zu erzeugen, das verwendet wird, um den gewünschten Schaltungsblock auszuwählen.
Integriere Halbleiterschaltung nach Anspruch 1, wobei die Testeinrichtung (240) eine Bezugswert-Erzeugungseinrichtung (243) zum Erzeugen der vorgegebenen Bezugswerte enthält, die jeweils der Vielzahl von Schaltungsblöcken entsprechen.
Integrierte Halbleiterschaltung nach Anspruch 4, wobei die Testeinrichtung (240) des Weiteren enthält: Spannungsteileinrichtungen (R1B, R2B; R1A, R2A) zum Empfangen des Stroms, der auf dem umgeschalteten Stromweg in dem gewünschten Schaltungsblock fließt und zum Teilen einer empfangenen Bezugsspannung, um den Bezugswert zu erzeugen, der dem Wert des empfangenen Stroms gleich ist; und eine Speichereinrichtung (242) zum Aufnehmen erforderlicher Daten bei der Bezugsspannungsteilung.
Integrierte Halbleiterschaltung nach Anspruch 4, wobei die Bezugswert-Erzeugungseinrichtung (243) Einrichtungen (RR1–RR4) zum Bestimmen der Genauigkeit der Bezugswerte jeweils entsprechend der Vielzahl von Schaltungsblöcken enthält.
Integrierte Halbleiterschaltung nach Anspruch 4, wobei die Bezugswert-Erzeugungseinrichtung (243) Energiezuführleitungen (VREF) für die Erzeugung der Bezugswerte aufweist, die sich von den Energiezuführleitungen (VCIR) zur Zufuhr von Spannung zu der Vielzahl von Schaltungsblöcken (231–234) unterscheiden.
Integrierte Halbleiterschaltung nach Anspruch 7, die des Weiteren umfasst: einen Anschluss zum Zuführen von Spannung zu Energiezuführleitungen für die Zufuhr von Spannung zu der Vielzahl von Schaltungsblöcken von außerhalb der integrierten Halbleiterschaltung; und einen Anschluss zum Zuführen von Spannung zu den Energiezuführleitungen für die Erzeugung der Bezugswerte von außerhalb der integrierten Halbleiterschaltung.
Integrierte Halbleiterschaltung nach Anspruch 1, wobei die Testeinrichtung (240) eine Einrichtung zum simultanen Testen einer Vielzahl von Schaltungsblöcken enthält, die durch die Schaltungsblock-Auswähleinrichtung (210) aus der Vielzahl von Schaltungsblöcken (231–234) ausgewählt werden.
Integrierte Halbleiterschaltung nach Anspruch 1, die des Weiteren umfasst: einen Ersatz-Schaltungsblock (235), der die gleiche Schaltungsstruktur wie wenigstens einer der Vielzahl von Schaltungsblöcken (231–234) hat; und Schalteinrichtungen (SW31–SW3n), die, wenn ein spezifiziertes Signal (T) erzeugt wird, das anzeigt, dass ein Schaltungsblock in der Vielzahl von Schaltungsblöcken, der die gleiche Struktur hat wie der Ersatz-Schaltungsblock, nicht normal arbeitet, den fehlerhaften Schaltungsblock durch den Ersatz-Schaltungsblock ersetzen.
Integrierte Halbleiterschaltung nach Anspruch 1, wobei die Testeinrichtung (240) des Weiteren eine Unterbrechungseinrichtung enthält, die den Testmodusbetrieb unterbricht, wenn ein spezifiziertes Signal (T) erzeugt wird, das anzeigt, dass der ausgewählte Schaltungsblock nicht normal arbeitet.