DE69734170T2

DE69734170T2 - Taktrückgewinnungsschaltung für QAM Demodulator

Info

Publication number: DE69734170T2
Application number: DE69734170T
Authority: DE
Inventors: Eisaku Minato-ku Sasaki
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1996-03-07
Filing date: 1997-03-06
Publication date: 2006-06-22
Anticipated expiration: 2017-03-07
Also published as: JP2848320B2; DE69734170D1; EP0794634B1; EP0794634A2; US5789988A; JPH09247229A; EP0794634A3

Description

Hintergrund der Erfindung
Bereich der Erfindung
Die vorliegende Erfindung betrifft eine Taktrückgewinnungsschaltung für einen Quadratur-Amplitudenmodulations(QAM)demodulator.
Beschreibung der verwandten Technik
In einem Demodulator eines digitalen Mikrowellenkommunikationssystems wird ein Taktsignal von einem Empfangssignal zurückgewonnen, und das Empfangssignal wird durch das zurückgewonnene Taktsignal abgetastet, um digitale Daten zu erhalten.
In einer ersten Ausführungsform einer herkömmlichen Taktrückgewinnungsschaltung werden einem Analog/Digital (A/D)-Wandler und einem Vollwellengleichrichter ein kohärent erfaßtes analoges Basisbandsignal zugeführt. Eine Taktfrequenzkomponente des Mehrpegel-QAM-Empfangssignals wird im Ausgangssignal des Vollwellengleichrichters erzeugt. Ein Bandpaßfilter läßt nur diese Taktfrequenzkomponente hindurch. Ein Phasenvergleicher vergleicht die Phase des Ausgangssignals des Bandpaßfilters mit derjenigen des Ausgangssignals eines spannungsgesteuerten Oszillators, um einem Schleifenfilter ein Vergleichssignal zuzuführen. Das Taktsignal des spannungsgesteuerten Oszillators wird über einen Phasenschieber dem A/D-Wandler als Abtasttaktsignal mit einer Symbolzeitperiode zugeführt. Dies wird später ausführlich erläutert.
Die erste Ausführungsform der herkömmlichen Taktrückgewinnungsschaltung kann unabhängig vom Typ des Modulationssystems verwendet werden, wobei darin kein thermisches Rauschen und keine Verzerrung auftreten.
Weil die erste Ausführungsform der herkömmlichen Taktrückgewinnungsschaltung durch eine Analogschaltung gebildet wird, ist es jedoch schwierig, diese Schaltung durch eine integrierte Schaltung zu konstruieren, und außerdem können bei dieser Schaltung die Charakteristiken oder Kenngrößen der Komponenten schwanken und die Schaltung ist anfällig für Umgebungstemperatur- und Frequenzschwankungen. Außerdem wird, weil der A/D-Wandler nicht in einer Phasenregelschleife angeordnet ist, so dass die Phase des analogen Basisbandsignals unabhängig von derjenigen des Abtasttaktsignals ist, der Phasenschieber zum Abgleichen des Abtasttaktsignals bezüglich des Basisbandsignals bereitgestellt. Außerdem kann eine abgeglichene Phase aufgrund von Umgebungstemperaturschwankungen von einer optimalen Phase abweichen.
In einer zweiten Ausführungsform einer herkömmlichen Taktrückgewinnungsschaltung (vgl. JP-A-59-161149) wird einem A/D-Wandler ein kohärent erfaßtes analoges Basisbandsignal zugeführt, und der A/D-Wandler erzeugt ein digitales Ausgangssignal bei jeder Symbolzeitperiode. Das digitale Ausgangssignal wird über eine Phasenerfassungsschaltung einem Schleifenfilter zugeführt, und das Ausgangssignal des Schleifenfilters wird einem spannungsgesteuerten Oszillator zugeführt, der ein Abtasttaktsignal mit einer bestimmten Zeitperiode erzeugt.
Nachstehend wird der Algorithmus der Operation der Phasenerfassungsschaltung (Phasendetektor) erläutert. Es wird vorausgesetzt, dass drei aufeinanderfolgende abgetastete Digitaldatenelemente am Ausgang des A/D-Wandlers durch D₁, D₂ und D₃ bezeichnet werden. In diesem Fall wird, nur wenn die Polarität des Datenelements D₁ sich von derjenigen des Datenelements D₃ unterscheidet, ein durch eine XOR- (EXKLUSIV ODER) Verarbeitung zwischen der Polarität des Datenelements D₁ und der Polarität eines Fehlers des Datenelements D₂ erhaltenes Logiksignal berechnet und dem Schleifenfilter zugeführt. Das XOR-Logiksignal dient als Phasenerfassungssignal zum Darstellen, ob der Abtasttakt bezüglich einer optimalen Phase voraus- oder nacheilt. Dies wird ebenfalls später ausführlich erläutert.
In der zweiten Ausführungsform der herkömmlichen Taktrückgewinnungsschaltung wird, weil der A/D-Wandler in einer Phasenregelschleife angeordnet ist, die Abtastzeit oder die Phase automatisch auf die optimale Zeit oder die optimale Phase eingestellt. Infolgedessen ist keine Phasenregelungs- oder -abgleicheinrichtung erforderlich.
In der zweiten Ausführungsform der herkömmlichen Taktrückgewinnungsschaltung kann jedoch, weil ein deutlich offenes Augenmuster (Eye-Pattern) eines Signalübergangs erfaßt werden muss, ein Taktsignal nicht extrahiert werden, wenn ein derartiges Augenmuster aufgrund von Signalschwund (Fading) nicht deutlich ist.
In einer dritten Ausführungsform einer herkömmlichen Taktrückgewinnungsschaltung wird einem A/D-Wandler ein kohärent erfaßtes analoges Basisbandsignal zugeführt, und der A/D-Wandler erzeugt ein digitales Ausgangssignal bei jeder halben Symbolzeitperiode. Das digitale Ausgangssignal wird über eine Phasenerfassungsschaltung einem Schleifenfilter zugeführt, und das Ausgangssignal des Schleifenfilters wird einem spannungsgesteuerten Oszillator zugeführt, der ein Abtasttaktsignal mit der halben Symbolzeitperiode erzeugt.
Nachstehend wird der Algorithmus der Operation der Phasenerfassungsschaltung (Phasendetektor) erläutert. Es wird vorausgesetzt, dass drei aufeinanderfolgende abgetastete Di gitaldatenelemente am Ausgang des A/D-Wandlers durch D₁, D₂ und D₃ bezeichnet werden. In diesem Fall wird, nur wenn die Polarität des Datenelements D₁ sich von derjenigen des Datenelements D₃ unterscheidet, ein durch eine XOR- (EXKLUSIV ODER) Verarbeitung zwischen der Polarität des Datenelements D1 und der Polarität des Datenelements D₂ erhaltenes Logiksignal berechnet und dem Schleifenfilter zugeführt. Das XOR-Logiksignal dient als Phasenerfassungssignal zum Darstellen, ob der Abtasttakt bezüglich einer optimalen Phase voraus- oder nacheilt. Dies wird ebenfalls später ausführlich erläutert.
Auch in der dritten Ausführungsform der herkömmlichen Taktrückgewinnungsschaltung wird, weil der A/D-Wandler in einer Phasenregelschleife angeordnet ist, die Abtastzeit oder die Phase automatisch auf die optimale Zeit oder die optimale Phase eingestellt. Infolgedessen ist keine Phasenregelungs- oder -abgleicheinrichtung erforderlich. Außerdem kann, weil kein deutlich offenes Augenmuster eines Signalübergangs erforderlich ist, ein Taktsignal auch dann extrahiert werden, wenn ein derartiges Augenmuster aufgrund von Signalschwund (Fading) nicht deutlich ist.
Die dritte Ausführungsform der herkömmlichen Taktrückgewinnungsschaltung kann jedoch nur auf ein QPSK-System angewendet werden. D.h., im QPSK-System kann, weil die Zeitdauer, in der ein Augenmuster einer Signalwellenform oder eines Signalübergangs 0 V kreuzt (Nulldaten), relativ kurz ist, Jitter eines basierend auf Nulldurchgangssignalen zurückgewonnenen Taktsignals im Schleifenfilter ausreichend unterdrückt werden.
Andererseits ist in einem Mehrpegel-QAM-System, z.B. in einem 2^m-QAM-System (m ≥ 4), eine Zeitabweichung, in der ein Augenmuster eines Signalübergangs 0 V kreuzt (Nulldaten) relativ groß. Dadurch wird Jitter eines basierend auf Null durchgangsignalen zurückgewonnenen Taktsignals groß. Insbesondere wird, wenn der Wert m größer wird, das zulässige Jitter kleiner, wodurch die Fehlerratencharakteristik schlechter wird.
Die US-A-4912726 betrifft eine Schaltung zum Steuern der Entscheidungszeit für die Beurteilung eines Mehrpegelsignals auf eine gewünschte Entscheidungszeit. Die Steuerung wird derart ausgeführt, dass eine Phasenabweichung eines Entscheidungstaktes durch Bestimmen der Steigung eines Mehrpegelsignals bei der mittleren Entscheidungszeit anhand von Entscheidungsdaten an mindestens drei aufeinanderfolgenden Entscheidungszeiten reduziert und eine Entscheidungszeitabweichung anhand der Steigung und eines Fehlersignals bei der mittleren Entscheidungszeit bestimmt wird.
Kurze Beschreibung der Erfindung
Es ist eine Aufgabe der vorliegenden Erfindung, eine jitter-unterdrückende Taktrückgewinnungsschaltung für einen Mehrpegel-QAM-Demodulator, z.B. ein 2^m-QAM-System (m ≥ 4), bereitzustellen.
Erfindungsgemäß führt in einer Taktrückgewinnungsschaltung in einem Demodulator eines Mehrpegel-QAM-Systems ein A/D-Wandler eine A/D-Umwandlung eines kohärent erfaßten analogen Basisbandsignals in Synchronisation mit einem Abtasttakt aus, dessen Zeitperiode einer halben Symbolzeitperiode entspricht. Eine Phasenerfassungsschaltung (Phasendetektor) empfängt aufeinanderfolgend ein erstes, ein zweites und ein drittes abgetastetes Datenelement vom A/D-Wandler, bestimmt, ob eine Signalwellenform, die durch das erste und das dritte Datenelement erzeugt wird, innerhalb einer vorgegebenen Zeitdauer (Abweichung) einen Nullwert kreuzt, und vergleicht eine Polarität des zweiten abgetasteten Datenelements mit einer Polarität des ersten oder des dritten abge tasteten Datenelements, um ein Phasenerfassungssignal zu erzeugen, wenn die Signalwellenform den Nullwert kreuzt. Außerdem ist ein Schleifenfilter mit einem Ausgang der Phasenerfassungsschaltung verbunden, und ein spannungsgesteuerter Oszillator führt das Abtasttaktsignal dem A/D-Wandler gemäß einem Ausgangssignal des Schleifenfilters zu.
Dadurch wird, wenn die vorgegebene Zeitdauer zum Bestimmen von Phaseninformation klein ist, die Schwankung des Phasenerfassungssignals reduziert.
Kurze Beschreibung der Zeichnungen
Die vorliegenden Erfindung wird anhand der nachstehenden Beschreibung im Vergleich zum Stand der Technik und unter Bezug auf die beigefügten Zeichnungen näher erläutert; es zeigen:
1 ein Schaltungsdiagramm zum Darstellen einer ersten Ausführungsform einer herkömmlichen Taktrückgewinnungsschaltung;
2 ein Schaltungsdiagramm zum Darstellen einer zweiten Ausführungsform einer herkömmlichen Taktrückgewinnungsschaltung;
3 ein Zeitdiagramm zum Darstellen der Arbeitsweise der Schaltung von 2;
4 eine Tabelle zum Darstellen der Arbeitsweise der Phasenerfassungsschaltung von 2;
5 ein Schaltungsdiagramm zum Darstellen einer dritten Ausführungsform einer herkömmlichen Taktrückgewinnungsschaltung;
6 ein Zeitdiagramm zum Darstellen der Arbeitsweise der Schaltung von 5;
7 eine Tabelle zum Darstellen der Arbeitsweise der Phasenerfassungsschaltung von 5;
8 ein Schaltungsdiagramm zum Darstellen einer Ausführungsform einer erfindungsgemäßen Taktrückgewinnungsschaltung;
9 ein Zeitdiagramm zum Darstellen der Arbeitsweise der Schaltung von 8;
10 eine Tabelle zum Darstellen der Arbeitsweise der Phasenerfassungsschaltung von 8;
11A bis 11K Zeitdiagramme zum Darstellen der Arbeitsweise der Schaltung von 8;
12 ein Schaltungsdiagramm zum Darstellen einer Modifikation der Schaltung von 8; und
13 eine Tabelle zum Darstellen der Arbeitsweise der Phasenerfassungsschaltung von 12.
Beschreibung der bevorzugten Ausführungsform
Bevor die bevorzugte Ausführungsform der Erfindung beschrieben wird, werden in einem Demodulator eines digitalen Mikrowellenkommunikationssystems, z.B. eines QAM-Systems, bereitgestellte herkömmliche Taktrückgewinnungsschaltungen unter Bezug auf die 1, 2, 3, 4, 5, 6 und 7 erläutert.
In 1, die eine erste Ausführungsform einer herkömmlichen Taktrückgewinnungsschaltung zeigt, wird ein kohärent erfaßtes analoges Basisbandsignal S_IN einem A/D-Wandler 101 und einem Vollwellengleichrichter 102 zugeführt. Das analoge Basisbandsignal S_IN wird beispielsweise durch kohärentes Erfassen eines I- oder eines Q-Kanalsignals eines Mehrpegel-QAM-Empfangssignals erhalten.
Die Zeitperiode des Ausgangssignals des Vollwellengleichrichters 102 entspricht einer Symbolzeitperiode T_S. Daher wird eine Taktfrequenzkomponente des Mehrpegel-QAM-Empfangssignals im Ausgangssignal des Vollwellengleichrichters 102 erzeugt. Ein Bandpaßfilter 103 läßt nur diese Takt frequenzkomponente durch. Ein Phasenvergleicher 104 verglicht die Phase des Ausgangssignals des Bandpaßfilters 103 mit derjenigen des Ausgangssignals eines spannungsgesteuerten Oszillators 106, um einem Schleifenfilter 105 ein Vergleichssignal zuzuführen. Das Taktsignal des spannungsgesteuerten Oszillators 106 wird über einen Phasenschieber 107 dem A/D-Wandler 101 als Abtasttaktsignal SC mit der Symbolzeitperiode T_S zugeführt, so dass der A/D-Wandler 101 bei jeder Symbolzeitperiode T_S ein digitales Ausgangssignal S_OUT erzeugt. In diesem Fall wird die Phase des Abtasttaktsignals SC durch den Phasenschieber 107 optimiert, indem es auf ein Taktsignal eines Senders (Modulators) abgeglichen wird.
Die Taktrückgewinnungsschaltung von 1 kann unabhängig vom Typ des Modulationssystems verwendet werden, so dass darin kein thermisches Rauschen und keine Verzerrung auftritt.
Weil die Taktrückgewinnungsschaltung von 1 durch eine Analogschaltung gebildet wird, ist es jedoch schwierig, diese Schaltung durch eine integrierte Schaltung zu konstruieren, und außerdem können bei dieser Schaltung die Charakteristiken oder Kenngrößen der Komponenten schwanken und ist die Schaltung anfällig für Umgebungstemperatur- und Frequenzschwankungen. Außerdem muß, weil der A/D-Wandler 101 nicht in einer Phasenregelschleife angeordnet ist, so dass die Phase des analogen Basisbandsignals S_IN unabhängig von derjenigen des Abtasttaktsignals SC ist, der Phasenschieber 107 das Abtasttaktsignal bezüglich des Basisbandsignals abgleichen. Außerdem kann eine derartige abgeglichene Phase aufgrund von Umgebungstemperaturschwankungen von einer optimalen Phase abweichen.
In 2, die eine zweite Ausführungsform einer herkömmlichen Taktrückgewinnungsschaltung zeigt (vgl. JP-A-59-161149) wird einem A/D-Wandler 201 ein kohärent erfaßtes a naloges Basisbandsignal S_IN zugeführt, und der A/D-Wandler erzeugt ein digitales Ausgangssignal S_OUT bei jeder Symbolzeitperiode T_S. Das digitale Ausgangssignal S_OUT wird über eine Phasenerfassungsschaltung 202 einem Schleifenfilter 203 zugeführt, und das Ausgangssignal des Schleifenfilters 203 wird einem spannungsgesteuerten Oszillator 204 zugeführt, der ein Abtasttaktsignal SC mit der Zeitperiode T_S erzeugt.
Der Algorithmus der Operation der Phasenerfassungsschaltung 202 ist folgender. Es wird vorausgesetzt, dass drei aufeinanderfolgende abgetastete Digitaldatenelemente am Ausgang des A/D-Wandlers durch D₁, D₂ und D₃ bezeichnet werden. In diesem Fall wird, nur wenn die Polarität des Datenelements D₁ sich von derjenigen des Datenelements D₃ unterscheidet, ein durch eine XOR- (EXKLUSIV ODER) Verarbeitung zwischen der Polarität des Datenelements D1 und der Polarität eines Fehlers des Datenelements D₂ erhaltenes Logiksignal PD berechnet und dem Schleifenfilter 203 zugeführt. Die Polarität des Fehlers des Datenelements wird später erläutert. Das XOR-Logiksignal PD dient als Phasenerfassungssignal zum Darstellen, ob die Abtastzeit bezüglich einer optimalen Phase voraus- oder nacheilt.
Die Phasenerfassungsschaltung 202 von 2 wird nachstehend unter Bezug auf die 3 und 4 ausführlicher erläutert. Es wird hierin vorausgesetzt, dass die Taktrückgewinnungsschaltung von 2 auf einen QPSK-Demodulator angewendet wird.
In 3, die ein Zeitdiagramm zum Darstellen von Übergängen eines Signals am Eingang des A/D-Wandlers 201 zeigt, stellen eine Abszisse eine Zeit und eine Ordinate eine Amplitude (Spannung) dar. Die Polarität des Signals oder die Polarität des Datenelements wird bestimmt, indem entschieden wird, ob der Spannungswert des Signals, d.h. des Datenelements, positiv oder negativ ist. Außerdem wird die Polarität eines Fehlersignals des Signals oder die Polarität eines Fehlers des Datenelements durch Vergleichen des Spannungswertes des Signals (oder des Datenelements) mit 0 V, +a und –a bestimmt.
Außerdem bezeichnen in 3 t₁, t₂, t₃, t_1a, t_2a, t_3a, t_1r, t_2r und t_3r Abtastzeitpunkte für den A/D-Wandler 201. Hierbei sind die Abtastzeitpunkte t₁, t₂ und t₃ optimale Zeitpunkte, die Abtastzeitpunkte t_1a, t_2a und t_3a vorauseilende Zeitpunkte und die Abtastzeitpunkte t_1r, t_2r und t_3r nacheilende Zeitpunkte. Nur die Signalwellenformen 301, 302, 303 und 304 erfüllen die Bedingung, dass die Polarität des zum ersten Abtastzeitpunkt t₁, t_1a oder t_1r abgetasteten Datenelements D₁ sich von der Polarität des zum dritten Abtastzeitpunkt t₃, t_3a oder t_3r abgetasteten Datenelements D₃ unterscheidet.
Wenn das Eingangssignal des A/D-Wandlers 201 zu den optimalen Abtastzeitpunkten t₁, t₂ und t₃ abgetastet wird, beträgt das Tastverhältnis (Mark Ratio) von "H" zu "L" in der Polarität des Datenfehlers "1".
Wie in 4 dargestellt ist, gleicht, wenn das Eingangssignal des A/D-Wandlers 201 zu den vorauseilenden Abtastzeitpunkten t_1a, t_2a und t_3a abgetastet wird, die Polarität eines Fehlers des Datenelements D₂ zum zweiten Abtastzeitpunkt t_2a für alle Signalwellenformen 301, 302, 303 und 304 der Polarität des Datenelements D₁ zum ersten Abtastzeitpunkt t_1a. Dadurch nimmt ein durch eine XOR-Operation zwischen der Polarität des Datenelements D₁ und der Polarität des Fehlers des Datenelements D₂ erhaltenes Logiksignal für alle Signalwellenformen 301, 302, 303 und 304 den Pegel "L" an.
Wie ebenfalls in 4 dargestellt ist, ist, wenn das Eingangssignal des A/D-Wandlers 201 zu den nacheilenden Abtastzeitpunkten t_1r, t_2r und t_3r abgetastet wird, die Polari tät eines Fehlers des Datenelements D₂ zum zweiten Abtastzeitpunkt t_2a für alle Signalwellenformen 301, 302, 303 und 304 der Polarität des Datenelements D₁ zum ersten Abtastzeitpunkt t_1a entgegengesetzt. Dadurch nimmt ein durch eine XOR-Operation zwischen der Polarität des Datenelements D₁ und der Polarität eines Fehlers des Datenelements D₂ erhaltenes Logiksignal für alle Signalwellenformen 301, 302, 303 und 304 den Pegel "H" an.
Daher stellt das vorstehend erwähnte XOR-Logiksignal Phaseninformation über das Abtasttaktsignal SC dar, so dass diese Phaseninformation dem Schleifenfilter 203 zugeführt wird und eine automatische Phasenregel (APC) -spannung für den spannungsgesteuerten Oszillator 204 erzeugt wird.
In der Taktrückgewinnungsschaltung von 2 wird, weil der A/D-Wandler 201 in einer Phasenregelschleife angeordnet ist, der Abtastzeitpunkt oder die Phase automatisch in die Nähe des optimalen Zeitpunkts oder der optimalen Phase gebracht. Infolgedessen ist der Phasenschieber 107 von 1 als Phasenabgleicheinrichtung unnötig.
In der Taktrückgewinnungsschaltung von 2 kann jedoch, weil ein deutlich offenes Augenmuster einer Signalwellenform erfaßt wird, kein Taktsignal extrahiert werden, wenn ein derartiges Augenmuster aufgrund von Signalschwund (Fading) nicht deutlich ist. Im allgemeinen wird in einem digitalen Mikrowellenkommunikationssystem ein Entzerrer als Gegenmaßnahme für durch Signalschwund verursachte Intersymbolinterferenz bereitgestellt, so dass ein Augenmuster am Ausgang des Entzerrers deutlich ist. Auch in diesem Fall kann jedoch, wenn ein Taktsignal nicht zurückgewonnen wird, die Funktion des Entzerrers nicht geeignet genutzt werden.
In 5, die eine dritte Ausführungsform einer herkömmlichen Taktrückgewinnungsschaltung zeigt, wird einem A/D-Wandler 501 ein kohärent erfaßtes analoges Basisbandsig nal S_IN zugeführt, und der A/D-Wandler erzeugt ein digitales Ausgangssignal S_OUT bei jeder halben Periode der Symbolzeitperiode T_S. Das digitale Ausgangssignal S_OUT wird über eine Phasenerfassungsschaltung 502 einem Schleifenfilter 503 zugeführt, und das Ausgangssignal des Schleifenfilters 503 wird einem spannungsgesteuerten Oszillator 504 zugeführt, der ein Abtasttaktsignal SC einer Zeitperiode T_S/2 erzeugt.
Nachstehend wird der Algorithmus der Operation des Phasendetektors 502 erläutert. Es wird vorausgesetzt, dass drei aufeinanderfolgende abgetastete Digitaldatenelemente am Ausgang des A/D-Wandlers 501 durch D₁, D₂ und D₃ bezeichnet werden. In diesem Fall wird, nur wenn die Polarität des Datenelements D₁ sich von derjenigen des Datenelements D₃ unterscheidet, ein durch eine XOR- (EXKLUSIV ODER) Verarbeitung zwischen der Polarität des Datenelements D₁ und der Polarität des Datenelements D₂ erhaltenes Logiksignal PD berechnet und dem Schleifenfilter 503 zugeführt. Das XOR-Logiksignal PD dient als Phasenerfassungssignal zum Darstellen, ob die Abtastzeit einer optimalen Phase voraus- oder nacheilt.
Die Phasenerfassungsschaltung 502 von 5 wird nachstehend unter Bezug auf die 6 und 7 näher beschrieben. Hierin wird vorausgesetzt, dass die Taktrückgewinnungsschaltung von 5 ebenfalls auf einen QPSK-Demodulator angewendet wird.
In 6, die ein Zeitdiagramm zum Darstellen von Signalwellenformen (-übergängen) eines Signals am Eingang des A/D-Wandlers 501 zeigt, stellt eine Abszisse eine Zeit und eine Ordinate eine Amplitude (Spannung) dar. Die Polarität des Signals oder die Polarität des Datenelements wird bestimmt, indem entschieden wird, ob der Spannungswert des Signals, d.h. des Datenelements, positiv oder negativ ist.
Außerdem bezeichnen in 6 t₁, t₂, t₃, t_1a, t_2a, t_3a, t_1r, t_2r und t_3r Abtastzeitpunkt für den A/D-Wandler 501.
Hierbei sind die Abtastzeitpunkte t₁, t₂ und t₃ optimale Zeitpunkte, die Abtastzeitpunkte t_1a, t_2a und t_3a vorauseilende Abtastzeitpunkte und die Abtastzeitpunkte t_1r, t_2r und t₃ _r nacheilende Zeitpunkte. Nur die Signalwellenformen (-übergänge) 601 und 602 erfüllen die Bedingung, dass die Polarität des zum ersten Abtastzeitpunkt t₁, t_1a oder t_1r abgetasteten Datenelements D₁ sich von der Polarität des zum dritten Abtastzeitpunkt t₃, t_3a oder t_3r abgetasteten Datenelements D₃ unterscheidet.
Wenn das Eingangssignal des A/D-Wandlers 501 zu den optimalen Abtastzeitpunkten t₁, t₂ und t₃ abgetastet wird, beträgt das Tastverhältnis von "H" zu "L" in der Polarität eines Datenfehlers "1".
Wie in 7 dargestellt ist, gleicht, wenn das Eingangssignal des A/D-Wandlers 501 zu den vorauseilenden Abtastzeitpunkten t_1a, t_2a und t_3a abgetastet wird, die Polarität des Datenelements D₂ zum zweiten Abtastzeitpunkt t₂ _a für beide Signalwellenformen 601 und 602 der Polarität des Datenelements D₁ zum ersten Abtastzeitpunkt t_1a. Dadurch nimmt ein durch eine XOR-Operation zwischen der Polarität des Datenelements D₁ und der Polarität des Datenelements D₂ erhaltenes Logiksignal für beide Signalwellenformen 601 und 602 den Pegel "L" an.
Wie ebenfalls in 7 dargestellt ist, ist, wenn das Eingangssignal des A/D-Wandlers 501 zu den nacheilenden Abtastzeitpunkten t_1r, t_2r und t_3r abgetastet wird, die Polarität des Datenelements D₂ zum zweiten Abtastzeitpunkt t₂ _a für beide Signalwellenformen 601 und 602 der Polarität des Datenelements D₁ zum ersten Abtastzeitpunkt t_1a entgegengesetzt. Dadurch nimmt ein durch eine XOR-Operation zwischen der Polarität des Datenelements D₁ und der Polarität des Datenelements D₂ erhaltenes Logiksignal für beide Signalwellenformen 601 und 602 den Pegel "H" an.
Daher stellt die vorstehend erwähnte XOR-Logik Phaseninformation über das Abtasttaktsignal SC dar, so dass diese Phaseninformation dem Schleifenfilter 503 zugeführt wird und eine APC-Spannung für den spannungsgesteuerten Oszillator 504 erzeugt wird.
Auch in der Taktrückgewinnungsschaltung von 5 wird, weil der A/D-Wandler 501 in einer Phasenregelschleife angeordnet ist, der Abtastzeitpunkt oder die Phase automatisch in die Nähe des optimalen Zeitpunkts oder der optimalen Phase gebracht. Daher ist der Phasenschieber 107 von 1 als Phasenabgleicheinrichtung unnötig. Außerdem kann, weil kein deutlich offenes Augenmuster einer Signalwellenform erforderlich ist, eine Nulldurchgangzeit extrahiert werden, wenn ein derartiges Augenmuster aufgrund von Signalschwund oder Fading nicht deutlich ist.
Die Taktrückgewinnungsschaltung von 5 kann jedoch nur auf ein QPSK-System angewendet werden. D.h., im QPSK-System kann, weil eine Zeitabweichung, in der ein Augenmuster einer Signalwellenform 0 V kreuzt (Nulldaten), wie in 6 durch X dargestellt ist, relativ kurz ist, Jitter eines basierend auf Nulldurchgangsignalen zurückgewonnenen Taktsignals im Schleifenfilter 503 ausreichend unterdrückt werden.
Andererseits kann in einem Mehrpegel-QAM-System, z.B. in einem 2^m-QAM-System (m ≥ 4), eine Amplitude eines Augenmuster einer Signalwellenform relativ klein sein, so dass eine Zeitperiode, in der ein Augenmuster einer Signalwellenform 0 V kreuzt (Nulldaten) relativ groß ist. Infolgedessen wird Jitter eines auf Nulldurchgangsignalen zurückgewonnenen Taktsignals groß. Insbesondere wird, wenn der Wert m größer wird, das zulässige Jitter kleiner, wodurch die Fehlerratencharakteristik schlechter wird. Wenn die Bandbreite des Schleifenfilters 503 schmal gemacht wird, kann Jitter unter drückt werden. Außerdem wird der Einfangbereich der Phasenregelschleife enger.
In 8, die eine Ausführungsform der vorliegenden Erfindung zeigt, wird ein 16-QAM-Signal ein analoges Basisbandsignal für ein Paar orthogonal angeordnete Kanäle. Weil die beiden Kanäle äquivalent sind und Information über die Phase eines Taktsignals von jedem der beiden Kanäle erhalten werden kann, wird hierin die Funktionsweise nur eines der beiden Kanäle beschrieben.
In 8 wird einem A/D-Wandler 1 ein kohärent erfaßtes analoges Basisbandsignal S_IN zugeführt, und der A/D-Wandler erzeugt ein digitales Ausgangssignal S_OUT bei jeder halben Perioden der Symbolzeitperiode T_S. Das digitale Ausgangssignal S_OUT wird über eine Phasenerfassungsschaltung (Phasendetektor) 2 einem Schleifenfilter 3 zugeführt, und das Ausgangssignal des Schleifenfilters 3 wird einem spannungsgesteuerten Oszillator 4 zugeführt, der ein Abtasttaktsignal SC2 mit der Zeitperiode T_S/2 erzeugt.
Nachstehend wird der Algorithmus der Operation der Phasenerfassungsschaltung 2 erläutert. Es wird vorausgesetzt, dass drei aufeinanderfolgende abgetastete Digitaldatenelemente am Ausgang des A/D-Wandlers 1 durch D₁, D₂ und D₃ bezeichnet werden. In diesem Fall wird, nur wenn das Datenelement D₁ bezüglich des Datenelements D₃ eine inverse Beziehung aufweist, ein durch eine XOR- (EXKLUSIV ODER) Operation zwischen der Polarität des Datenelements D₁ und der Polarität des Datenelements D₂ erhaltenes Logiksignal PD berechnet und dem Schleifenfilter 3 zugeführt. Das XOR-Logiksignal PD dient als Phasenerfassungssignal zum Darstellen, ob die Abtastzeit bezüglich einer optimalen Phase voraus- oder nacheilt.
Die Phasenerfassungsschaltung 2 von 8 wird nachstehend unter Bezug auf die 9 und 10 näher beschrie ben. Hierin wird vorausgesetzt, dass die Taktrückgewinnungsschaltung von 8 auf einen 16-wertigen QAM-Demodulator angewendet wird.
In 9, die ein Zeitdiagramm zum Darstellen von Signalwellenformen (-übergängen) eines Signals am Eingang des A/D-Wandlers 1 zeigt, stellt eine Abszisse eine Zeit und eine Ordinate eine Amplitude (Spannung) dar. Die Polarität des Signals oder die Polarität des Datenelemements wird bestimmt, indem entschieden wird, ob der Spannungswert des Signals, d.h. ein Bit B₁ des Datenelements, positiv oder negativ ist.
Außerdem bezeichnen in 9 t₁, t₂, t₃, t_1a, t_2a, t_3a, t_1r, t_2r und t_3r Abtastzeitpunkte für den A/D-Wandler 1. Hierbei sind die Abtastzeitpunkte t₁, t₂ und t₃ optimale Zeitpunkte, die Abtastzeitpunkte t_1a, t_2a und t_3a vorauseilende Zeitpunkte und die Abtastzeitpunkte t_1r, t_2r und t_3r nacheilende Zeitpunkte. Bei jeder Symbolzeitperiode T_S konvergiert das Augenmuster der Signalwellenformen zu vier Punkten, die durch Spannungen –3a, –a, +a und +3a definiert sind, die Datenelementen (0, 0), (0, 1), (1, 0) bzw. (1, 1) entsprechen. In diesem Fall existieren 16 mögliche Signalwellenformen vom Zeitpunkt t₁ (t_1a, t_1r) bis zum Zeitpunkt t₃ (t_3a, t_3r). Unter den 16 Signalwellenformen kreuzen die acht Signalwellenformen 901, 901', 902, 902', 903, 903', 904 und 904' 0V (Mittenspannung). Wenn die Signalwellenformen 901, 901', 902, 902', 903, 903', 904 und 904' sich linear ändern, kreuzen nur die vier Wellenformen 901, 902, 903 und 904 0V ungefähr zu einem Zeitpunkt, z.B. t₂ (t_2a, t_2r). Die Signalwellenformen 901, 902, 903 und 904 sind aufgrund der durch die Kosinus-Roll-Off-Charakteristik verursachten Bandbegrenzung nicht exakt gerade.
In der Ausführungsform werden nur die vier Signalwellenformen 901, 902, 903 und 904 von allen 16 möglichen Sig nalwellenformen extrahiert, um ein Phasenerfassungssignal PD zu erzeugen. Weil die Zeitabweichung zum Erhalten von Phaseninformation durch den Zeitpunkt t₂ (t_2a, t_2r) sehr klein ist, kann die Schwankung des Phasenerfassungssignals PD wesentlich reduziert werden. Dadurch kann ein jitter-unterdrücktes Taktsignal erhalten werden, ohne dass die Bandbreite des Schleifenfilters 3 verschmälert wird.
Die Signalwellenformen 901, 902, 903 und 904 erfüllen die Bedingung, dass das zum ersten Abtastzeitpunkt t₁, t_1a oder t_1r abgetastete Datenelement D₁ bezüglich des zum dritten Abtastzeitpunkt t₃, t_3a oder t_3r abgetasteten Datenelements D₃ eine inverse Beziehung hat. Beispielsweise hat, wenn das Datenelement D₁ den Wert (1, 1) hat, das Datenelement D₃ den Wert (0, 0), wie in 10 dargestellt ist.
Wenn das Eingangssignal des A/D-Wandlers 1 zu den optimalen Zeitpunkten t₁, t₂ und t₃ abgetastet wird, hat das Tastverhältnis von "H" zu "L" in der Polarität eines Datenfehlers den Wert "1".
Wie in 10 dargestellt ist, gleicht, wenn das Eingangssignal des A/D-Wandlers 1 zu den vorauseilenden Zeitpunkten t_1a, t_2a und t_3a abgetastet wird, die Polarität des Datenelements D₂ zum zweiten Zeitpunkt t_2a für alle Signalwellenformen 901, 902, 903 und 904 der Polarität des Datenelements D₁ zum ersten Zeitpunkt t_1a. Dadurch nimmt ein durch eine XOR-Operation zwischen der Polarität des Datenelements D₁ und der Polarität des Datenelements D₂ erhaltenes Logiksignal für alle Signalwellenformen 901, 902, 903 und 904 den Pegel "L" an.
Wie ebenfalls in 10 dargestellt ist, ist, wenn das Eingangssignal des A/D-Wandlers 1 zu den nacheilenden Zeitpunkten t_1r, t_2r und t_3r abgetastet wird, die Polarität des Datenelements D₂ zum zweiten Zeitpunkt t₂ _a für alle Signalwellenformen 901, 902, 903 und 904 der Polarität des Daten elements D₁ zum ersten Zeitpunkt t_1a entgegengesetzt. Dadurch nimmt ein durch eine XOR-Operation zwischen der Polarität des Datenelements D₁ und der Polarität des Datenelements D₂ erhaltenes Logiksignal für alle Signalwellenformen 901, 902, 903 und 904 den Pegel "H" an.
Daher stellt das vorstehend erwähnte XOR-Logiksignal Phaseninformation über den Abtasttaktimpuls SC2 dar, so dass diese Phaseninformation dem Schleifenfilter 3 zugeführt und eine APC-Spannung für den spannungsgesteuerten Oszillator 4 erzeugt wird.
Nachstehend wird die Konfiguration der Phasenerfassungsschaltung 2 von 8 unter Bezug auf die 11A bis 11K erläutert.
Ein 1/2-Frequenzteiler 21 empfängt das vom spannungsgesteuerten Oszillator 4 ausgegebene, in 11A dargestellte Abtasttaktsignal SC2, um ein Taktsignal C₁ mit positiver Phase und ein Taktsignal C₂ mit negativer Phase zu erzeugen, wie in den 11B und 11C dargestellt ist. Die Taktsignale C₁ und C₂ haben eine Zeitperiode T_S.
Zwei Flipflops 22 und 23 und zwei Flipflops 24 und 25 bilden Schieberegister zum Verzögern des Ausgangssignals S_OUT des A/D-Wandlers 1. Jedes der Flipflops 22 und 23 umfasst tatsächlich zwei Flipflops; es ist jedoch nur ein Flipflop dargestellt, um die Beschreibung zu vereinfachen. Die Flipflops 22, 23 und 25 werden durch das Taktsignal C₁ angesteuert, und das Flipflop 24 wird durch das Taktsignal C₂ angesteuert. Dadurch werden die Ausgangssignale der Flipflops 22, 23, 24 und 25 wie in den 11D, 11E, 11F bzw. 11G dargestellt geändert. Die Ausgangssignale der Flipflops 23, 25 und 22 entsprechen ersten Abtastdaten, zweiten Abtastdaten bzw. dritten Abtastdaten.
Eine XOR-Schaltung 26 vergleicht das Ausgangssignal des Flipflops 22 mit demjenigen des Flipflops 23. In diesem Fall weist die XOR-Schaltung 26 zwei XOR-Schaltungen und eine mit den XOR-Schaltungen verbundene UND-Schaltung auf, wie in 8 dargestellt ist. Nur wenn zwei Bits des ersten abgetasteten Datenelements D₁ den zwei Bits des dritten abgetasteten Datenelements D₃ entgegengesetzt sind, hat das Ausgangssignal der XOR-Schaltung 26 den Pegel "H". Andernfalls hat das Ausgangssignal der XOR-Schaltung 26 den Pegel "L".
Wie in 11H dargestellt ist, ändert sich das Ausgangssignal der XOR-Schaltung 28 bei jeder Zeitperiode T_S. Hierin wird vorausgesetzt, dass das Ausgangssignal der XOR-Schaltung 26 sich wie in 11I dargestellt ändert. Das Ausgangssignal der XOR-Schaltung 26 wird durch eine UND-Schaltung 27 aktiviert.
Eine XOR-Schaltung 28 vergleicht die Polarität des Ausgangssignals des Flipflops 23 mit derjenigen des Flipflops 25. D.h., die Polarität des ersten Datenelements D₁ wird mit derjenigen des zweiten Datenelements D₂ verglichen, indem ein Bit des ersten Datenelements D₁ mit einem Bit des zweiten Datenelements D₂ verglichen wird. Wenn die Polarität des ersten Datenelements D₁ derjenigen des zweiten Datenelements D₂ gleicht, hat das Ausgangssignal der XOR-Schaltung 28 den Pegel "L". Wenn dagegen die Polarität des ersten Datenelements D₁ sich von derjenigen des zweiten Datenelements D₂ unterscheidet, hat das Ausgangssignal der XOR-Schaltung 28 den Pegel "H". Das Ausgangssignal der XOR-Schaltung 28 ist in 11H dargestellt.
Wie in den 11I, 11J und 11K dargestellt ist, wird das Ausgangssignal der XOR-Schaltung 28 in einem Flipflop 29 in Synchronisation mit dem Ausgangssignal der UND-Schaltung 27 gespeichert.
Weil das Ausgangssignal S_OUT des A/D-Wandlers 1 mit der Zeitperiode T_S/2 erzeugt wird, muss das Ausgangssignal S_OUT des A/D-Wandlers 1 untersetzt werden. Um dies zu realisie ren, wird ein Flipflop 5 bereitgestellt. Das Flipflop 5 wird durch das Taktsignal C₁ zum Ansteuern der Flipflops 22, 23 und 25 getaktet, weil das Ausgangssignal des Flipflops 23 einem Nulldurchgangspunkt in 9 entspricht. Obwohl das Flipflop 5 durch zwei Flipflops gebildet wird, ist zur vereinfachenden Beschreibung lediglich ein Flipflop dargestellt.
In der vorstehend beschriebenen Ausführungsform ist die XOR-Schaltung 28 mit den Flipflops 23 und 25 verbunden, um das zweite abgetastete Datenelement D₂ und das erste abgetastete Datenelement D₁ zu empfangen. Die XOR-Schaltung 28 kann mit den Ausgängen der Flipflops 22 und 25 verbunden sein, wie in 12 dargestellt ist. In diesem Fall stellen der hohe und der niedrige Pegel des XOR-Logiksignale, wie in 13 dargestellt ist, eine vorauseilende Phase bzw. eine nacheilende Phase dar.
Die vorliegende Erfindung kann auf ein 64- (= 2⁶) Pegel-QAM-System, ein 256- (=2⁸) Pegel-QAM-System und ähnliche Systeme angewendet werden. In diesem Fall empfängt die XOR-Schaltung 27 von 8 und 12 zwei höherwertige Bits der Ausgangssignale der Flipflops 22 und 23, wenn das Ausgangssignal des A/D-Wandlers 1 durch einen natürlichen Binärcode dargestellt wird.
In einem 32- (=2⁵) Pegel-QAM-System, einem 128- (=2⁷) Pegel-QAM-System und ähnlichen Systemen ist eine Signalpunktanordnung rechteckig und nicht quadratisch, wobei jedoch das eindimensionale Augenmuster das gleiche ist wie bei einem 64-Pegel-QAM-System oder einem ähnlichen System. Daher kann die vorliegende Erfindung auf ein 32-Pegel-QAM-System, ein 128-Pegel-QAM-System und ähnliche Systeme angewendet werden.
Wie vorstehend beschrieben wurde, kann erfindungsgemäß in einem Mehrpegel-QAM-System, z.B. in einem 16-Pegel-QAM- System, einem 32-Pegel-QAM-System und einem ähnlichen System, weil die Zeitperiode zum Erhalten von Phaseninformation sehr kurz ist, die Schwankung eines Phasenerfassungssignals erheblich reduziert werden. Dadurch kann ein jitterunterdrücktes Taktsignal erhalten werden, ohne dass die Bandbreite des Schleifenfilters reduziert wird.

Claims

Taktrückgewinnungsschaltung in einem Demodulator eines Mehrpegel-Quadratur-Amplitudenmodulations(QAM)systems, mit: einem A/D-Wandler (1) zum A/D-Umsetzen eines kohärent erfaßten analogen Basisbandsignals in Synchronisation mit einem Abtasttaktsignal (SC2) mit einer einer halben Symbolzeitperiode (T_S) entsprechenden Zeitperiode; einer mit einem Ausgang des A/D-Wandlers verbundenen Phasenerfassung (2) zum aufeinanderfolgenden Empfangen eines ersten, eines zweiten und eines dritten abgetasteten Datenelements (D₁, D₂, D₃) vom A/D-Wandler, Bestimmen, ob eine durch das erste und das dritte abgetastete Datenelement gebildete Signalwellenform innerhalb einer vorgegebenen Zeitperiode einen Nullwert kreuzt, und Vergleichen einer Polarität des zweiten abgetasteten Datenelements mit einer Polarität des ersten oder des dritten abgetasteten Datenelements, um ein Phasenerfassungssignal (PD) zu erzeugen, wenn die Signalwellenform den Nullwert kreuzt; einem mit einem Ausgang der Phasenerfassung verbundenen Schleifenfilter (3); und einem zwischen dem Schleifenfilter und dem A/D-Wandler geschalteten spannungsgesteuerten Oszillator (4) zum Zuführen des Abtasttaktsignals zum A/D-Wandler gemäß einem Ausgangssignal des Schleifenfilters.
Schaltung nach Anspruch 1, wobei die Signalwellenform eine Bedingung erfüllt, dass das erste abgetastete Datenelement (D₁) einen entgegengesetzten Wert hat wie das dritte abgetastete Datenelement (D₃).
Schaltung nach Anspruch 2, wobei das QAM-System ein 2^m-QAM-System ist, wobei m = 4, 5, 6, ... ist; und die Signalwellenform 2^m/2 Muster aufweist.
Schaltung nach Anspruch 1, wobei die Phasenerfassung aufweist: Schieberegister (22, 23, 24, 25) zum Verschieben der abgetasteten Daten vom A/D-Wandler in Synchronisation mit dem Abtasttaktsignal, um das erste, das zweite und das dritte abgetastete Datenelement zu erzeugen; einen mit den Schieberegistern verbundenen ersten Vergleicher (26, 27) zum Vergleichen von zwei höherwertigen Bits des ersten abgetasteten Datenelements mit zwei höherwertigen Bits des dritten abgetasteten Datenelements; einen mit den Schieberegistern verbundenen zweiten Vergleicher (28) zum Vergleichen eines Polaritätsbits des zweiten abgetasteten Datenelements mit einem Polaritätsbit des ersten oder des dritten abgetasteten Datenelements; und einem mit dem ersten und dem zweiten Vergleicher verbundenen Register (29) zum Speichern eines Ausgangssignals des zweiten Vergleichers in Synchronisation mit einem Ausgangssignal des ersten Vergleichers.