-
HINTERGRUND DER ERFINDUNG
-
1. Gebiet der Erfindung
-
Die
vorliegende Erfindung betrifft einen digitalen Signaldetektor, der
einen vorbestimmten Datenstring unter modulierten digitalen Signalen
detektiert, und ein Verfahren zum Detektieren eines digitalen Signals.
Außerdem
betrifft die vorliegende Erfindung einen digitalen Demodulator zum
Demodulieren modulierter digitaler Signale und ein Verfahren zur
synchronen Detektion durch den digitalen Demodulator.
-
2. Beschreibung des Standes
der Technik
-
In
letzter Zeit wurden Rundfunksysteme, wie z.B. Fernsehen, etc., von
einem analogen System auf ein digitales System umgestellt. Der ISDB-S
(Integrated Services Digital Broadcasting (dienstintegrierender
Digitalrundfunk)), der einer der digitalen Satellitenrundfunksysteme
in Japan ist, ist ein Standard zum Übertragen von Signalen durch
Kombinationen einer Vielzahl von Modulationstechniken. Es ist unumgänglich,
dass ein Demodulator des ISDB-S synchron Signale detektiert, sogar
dort, wo die Störfeldintensität sehr hoch
ist, und seinen synchronisierten Zustand beibehält. Um eine synchrone Detektion zu
ermöglichen
und um seinen synchronisierten Zustand unter diesen schlechten Bedingungen
in dem ISDB-S beibehalten zu können,
wird Information, welche notwendig ist, um Übertragungssignale (ein Signal,
das zum Zwecke synchroner Detektion und Beibehalten seines synchronisierten
Zustands bereitgestellt wird) zu demodulieren, in Übertragungssignalen
gemäß einer
vorbestimmten Regel angeordnet. Und, es ist notwendig, die Information
zu detektieren, um das Übertragungssignal
zu demodulieren.
-
1 zeigt
eine Übersicht
von Übertragungssignalen
in dem ISDB-S.
-
Die
größte Einheit
eines Übertragungssignals
wird als "Superframe" bezeichnet und ein
Superframe besteht aus acht Frames. Ein Frame ist aus einem Synchronzeichen
1, einem TMCC (Time Multiplexing Configuration Control (zeitmultiplexe
Konfigurationssteuerung)) Signal, einem Synchronzeichen 2 (oder
einem Synchronzeichen 3), einem Hauptsignal, einem Burstsignal,
einem Hauptsignal, etc. zusammengesetzt. Die Synchronzeichen 1,
2 und 3 sind spezifizierte Bitstrings, die notwendig sind, um eine Synchronisation
herzustellen, wobei jeder der Bitstrings aus 32 Symbolen besteht.
Das TMCC Signal ist eine Signal, das Information eines Übertragungssystems
und einer Sendestation etc. in einem Superframe zeigt, welche aus
1024 Symbolen (128 Symbole × 8
Frames) besteht. Das Hauptsignal ist ein Signal, das durch Modulationsdaten
von Bildern und Tönen etc.
erhalten wird, welche durch eine Rundfunkstation übertragen
werden. Das Burstsignal ist ein einzubringendes Signal, um eine
Synchronisation zu ermöglichen,
wo die Störfeldintensität gering
ist, und um den Zustand zu erhalten, nachdem die Synchronisation
hergestellt ist.
-
Die
Synchronzeichen 1, 2 und 3, das TMMC Signal und das Burstsignal
werden durch die BPSK (Binary Phase Shift Keying (binäre Pulslagenmodulation))
moduliert. Dagegen kann das Hauptsignal durch eine Kombination optionaler
Modulationstechniken übertragen
werden. Das heißt,
das Hauptsignal wird durch die BPSK, QPSK (Quadrature PSK (Vierphasen-Umtastung))
oder 8 PSK moduliert. Das TMCC Signal besitzt eine Information,
die zeigt, welche Arten von Modulationstechniken kombiniert sind, um
Signale zu übertragen.
Daher kann das Hauptsignal zum ersten Mal durch Empfangen des TMCC
Signals demoduliert werden. Das heißt, eine Detektion der Synchronzeichen
und eine Demodulation des TMCC Signals sind erforderlich, um die
Demodulation zu beginnen.
-
Somit
ist eine Detektierung der Synchronzeichen sehr wichtig, um übertragene
Signale zu demodulieren. Ein Detektor, der die Synchronzeichen detektiert,
ist erforderlich, um Synchronzeichen bei schlechten Bedingungen,
wie oben beschrieben, zu detektieren.
-
2 zeigt
verschiedene Phasenvektoren (Signalpunktabbildungen) von Synchronzeichen,
die durch die BPSK moduliert sind. In der Zeichnung indiziert die
Achse I eine Trägerphase,
welche die gleiche Phase besitzt wie die der Referenzphase, und Achse
Q indiziert eine Trägerphase
orthogonal zu der Achse I. Beispielsweise ist eine Information von
Signalen, die durch die BPSK moduliert sind, wie in 2(a) gezeigt.
Das heißt,
ein binärer
Zustand (0 oder 1) wird durch Verwendung der Achse Q als Grenzachse
unterschieden. Daher ist es, selbst in einem Fall, wo sich die Frequenz
einer Trägerwelle mehr
oder weniger von der Frequenz eines Oszillators (beispielsweise
eine Trägerregenerierungsschaltung)
in einem Demodulator (ein Frequenzunterschied) verschiebt, möglich, Synchronzeichen durch
den Diskriminator zu detektieren, der eine unterscheidende Bedingung
der 2(a) besitzt. Hierin ist in der
BPSK ein Bereich fd [Hz] der oben genannten Frequenzverschiebung,
wo die Synchronzeichen detektiert werden können, fd < F/2N, wenn die Länge der Synchronzeichen N [Bit]
ist und die Modulationsgeschwindigkeit F [Baud] ist.
-
Jedoch,
wo Synchronzeichen nur durch einen Diskriminator mit den in 2(a) beschriebenen unterscheidenden Bedingungen
detektiert werden, wird der Bereich fd der Frequenzverschiebung
kleiner, wenn eine Störung
in der Übertragungsleitung auftritt.
In einem Fall, wo ein synchrones Zeichen auf der Achse Q ist (auf
der Grenze zwischen zwei Ziffern), ohne einer Störung in der Übertragungsleitung und
wobei der Bereich fd der Frequenzverschiebung klein ist, kann ein
synchrones Zeichen nicht detektiert werden. Daher ist der herkömmliche
Synchronzeichendetektor mit einem Diskriminator, der die in 2(a) beschriebenen unterscheidenden Bedingungen
besitzt, und gleichzeitig mit Diskriminatoren versehen, welche unterscheidende
Bedingungen (2(b), (c) und (d)) besitzen,
welche durch die verschiebbaren Phasen festgelegt sind, welche die
Unterscheidungsgrenzen voneinander sein sollen. Durch gleichzeitiges
Betreiben von vier Diskriminatoren mit voneinander verschiedenen
unterscheidenden Bedingungen ist es möglich, Synchronzeichen ungeachtet
von Phasen von Trägerwellen
und dem Auftreten von Störungen
zu detektieren.
-
3 zeigt
einen Synchronzeichendetektor mit vier Diskriminatoren 2.
-
Die
Diskriminatoren 2 besitzen jeweils die in 2(a),
(b), (c) und (d) gezeigten Charakteristiken, wobei ein Eingangssignal
(Synchronzeichen moduliert durch die BPSK) binär detektiert wird. Die vier Diskriminatoren 2 können tatsächlich auch äquivalent
zu dem Fall von acht Diskriminatoren 2 arbeiten, nach Empfangen
eines Eingangssignals oder eines invertierten Eingangssignals. Ergebnisse
der Unterscheidung, welche durch die Diskriminatoren 2 gemacht
wird, werden in einem Puffer 4 gespeichert, der Information äquivalent
zu der Synchronzeichenlänge
(in diesem Beispiel acht Symbole) speichert. Der Synchronzeichendiskriminator 6 vergleicht
einen Vergleichsdatenstring (Eingangssignal), der in dem Puffer 4 gespeichert
ist, mit einem Synchronzeichen (erwarteter Datenstring), und er
detektiert ein Synchronzeichen, das in dem Eingangssignal enthalten ist.
Das Ergebnis der Detektierung von Synchronzeichen, welche durch
den Synchronzeichendiskriminator 6 gemacht wurde, wird
als ein Signal des Synchronzeichens über eine OR Schaltung 8 ausgegeben.
Das heißt,
da irgendeiner der Synchronzeichendiskriminatoren 6 ein
Synchronzeichen detektiert, wird das Synchronzeichendetektionssignal
akti viert. Und, das TMCC Signal wird demoduliert, nachdem das Synchronzeichen
detektiert wird, und das Übertragungssignal
wird demoduliert.
-
4 zeigt
ein Beispiel einer Synchronzeichendetektierung des Standes der Technik.
-
In
dem Beispiel werden die Oszillationsfrequenzen eines Demodulators
sequenziell durch einen Frequenzabtaster verschoben und die Frequenzverschiebung
der Trägerwellen,
die durch den Demodulator demoduliert werden können, wird größer festgelegt
als der Bereich fd der Frequenzdifferenz. Figuren in Klammern in
der Zeichnung indizieren den Grad der Abtastung. Die Frequenz kann neun
Mal abgetastet werden und die Synchronzeichen können in einem Bereich von ±9fd demoduliert werden.
-
5 zeigt
ein Flussdiagramm der Detektierung eines Synchronzeichens in einem
Demodulator, welcher einen Frequenzabtaster besitzt.
-
Zuerst
konvertiert der Demodulator die Frequenz eines Referenzsignals in
einer Trägerregenerierungsschaltung
in eine Frequenz, welche beispielsweise 4(1) entspricht,
und detektiert wiederholt Synchronzeichen, während ein Timer in Betrieb
ist. Der Takt des Timers ist so eingestellt, dass Synchronzeichen
mehrmals zu mehreren Dutzend Zeiten detektiert werden. Durch vielfaches
Detektieren der Synchronzeichen können die Synchronzeichen sicher
detektiert werden, selbst in einem Fall, wo eine Störung auftritt.
Wo die Synchronzeichen detektiert werden, wird der in 5 gezeigte
Arbeitsablauf beendet, wobei das TMCC Signal und Hauptsignale demoduliert
werden.
-
wo
kein Synchronzeichen während
des Betriebs des Timers detektiert wird, wird die Betriebsfrequenz
der Trägerregenerierungsschaltung
durch den Frequenzabtaster in den nächsten Bereich (z.B. 4(2)) verschoben. Und ein Synchronzeichen wird
wiederholt detektiert. Wo kein Synchron zeichen detektiert werden
kann, werden das Frequenzabtasten und Detektieren von Synchronzeichen
in den in 4 gezeigten Bereichen wiederholt.
Demzufolge, selbst in einem Fall, wo eine Frequenzverschiebung der
Trägerwelle
von der Trägerregenerierungsschaltung
groß ist,
ist es möglich,
Synchronzeichen zu detektieren.
-
Wo
jedoch die Störfeldintensität groß ist, wird die
Zeit, welche erforderlich ist, um ein Synchronzeichen zu detektieren,
aufgrund einer Verringerung der Detektionswahrscheinlichkeit eines
Synchronzeichens erhöht.
Außerdem,
wenn die Störfeldintensität groß ist, wird
der Bereich fd einer detektierbaren Frequenzverschiebung verringert,
da kein Signal an einer Position in einem Phasenraum existiert,
wo das Signal ursprünglich
existieren soll. Daher, um ein Synchronzeichen sicher zu detektieren,
wenn die Störfeldintensität groß ist, ist
es notwendig, den Bereich fd von der Frequenzverschiebung zu reduzieren
und die Zeit zu verlängern,
welche zum Detektieren eines Synchronzeichens (die Anzahl von Malen, bei
denen eine Detektierung durchgeführt
wird) in einem Bereich fd erforderlich ist. Mit anderen Worten, selbst
wenn eine optimale Zeit, die zum Detektieren eines Synchronzeichens
notwendig ist, und die Abtastfrequenz durch Messen der Störfeldintensität bestimmt
werden, wird die Zeit zum Detektieren eines Synchronzeichens eines
Signals, welches eine spezifische Frequenzdifferenz besitzt, verlängert werden,
während
die Störfeldintensität ansteigt.
Daher besitzt die Länge
der Zeit, die zum Detektieren eines Synchronzeichens benötigt wird,
Wichtigkeit, wenn die Störfeldintensität hoch ist,
obwohl sie es nicht tut, wenn sie gering ist.
-
Um
solch ein Problem zu lösen,
werden eine Vielzahl von Trägerregenerierungsschaltungen
in dem Demodulator gebildet und diese Trägerregenerierungsschaltungen
werden parallel betrieben, und Synchronzeichen mit einer Vielzahl von
Frequenzunterschieden können
gleichzeitig detektiert werden. Jedoch besteht die Trägerregenerierungsschaltung aus
einem Phasendreher, einem Synchronzeichendetektor, einem Schleifenfilter,
einer Synchronisierungseinheit, einem ROM, etc., wobei der Schaltungsumfang
unter den Komponenten eines Demodulators groß ist. Dementsprechend ist
es schwierig solch eine Trägerregenerierungsschaltung
im Hinblick auf Kosten und Energieverbrauch zu erreichen.
-
Ferner
ist ein Demodulator, in welchem ein Drehwinkel einer Phase eines
Signals, das empfangen wird, basierend auf einer Differenz zwischen
der Phase des vergangenen Signalpunkts und der Phase des momentanen
Signalpunkts berechnet wird, und welcher auf der Basis des Drehwinkels
arbeitet, in der JP B2 2538888 offenbart. Jedoch stimmt im Falle dass
die Störfeldintensität in dem
Demodulator groß ist,
der berechnete Phasendrehwinkel (vorhergesagter Wert) nicht mit
dem tatsächlichen
Drehwinkel überein.
Daher wird die Signaldetektierungsleistung drastisch verringert,
wenn die Störfeldintensität sehr hoch
ist. Dementsprechend ist es für
solch einen Typ eines Demodulators schwierig, als ein Demodulator des
ISDB-S verwendet zu werden.
-
JP
A 11 055149 offenbart einen digitalen Signaldetektor und ein Detektionsverfahren
einschließlich
Modulation.
-
ZUSAMMENFASSUNG DER ERFINDUNG
-
Es
ist eine Aufgabe der vorliegenden Erfindung einen vorbestimmten
Datenstring aus modulierten Digitalsignalen zu detektieren, selbst
wo eine Störfeldintensität sehr hoch
ist.
-
Die
Erfindung ist in den unabhängigen
Ansprüchen
definiert, auf die nun Bezug genommen werden soll. Bevorzugte Merkmale
werden in den Unteransprüchen
dargelegt. Die Unterscheidungseinheiten vergleichen eine Vielzahl
von Vergleichsdatenstrings mit einem erwarteten Datenstring (das heißt, dem
Synchronzeichen). Ein Synchronzeichen in einem Datenstring wird
detektiert, wenn ein Vergleichsdatenstring in irgendeiner der Unterscheidungseinheiten
mit dem Synchronzeichen (erwarteter Datenstring) übereinstimmt.
-
Üblicherweise,
in einem Fall, wo eine Frequenzdifferenz zwischen einem Referenzsignal,
das zum Detektieren eines Digitalsignals verwendet wird, und einer
Trägerwelle
vorliegt, ist es schwierig den vorbestimmten Datenstring zu detektieren.
Jedoch, wenn die Frequenzdifferenz einem Übergangswinkel der Phase entspricht,
die zum Unterscheiden aller Daten in einem bestimmten Vergleichsdatenstring verwendet
wird, wird es möglich,
den vorbestimmten Datenstring zu detektieren. Eine Vielzahl von
Vergleichsdatenstrings entsprechend einer Vielzahl von Frequenzdifferenzen
wird gebildet und die Vergleichsdatenstrings werden jeweils mit
den erwarteten Datenstrings in einer Vielzahl von Unterscheidungseinheiten
verglichen, so dass es möglich
ist, gleichzeitig vorbestimmte Datenstrings mit Frequenzdifferenzen
voneinander zu detektieren. Dies führt zu einer Verkürzung der
Zeit, die zum Detektieren erforderlich ist.
-
Die
Datenzusammensetzungseinheit bildet eine Vielzahl von Vergleichsdatenstrings
durch Kombinieren von Daten der digitalen Daten, die durch eine
Vielzahl von Konvertierungseinheiten konvertiert werden. Mit anderen
Worten, da gewöhnlich
eine Vielzahl von Konvertierungseinheiten genutzt wird, um eine
Vielzahl von Vergleichsdatenstrings zu erzeugen, ist eine Vergrößerung des
Schaltungsumfangs unbedeutend im Vergleich mit dem Stand der Technik.
Das Verwenden der Konvertierungseinheiten des Standes der Technik
kann eine Designeffizienz verbessern.
-
Gemäß einem
weiteren Aspekt eines digitalen Signaldetektors in der vorliegenden
Erfindung besitzt ein Detektor einen Frequenzdifferenzdetektor. Daher,
wenn ein Vergleichsdatenstring in irgendeiner der Unterscheidungsein heiten
mit einem erwarteten Datenstring übereinstimmt, ist es möglich, eine
Frequenzdifferenz zwischen einem Modulationssignal und einem Referenzsignal
zu detektieren.
-
Gemäß einem
weiteren Aspekt eines digitalen Modulators und eines synchronen
Detektionsverfahrens für
einen digitalen Demodulator in der vorliegenden Erfindung besitzt
ein Demodulator den oben genannten digitalen Signaldetektor. Dementsprechend
kann die zum Detektieren eines vorbestimmten Datenstrings und zum
synchronen Detektieren erforderliche Zeit verkürzt werden. Da es möglich ist, gleichzeitig
vorbestimmte Datenstrings mit Frequenzdifferenzen voneinander zu
detektieren, kann die Anzahl von Malen, bei denen eine Abtastung durchgeführt wird,
in einem digitalen Demodulator verringert werden, wo Frequenz abgetastet
werden.
-
Gemäß einem
weiteren Aspekt eines digitalen Demodulators in der vorliegenden
Erfindung besitzt der Demodulator einen Frequenzdifferenzdetektor.
Daher kann eine Frequenzdifferenz zwischen dem Modulationssignal
und dem Referenzsignal detektiert werden und das Detektionsergebnis
kann zurück
zu einem Steuersystem geführt
werden, wobei die erforderliche Zeit zum synchronen Detektieren weiter
verkürzt
werden kann.
-
KURZE BESCHREIBUNG DER
ZEICHNUNGEN
-
Die
Art, das Prinzip und der Nutzen der Erfindung werden aus der folgenden,
detaillierten Beschreibung deutlicher werden, wenn sie in Zusammenhang
mit den beigefügten
Zeichnungen gelesen wird, in denen ähnliche Teile durch identische
Bezugszeichen bezeichnet sind, in welchen:
-
1 eine
erklärende
Ansicht des Standes der Technik ist, welche die Übersicht eines Übertragungssignals
in einem ISDB-S des Standes der Technik zeigt;
-
2 eine
erklärende
Ansicht des Standes der Technik ist, der verschiedene Phasenvektoren von
synchronen Zeichen zeigt, welche durch die BPSK moduliert sind;
-
3 ein
Blockdiagramm ist, das einen Synchronzeichendetektor zeigt, der
vier Diskriminatoren des Standes der Technik besitzt;
-
4 eine
erklärende
Ansicht ist, die ein Beispiel des Standes der Technik der Detektion
durch synchrone Zeichen zeigt;
-
5 ein
Flussdiagramm ist, das Abläufe synchroner
Detektion in einem Demodulator zeigt, der einen Frequenzabtaster
des Standes der Technik besitzt;
-
6 ein
Blockdiagramm ist, welches das erste Ausführungsbeispiel gemäß der vorliegenden Erfindung
zeigt;
-
7 ein
Blockdiagramm ist, welches das Detail eines Detektors der 6 zeigt;
-
8 ein
Blockdiagramm ist, welches die Details einer Synchronzeichenunterscheidungseinheit 40 der 7 zeigt;
-
9 ein
Blockdiagramm ist, welches die Details einer Synchronzeichenunterscheidungseinheit 42 zeigt;
-
10 eine
erklärende
Ansicht ist, welche Phasenvektoren von entsprechenden Symbolen von Synchronzeichen
zeigt, wo sie mit der Frequenzverschiebung versehen ist;
-
11 eine
erklärende
Ansicht ist, welche die Übersicht
von Abläufen
der Synchronisierungseinheit 40 der 8 zeigt;
-
12 eine
erklärende
Ansicht ist, welche die Übersicht
von Abläufen
der Synchronisierungseinheit 42 der 9 zeigt;
-
13 eine
erklärende
Ansicht ist, welche ein Beispiel von synchroner Detektion zeigt;
-
14 ein
Blockdiagramm ist, welches das zweite Ausführungsbeispiel gemäß der vorliegenden Erfindung
zeigt; und
-
15 eine
Blockansicht ist, welche die Details eines Detektors gemäß 14 zeigt.
-
BESCHREIBUNG DER BEVORZUGTEN
AUSFÜHRUNGSBEISPIELE
-
Nachstehend
wird eine Beschreibung von Ausführungsbeispielen
der Erfindung mit den beigefügten
Zeichnungen gegeben.
-
6 zeigt
das erste Ausführungsbeispiel eines
digitalen Signaldetektors, eines digitalen Demodulators und ein
Verfahren zum Detektieren eines digitalen Signals, und ein Verfahren
zum synchronen Detektieren des digitalen Demodulators.
-
Der
digitale Demodulator besitzt einen AD Wandler (der nachstehend ein "ADC" genannt wird) 10,
eine Trägerregenerierungsschaltung 12,
einen Decoder 14, einen Frequenzabtaster 16 und
eine PLL (Phase Locked Loop (phasenstarre Schleife)) 18.
Der digitale Demodulator ist aus einem Chip auf einem Halbleitersubstrat
als eine integrierte Halbleiterschaltung gebildet. Beispielsweise
ist er in einem Empfangsanschluss (Tuner) des digitalen ISDB-S Rundfunks
montiert und führt
eine quasi-synchrone Detektion durch. Die Trägerregenerierungsschaltung 12 besitzt
einen Synchronzeichendetektor 20, das heißt einen
digitalen Signaldetektor, um ein Synchronzeichen zu detektieren,
eine Synchronisierungseinheit 22, einen Phasendetektor 24,
ein Schleifenfilter 26, einen ROM 28 und einen
Phasendreher 30. Die PLL Schaltung 18 besitzt
einen Taktphasendetektor 32, ein Schleifenfilter 34 und
einen spannungsgesteuerten Oszillator (der nachstehend ein "VCO" genannt wird) 36.
-
Der
ADC 10 quantisiert ein analoges Eingangssignal (Modulationssignal)
und konvertiert es in ein digitales Si gnal. Der Synchronzeichendetektor 20 detektiert
ein Synchronzeichen aus einem Eingangssignal, das in ein digitales
Signal konvertiert ist. Die Synchronisierungseinheit 22 erzeugt
ein Signal, das eine spezifizierte Modulationstechnik zeigt, um
eine Frequenz zu reduzieren, nachdem das Synchronzeichen detektiert
ist. Der Phasendetektor 24 detektiert eine Phasenverschiebung
von der Phase, in welcher das Eingangssignal ursprünglich vorhanden
sein soll. Das Schleifenfilter 26 empfängt Information von dem Phasendetektor 24 und
Frequenzabtaster 16 und erzeugt ein Steuersignal, um den
ROM 28 auf der Basis dieser Information zu steuern. Der
ROM 28 speichert Abgleichdaten, die den Phasendreher 30 abgleichen.
Der ROM 28 dekodiert die Ausgabe des Schleifenfilters 26 und
gibt ein Abgleichsignal aus, um den Phasendreher 30 abzugleichen.
Der Phasendreher 30 dreht die Phase des Eingangssignals
gemäß dem Abgleichsignal,
um eine Verschiebung in der Trägerfrequenz
des Eingangssignals abzugleichen. Der Frequenzabtaster 16 fügt einen
vorbestimmten Wert einer Frequenzdifferenz hinzu oder zieht sie
ab und gibt das Berechnungsergebnis an das Schleifenfilter 26 aus.
Gemäß dieser
Berechnung ist es möglich,
ein Eingangssignal zu demodulieren, wo eine große Trägerfrequenzverschiebung auftritt,
die durch die Trägerregenerierungsschaltung 12 nicht
detektierbar ist.
-
Der
Taktphasendetektor 32 in der PLL 18 detektiert
eine Verschiebung des Timings, was dazu führt, den ADC 10 zu
betreiben. Das Schleifenfilter 34 erzeugt ein Signal zum
Steuern des VCO 36. Der VCO 36 erzeugt ein Konvertierungstiming
des ADC 10. Der Detektor 14 dekodiert das Eingangssignal, nachdem
das Synchronzeichen detektiert ist.
-
7 zeigt
die Details des Synchronzeichendetektors 20. In der Zeichnung
indizieren die dicken Pfeile Signalleitungen, welche aus einer Vielzahl
von Drähten
bestehen.
-
Der
Synchronzeichendetektor 20 besitzt Diskriminatoren 2a, 2b, 2c und 2d zum
Empfangen eines digitalen Eingangssignals, Puffer 4a, 4b, 4c und 4d,
Synchronzeichenunterscheidungseinheiten 38, 40 und 42,
und eine OR Schaltung 44. Die Diskriminatoren 2a, 2b, 2c und 2d arbeiten
als Konvertierungseinheiten zum Konvertieren von Eingangssignalen
in digitale Daten gemäß entsprechender,
vorbestimmter Unterscheidungsbedingungen. Die Synchronzeichenunterscheidungseinheit 38 besitzt vier
Synchronzeichendiskriminatoren 6 und eine OR Schaltung 8.
Die OR Schaltung 8 gibt ein Detektionssignal DTCT0 aus.
Die Diskriminatoren 2a bis einschließlich 2d und die Puffer 4a bis
einschließlich 4d, Synchronzeichen 6 und
OR Schaltung 8 sind die gleichen Schaltungen wie die in
den Beispielen des Standes der Technik. Das heißt, die Schaltung, welche in
der Zeichnung von strichpunktierten Linie umgeben ist, besitzt einen
mit 3 identischen Aufbau. Wie oben beschrieben, da
ein Demodulator gemäß dem Ausführungsbeispiel
eine Anzahl von Schaltungen des Standes der Technik verwendet, kann
die Designeffizienz weiter verbessert werden. Außerdem sind die hinzuzufügenden Schaltungen nur
Synchronzeichenunterscheidungseinheiten 40, 42 und
eine OR Schaltung 44. Daher kann eine Erhöhung des
Schaltungsumfangs minimiert werden.
-
Die
Synchronzeichenunterscheidungseinheit 40 empfängt entsprechende
Vergleichsdatenstrings von jedem der Puffer 4a bis einschließlich 4d und
gibt ein Detektionssignal DTCT1 aus. Die Synchronzeichenunterscheidungseinheit 42 empfängt entsprechende
Vergleichsdatenstrings von jedem der Puffer 4a bis einschließlich 4d und
gibt ein Detektionssignal DTCT2 aus.
-
8 und 9 zeigen
die Details der Synchronzeichenunterscheidungseinheiten 40 und 42.
-
Die
Synchronzeichenunterscheidungseinheiten 40 besitzen Synchronzeichendiskriminatoren 6-1, 6-2, 6-3 und 6-4, eine
Vielzahl von Invertern, die Signale invertieren, die an diese Synchronzeichendiskriminatoren 6-1 bis
einschließlich 6-4 geliefert werden
sollen, und eine OR Schaltung 8, die Ausgangssignale logisch
berechnet, welche die Ergebnisse der Unterscheidung sind, die durch
die Synchronzeichendiskriminatoren 6-1 bis einschließlich 6-4 gemacht
wird. Die Synchronzeichenunterscheidungseinheiten 42 besitzen
die Synchronzeichendiskriminatoren 6-5, 6-6, 6-7 und 6-8,
eine Vielzahl von Invertern zum Invertieren von Signalen, die an
die Synchronzeichendiskriminatoren 6-5 bis einschließlich 6-8 geliefert
werden sollen, und eine OR Schaltung 8, die logisch die
Ausgangssignale berechnet, welche das Ergebnis der Unterscheidung
sind, die durch die Synchronzeichendiskriminatoren 6-5 bis einschließlich 6-8 gemacht
wird. Die Synchronzeichendiskriminatoren 6-1 bis einschließlich 6-8 empfangen
Daten eines vorbestimmten Bits der Daten, die in den Puffern 4a bis
einschließlich 4d gespeichert
sind, und invertierte Daten eines vorbestimmten Bits davon an entsprechenden
Eingangsanschlüssen
0 bis einschließlich
7. Die Synchronzeichendiskriminatoren 6-1 bis einschließlich 6-8 sind die
gleichen Schaltungen wie der in 7 gezeigte Synchronzeichendiskriminator 6.
Hierin arbeitet die Verdrahtung einschließlich der Inverter von den
Ausgängen
der Puffer 4a bis einschließlich 4d zu den Synchronzeichendiskriminatoren 6-1 bis
einschließlich 6-8 als
eine Datenzusammensetzungseinheit, welche eine Vergleichsdatenstring
bildet. Die Datenzusammensetzungseinheit bildet eine Vielzahl von Vergleichsdatenstrings
durch Kombinieren vorbestimmter Daten der digitalen Daten, so dass
sich die Phase als eine Unterscheidungsbedingung, die zum Unterscheiden
der vorbestimmten Daten verwendet wird, in Zeitreihen dreht, was
später
beschrieben werden wird.
-
10 zeigt
einen Phasenvektor entsprechender Symbole eines Synchronzeichens
in einem Fall, wo sich die Trä gerwellenfrequenz
des Synchronzeichens in hohem Maße von der Betriebsfrequenz
der Trägerregenerierungsschaltung 12 verschiebt.
-
Die
Phase eines Symbols, welche zu einem bestimmten Zeitpunkt t auf
der rechten Seite der Achse I ist, dreht sich um 45° entgegen
dem Uhrzeigersinn zum nächsten
Zeitpunkt t + 1 in der Zeichnung. Ferner verschiebt sich die Phase
des Symbols nach oben an der Achse Q zum nächsten Zeitpunkt t + 2 und
dreht sich um 45° entgegen
dem Uhrzeigersinn von dem Zeitpunkt t + 2 zu der nächsten Zeit
t + 3 in der Zeichnung. Dies indiziert, dass sich die Frequenz der
Trägerwelle
durch F/8 verschiebt, wenn die Modulationsgeschwindigkeit F[Baud]
ist. In dem Fall, in dem solch eine große Frequenzverschiebung und Störfeldintensität vorliegt,
ist es im Stand der Technik unmöglich,
irgendein Synchronzeichen zu detektieren.
-
11 und 12 zeigen
die Übersicht
des Betriebs der Synchronzeichenunterscheidungseinheiten 40 und 42.
-
In
den Zeichnungen indizieren Quadratmuster und Figuren, welche auf
der rechten Seite der Muster gezeigt sind, die Inhalte von Daten,
welche durch entsprechende Eingangsanschlüsse 0 bis einschließlich 7
der Synchronzeichendiskriminatoren empfangen werden sollen. Die
Quadratmuster entsprechen den in 2 gezeigten
Phasenvektoren. Das heißt,
netzartige Bereiche entsprechen Bereichen "1" und
weiße
Bereiche entsprechen Bereichen "0". Die Figuren (beispielsweise 2a(0), etc.) an der rechten Seite der
Quadratmuster indizieren, dass die entsprechenden Eingangsanschlüsse 0 bis
einschließlich
7 des Synchronzeichendiskriminators die Bitdaten der Puffer empfangen.
Ein Symbol "/" vor den Figuren
indiziert, dass die Daten durch in 8 und 9 gezeigte
Inverter invertiert werden.
-
Beispielsweise
empfängt
in 11 der Eingangsanschluss 0 des Synchronzeichendiskriminators 6-1 Daten,
die in Bit 0 des Puffers 4a gespeichert sind. Die Daten
werden auf der Basis der in den Zeichnungen gezeigten Muster unterschieden.
Auch der Eingangsanschluss 1 des Synchronzeichendiskriminators 6-1 empfängt invertierte
Daten von den Daten, welche in Bit 1 des Puffers 4d gespeichert sind.
Mit anderen Worten empfangen die Synchronzeichenunterscheidungseinheiten 40 und 42 die
Unterscheidungsergebnisse von den Diskriminatoren 2a bis
einschließlich 2d,
welche in den vorbestimmten Puffern 4a bis einschließlich 4d in
der Reihenfolge der Zeitreihen gespeichert sind, und können Synchronzeichen
durch Vergleichen der empfangenen Datenstrings mit den Synchronzeichen
(erwartete Datenstrings) detektieren.
-
Wie
durch die in 11 gezeigte Mustern deutlich
gemacht wurde, kann, selbst in einem Fall, wo sich die Phase der
Trägerwellen
in Schritten von 45° in
Bezug auf die Phase eines Takts der Trägerregenerierungsschaltung 12 (10)
verschiebt, ein Synchronzeichen durch irgendeinen der Synchronzeichendiskriminatoren 6-1 bis
einschließlich 6-4 detektiert
werden. Gleichermaßen,
wie durch die in 12 gezeigten Quadratmuster deutlich
gemacht wurde, kann selbst in einem Fall, wo sich die Phase einer
Trägerwelle
in Schritten von –45° in Bezug
auf die Phase eines Takts der Trägerregenerierungsschaltung 12 verschiebt,
ein Synchronzeichen durch irgendeinen der Synchronzeichendiskriminatoren 6-5 bis
einschließlich 6-8 detektiert
werden.
-
13 zeigt
ein Beispiel des Detektierens von Synchronzeichen in dem Ausführungsbeispiel.
In dem Beispiel, angenommen, dass 6fd = F/8, ist es möglich, ein
Synchronzeichen zu detektieren, das eine Frequenzdifferenz bis zu ±9fd besitzt,
wie in 4.
-
Der
in 7 gezeigte Synchronzeichendetektor 20 kann
ein Synchronzeichen mit einer Frequenzdifferenz durch die Synchronzeichenunterscheidungseinheit 38 detektieren,
ein Synchronzeichen mit einer Frequenzdifferenz +F/8 durch die Synchronzeichenunterscheidungseinheit 40 und
ein Synchronzeichen mit einer Frequenzdifferenz –F/8 durch die Synchronzeichenunterscheidungseinheit 42 (7(1)). Das heißt, es ist möglich, gleichzeitig Synchronzeichen
mit Frequenzdifferenzen voneinander an drei Punkten zu detektieren.
Daher kann beispielsweise, durch dreimaliges Abtasten von Frequenzen
in der Reihenfolge von 7(1), (2) und
(3), ein Synchronzeichen mit einer Frequenzdifferenz von bis zu ±9fd detektiert
(4) werden, welche die gleiche ist wie herkömmlich.
Mit anderen Worten kann eine synchrone Detektion in einer kurzen
Zeit durchgeführt
werden.
-
Wie
oben beschrieben, kann in dem Ausführungsbeispiel jedes Synchronzeichen
mit einer Frequenzdifferenz gleichzeitig durch eine Vielzahl von Synchronzeichenunterscheidungseinheiten 38, 40 und 42 detektiert
werden. Daher ist es möglich,
die Anzahl von Malen, bei denen Frequenzen abgetastet werden, drastisch
zu reduzieren und Synchronzeichen in einer kurzen Zeit zu detektieren.
-
Da
die Diskriminatoren 2a bis einschließlich 2d und Puffer 4a bis
einschließlich 4d in
den Synchronzeichenunterscheidungseinheiten 38, 40 und 42 allgemein
verwendet werden können,
kann die Schaltung des Synchronzeichendetektors 20 im Vergleich
mit der des Standes der Technik nicht wesentlich vergrößert werden.
Demzufolge kann ein Hochleistungsdemodulator ohne ansteigende Herstellungskosten
gebildet werden.
-
Die
Verwendung der Diskriminatoren 2a bis einschließlich 2d und
der Puffer 4a bis einschließlich 4d, welche den
gleichen Aufbau wie die des Standes der Technik besitzen, ermöglicht,
dass die Designeffizienz des Detektors und Demodulators verbessert wird.
-
14 zeigt
ein zweites Ausführungsbeispiel
eines digitalen Signaldetektors und digitalen Demodulators gemäß der vorliegenden
Erfindung. Schaltungen und Signale, welche gleich denen des ersten
Ausführungsbeispiels
sind, sind mit der gleichen Bezugsziffer versehen, und eine detaillierte
Beschreibung davon wird weggelassen.
-
In
dem zweiten Ausführungsbeispiel
unterscheiden sich ein Synchronzeichendetektor 48 und ein
Schleifenfilter 50 der Trägerregenerierungsschaltung 46 von
denen des ersten Ausführungsbeispiels. Der
andere Aufbau ist der gleiche wie der des ersten Ausführungsbeispiels.
Ein Merkmal des Ausführungsbeispiels
ist, dass der Synchronzeichendetektor 48 ein Frequenzverschiebungssignal
ausgibt. Das Frequenzverschiebungssignal wird an das Schleifenfilter 50 geliefert.
-
15 zeigt
das Detail des Synchronzeichendetektors 48. Der Synchronzeichendetektor 48, gleich
wie in dem ersten Ausführungsbeispiel,
arbeitet als ein digitaler Signaldetektor, welcher ein Synchronzeichen
detektiert.
-
Der
Synchronzeichendetektor 48 wird durch Hinzufügen eines
Encoders 54 zu dem Synchronzeichendetektor 20 der 7 konstruiert.
Der Encoder 54 empfängt
Detektionssignale DTCT0, DTCT1 und DTCT2 von den Synchronzeichenunterscheidungseinheiten 38, 40 und 42,
und gibt Frequenzverschiebungssignale entsprechend dieser Detektionssignale aus.
Das heißt,
der Encoder 54 arbeitet als ein Frequenzdifferenzdetektor,
der eine Frequenzdifferenz zwischen der Trägerfrequenz eines Modulationssignals
und eines Referenzsignals der Trägerregenerierungsschaltung
detektiert.
-
In
dem Ausführungsbeispiel
gibt der Synchronzeichendetektor 48 beispielsweise ein
Frequenzverschiebungssignal aus, welches eine Information "eine +45° Verschiebung" enthält, wenn
er ein Unterscheidungssignal DTCT1 von der Syn chronzeichenunterscheidungseinheit 40 empfängt. In
dem Fall des Detektierens eines Synchronzeichens, welches eine Länge von
einigen Grad besitzt, das heißt, ein
Synchronzeichen mit einer geeigneten Länge, wird die Frequenzverschiebung,
welche durch die Trägerregenerierungsschaltung 46 kompensiert
wird, größer als
die Frequenzverschiebung (180° in
dem Beispiel der 2), die durch den Diskriminator 2a (oder 2b bis
einschließlich 2d)
unterschieden werden kann. In solch einem Falle empfängt das
in 14 gezeigte Schleifenfilter 50 direkt
ein Frequenzverschiebungssignal und steuert den Phasendreher 30, wodurch
eine Zeit, welche zur Regenerierung einer Trägerwelle erforderlich ist,
verkürzt
werden kann.
-
In
dem Ausführungsbeispiel
können
Effekte erreicht werden, die ähnlich
zu denen des oben beschriebenen ersten Ausführungsbeispiels sind. Ferner
erzeugt der Synchronzeichendetektor 48 in dem Ausführungsbeispiel
Frequenzverschiebungssignale entsprechend den Detektionssignalen
DTCT0, DTCT1 und DTCT2, und führt
die Signale zurück
zu dem Schleifenfilter 50. Daher kann eine Zeit, welche zum
Regenerieren einer Trägerwelle
erforderlich ist, verkürzt
werden. Demzufolge kann die Leistung des Modulators verbessert werden.
-
Außerdem wurde
in dem Ausführungsbeispiel
eine Beschreibung des Beispiels gegeben, in welchem ein Synchronzeichen
durch Verwendung der Diskriminatoren 2a bis einschließlich 2d detektiert
wird, deren Unterscheidungsbedingungen sich in einem Schritt von
45° unterscheiden.
Jedoch ist die Erfindung nicht auf solche Ausführungsbeispiele beschränkt. Beispielsweise
kann ein Synchronzeichen durch Diskriminatoren detektiert werden,
deren entsprechende Unterscheidungsbedingungen durch Differenzieren
der Phase in Schritten von 30° oder
15° festgelegt
sind. Durch Festlegen der Unterscheidungsbedingungen der Diskriminatoren
mit ei ner kleineren Phasendifferenz, können Synchronzeichen mit so
vielen Frequenzdifferenzen wie möglich
detektiert werden. Demzufolge kann die Anzahl von Malen des Abtastens
reduziert werden und die Zeit, die erforderlich ist, um ein Synchronzeichen
zu detektieren, kann verkürzt
werden. Wenn eine Länge
der Zeit, welche erforderlich ist, um ein Synchronzeichen zu detektieren,
konstant eingestellt wird, ist es möglich, Synchronzeichen mit
breiteren Frequenzdifferenzen zu detektieren. Zudem kann eine Störungsbeständigkeit
verbessert werden.
-
In
den oben beschriebenen Ausführungsbeispielen
wurde eine Beschreibung des Beispiels gegeben, in welchem die vorliegende
Erfindung auf einen Detektor angewandt wird, der Synchronzeichen detektiert,
die durch die BPSK moduliert werden. Die vorliegende Erfindung ist
nicht auf solche Ausführungsbeispiele
beschränkt.
Beispielsweise kann die vorliegende Erfindung auf einen Detektor
anwendbar sein, der Synchronzeichen detektiert, die durch QPSK und
8PSK moduliert sind, die mehr Signale als in der BPSK besitzen.
-
In
den oben beschriebenen Ausführungsbeispielen
wurde eine Beschreibung des Beispiels gegeben, in welchem die Erfindung
auf einen Demodulator angewandt wird, der eine quasi-synchrone Detektion
durchführt.
Die vorliegende Erfindung ist nicht auf solche Ausführungsbeispiele
beschränkt.
Beispielsweise kann die Erfindung auf einen Demodulator anwendbar
sein, der eine synchrone Detektion durchführt.
-
Die
Erfindung ist nicht auf die obigen Ausführungsbeispiele beschränkt und
verschiedene Modifikationen können
gemacht werden, ohne vom Schutzumfang der Erfindung, wie in den
beigefügten
Ansprüchen
definiert, abzuweichen. Irgendeine Verbesserung kann in einem Teil
oder allen der Komponenten gemacht werden.