DE69838227T2 - Empfänger für mit einer Vielzahl von PSK-Modulationsschemata modulierte Signale - Google Patents

Empfänger für mit einer Vielzahl von PSK-Modulationsschemata modulierte Signale Download PDF

Info

Publication number
DE69838227T2
DE69838227T2 DE69838227T DE69838227T DE69838227T2 DE 69838227 T2 DE69838227 T2 DE 69838227T2 DE 69838227 T DE69838227 T DE 69838227T DE 69838227 T DE69838227 T DE 69838227T DE 69838227 T2 DE69838227 T2 DE 69838227T2
Authority
DE
Germany
Prior art keywords
phase
signal
rotation angle
phase error
phase rotation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69838227T
Other languages
English (en)
Other versions
DE69838227D1 (de
Inventor
Kenichi Yokohama-shi SHIRAISHI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Application granted granted Critical
Publication of DE69838227D1 publication Critical patent/DE69838227D1/de
Publication of DE69838227T2 publication Critical patent/DE69838227T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf einen Empfänger zum Empfangen von PSK-modulierten Signalen digitaler Signale, die von einer Mehrzahl PSK-Modulationsverfahren mit unterschiedlichen Anzahlen an Phasen wie zwei und acht Phasen, zwei und vier Phasen, vier und acht Phasen oder zwei und vier und acht Phasen moduliert wurden, insbesondere von hierarchischen Übertragungsverfahren, und ein Zeitmultiplexverfahren durchlaufen haben, sowie zum Demodulieren der PSK-modulierten Signale mithilfe von Trägern, die von einer Trägerreproduktionseinheit reproduziert wurden, um I- und Q-Symbolstromdaten auszugeben.
  • STAND DER TECHNIK
  • Das digitale Satellitenfernsehen mittels einem hierarchischen Übertragungsverfahren wird für den praktischen Einsatz entwickelt, in dem digitale von einer Mehrzahl Modulationsverfahren mit unterschiedlichen notwendigen C/N-Werten modulierte Wellen, wie 8PSK-modulierte Wellen, QPSK-modulierte Wellen und BPSK-modulierte Wellen, ein Zeitmultiplexverfahren durchlaufen und wiederholt rahmenweise übertragen werden.
  • 9A ist ein Diagramm, das ein Beispiel der von dem hierarchischen Übertragungssystem verwendeten Rahmenstruktur zeigt. Ein Rahmen besteht aus: einem BPSK-modulierten Rahmensynchronisationsmuster (BPSK) aus 32 Symbolen (von den 32 Symbolen werden die letzten 20 tatsächlich als das Rahmensynchronisationssignal verwendet); einem BPSK-modulierten Übertragungs- und Multiplexkonfigurationssteuerungsmuster (TMCC) aus 128 Symbolen zur Übertragungsmultiplexkonfigurationsidentifikation; einem Superrahmenidentifikationsinformationsmuster aus 32 Symbolen (von den 32 Symbolen werden die letzten 20 tatsächlich als das Superrahmenidentifikationssignal verwendet); einem 8PSK-modulierten (Trellis-codierten 8PSK) Hauptsignal (TC8PSK) aus 203 Symbolen; einem Burstsymbolsignal (BS) aus 4 Symbolen, welches ein BPSK-moduliertes Pseudozufallsrauschensignal (PN) darstellt; einem 8PSK-modulierten (Trellis-codierten 8PSK) Hauptsignal aus 203 Symbolen; einem Burstsymbolsignal (BS) aus 4 Symbolen, welches ein BPSK-moduliertes Pseudozufallsrauschensignal (PN) darstellt; ...; einem QPSK-modulierten Hauptsignal aus 203 Symbolen; einem Burstsymbolsignal (BS) aus 4 Symbolen, welches ein BPSK-moduliertes Pseudozufallsrauschensignal (PN) darstellt; einem QPSK-modulierten Hauptsignal aus 203 Symbolen und einem BPSK-modulierten Burstsymbolsignal (BS) aus 4 Symbolen, in dieser Reihenfolge.
  • In einem Empfänger zum Empfangen einer digital modulierten Welle (PSK-modulierte Welle) des hierarchischen Übertragungsverfahrens wird ein Zwischenfrequenzsignal eines von einer Empfängerschaltung empfangenen Empfangssignals von einer Demodulationsschaltung demoduliert, um I- und Q-Basisbandsignale (nachstehend werden die I- und Q-Basisbandsignale auch als I- und Q-Symbolstromdaten bezeichnet) zweier Reihen zu erhalten, die repräsentativ sind für unmittelbare Werte von Symbolen orthogonaler I- und Q-Achsen. Ein Rahmensynchronisationssignal wird von den demodulierten I- und Q-Basisbandsignalen eingefangen. Ein aktueller Empfangssignalphasenrotationswinkel wird von der Signalpunktanordnung des eingefangenen Rahmensynchronisationssignals berechnet. In Übereinstimmung mit dem berechneten Empfangssignalphasenrotationswinkel werden die demodulierten I- und Q-Basisbandsignale in der Inversphasenrichtung rotiert, um den Empfangssignalphasenwinkel mit dem Übertragungssignalphasenwinkel in Übereinstimmung zu bringen. Dieser absolute Phasenabgleich wird von einer Absolutphasenschaltung durchgeführt.
  • Wie in 10 dargestellt, besteht die Absolutphasenschaltung eines Empfängers zum Empfangen einer PSK-modulierten Welle eines herkömmlichen hierarchischen Übertragungsverfahren aus: einer Rahmensynchronisationserfassungs-/-reproduktionsschaltung 2, die als eine Rahmensynchronisationssignalfangeinrichtung auf der Ausgabeseite einer Demodulationsschaltung 1 fungiert, um ein Rahmensynchronisationssignal zu fangen; einem Remapper 7 aus einem ROM, der als eine Inversphasenrotationseinrichtung fungiert; und einer Empfangssignalphasenrotationswinkelerfassungsschaltung 8, die als eine Empfangssignalphasenrotationswinkelerfassungseinrichtung fungiert. Eine Übertragungskonfigurationsidentifikationsschaltung 9 identifiziert die in 9A dargestellte Übertragungsmultiplexkonfiguration und gibt ein Modulationsverfahrensidentifikationssignal DM aus zwei Bits aus.
  • Die Demodulationsschaltung 1 erfasst das Zwischenfrequenzsignal orthogonal, um die I- und Q-Basisbandsignale zu erhalten. In der Demodulationsschaltung 1 reproduziert eine Trägerreproduktionsschaltung 10 zwei orthogonale Referenzträger fc1 (= cos ωt) and fc2 (= sin ωt), die 90° in der Phase verschoben und mit der Frequenz und der Phase des empfangenen Trägers synchronisiert sind. Die Multiplizierer 60 und 61 multiplizieren das Zwischenfrequenzsignal IF und fc1 und fc2. A/D-Wandler 62 und 63 wandeln die Ausgaben der Multiplizierer 60 und 61 mit einer Abtastrate, die doppelt so schnell ist wie die Symbolrate, von analog in digital um. Digitale Filter 64 und 65 begrenzen die Bandbreiten der Ausgaben der AD-Wandler 62 und 63 mithilfe der digitalen Signalverarbeitung. Verdünnungsschaltungen 66 und 67 verdünnen die Ausgabe der digitalen Filter 64 und 65 mit der Hälfte der Abtastrate der A/D-Wandler 62 und 63, um die I- und Q-Basisbandsignale (I- und Q-Symbolstromdaten) der zwei Reihen auszugeben, die repräsentativ sind für unmittelbare Werte der Symbole der I- und Q-Achsen. Die Verdünnungsschaltungen 66 und 67 geben die I- und Q-Basisbandsignale I(8) und Q(8) mit acht Bits (2 ist ein Komplement) Quantisierung aus. Die Ziffern in den Klammern bei I(8) und Q(8) kennzeichnen die Anzahl der Quantisierungsbits und I(8) und Q(8) kann auch einfach als I und Q beschrieben werden.
  • Mit Bezug auf 11A-11C wird für jedes Modulationsverfahren auf der Übertragungsseite ein Mapping beschrieben. 11A stellt die Signalpunktanordnung des 8PSK-Modulationsverfahrens auf einer I-Q-Phasenebene (auch I-Q-Vektorebene oder I-Q-Signalraumdiagramm genannt) dar. Das 8PSK-Modulationsverfahren kann ein digitales Signal (abc) aus drei Bits in einem Symbol übertragen. Es gibt acht Kombinationen, wie Bits ein Symbol bilden können: (000), (001), (010), (011), (100), (101), (110) und (111). Ein digitales Signal aus drei Bits wird, wie in 11A dargestellt, auf der I-Q-Phasenebene der Übertragungsseite in die Signalpunkte 0 bis 7 umgewandelt.
  • In dem in 11A dargestellten Beispiel wird die Bitfolge (000) in den Signalpunkt „0" umgewandelt, die Bitfolge (001) in den Signalpunkt „1", die Bitfolge (011) in den Signalpunkt „2", die Bitfolge (010) in den Signalpunkt „3", die Bitfolge (100) in den Signalpunkt 4, die Bitfolge (101) in den Signalpunkt „5", die Bitfolge (111) in den Signalpunkt „6" und die Bitfolge (110) in den Signalpunkt „7".
  • 11B stellt die Signalpunktanordnung des QPSK-Modulationsverfahrens auf einer I-Q-Phasenebene dar. Das QPSK-Modulationsverfahren kann ein digitales Signal (de) aus zwei Bits in einem Symbol übertragen. Es gibt vier Kombinationen, wie Bits ein Symbol bilden können: (00), (01), (10) und (11). In dem in 11B dargestellten Beispiel wird die Bitfolge (00) in den Signalpunkt „0", die Bitfolge (01) in den Signalpunkt „3", die Bitfolge (11) in den Signalpunkt „5" und die Bitfolge (10) in den Signalpunkt „7" umgewandelt.
  • 11C stellt die Signalpunktanordnung des BPSK-Modulationsverfahrens auf einer I-Q-Phasenebene dar. Das BPSK-Modulationsverfahren überträgt ein digitales Signal (f) aus einem Bit in einem Symbol. Zum Beispiel wird das Bit (0) des digitalen Signals (f) in den Signalpunkt „0", das Bit (1) in den Signalpunkt „4" umgewandelt. Das Verhältnis zwischen der Signalpunktanordnung und der Punktziffer eines jeden Modulationsverfahrens ist dasselbe, wenn das 8PSK-Verhältnis als Referenz verwendet wird.
  • Die I- und Q-Achsen von QPSK und BPSK des hierarchischen Übertragungsverfahrens stimmen mit denen von 8PSK überein.
  • Wenn die Phase des Empfangträgers mit der Phase der Referenzträger fc1 und fc2 übereinstimmt, welche von der Trägerreproduktionsschaltung 10 reproduziert wurden, dann stimmt die Phase des empfangenen Signalpunktes auf der I-Q-Phasenebene, die von den I- und Q-Basisbandsignalen I(8) und Q(8) bestimmt wurde, mit der auf der Übertragungsseite überein, wenn das digitale Signal empfangen wird, das auf die Signalpunktanordnung „0" bis „7" der I-Q-Phasenebene auf der Übertragungsseite verweist.
  • Daher kann, durch Verwendung des Verhältnisses (siehe 11A-11C) zwischen der Signalpunktanordnung und einem digitalen Signal auf der Übertragungsseite, so wie es ist, das empfangene digitale Signal aus der Signalpunktanordnung des empfangenen Signalpunktes richtig identifiziert werden.
  • Jedoch können in der Praxis die Referenzträger fc1 und fc2 bezüglich des empfangenen Trägers verschiedene Phasenzustände annehmen, so dass der empfangene Signalpunkt eine Phase annimmt, die von einen Winkel θ bezüglich der Übertragungsseite rotiert wurde. Wenn sich die Phase des empfangenen Trägers verändert, verändert sich auch der Winkel θ. Wenn sich die Phase des empfangenen Signalpunktes bezüglich der Übertragungsseite zufällig ändert, ist es nicht möglich, das empfangene digitale Signal zu identifizieren. Angenommen θ = π/8, dann nimmt ein digitales Signal (000) an dem Signalpunkt „0" auf der Übertragungsseite im 8PSK-Modulationsverfahren beispielsweise einen empfangenen Signalpunkt direkt in der Mitte der Signalpunkte „0" und „1" an. In diesem Fall kann, wenn angenommen wird, dass das Signal am Signalpunkt „0" empfangen wurde, das digitale Signal (000) richtig empfangen werden.
  • Wenn jedoch angenommen wird, dass das Signal am Signalpunkt (001) empfangen wurde, dann tritt der Fehler auf, dass ein digitales Signal (001) empfangen wurde. Aus diesem Grund korrigiert die Trägerreproduktionsschaltung 10 die Phase der Referenzträger fc1 und fc2, um den empfangenen Signalpunkt bei einem vorbestimmten Rotationswinkel bezüglich der Übertragungsseite aufrechtzuerhalten und die digitalen Signale richtig zu unterscheiden.
  • Noch spezieller oszilliert ein VCO (Voltage controlled oscillator – spannungsgesteuerter Oszillator) 11 der Trägerreproduktionsschaltung 10 bei einer Übertragungsträgerfrequenz, um den Referenzträger fc1 zu erzeugen. Der Referenzträger fc2 wird erzeugt, indem die Phase des Oszillationssignals des VCO 11 von einem Phasenschieber 12 um 90° verzögert wird. Durch Verändern der Steuerspannung des VCO 11 können die Phasen der Referenzträger fc1 und fc2 verändert werden.
  • Die Trägerreproduktionsschaltung 10 weist Phasenfehlertabellen 13, 14-1 und 14-2 und 15-1 bis 15-4 auf, die aus ROM bestehen und den Modulationsverfahren 8PSK, QPSK und BPSK entsprechen (siehe 12). Jede Tabelle speichert eine Entsprechung zwischen verschiedenen Datenpaaren der I- und Q-Basisbandsignale I(8) und Q(8) und den Trägerphasenfehlerdaten ΔΦ(8) (nachstehend einfach auch Phasenfehlerdaten genannt) mit der Quantisierungsbitzahl von 8 Bits (2 ist ein Komplement). Jede der Tabellen 13, 14-1 und 14-2 und 15-1 bis 15-4 wird parallel zu den I- und Q-Basisbandsignalen I(8) und Q(8) eingegeben. Die Phasenfehlertabelle, die von einem später zu beschreibenden Selektor selektiv freigegeben wird, gibt die Phasenfehlerdaten ΔΦ(8) aus, die den I- und Q-Basisbandsignalen I(8) und Q(8) entsprechen, die von der Demodulationsschaltung 1 eingegeben wurden.
  • Die Phasenfehlertabelle 13 wird für 8PSK verwendet. Das Verhältnis zwischen einem Phasenwinkel Φ (siehe 13) und den Phasenfehlerdaten ΔΦ(8) ist in 15 dargestellt, wobei der Phasenwinkel Φ ein Phasenwinkel des empfangenen Signalpunktes auf der I-Q-Phasenebene ist, die von der I- und Q-Basisbandsignaleingabe I(8) und Q(8) aus der Demodulationsschaltung 1 bestimmt wurde. Während die Demodulationsschaltung 1 das digitale modulierte Signal der 8PSK-Modulation demoduliert (diese Demodulation wird von dem Modulationsverfahrensidentifikationssignal DM der später zu beschreibenden Übertragungskonfigurationsidentifikationsschaltung 9 bestimmt), gibt (aktiviert) der Selektor 16 lediglich die Phasenfehlertabelle 13 frei und liest die Phasenfehlerdaten ΔΦ(8) aus, die dem Datenpaar I(8) und Q(8) entsprechen, in Antwort auf eine Symboluhr CLKSYB (siehe 9B) der Symbolrate, die mit der Ausgabe der I- und Q-Basisbandsignale I(8) und Q(8) aus der Demodulationsschaltung 1 synchronisiert ist, wobei die Demodulationsschaltung 1 jedes Mal die I- und Q-Basisbandsignale I(8) und Q(8) eines Symbols ausgibt. Die Phasenfehlerdaten ΔΦ(8) werden von einem D/A-Wandler 17 in eine Phasenfehlerspannung umgewandelt, wobei ihre Niedrigfrequenzkomponenten von einem LPF 18 entfernt und als Steuerspannung an einen VCO 11 geliefert werden. Wenn die Phasenfehlerdaten ΔΦ(8) 0 betragen, dann ändern sich eine Ausgabe des LPF 18 und die Phasen der Referenzträger fc1 und fc2 nicht. Wenn jedoch die Phasenfehlerdaten ΔΦ(8) positiv sind, dann wird die Ausgabe des LPF 18 groß und die Phasen der Referenzträger fc1 und fc2 werden verzögert oder umgekehrt, wenn die Phasenfehlerdaten ΔΦ(8) negativ sind, dann wird die Ausgabe des LPF 18 klein und die Phasen der Referenzträger fc1 und fc2 werden vorgezogen.
  • In der Phasenfehlertabelle 13 ist eine Differenz zwischen Φ und der Phase des nächstgelegenen Signalpunktes in der Signalpunktanordnung von „0" bis „7" durch die Phasenfehlerdaten ΔΦ(8) gekennzeichnet. Das digitale Signal auf der Übertragungsseite des 8PSK-Modulationsverfahrens an dem Signalpunkt mit der Phase 0, π/4, 2π/4, 3π/4, 4π/4, 5π/4, 6π/4 oder 7π/4 wird auf der I-Q-Phasenebene auf der Empfangsseite um Θ = m × π/4 rotiert (wobei m eine optionale Ganzzahl von 0 bis 7 ist, siehe 14). Θ ist ein Empfangssignalphasenrotationswinkel. Da der empfangene Signalpunkt des 8PSK-Modulationsverfahrens an der Phase 0, π/4, 2π/4, 3π/4, 4π/4, 5π/4, 6π/4 oder 7π/4 positioniert ist, kann die Phase der Signalpunktanordnung von „0" bis „7" auf der I-Q-Phasenebene auf der Empfangsseite derselben Phase auf der Übertragungsseite zugewiesen werden (je nach Θ, dem Verhältnis zwischen der Signalpunktanordnung und den Veränderungen des digitalen Signals). Durch Erfassen von Θ wird eine inverse Phasenrotation um –Θ durchgeführt, so dass das Verhältnis zwischen der Signalpunktanordnung und dem digitalen Signal mit dem der Übertragungsseite gleichgesetzt werden (absoluter Phasenabgleich) und das empfangene digitale Signal einfach unterschieden werden kann.
  • Die Phasenfehlertabellen 14-1 und 14-2 werden für QPSK verwendet. Das Verhältnis zwischen einem Phasenwinkel Φ und den Phasenfehlerdaten ΔΦ(8) ist in 16 und 17 dargestellt, wobei der Phasenwinkel Φ ein Phasenwinkel des empfangenen Signalpunktes auf der I-Q-Phasenebene ist, die von den I- und Q-Basisbandsignalen I(8) und Q(8) bestimmt wurde. Während des normalen Empfangs, bei dem die Demodulationsschaltung 1 das digitale modulierte Signal der QPSK-Modulation demoduliert, aktiviert der Selektor 16 lediglich die Phasenfehlertabelle 14-1 und liest die Phasenfehlerdaten ΔΦ(8) aus, die dem Datenpaar I(8) und Q(8) entsprechen, wenn der Empfangssignalphasenrotationswinkel Θ 0, 2π/4, 4π/4, oder 6π/4 ist, in Antwort auf die Uhr CLKSYB der Symbolrate und jedes Mal, wenn die Demodulationsschaltung 1 die I- und Q-Basisbandsignale I(8) und Q(8) eines Symbols ausgibt.
  • In der Phasenfehlertabelle 14-1 wird eine Differenz zwischen Φ und der Phase des nächstgelegenen Signalpunktes in der Signalpunktanordnung von „1", „3", „5" und „7" durch die Phasenfehlerdaten ΔΦ(8) gekennzeichnet. Das digitale Signal auf der Übertragungsseite unter Verwendung des QPSK-Modulationsverfahrens an dem Signalpunkt „1", „3", „5" oder „7" mit der Phase π/4, 3π/4, 5π/4 oder 7π/4 wird auf der I-Q-Phasenebene auf der Empfangsseite um Θ rotiert. Wenn Θ 0, 2π/4, 2π/4, oder 6π/4 ist, dann befindet sich der empfangene Signalpunkt des QPSK-Modulationsverfahrens an der Phase π/4, 3π/4, 5π/4 oder 7π/4. Durch das Erfassen von Θ wird eine inverse Phasenrotation um –Θ durchgeführt, so dass das Verhältnis zwischen der Signalpunktanordnung und dem digitalen Signal mit der Übertragungsseite gleichgesetzt werden (absoluter Phasenabgleich) und das empfangene digitale Signal einfach unterschieden werden kann.
  • Während die Demodulationsschaltung 1 das digitale modulierte Signal der QPSK-Modulation demoduliert, aktiviert der Selektor 16 lediglich die Phasenfehlertabelle 14-2 und liest die Phasenfehlerdaten ΔΦ(8), die dem Datenpaar I(8) und Q(8) entsprechen, wenn der Empfangssignalphasenrotationswinkel Θ π/4, 3π/4, 5π/4 oder 7π/4 ist, jedes Mal, wenn die Demodulationsschaltung 1 die I- und Q-Basisbandsignale I(8) und Q(8) eines Symbols ausgibt.
  • In der Phasenfehlertabelle 14-2 wird eine Differenz zwischen Φ und der Phase des nächstgelegenen Signalpunktes in der Signalpunktanordnung von „0", „2", „4" und „6" durch die Phasenfehlerdaten ΔΦ(8) gekennzeichnet. Das digitale Signal auf der Übertragungsseite unter Verwendung des QPSK-Modulationsverfahrens an dem Signalpunkt „1", „3", „5" oder „7" mit der Phase π/4, 3π/4, 5π/4 oder 7π/4 wird auf der I-Q-Phasenebene auf der Empfangsseite um Θ rotiert. Wenn Θ π/4, 3π/4, 5π/4 oder 7π/4 ist, dann befindet sich der empfangene Signalpunkt des QPSK-Modulationsverfahrens an der Phase 0, 2π/4, 4π/4, oder 6π/4. Durch das Erfassen von Θ wird eine inverse Phasenrotation um –Θ durchgeführt, so dass die Phase auf der Empfangsseite mit der der Übertragungsseite gleichgesetzt werden (absoluter Phasenabgleich), das Verhältnis zwischen der Signalpunktanordnung und dem digitalen Signal mit dem der Übertragungsseite gleichgesetzt werden und das empfangene digitale Signal einfach unterschieden werden kann.
  • Die Phasenfehlertabellen 15-1 bis 15-4 werden für BPSK verwendet. Das Verhältnis zwischen einem Phasenwinkel Φ und den Phasenfehlerdaten ΔΦ(8) ist in 18 bis 21 dargestellt, wobei der Phasenwinkel Φ ein Phasenwinkel des empfangenen Signalpunktes auf der I-Q-Phasenebene ist, die von den I- und Q-Basisbandsignalen I(8) und Q(8) bestimmt wurde. Während die Demodulationsschaltung 1 das digitale modulierte Signal der QPSK-Modulation demoduliert, aktiviert der Selektor 16 lediglich die Phasenfehlertabelle 15-1 und liest die Phasenfehlerdaten ΔΦ(8) aus, die dem Datenpaar I(8) und Q(8) entsprechen, wenn der Empfangssignalphasenrotationswinkel Θ durch die Phasenkorrektur des 8PSK-Modulationsverfahrens 0 oder 4π/4 beträgt, in Antwort auf die Uhr CLKSYB der Symbolrate und jedes Mal, wenn die Demodulationsschaltung 1 die I- und Q-Basisbandsignale I(8) und Q(8) eines Symbols ausgibt.
  • In der Phasenfehlertabelle 15-1 wird eine Differenz zwischen Φ und der Phase des nächstgelegenen Signalpunktes in der Signalpunktanordnung von „0" und „4" durch die Phasenfehlerdaten ΔΦ(8) gekennzeichnet. Das digitale Signal auf der Übertragungsseite unter Verwendung des BPSK-Modulationsverfahrens an dem Signalpunkt „0" oder „4" mit der Phase 0 oder 4π/4 wird auf der I-Q-Phasenebene auf der Empfangsseite um Θ rotiert. Wenn Θ 0 oder 4π/4 ist, dann befindet sich der empfangene Signalpunkt des BPSK-Modulationsverfahrens an der Phase 0 oder 4π/4.
  • Während die Demodulationsschaltung 1 das digitale modulierte Signal der BPSK-Modulation demoduliert, aktiviert der Selektor 16 lediglich die Phasenfehlertabelle 15-2 und liest die Phasenfehlerdaten ΔΦ(8) aus, die dem Datenpaar I(8) und Q(8) entsprechen, wenn der Empfangssignalphasenrotationswinkel Θ π/4 oder 5π/4 ist, jedes Mal, wenn die Demodulationsschaltung 1 die I- und Q-Basisbandsignale I(8) und Q(8) eines Symbols ausgibt.
  • In der Phasenfehlertabelle 15-2 wird eine Differenz zwischen Φ und der Phase des nächstgelegenen Signalpunktes in der Signalpunktanordnung von „1" und „5" durch die Phasenfehlerdaten ΔΦ(8) gekennzeichnet. Das digitale Signal auf der Übertragungsseite unter Verwendung des BPSK-Modulationsverfahrens an dem Signalpunkt „0" oder „4" mit der Phase 0 oder 4π/4 wird auf der I-Q-Phasenebene auf der Empfangsseite um Θ rotiert. Wenn Θ π/4 oder 5π/4 ist, dann befindet sich der empfangene Signalpunkt des BPSK-Modulationsverfahrens an der Phase π/4 oder 5π/4.
  • Während die Demodulationsschaltung 1 das digitale modulierte Signal der BPSK-Modulation demoduliert, aktiviert der Selektor 16 lediglich die Phasenfehlertabelle 15-3 und liest die Phasenfehlerdaten ΔΦ(8) aus, die dem Datenpaar I(8) und Q(8) entsprechen, wenn Θ 2π/4 oder 6π/4 ist, jedes Mal, wenn die Demodulationsschaltung 1 die I- und Q-Basisbandsignale I(8) und Q(8) eines Symbols ausgibt.
  • In der Phasenfehlertabelle 15-3 wird eine Differenz zwischen Φ und der Phase des nächstgelegenen Signalpunktes in der Signalpunktanordnung von „2" und „6" durch die Phasenfehlerdaten ΔΦ(8) gekennzeichnet. Das digitale Signal auf der Übertragungsseite unter Verwendung des BPSK-Modulationsverfahrens an dem Signalpunkt „0" oder „4" mit der Phase 0 oder 4π/4 wird auf der I-Q-Phasenebene auf der Empfangsseite um Θ rotiert. Wenn Θ 2π/4 oder 6π/4 ist, dann befindet sich der empfangene Signalpunkt des BPSK-Modulationsverfahrens an der Phase 2π/4 oder 6π/4.
  • Während die Demodulationsschaltung 1 das digitale modulierte Signal der BPSK-Modulation demoduliert, aktiviert der Selektor 16 lediglich die Phasenfehlertabelle 15-4 und liest die Phasenfehlerdaten ΔΦ(8) aus, die dem Datenpaar I(8) und Q(8) entsprechen, wenn Θ 3π/4 oder 7π/4 ist, jedes Mal, wenn die Demodulationsschaltung 1 die I- und Q-Basisbandsignale I(8) und Q(8) eines Symbols ausgibt.
  • In der Phasenfehlertabelle 15-4 wird eine Differenz zwischen Φ und der Phase des nächstgelegenen Signalpunktes in der Signalpunktanordnung von „3" und „7" durch die Phasenfehlerdaten ΔΦ(8) gekennzeichnet. Das digitale Signal auf der Übertragungsseite unter Verwendung des BPSK-Modulationsverfahrens an dem Signalpunkt „0" oder „4" mit der Phase 0 oder 4π/4 wird auf der I-Q-Phasenebene auf der Empfangsseite um Θ rotiert. Wenn Θ 3π/4 oder 7π/4 ist, dann befindet sich der empfangene Signalpunkt des BPSK-Modulationsverfahrens an der Phase 3π/4 oder 7π/4. Auch bei dem BPSK-Verfahren wird durch das Erfassen von Θ eine inverse Phasenrotation um –Θ durchgeführt, so dass die Phase auf der Empfangsseite mit der der Übertragungsseite gleichgesetzt werden (absoluter Phasenabgleich), das Verhältnis zwischen der Signalpunktanordnung und dem digitalen Signal mit dem der Übertragungsseite gleichgesetzt werden und das empfangene digitale Signal einfach unterschieden werden kann.
  • Die Rahmensynchronisationserfassungs-/-reproduktionsschaltung 2 weist, wie in 22 dargestellt, einen BPSK-Demapper 3, Synchronisationserfassungsschaltungen 40 bis 47, eine Rahmensynchronisationsschaltung 5 und ein ODER-Gatter 53 sowie einen Rahmensynchronisationssignalgenerator 6 auf. Die Empfangssignalphasenrotationswinkelerfassungsschaltung 8 weist Verzögerungsschaltungen 81 und 82, eine 0°/180°-Phasenrotationsschaltung 83, Durchschnittsbildungsschaltungen 84 und 85 sowie eine Empfangsphasenbeurteilungsschaltung 86 auf.
  • Die I- und Q-Basisbandsignalausgabe I(8) und Q(8) der Demodulationsschaltung 1 wird zum Beispiel in den BPSK-Demapper 3 der Rahmensynchronisationserfassungs-/-reproduktionsschaltung 2 eingegeben, um das Rahmensynchronisationssignal, welches BPSK-moduliert wurde, einzufangen. Daher wird ein BPSK-demappter Bitstrom B0 ausgegeben. Der BPSK-Demapper 3 besteht zum Beispiel aus einem ROM.
  • Im nächsten Schritt wird das Rahmensynchronisationssignal beschrieben. In dem hierarchischen Übertragungsverfahren wird das Rahmensynchronisationssignal mit dem niedrigsten notwendigen C/N-Wert BPSK-moduliert und übertragen. Der Bitstrom des aus 20 Bits bestehenden Rahmensynchronisationssignals ist (S0S1, ..., S18S19) = (11101100110100101000), wobei diese Bits beginnend bei S0 nacheinander übertragen werden. Der Bitstrom des Rahmensynchronisationssignals wird auch als „SYNCPAT" bezeichnet. Dieser Bitstrom wird durch das in 11C dargestellte BPSK-Mapping auf der Übertragungsseite in den Signalpunkt „0" oder „4" umgewandelt und der umgewandelte Symbolstrom übertragen.
  • Um 20 BPSK-modulierte und übertragene Bits einzufangen, d. h. das Rahmensynchronisationssignal aus 20 Symbolen, ist es notwendig, das empfangene Symbol im Gegensatz zum Mapping auf der Übertragungsseite durch das in 23A dargestellte BPSK-Demapping in ein Bit umzuwandeln. Wie in 23A dargestellt, wird, wenn das demodulierte Signal in einer schraffierten Fläche der I-Q-Phasenebene auf der Empfangsseite empfangen wird, beurteilt, dass das Signal „0" beträgt, wohingegen das Signal „1" beträgt, wenn es in einer anderen als der schraffierten Fläche empfangen wird. Abhängig davon, in welcher der zwei Beurteilungsflächen, welche von einer durch eine fette Linie in 23A gekennzeichnete BPSK-Beurteilungsgrenzlinie geteilt werden, das Signal empfangen wird, wird die Ausgabe nämlich entweder als „0" oder „1" beurteilt. Auf diese Weise wird das BPSK-Demapping durchgeführt.
  • Die I- und Q-Basisbandsignale I(8) und Q(8) werden in den BPSK-Demapper 3 eingegeben, um das BPSK-Demapping zu durchlaufen und der BPSK-Demapper 3 gibt den BPSK-demappten Bitstrom B0 aus. In dieser Beschreibung wird das Demapping als eine Demappingschaltung verstanden. Der Bitstrom B0 wird in die Synchronisationserfassungsschaltung 40 eingegeben, welche den Bitstrom des Rahmensynchronisationssignals aus der Synchronisationserfassungsschaltung 40 einfängt.
  • Als Nächstes wird die Synchronisationserfassungsschaltung 40 mit Bezug auf 24 beschrieben. Die Synchronisationserfassungsschaltung 40 weist seriell verbundene 20 D-Flipflops (nachstehend als D-F/F bezeichnet) D19 bis D0 auf, die ein Schieberegister aus 20 Schritten bilden. Der Bitstrom B0 wird in D-F/F D10 eingegeben und der Reihe nach verschoben. Gleichzeitig werden die Ausgaben von D-F/F D19 bis D0 an ein UND-Gatter 51 geleitet, wobei die vorbestimmten Bits logisch umgekehrt werden. Das UND-Gatter 51 gibt ein hochpegeliges SYNA0 aus, wenn der Ausgabezustand (D0D1, ..., D18D19) (11101100110100101000) ergibt. Und zwar nimmt, wenn SYNCPAT eingefangen ist, SYNA0 einen hohen Pegel an.
  • Die Ausgabe SYNA0 der Synchronisationserfassungsschaltung 40 wird über das ODER-Gatter 53 in die Rahmensynchronisationsschaltung 5 eingegeben. Die Rahmensynchronisationsschaltung 5 beurteilt, dass die Rahmensynchronisation etabliert ist, wenn die Ausgabe SYNA des ODER-Gatters in einer vorbestimmten Rahmenperiode wiederholt den hohen Pegel annimmt, und gibt in jeder Rahmenperiode einen Rahmensynchronisationsimpuls aus.
  • Im Allgemeinen werden in dem hierarchischen Übertragungsverfahren, in dem von einer Mehrzahl Modulationsverfahren modulierte Signale mit unterschiedlichen notwendigen C/N-Werten ein Zeitmultiplexverfahren durchlaufen und wiederholt rahmenweise übertragen werden, für die Multiplexkonfiguration repräsentative Header-Daten gemultiplexed (in 9A dargestelltes TMCC-Muster). Nachdem die Rahmensynchronisationserfassungs-/-reproduktionsschaltung 2 die Rahmensynchronisation als etabliert beurteilt hat, leitet die Übertragungskonfigurationsunterscheidungsschaltung 9 das TMCC ab, welches die Multiplexkonfiguration aus der BPSK-demappten Bitstromeingabe aus der Rahmensynchronisationsschaltung 5 kennzeichnet, analysiert es und gibt das Modulationsverfahrenidentifikationssignal DM, welches das Modulationsverfahren für die aktuellen I- und Q-Basisbandsignale kennzeichnet, an den Selektor 16 und Ähnliches aus (siehe 9B). Außerdem erfasst, nachdem die Rahmensynchronisationserfassungs-/-reproduktionsschaltung 2 die Rahmensynchronisation als etabliert beurteilt hat, die Empfangssignalphasenrotationswinkelerfassungsschaltung 8 den Empfangsphasenrotationswinkel Θ in Übereinstimmung mit der reproduzierten Synchronisationssignalausgabe des Rahmensynchronisationssignalgenerators 6 und gibt ein Empfangssignalphasenrotationswinkelsignal AR aus 3 Bits an den Remapper 7, einen Selektor 16 der Trägerregenerationsschaltung 10 und Ähnliches aus.
  • Nachdem das Modulationsverfahrensidentifikationssignal DM aus der Übertragungskonfigurationsidentifikationsschaltung 9 und das Empfangssignalphasenrotationswinkelsignal AR(3) aus der Empfangssignalphasenrotationswinkelerfassungsschaltung 8 eingegeben sind, liest der Selektor 16 der Trägerreproduktionsschaltung 10 die Phasenfehlerdaten ΔΦ(8) aus der Phasenfehlertabelle aus, welche dem Modulationsverfahren und dem Empfangssignalphasenrotationswinkel Θ entspricht, und gibt sie an den D/A-Wandler 17 aus. Während des Zeitraums vor diesem Vorgang liest der Selektor 16 die Phasenfehlerdaten ΔΦ(8) aus der Phasenfehlertabelle für 8PSK aus.
  • Die Demodulationsschaltung 1 operiert daher stets als eine 8PSK-Demodulationsschaltung, bis die Übertragungskonfigurationsidentifikationsschaltung 9 die Multiplexkonfiguration unterscheidet und die Empfangssignalphasenrotationswinkelerfassungsschaltung 8 den Empfangssignalphasenrotationswinkel Θ erfasst. Daher rotiert, je nach Phasenzustand der Referenzträger fc1 und fc2, die von der Trägerreproduktionsschaltung 10 der Demodulationsschaltung 1 reproduziert wurden, der empfangene Signalpunkt in der Phase um Θ = m × π/4 (m ist eine Ganzzahl von 0 bis 7).
  • Noch spezieller kann, wie in 11C dargestellt, je nach Phasenzustand der Referenzträger fc1 und fc2, der empfangene Signalpunkt des Symbolstroms des Rahmensynchronisationssignals, das für das Bit „0" zum Signalpunkt „0" BPSK-gemappt wurde und der Signalpunkt „4" für das Bit „1" einen der folgenden acht Phasenzustände des demodulierten Rahmensynchronisationssignals annehmen. Die acht Phasenzustände umfassen: die Signalpunkte "0" und "4" bei Θ = 0 genau wie auf der Übertragungsseite; die Signalpunkte "1" und "5" um Θ = π/4 in der Phase rotiert; die Signalpunkte "2" und "6" um Θ = 2π/4 in der Phase rotiert; die Signalpunkte "3" und "7" um Θ = 3π/4 in der Phase rotiert; die Signalpunkte "4" und "0" um Θ = 4π/4 in der Phase rotiert; die Signalpunkte "5" und "1" um Θ = 5π/4 in der Phase rotiert; die Signalpunkte "6" und "2" um Θ = 6π/4 in der Phase rotiert; und die Signalpunkte "7" und "3" um Θ = 7π/4 in der Phase rotiert. Daher ist es notwendig, das Rahmensynchronisationssignal einzufangen, selbst wenn es in einem der Phasenzustände demoduliert ist.
  • Wie in 25 dargestellt, besteht der BPSK-Demapper 3 daher aus BPSK-Demappern 30 bis 37, die den Phasenrotationen von Θ = 0 (m = 0), Θ = π/4 (m = 1), Θ = 2π/4 (m = 2), Θ = 3π/4 (m = 3), Θ = 4π/4 (m = 4), Θ = 5π/4(m = 5), Θ = 6π/4(m = 6), and Θ = 7π/4 (m = 7) entsprechen.
  • Das in 23B dargestellte BPSK-Demapping zeigt, dass der Symbolstrom des demodulierten Rahmensynchronisationssignals um Θ = π/4 in der Phase rotiert wird, das Bit „0" am Signalpunkt „1" ist und das Bit „1" am Signalpunkt „5". Die durch eine dicke Linie in 23B gekennzeichnete BPSK-Beurteilungsgrenzlinie wird um π/4 rotiert gegen den Uhrzeigersinn bezüglich der in 23A durch eine dicke Linie gekennzeichnete BPSK-Beurteilungsgrenzlinie des BPSK-Demappings, wenn das Rahmensynchronisationssignal an denselben Phasen wie auf der Übertragungsseite empfangen wird. Durch Verwendung des BPSK-Demappers (bei 31 in 25) für das in 23B dargestellte BPSK-Demapping kann das um Θ = π/4 in der Phase rotierte Rahmensynchronisationssignal stabil eingefangen werden. Der von dem BPSK-Demapper 31 BPSK-demappte Bitstrom ist eine Ausgabe B1 des in 22 dargestellten BPSK-Demappers 3.
  • Gleichermaßen führen die BPSK-Demapper 32 bis 37 ein Demapping mithilfe von BPSK-Beurteilungsgrenzlinien aus, die um 2π/4, 3π/4, ..., 7π/4 gegen den Uhrzeigersinn bezüglich der durch die dicke Linie gekennzeichnete BPSK-Beurteilungslinie des in 23A dargestellten BPSK-Demappings rotiert wurden.
  • Daher ist es möglich, das Rahmensynchronisationssignal, das um Θ = 2π/4, 3π/4, ..., 7π/4 in der Phase rotiert wurde, stabil einzufangen. Die von den BPSK-Demappern 32 bis 37 BPSK-demappten Bitströme entsprechen den Ausgaben B2 bis B37 des in 22 dargestellten BPSK-Demappers 3. Der BPSK-Demapper 30 führt ein Demapping mithilfe BPSK-Beurteilungsgrenzlinie aus, die durch die dicke Linie gekennzeichnete BPSK-Beurteilungslinie des in 23A dargestellten BPSK-Demappings gekennzeichnet ist, so dass das Rahmensynchronisationssignal bei Θ = 0 stabil eingefangen werden kann. Der von dem BPSK-Demapper 30 BPSK-demappte Bitstrom ist eine Ausgabe B0 des in 22 dargestellten BPSK-Demappers 3.
  • Die Struktur der Synchronisationserfassungsschaltungen 40 bis 47 gleicht der der Synchronisationserfassungsschaltung 40. Mithilfe dieser Synchronisationserfassungsschaltungen 40 bis 47 kann, ungeachtet der Phasenrotation der Basisbandsignale durch den Phasenzustand der Referenzträger fc1 und fc2, die von der Trägerreproduktionsschaltung 10 der Demodulationsschaltung 1 reproduziert wurden, das Rahmensynchronisationssignal von einer der Synchronisationserfassungsschaltungen 40 bis 47 eingefangen und der hohe Pegel SYNAn (n ist eine Ganzzahl von 0 bis 7) von der Synchronisationserfassungsschaltung ausgegeben werden, welche die Rahmensynchronisationssignal-SYNAn-Signale einfängt. Die von den Synchronisationserfassungsschaltungen 40 bis 47 ausgegeben SYNAn-Signale werden in das ODER-Gatter 53 eingegeben, welches eine logische Summe SYNA der Signale SYNAn ausgibt. Die Rahmensynchronisationsschaltung 5 beurteilt, dass die Rahmensynchronisation etabliert ist, wenn bestätigt wurde, dass der hohe Pegel SYNA an der vorbestimmten Rahmenperiode wiederholt eingegeben wird, und in jeder Rahmenperiode einen Rahmensynchronisationsimpuls FSYNC ausgibt.
  • In Antwort auf die Rahmensynchronisationsimpulsausgabe FSYNC aus der Rahmensynchronisationsschaltung 5 erzeugt der Rahmensynchronisationssignalgenerator 6 einen Bitstrom (der als reproduziertes Rahmensynchronisationssignal bezeichnet wird) genau wie das Muster SYNCPAT des Rahmensynchronisationssignals, das von dem BPSK-Demapper 3, den Synchronisationserfassungsschaltungen 40 bis 47 und der Rahmensynchronisationsschaltung 5 eingefangen wurde.
  • In der vorstehenden Beschreibung fängt die in 22 dargestellte Rahmensynchronisationserfassungs-/-reproduktionsschaltung 2 das Rahmensynchronisationssignal aus der I- und Q-Symbolstromdatenausgabe I(8) und Q(8) aus der Demodulationsschaltung 1 ein und nach einer vorbestimmten Zeitverzögerung gibt der Rahmensynchronisationssignalgenerator 6 das reproduzierte Rahmensynchronisationssignal aus.
  • Als Nächstes wird die Übertragungskonfigurationsidentifikationsfunktion der Übertragungskonfigurationsidentifikationsschaltung 9 beschrieben. In die Übertragungskonfigurationsidentifikationsschaltung 9 werden die Bitstromausgaben B0 bis B7 des BPSK-Demappers 3 der Rahmensynchronisationserfassungs-/-reproduktionsschaltung 2, die Ausgaben SYNA0 bis SYNA 7 der Synchronisationserfassungsschaltungen 40 bis 47 und eine Rahmensynchronisationsimpulsausgabe FSYNC aus der Rahmensynchronisationsschaltung 5 eingegeben. Wenn der Rahmensynchronisationsimpuls FSYNC eingegeben wird, dann wird der Bitstrom Bn, der einen der SYNA0 bis SYNA7 mit wiederholt hohen Pegeln entspricht, gelesen. Durch die Verwendung eines vorbestimmten vom Rahmensynchronisationsimpuls FSYNC erzeugten Taktsignals wird das in 9A dargestellte TMCC-Muster abgeleitet und analysiert. Anschließend wird das Modulationsverfahrensidentifikationssignal DM, welches das Modulationsverfahren für die aktuellen I- und Q-Basisbandsignale I(8) und Q(8) kennzeichnet, ausgegeben (siehe 9B).
  • Als Nächstes wird ein aktueller Empfangssignalphasenrotationswinkel von der Signalpunktanordnung des eingefangenen Rahmensynchronisationssignals erhalten. In Übereinstimmung mit dem erhaltenen Empfangssignalphasenrotationswinkel werden die demodulierten I- und Q-Basisbandsignale I(8) und Q(8) invers phasenrotiert. Dieser absolute Phasenabgleich wird nun beschrieben.
  • Jedes Symbol des Symbolstroms des Rahmensynchronisationssignals, das auf der Übertragungsseite BPSK-gemappt, übertragen und anschließend von der Modulationsschaltung 1 in die I- und Q-Basisbandsignale I(8) und Q(8) demoduliert wurde, wird von dem BPSK-Demapper 3 in das Bit „0" oder „1" demappt. Das in das Bit „0" demappte Symbol weist eine Phasendifferenz von 180° zu dem in das Bit „1" demappte Symbol auf. Das in das Bit „1" demappte Symbol in dem Rahmensynchronisationssignal des empfangenen Symbolstroms wird um 180° phasenrotiert, um einen Symbolstrom zu erhalten, dessen Bits alle in das Bit „0" demappt sind.
  • Durch das Berechnen eines Durchschnittswertes für eine Mehrzahl Symbole des Symbolstroms, dessen Bits alle in das Bit „0" demappt sind, kann der Empfangssignalpunkt für das Bit „0" von BPSK erhalten werden. Es wird eine Phasendifferenz berechnet zwischen dem Empfangssignalpunkt für das Bit „0" von BPSK und dem Signalpunkt „0", der auf der Übertragungsseite in das Bit „0" gemappt wurde. Diese Phasendifferenz wird als Empfangssignalphasenrotationswinkel Θ verwendet. Die demodulierten I- und Q-Basisbandsignale werden durch η = –Θ phasenrotiert, um einen absoluten Phasenabgleich der I- und Q-Basisbandsignale I(8) und Q(8) durchzuführen.
  • Wie vorstehend beschrieben, erzeugt der Rahmensynchronisationssignalgenerator 6 in Antwort auf den Rahmensynchronisationsimpuls aus der Rahmensynchronisationsschaltung 5 den Bitstrom genau wie das Muster SYNCPAT des eingefangenen Rahmensynchronisationssignals, und sendet es als reproduziertes Rahmensynchronisationssignal an die 0°/180°-Phasenrotationsschaltung 83 der Empfangssignalphasenrotationswinkelerfassungsschaltung 8. Die 0°/180°-Phasenrotationsschaltung 83 phasenrotiert die I- und Q-Basisbandsignale um 180° für das Bit „1" des Bitstroms des gesendeten reproduzierten Rahmensynchronisationssignals und rotiert die I- und Q-Basisbandsignale für das Bit „0" nicht.
  • Der Takt des Bitstroms des reproduzierten Rahmensynchronisationssignals, das vom Rahmensynchronisationssignalgenerator 6 ausgesendet wurde, und der Takt des Symbolstroms des Rahmensynchronisationssignals in den I- und Q-Basisbandsignalströmen werden an der Eingabestelle der 0°/180°-Phasenrotationsschaltung 83 von den Verzögerungsschaltungen 81 und 82 in Übereinstimmung gebracht. Die Verzögerungsschaltungen 81 und 82 öffnen ihre Ausgabetore lediglich während des Zeitraums, in dem der Rahmensynchronisationssignalgenerator 6 ein Rahmensynchronisationssignalbereichssignal ausgibt. Daher geben die Verzögerungsschaltungen 81 und 82 die Rahmensynchronisationssignalabschnitte der I- und Q-Symbolströme DI(8) und DQ(8) aus. Die I- und Q-Symbolströme DI(8) und DQ(8) werden von der 0°/180°-Phasenrotationsschaltung 83 für das dem Bit „1" in dem Bitstrom des reproduzierten Rahmensynchronisationssignals entsprechenden Symbol rotiert, aber nicht für das dem Bit „0" entsprechenden Symbol, um die Symbolströme VI(8) und VQ(8) zu erhalten, die an die Durchschnittsbildungsschaltungen 84 und 85 gesendet werden. Die Symbolströme VI(8) und VQ(8) entsprechen den Symbolströmen, wenn ein Signal empfangen wird, welches auf der Übertragungsseite BPSK-gemappt wurde, in der Annahme, dass alle 20 das Rahmensynchronisationssignal bildende Bits „0"-Bits sind.
  • 26A stellt die Signalpunktanordnung für die I- und Q-Symbolströme I(8) und Q(8) des Rahmensynchronisationssignals dar, das bei einem Empfangssignalphasenrotationswinkel Θ = 0 empfangen wurde, und 26B stellt die Signalpunktanordnung für die I- und Q-Symbolströme VI(8) und VQ(8) nach der Umwandlung durch die 0°/180°-Phasenrotationsschaltung 83 dar. Die I- und Q-Symbolströme VI(8) und VQ(8) werden an die Durchschnittsbildungsschaltungen 84 und 85 gesendet und umgewandelt, um eine Quantisierungsbitlänge von zum Beispiel ungefähr 16 bis 18 Bits aufzuweisen. Anschließend werden die I- und Q-Symbolströme auf vier Rahmen (16 × 4 = 64 Symbole) verteilt und die Durchschnittswerte als AVI(8) und AVQ(8) mit der ursprünglichen Quantisierungsbitlänge von 8 Bits ausgegeben. Die Durchschnittsbildung der I- und Q-Symbolströme VI(8) und VQ(8) wird durchgeführt, um die stabile Signalpunktanordnung auch dann zu erhalten, wenn sich Phase und Amplitude der empfangenen Basisbandsignale durch die Verschlechterung des Empfangs-C/N-Wertes leicht verändern.
  • Der empfangene Signalpunkt [AVI(8), AVQ(8)] des Signals mit dem BPSK-gemappten Bit „1" kann mithilfe der Durchschnittsbildungsschaltungen 84 und 85 erhalten werden. Als Nächstes wird der empfangene Signalpunkt [AVI(8), AVQ(8)] in die Phasenbeurteilungsschaltung 86 aus ROM eingegeben, um den Empfangssignalphasenrotationswinkel Θ in Übereinstimmung mit der Empfangssignalphasenrotationswinkelbeurteilungstabelle auf einer in 27 dargestellten AVI-AVQ-Phasenebene zu erhalten. Ein dem Θ entsprechendes Phasenrotationswinkelsignal AR(3) aus 3 Bits (natürliche Binärzahl) wird daher ausgegeben. In 27 stellt R = 0 bis 7 die Dezimalschreibweise des Phasenrotationswinkelsignals AR(3) dar. Zum Beispiel entspricht der in 27 dargestellte Signalpunkt eines Punktes Z = [AVI(8), AVQ(8)] dem Empfangssignalphasenrotationswinkel Θ = 0, wie von der Empfangssignalphasenrotationswinkelbeurteilungstabelle beurteilt. Daher ist R = 0 und (000) wird als das Empfangssignalphasenrotationswinkelsignal AR(3) ausgegeben. Wenn der Empfangssignalphasenrotationswinkel Θ π/4 ist, dann ist R = 0 und (001) wird als das Empfangssignalphasenrotationswinkelsignal AR(3) ausgegeben.
  • Bei Empfang des Empfangssignalphasenrotationswinkelsignals AR(3) rotiert der Remapper 7 aus ROM die I- und Q-Basisbandsignale I(8) und Q(8) um einen Winkel, der dem Empfangssignalphasenrotationswinkelsignal AR(3) entspricht, um dabei den absoluten Phasenabgleich durchzuführen.
  • Nun wird die Funktionsweise des Remappers 7 beschrieben. Der Remapper 7 besteht aus einer Phasenumwandlungsschaltung, um die Signalpunktanordnung der empfangenen I- und Q-Basisbandsignale I(8) und Q(8) mit der Signalpunktanordnung der Übertragungsseite abzugleichen. Die Empfangssignalphasenrotationswinkelerfassungsschaltung 8 berechnet den Empfangssignalphasenrotationswinkel Θ und sendet das Empfangssignalphasenrotationswinkelsignal AR(3), das dem Empfangssignalphasenrotationswinkel Θ entspricht, an den Remapper 7. Die Dezimalschreibweise R des Empfangssignalphasenrotationswinkelsignals AR(3) ist eine Ganzzahl von 0 bis 7 und das Verhältnis zum Empfangssignalphasenrotationswinkel Θ wird durch die folgende Gleichung definiert. R = Θ/(π/4) (1)wobei Θ = m × (n/4) und m eine Ganzzahl von 0 bis 7 ist.
  • Der absolute Phasenabgleich für die I- und Q-Basisbandsignale wird mithilfe der inversen Rotation des Empfangssignalphasenrotationswinkels Θ, d. h. durch Phasenrotation um –Θ durchgeführt. Daher phasenrotiert der Remapper 7 die I- und Q-Basisbandsignale I(8) und Q(8) um einen Winkel η(= –Θ) in Übereinstimmung mit den folgenden Gleichungen (2) und (3) und gibt die absolutphasenabgeglichenen I- und Q-Basisbandsignale I'(8) und Q'(8) (durch Weglassen der Quantisierungsbitzahl auch als I' und Q' bezeichnet) aus. I' = I cos(η) – Q sin(η) (2) Q' = I sin(η) + Q cos(η) (3)
  • Nachdem die Rahmensynchronisationserfassungs-/-reproduktionsschaltung 2 das Rahmensynchronisationssignal eingefangen und den Rahmensynchronisationsimpuls ausgegeben hat, kann die Übertragungskonfigurationsidentifikationsschaltung 9 zunächst die Übertragungskonfiguration identifizieren und anschließend kann die Empfangssignalphasenrotationswinkelerfassungsschaltung 8 den Empfangssignalphasenrotationswinkel erfassen. Umgekehrt kann die Empfangssignalphasenrotationswinkelerfassungsschaltung 8 zuerst den Empfangssignalphasenrotationswinkel erfassen und danach kann die Übertragungskonfigurationsidentifikationsschaltung 9 die Übertragungskonfiguration identifizieren. Alternativ kann die Empfangssignalphasenrotationswinkelerfassungsschaltung 8 den Empfangssignalphasenrotationswinkel gleichzeitig mit der Identifikation der Übertragungskonfiguration durch die Übertragungskonfigurationsidentifikationsschaltung 9 erfassen.
  • Bei dem vorstehend beschriebenen herkömmlichen Empfänger sind zwei Phasenfehlertabellen 14-1 und 14-2 erforderlich, um die Phase der Referenzträger fc1 und fc2 während der Demodulation der QPSK-Modulation zu korrigieren, und drei Phasenfehlertabellen 15-1 bis 15-3, um die Phase der Referenzträger fc1 und fc2 während der Demodulation der BPSK-Modulation zu korrigieren. Daher ist die erforderliche Speicherkapazität sehr hoch.
  • Ein Ziel der Erfindung ist es, einen Empfänger bereitzustellen, der mit einem kleinen Schaltkreisumfang auskommen kann.
  • DARSTELLUNG DER ERFINDUNG
  • Ein Empfänger dieser Erfindung umfasst: eine Demodulationseinrichtung zum Demodulieren eines PSK-modulierten Signals digitaler Signale, die durch eine Mehrzahl PSK-Modulationsverfahren mit unterschiedlichen Anzahlen an Phasen moduliert wurden und ein Zeitmultiplexen durchlaufen haben, und Trägerreproduktionseinrichtungen, wobei die Demodulationseinrichtung adaptiert ist, um die von der Trägerreproduktionseinrichtung reproduzierten Träger zu verwenden, und um I- und Q-Symbolstromdaten auszugeben; eine Empfangssignalphasenrotationswinkelerfassungseinrichtung zum Erfassen eines Phasenrotationswinkels bezüglich einer Übertragungsseite der I- und Q-Symbolstromdatenausgabe aus der Demodulationseinrichtung; und eine Inversphasenrotationseinrichtung zum inversen Rotieren einer Phase der von der Demodulationseinrichtung ausgegebenen I- und Q-Symbolstromdaten um einen Phasenrotationswinkel, der von der Empfangssignalphasenrotationswinkelerfassungseinrichtung erfasst wurde, wobei die Trägerreproduktionseinrichtung der Demodulationseinrichtung Phasenfehlertabellen für die jeweiligen PSK-Modulationsverfahren aufweist, wobei in den Tabellen Trägerphasenfehlerdaten für verschiedene demodulierte I- und Q-Symbolstromdatenpaare gespeichert sind, und während die Demodulationseinrichtung ein Empfangssignal entsprechend jedem der PSK-Modulationsverfahren demoduliert, ist die Trägerreproduktionseinrichtung adaptiert, um die Phasenfehlerdaten entsprechend den demodulierten I- und Q-Symbolstromdaten aus der Phasenfehlertabelle entsprechend dem PSK-Modulationsverfahren zu lesen, um die Phase der Träger zu korrigieren, wobei der Empfänger dadurch gekennzeichnet ist, dass: während die Demodulationseinrichtung das Empfangssignal entsprechend jedem der PSK-Modulationsverfahren demoduliert, die Trägerreproduktionseinrichtung adaptiert ist, um die Phasenfehlerdaten entsprechend der demodulierten I- und Q-Symbolstromdatenausgabe aus der Inversphasenrotationseinrichtung, aus der Phasenfehlertabelle entsprechend dem PSK-Modulationsverfahren zu lesen, um die Phase der Träger zu korrigieren.
  • Die Phasenfehlerdaten, die nach dem absoluten Phasenabgleich durch die Inversphasenrotationseinrichtung den I- und Q-Symboldatenströmen entsprechen, werden aus der Phasenfehlertabelle der Trägerreproduktionseinrichtung gelesen. Dementsprechend stimmt, ungeachtet dessen, welchen Wert der Empfangssignalphasenrotationswinkel annimmt, der empfangene Signalpunkt der I- und Q-Symbolstromdateneingabe in die Phasenfehlertabelle mit dem auf der Übertragungsseite überein. Für jedes Modulationsverfahren kann eine einzelne Phasenfehlertabelle der Trägerreproduktionseinrichtung bereitgestellt werden. Die Anzahl der Phasenfehlertabellen in der Trägerreproduktionseinrichtung kann verringert und der Schaltungsumfang somit deutlich vereinfacht werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Blockdiagramm, das den Hauptteil eines Empfängers für PSK-modulierte Wellen gemäß einer ersten Ausführungsform der Erfindung zeigt.
  • 2(A) und 2(B) sind Diagramme, die das Verhältnis zwischen einem Empfangssignalphasenrotationswinkelsignal und einer Empfangssignalphasenrotationswinkelausgabe aus einer in 1 dargestellten Phasenrotationswinkelbeurteilungsschaltung darstellen.
  • 3 ist ein Blockdiagramm, das ein Beispiel für die Struktur einer in 1 dargestellten Durchschnittsbildungsschaltung zeigt.
  • 4A und 4B sind Diagramme, die das Verhältnis zwischen einem Binärcode und einem Graycode zeigen.
  • 5 ist ein Blockdiagramm, das die Struktur des Hauptteils eines Empfängers für PSK-modulierte Wellen gemäß einer zweiten Ausführungsform der Erfindung zeigt.
  • 6 ist ein Diagramm, das die Entsprechung zwischen einer Eingabe und einer Ausgabe eines in 5 dargestellten Binärwandlers darstellt.
  • 7 ist ein Blockdiagramm, das die Struktur des Hauptteils eines Empfängers für PSK-modulierte Wellen gemäß einer Modifikation der ersten in 1 dargestellten Ausführungsform zeigt.
  • 8 ist ein Blockdiagramm, das die Struktur des Hauptteils eines Empfängers für PSK-modulierte Wellen gemäß einer Modifikation der zweiten in 5 dargestellten Ausführungsform zeigt.
  • 9A und 9B sind Diagramme, die ein Beispiel für die Rahmenstruktur des hierarchischen Übertragungsverfahrens zeigen.
  • 10 ist ein Blockdiagramm, das die Struktur einer Demodulationsschaltung und ihrer peripheren Schaltungen eines Empfängers für PSK-modulierte Wellen unter Verwendung eines herkömmlichen hierarchischen Übertragungsverfahrens zeigt.
  • 11A und 11B sind Diagramme, die eine Signalpunktanordnung des PSK-Mappings darstellen.
  • 12 ist ein Blockdiagramm der in 10 dargestellten Trägerreproduktionsschaltung, in dem ihre Komponenten teilweise weggelassen wurden.
  • 13 ist ein Diagramm, das darstellt, wie die Phase eines empfangenen Signalpunktes gemessen wird.
  • 14 ist ein Diagramm, das darstellt, wie ein Empfangssignalphasenrotationswinkel gemessen wird.
  • 15 ist ein Diagramm, das eine Phasenfehlertabelle für 8PSK darstellt.
  • 16 ist ein Diagramm, das eine Phasenfehlertabelle für QPSK darstellt.
  • 17 ist ein Diagramm, das eine Phasenfehlertabelle für QPSK darstellt.
  • 18 ist ein Diagramm, das eine Phasenfehlertabelle für BPSK darstellt.
  • 19 ist ein Diagramm, das eine Phasenfehlertabelle für BPSK darstellt.
  • 20 ist ein Diagramm, das eine Phasenfehlertabelle für BPSK darstellt.
  • 21 ist ein Diagramm, das eine Phasenfehlertabelle für BPSK darstellt.
  • 22 ist ein Blockdiagramm einer in 10 dargestellten Synchronisationserfassungs-/-reproduktionsschaltung.
  • 23A und 23B sind Diagramme, die ein BPSK-Demapping darstellen.
  • 24 ist ein Schaltungsdiagramm, das die Struktur einer in 22 dargestellten Synchronisationserfassungsschaltung zeigt.
  • 25 ist ein Schaltungsdiagramm, das die Struktur eines in 22 dargestellten BPSK-Demappers zeigt.
  • 26A und 26B sind Diagramme, die eine Signalpunktanordnung eines Rahmensynchronisationssignals vor und nach einer in 10 dargestellten 0°/180°-Phasenrotationsschaltung zeigen.
  • 27 ist ein Diagramm, das eine Empfangssignalphasenrotationswinkelbeurteilungstabelle zeigt, die von einer in 10 dargestellten Phasenbeurteilungsschaltung 5 verwendet wird.
  • AUSFÜHRLICHE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • Die erste Ausführungsform der Erfindung wird mit Bezug auf 1 beschrieben.
  • 1 ist ein Blockdiagramm, das den Hauptteil eines Rundfunkempfängers (Empfänger für PSK-modulierte Wellen) dieser Erfindung zeigt. In 1 sind die Elemente, die denen in 10 entsprechen, durch gleiche Bezugsziffern dargestellt.
  • Bei dem in 10 dargestellten Empfänger weist die Trägerwellenreproduktionsschaltung sieben Phasenfehlertabellen 13, 14-1, 14-2 und 15-1 bis 15-4 auf und die I- und Q-Symbolstromdaten I(8) und Q(8) aus der Demodulationsschaltung werden in die Phasenfehlertabellen eingegeben. Bei dem in 1 dargestellten Empfänger werden lediglich drei Phasenfehlertabellen 13, 14-1 und 15-1 verwendet und die I- und Q-Symbolstromdaten I'(8) und Q'(8) aus dem Remapper 7 in die Phasenfehlertabellen eingegeben. Der Remapper 7 gibt Eingabedaten aus wie sie sind, ohne die Phasenrotation der I- und Q-Symbolstromdatenausgabe I(8) und Q(8) aus der Demodulationsschaltung, bis die Empfangssignalphasenrotationswinkelerfassungsschaltung den Phasenrotationswinkel erfasst.
  • Im Anschluss an den Empfangsstart und bis die Übertragungskonfigurationsidentifikationsschaltung 9 die Multiplexkonfiguration des Rahmens identifiziert und eine Empfangssignalphasenrotationswinkelerfassungsschaltung 8C den Empfangssignalphasenrotationswinkel (Θ) erfasst, aktiviert ein Selektor 16C der Trägerreproduktionsschaltung 10C lediglich die 8PSK-Phasenfehlertabelle 13 (siehe 15) während des Zeitraums, in dem die Symboluhr CLKSYB einen hohen Pegel annimmt (einen H-Pegelabschnitt von CLKSYB, siehe 9B), liest die Phasenfehlerdaten ΔΦ(8), die der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) des Remappers 7 während des hohen Pegelabschnitts der Symboluhr CLKSYB entsprechen, aus der Phasenfehlertabelle 13 aus und gibt sie an den D/A-Wandler 17 aus. Parallel zu den vorstehenden Abläufen aktiviert der Selektor 16C lediglich die BPSK-Phasenfehlertabelle 15-1 (siehe 18) während des Zeitraums, in dem die Symboluhr CLKSYB einen niedrigen Pegel (ein L-Pegelabschnitt von CLKSYB, siehe 9B) annimmt, liest die oberen 3 Bits (später als Phasenfehlerdaten ΔΦ(3) beschrieben) der Phasenfehlerdaten ΔΦ(8), die der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) aus dem Remapper 7 entsprechen, während des Niedrigpegelabschnitts der Symboluhr CLKSYB, aus der Phasenfehlertabelle 15-1 aus und gibt sie an die Empfangssignalphasenrotationswinkelerfassungsschaltung 8C aus. Aus den Phasenfehlerdaten ΔΦ(8) kann beurteilt werden, ob der Absolutwert des Phasenfehlers größer oder kleiner ist als π/8 + s × (π/4), wobei s 0 oder 1 ist.
  • Nachdem die Übertragungskonfigurationsidentifikationsschaltung 9 die Multiplexkonfiguration des Rahmens identifiziert und die Empfangssignalphasenrotationswinkelerfassungsschaltung 8C den Empfangssignalphasenrotationswinkel (Θ) erfasst hat, aktiviert der Selektor 16C eine der Phasenfehlertabellen 13, 14-1 und 15-1, die dem Modulationsverfahren des von der Demodulationsschaltung 1C demodulierten Empfangssignals entspricht, während des Zeitraums, in dem die Symboluhr CLKSYB den hohen Pegel annimmt, liest die Phasenfehlerdaten ΔΦ(8), die der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) aus dem Remapper 7 entsprechen, während des Hochpegelabschnitts der Symboluhr CLKSYB aus der ausgewählten Phasenfehlertabelle 13, 14-1 oder 15-1 aus und gibt sie an den D/A-Wandler 17 aus. Während des Zeitraums, in dem die Symboluhr CLKSYB den niedrigen Pegel annimmt, liest der Selektor 16C die oberen 3-Bit-Phasenfehlerdaten ΔΦ(3) der Phasenfehlerdaten ΔΦ(8) aus, die der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) aus dem Remapper 7 entsprechen, während des Niedrigpegelabschnitts der Symboluhr CLKSYB aus der Phasenfehlertabelle 15-1 aus.
  • Eine Verzögerungsschaltung 90 verzögert die von dem Selektor 16C ausgelesenen Phasenfehlerdaten ΔΦ(8) um eine vorbestimmte Verzögerungszeit und gibt sie dann aus. Wenn die Rahmensynchronisationserfassungs-/-reproduktionsschaltung 2 das Rahmensynchronisationssignal aus der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) aus dem Remapper 7 einfängt und mit der Ausgabe des Startabschnitts des reproduzierten Rahmensynchronisationssignals beginnt, gibt die Verzögerungsschaltung 90 die Phasenfehlerdaten ΔΦ(8), die dem Startabschnitt des reproduzierten Rahmensynchronisationssignals entsprechen, unter den I-Symbolstromdaten I'(8) aus.
  • Eine Verzögerungsschaltung 91 verzögert die MSB-Codedaten i'(1) der I-Symbolstromdaten I'(8) um eine vorbestimmte Verzögerungszeit und gibt sie dann aus. Wenn die Rahmensynchronisationserfassungs-/-reproduktionsschaltung 2 das Rahmensynchronisationssignal aus der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) einfängt und mit der Ausgabe des Startabschnitts des reproduzierten Rahmensynchronisationssignals beginnt, gibt die Verzögerungsschaltung 91 die Codebitdaten i'(1), die dem Startabschnitt des reproduzierten Rahmensynchronisationssignals entsprechen, unter den I-Symbolstromdaten I'(8) aus.
  • Eine Phasenrotationswinkelbeurteilungsschaltung 92 beurteilt aus dem Bereich der Ausgaben der Verzögerungsschaltungen 90 und 91, die dem Rahmensynchronisationssignal entsprechen, den Phasenrotationswinkel bezüglich der Übertragungsseite der Symbole, die dem Bit „1" des Rahmensynchronisationssignals unter der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) aus dem Remapper 7 entsprechen, und beurteilt ebenso den Phasenrotationswinkel bezüglich der Übertragungsseite der Symbole, die dem Bit „0" des Rahmensynchronisationssignals entsprechen, wobei die Beurteilungsergebnisse nacheinander ausgegeben werden. In der Phasenrotationswinkelbeurteilungsschaltung 92 führt ein 4-Bit-Addierer (keine Übertragung zum fünften Bit) 93 eine Addition von 4-Bit-Daten durch. Eine Eingabeseite des Addierers 93 wird mit der Ausgabe der Verzögerungsschaltung 91 an der MSB-Position eingegeben und mit der Ausgabe der Verzögerungsschaltung 90 an den unteren drei Bits. Die andere Eingabeseite des Addierers 93 wird mit einem Selektor 94 verbunden. Der Selektor 94 wird mit dem Bitstrom der reproduzierten Rahmensynchronisationssignalausgabe der Rahmensynchronisationserfassungs-/-reproduktionsschaltung 2 eingegeben und gibt A(4) = (0101) aus, wenn das Bit „0" eingegeben wird, oder B(4) = (1101), wenn das Bit „1" eingegeben wird. Der Addierer 93 gibt die oberen 3 Bits des Additionsergebnisses als Empfangssignalphasenrotationswinkelsignal R(3) aus.
  • Eine Durchschnittsbildungsschaltung 95 ermittelt den Durchschnitt des Empfangssignalphasenrotationswinkelsignals R(3). Zum Beispiel wird der Durchschnitt der Rahmensynchronisationssignale für vier Rahmen gebildet und als das Empfangssignalphasenrotationswinkelsignal AR(3) ausgegeben. Ein spezielles Beispiel der Durchschnittsbildungsschaltung 95 wird später beschrieben. Ein 3-Bit-Addierer 110 (keine Übertragung zum vierten Bit) addiert das vorherige Empfangssignalphasenrotationswinkelsignal OR(3), das in einem Register 111 geladen ist, und das aktuelle Empfangssignalphasenrotationswinkelsignal AR(3) und gibt das Additionsergebnis an den Remapper 7 und Ähnliches als neues Empfangssignalphasenrotationssignal OR(3) aus. Das Register 111 speichert die Empfangssignalphasenrotationswinkelsignalausgabe OR(3) aus dem Addierer 110. Die Funktionen dieses Addierers 110 und des Registers 111 werden später beschrieben.
  • Die andere Struktur ist ganz dieselbe wie die in 10 dargestellte. Als Nächstes wird die Funktionsweise der Ausführungsform beschrieben, die wie vorstehend konstruiert ist.
  • Man kann davon ausgehen, dass das Register 111 vorab auf (000) zurückgesetzt wurde.
  • (1) Empfangsstart
  • Wenn der Empfang startet, gibt der Remapper 7 die I- und Q-Symbolstromdateneingabe I(8) und Q(8) der Demodulationsschaltung 1C als die Daten I'(8) und Q'(8) ohne Phasenrotation aus.
  • Im Anschluss an den Empfangsstart und bis die Übertragungskonfigurationsidentifikationsschaltung 9 die Multiplexkonfiguration des Rahmens identifiziert und eine Empfangssignalphasenrotationswinkelerfassungsschaltung 8C den Empfangssignalphasenrotationswinkel Θ erfasst, aktiviert der Selektor 16C der Trägerreproduktionsschaltung 10C lediglich die 8PSK-Phasenfehlertabelle 13 während des Zeitraums, in dem die Symboluhr CLKSYB den hohen Pegel annimmt, liest die Phasenfehlerdaten ΔΦ(8), die der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) des Remappers 7 während des hohen Pegelabschnitts der Symboluhr CLKSYB entsprechen, und gibt sie an den D/A-Wandler 17 aus. Parallel zu den vorstehenden Abläufen aktiviert der Selektor 16C lediglich die Phasenfehlertabelle 15-1, während des Zeitraums, in dem die Symboluhr CLKSYB den niedrigen Pegel annimmt, liest die oberen 3-Bit-Phasenfehlerdaten ΔΦ(3) der Phasenfehlerdaten ΔΦ(8), die der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) aus dem Remapper 7 entsprechen, während des Niedrigpegelabschnitts der Symboluhr CLKSYB aus der Phasenfehlertabelle 15-1 aus und gibt sie an die Verzögerungsschaltung 90 aus.
  • Wenn der Selektor 16C die Phasenfehlerdaten ΔΦ(8) aus der 8PSK-Phasenfehlertabelle 13 liest und sie an den D/A-Wandler 17 ausgibt, werden die Phasenfehlerdaten von einem D/A-Wandler 17 in eine Phasenfehlerspannung umgewandelt, wobei ihre Niedrigfrequenzkomponenten von einem LPF 18 entfernt werden und eine Steuerspannung auf einen VCO 11 angewendet wird.
  • Wenn die Phasenfehlerdaten ΔΦ(8) 0 betragen, dann ändert sich die Ausgabe des LPF 18 nicht und die Phasen der Referenzträger fc1 und fc2 auch nicht. Wenn die Phasenfehlerdaten ΔΦ(8) positiv sind, wird die Ausgabe des LPF 18 groß und die Phase der Referenzträger fc1 und fc2 wird verzögert. Umgekehrt wird, wenn die Phasenfehlerdaten ΔΦ(8) negativ sind, die Ausgabe des LPF 18 gering und die Phase der Referenzträger fc1 und fc2 vorgezogen. Auf diese Weise wird die Phase der Referenzträger fc1 und fc2 korrigiert, um ein vorbestimmtes Verhältnis zur Phase der Empfangsträger beizubehalten. Daher korrigiert die Demodulationsschaltung 1C die Position des digitalen Signals in der Signalpunktanordnung von „0" bis „7" mit der Phase von 0, π/4, 2π/4, 3π/4, 4π/4 5p/4, 6π/4 oder 7π/4 auf der Übertragungsseite mithilfe der Rotation von Θ = m × π/4 (m ist eine optionale Ganzzahl von 0 bis 7) auf der I-Q-Phasenebene auf der Empfangsseite.
  • In der Phasenfehlertabelle 15-1 können die oberen 3 Bits ΔΦ(3) der Phasenfehlerdaten ΔΦ, die den I- und Q-Symbolstromdaten I'(8) und Q'(8) entsprechen, beurteilen, ob der Absolutwert des Phasenfehlers größer oder kleiner ist als (π/8) + s × (π/4), wobei s 0 oder 1 ist (siehe 18). Durch das Kombinieren von ΔΦ(3) und den MSB-Codebitdaten i'(1) der I-Symbolstromdaten I'(8) und das Durchführen einer einfachen arithmetischen Operation kann beurteilt werden, ob der empfangene Signalpunkt, wie er von der Ausgangsseite des Remappers 7 gesehen wird, einem der acht Signalpunkte „0" bis „7" entspricht. Da der Signalpunkt des Bits „0" oder „1" des Rahmensynchronisationssignals auf der Übertragungsseite als „0" oder „4" bestimmt wird, kann der Empfangssignalphasenrotationswinkel, wie er von der Ausgangsseite des Remappers 7 gesehen wird, einstimmig von den Phasenfehlerdaten ΔΦ(3) und den Codebitdaten i'(8) der I-Symbolstromdaten I'(8) bestimmt werden.
  • In der Empfangssignalphasenrotationswinkelerfassungsschaltung 8C verzögern die Verzögerungsschaltungen 90 und 91 die Phasenfehlerdatenausgabe ΔΦ(3) aus dem Selektor 16C und die Codebitdaten i'(8) der I-Symbolstromdaten I'(8), die von der Ausgabe des Remappers 7 abgeleitet sind. Wenn die Rahmensynchronisationserfassungs-/-reproduktionsschaltung 2 das Rahmensynchronisationssignal aus den I- und Q-Symbolstromdaten I'(8) und Q'(8) einfängt und mit der Ausgabe des Startabschnitts des Rahmensynchronisationssignals beginnt, gibt die Verzögerungsschaltung 90 die Phasenfehlerdaten ΔΦ(3), die dem Startabschnitt des Rahmensynchronisationssignals entsprechen, unter den I-Symbolstromdaten I'(8) aus und die Verzögerungsschaltung 91 die Codebitdaten i'(1), die dem Startabschnitt des Rahmensynchronisationssignals entsprechen, unter den I-Symbolstromdaten I'(8) aus. Die Ausgabezeiteinstellungen der Verzögerungsschaltungen 90 und 91 werden auf diese Weise eingestellt. Die Ausgaben der Verzögerungsschaltungen 90 und 91 werden auf der Eingabeseite des Addierers 93 als die oberen und unteren Bits eingegeben.
  • Irgendwann nach dem Empfangsstart fängt die Rahmensynchronisationserfassungs-/-reproduktionsschaltung 2 das Rahmensynchronisationssignal der I- und Q-Symbolstromdaten I'(8) und Q'(8) ein und gibt das reproduzierte Rahmensynchronisationssignal aus. Anschließend wählt und gibt der Selektor 94 A(4) = (0101) für das Bit „0" des reproduzierten Rahmensynchronisationssignals, und wählt und gibt B(4) = (1101) aus. Der Addierer 93 addiert die eine und die andere Eingabe an jeder Bitposition des reproduzierten Rahmensynchronisationssignals aus 20 Bits, um die oberen 3 Bits auszugeben. Der Addierer 93 klassifiziert den Empfangssignalphasenrotationswinkel Θ, wie er von der Ausgangsseite des Remappers 7 gesehen wird, in 0, π/4, 2π/4, 3π/4, 4π/4, 5π/4, 6π/4 und 7π/4, wie in 2(A) dargestellt, was der Dezimalschreibweise R = 0 bis 7 entspricht, um dabei das Empfangssignalphasenrotationswinkelsignal R(3) auszugeben, wobei R durch die natürliche Binärzahl von 3 Bits ausgedrückt wird (siehe 2(B)).
  • Die Durchschnittsbildungsschaltung 95 ruft die Ausgabe des Addierers 93 ab, während das Rahmensynchronisationssignalbereichssignal von der Rahmensynchronisationserfassungs-/-reproduktionsschaltung 2 eingegeben wird, ermittelt den Durchschnitt für vier Rahmen und gibt das Ergebnis als das Empfangssignalphasenrotationswinkelsignal AR(3) aus. Das Durchschnittsbilden des Empfangssignalphasenrotationswinkelsignals R(3) wird durchgeführt, um den stabilen Empfangssignalphasenrotationswinkel zu erhalten, selbst dann, wenn Phase und Amplitude der empfangenen Basisbandsignale durch eine Verschlechterung des Empfangs-C/N-Wertes leicht verändert werden.
  • Ein Beispiel für die Durchschnittsbildungsschaltung 95 ist in 3 dargestellt. Ein Graycode-Wandler 96 wandelt in Übereinstimmung mit der in 4(1) dargestellten Tabelle die Empfangssignalphasenrotationswinkelsignalausgabe R(3) aus dem Addierer 93 in einen 3-Bit-Graycode um. Der Graycode weist die Eigenschaft auf, dass lediglich eine Bitposition der angrenzenden 2 Codes verändert wird. Die Ausgangsseite des Graycode-Wandlers 96 ist mit Mehrheitsbeurteilungsschaltungen 97-1 bis 97-3 an den jeweiligen Bitpositionen G0 bis G2 verbunden. Während die Rahmensynchronisationssignalbereichssignale für die vier Rahmen eingegeben werden, beurteilt die Mehrheitsbeurteilungsschaltung, welches der Bits von „1" und „0" aus dem Graycode-Wandler 96 mehr als das andere ausgegeben wird. Die Ausgaben F0 bis F2 der Mehrheitsbeurteilungsschaltungen 97-1 bis 97-3 werden in einen Binärcode-Wandler 98 eingegeben, welcher die inverse Umwandlung der Umwandlung durch den Graycode-Wandler 96 durchführt. Eine Ausgabe des Binärcode-Wandlers 98 wird als Empfangssignalphasenrotationswinkelsignal AR(3) ausgegeben.
  • Es ist möglich, die Mehrheitsbeurteilung durchzuführen, indem die Ausgabe des Addierers 93 direkt in die Mehrheitsbeurteilungsschaltungen 91-1 bis 91-3 eingegeben wird und der Graycode-Wandler 96 sowie der Binärcode-Wandler 98 ausgelassen werden. Jedoch erfolgt, sobald das Empfangssignalphasenrotationswinkelsignal R(3) in den Graycode umgewandelt ist, eine Änderung in dem Code lediglich an einer Bitposition, selbst dann, wenn sich die Phase des Empfangssignalphasenrotationswinkelsignals R(3) um 3π/4 ändert. Daher kann, selbst wenn sich die Phase des Empfangssignalphasenrotationswinkelsignals R(3) aufgrund einer leichten Veränderung in Phase und Amplitude in den empfangenen Basisbandsignalen aufgrund der Verschlechterung des Empfangs-C/N-Wertes irrtümlich um π/4 ändert, dieser Einfluss minimiert und die Zuverlässigkeit verbessert werden.
  • Die Empfangssignalphasenrotationswinkelsignalausgabe AR(3) aus der Durchschnittsbildungsschaltung 95 wird von dem Addierer 110 zu dem in dem Register 111 gespeicherten Wert addiert. Da der Ausgangswert (000) ist, wird das Signal AR(3) an den Remapper 7 ausgegeben als das Empfangssignalphasenrotationswinkelsignal OR(3) bezüglich der Übertragungsseite, wie es an der Ausgabeseite der Demodulationsschaltung 1C gesehen wird, und in das Register 111 geladen. Wenn zum Beispiel der Empfangssignalphasenrotationswinkel Θ, der durch OR(3) dargestellt wird, 3π/4 ist, führt der Remapper 7 die Phasenrotation um (–3π/4) für den absoluten Phasenabgleich durch. (011) wird im Register 111 gespeichert.
  • (2) Normaler Empfangsvorgang
  • Unmittelbar nachdem die Rahmensynchronisationserfassungs-/-reproduktionsschaltung 2 das Rahmensynchronisationssignal eingefangen hat, identifiziert die Übertragungskonfigurationsidentifikationsschaltung 9 die Multiplexkonfiguration und gibt das Modulationsverfahrensidentifikationssignal DM an den Selektor 16 und Ähnliches aus, wobei das Signal DM das Modulationsverfahren für die aktuelle I- und Q-Symbolstromdatenausgabe I(8) und Q(8) der Demodulationsschaltung 1C angibt.
  • Nachdem das Empfangssignalphasenrotationswinkelsignal OR(3) vom Addierer 110 ausgegeben wurde und der absolute Phasenabgleich vom Remapper 7 mithilfe der Demodulationsverfahrenidentifikationssignaleingabe DM der Übertragungskonfigurationsidentifikationsschaltung 9 durchgeführt wurde, aktiviert der Selektor 16C lediglich die Phasenfehlertabelle 13 während des Zeitraums, in dem die CLKSYB den hohen Pegel annimmt, während die Demodulationsschaltung 10 den Signalabschnitt des 8PSK-Modulationsverfahrens demoduliert, liest die Phasenfehlerdaten ΔΦ(8), die der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) des Remappers 7 entsprechen, aus der Phasenfehlertabelle 13 aus und gibt sie an den D/A-Wandler 17 aus. Im Ergebnis wird die Phase der Referenzträger fc1 und fc2 auf die Weise korrigiert, dass der empfangene Signalpunkt des digitalen Signals (abc), auf der Übertragungsseite zur Signalpunktanordnung „0", „1", „2", „3", „5", „6" oder „7" 8PSK-gemappt, an der Signalpunktanordnung „3", „4", „6", „7", „0", „1" oder „2" auftritt, um Θ rotiert, wie an der Eingabeseite des Remappers 7 gesehen, wenn die Phasenrotation von η = –Θ = –3π/4 von I'(8) und Q'(8) bezüglich zu I(8) und Q(8) ungeachtet der Phasenveränderung in den Empfangsträgern berücksichtigt wird.
  • In diesem Fall werden die I- und Q-Symbolstromdaten I(8) und Q(8) der 8PSK-Modulationsverfahrenabschnittsausgabe der Demodulationsschaltung 1C für den absoluten Phasenabgleich durch den Remapper 7 um η = –Θ = –3π/4 rotiert. Daher stimmt der empfangene Signalpunkt der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) aus dem Remapper 7 mit dem auf der Übertragungsseite überein.
  • Der Selektor 16C aktiviert lediglich die Phasenfehlertabelle 14-1, während des Zeitraums, in dem die Symboluhr CLKSYB den hohen Pegel annimmt, während die Demodulationsschaltung 1C den Signalabschnitt des QPSK-Modulationsverfahrens demoduliert, liest die Phasenfehlerdaten ΔΦ(8), die der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) aus dem Remapper 7 entsprechen, aus der Phasenfehlertabelle 14-1 aus und gibt sie an den D/A-Wandler 17 aus. Im Ergebnis wird die Phase der Referenzträger fc1 und fc2 auf die Weise korrigiert, dass der empfangene Signalpunkt des digitalen Signals (de), auf der Übertragungsseite zur Signalpunktanordnung „1", „3", „5" oder „7" QPSK-gemappt, an der Signalpunktanordnung „4", „6", „0" oder „2" auftritt, wie an der Eingabeseite des Remappers 7 gesehen, wenn die Phasenrotation von η = –Θ = –3p/4 von I'(8) und Q'(8) bezüglich zu I(8) und Q(8) berücksichtigt wird. Daher wird der Phasenrotationswinkel beibehalten, der derselbe ist wie der Empfangssignalphasenrotationswinkel Θ von 8PSK. Da die I- und Q-Symbolstromdaten I(8) und Q(8) der QPSK-Modulationsverfahrenabschnittsausgabe der Demodulationsschaltung 1C durch den Remapper 7 um η = –Θ = –3π/4 rotiert wird, stimmt der empfangene Signalpunkt der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) des Remappers 7 mit dem auf der Übertragungsseite überein.
  • Der Selektor 16C aktiviert lediglich die Phasenfehlertabelle 15-1, während des Zeitraums, in dem die Symboluhr CLKSYB den hohen Pegel annimmt, während die Demodulationsschaltung 1C den Signalabschnitt des BPSK-Modulationsverfahrens demoduliert, liest die Phasenfehlerdaten ΔΦ(8), die der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) entsprechen, aus der Phasenfehlertabelle 15-1 aus und gibt sie an den D/A-Wandler 17 aus. Im Ergebnis wird die Phase der Referenzträger fc1 und fc2 auf die Weise korrigiert, dass der empfangene Signalpunkt des digitalen Signals (f), auf der Übertragungsseite zur Signalpunktanordnung „0" oder „4" BPSK-gemappt, an der Signalpunktanordnung „3" oder „7" auftritt, wenn die Phasenrotation von η = –Θ = –3π/4 von I'(8) und Q'(8) bezüglich zu I(8) und Q(8) berücksichtigt wird. Daher wird der Phasenrotationswinkel beibehalten, der derselbe ist wie der Empfangssignalphasenrotationswinkel Θ von 8PSK. Da die I- und Q-Symbolstromdaten I(8) und Q(8) der QPSK-Modulationsverfahrensabschnittsausgabe der Demodulationsschaltung 1C durch den Remapper 7 um η = –Θ = –3π/4 rotiert wird, stimmt der empfangene Signalpunkt der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) des Remappers 7 mit dem auf der Übertragungsseite überein.
  • Auch bei dem normalen Empfangsvorgang aktiviert der Selektor 16C lediglich die Phasenfehlertabelle 15-1, während des Zeitraums, in dem die Symboluhr CLKSYB den niedrigen Pegel annimmt, liest die Phasenfehlerdaten ΔΦ(8), die der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) aus dem Remapper 7 entsprechen, während des Niedrigpegelabschnitts der Symboluhr CLKSYB aus der Phasenfehlertabelle 15-1 aus und gibt sie an die Verzögerungsschaltung 90 aus. Die Phasenrotationswinkelbeurteilungsschaltung 92 beurteilt den Phasenrotationswinkel der Ausgaben der Verzögerungsschaltungen 90 und 91 und gibt die Beurteilungsergebnisse in Form des Empfangssignalphasenrotationswinkelsignals R(3) aus. Die Durchschnittsbildungsschaltung 95 bildet den Durchschnitt der Signale für vier Rahmen und gibt das Ergebnis als das Empfangssignalphasenwinkelsignal AR(3) aus.
  • Wenn die Phasenrotationswinkelbeurteilungsschaltung 92 und die Durchschnittsbildungsschaltung 95 der Empfangssignalphasenrotationswinkelerfassungsschaltung 8C den zweiten Phasenrotationswinkel erfassen und das Empfangssignalphasenrotationswinkelsignal AR(3) ausgeben, gibt dieses Empfangssignalphasenrotationswinkelsignal AR(3) den Phasenrotationswinkel bezüglich der Übertragungsseite von I'(8) und Q'(8) nach dem absoluten Phasenabgleich durch den Remapper 7 an. Wenn dieses Signal zu dem im Register 111 gespeicherten vorherigen Empfangssignalphasenrotationswinkelsignal OR(3) addiert wurde, kann der Empfangssignalphasenrotationswinkel OR(3) bezüglich der Übertragungsseite, wie an der Eingabeseite des Remappers 7 gesehen, erhalten werden. Der Empfangssignalphasenrotationswinkel OR(3) wird an den Remapper 7 ausgegeben, um die zweite Phasenrotation (Phasenrotation um –Θ, wobei Θ der durch OR(3) gekennzeichnete Empfangssignalphasenrotationswinkel ist) durchzuführen, und in dem Register 111 gespeichert. Ähnliche Abläufe werden jedes Mal wiederholt, wenn die Phasenrotationswinkelbeurteilungsschaltung 92 und die Durchschnittsbildungsschaltung 95 der Empfangssignalphasenrotationswinkelerfassungsschaltung 80 einen neuen Phasenrotationswinkel erfassen.
  • In dieser Ausführungsform werden die I- und Q-Symbolstromdaten I'(8) und Q'(8) nach dem absoluten Phasenabgleich durch den Remapper 7 in die Phasenfehlertabelle der Trägerreproduktionsschaltung 100 eingegeben. Daher stimmt während des normalen Empfangs, ungeachtet dessen, welchen Wert der Empfangssignalphasenrotationswinkel annimmt, der empfangene Signalpunkt der I- und Q-Symbolstromdateneingabe I'(8) und Q'(8) in die Phasenfehlertabelle mit dem auf der Übertragungsseite überein. Daher ist lediglich eine Phasenfehlertabelle pro Modulationsverfahren in der Trägerreproduktionsschaltung 10C bereitgestellt. Es ist möglich, die Anzahl der Phasenfehlertabellen in der Trägerreproduktionseinrichtung 10C zu verringern und der Schaltungsumfang kann deutlich vereinfacht werden.
  • Von den Phasenfehlerdaten in der BPSK-Phasenfehlertabelle für die I- und Q-Symbolstromdaten, die dem Bit „1" oder „0" des demodulierten Rahmensynchronisationssignals entsprechen, werden die oberen drei Bits zum Beurteilen, ob der Absolutwert des Phasenfehlers größer oder kleiner ist als (π/8) + s × (π/4), wobei s 0 oder 1 ist, und die Codebitdaten i'(1) der I-Symbolstromdaten I'(8) zum Beurteilen des Phasenrotationswinkels der I- und Q-Symbolstromdaten I(8) und Q(8) verwendet, die dem Bit „1" oder „0" des Rahmensynchronisationssignals entsprechen. Der Empfangssignalphasenrotationswinkel kann durch eine einfache Berechnung beurteilt werden, so dass keine große ROM-Kapazität zum Beurteilen des Phasenrotationswinkels notwendig ist und der Schaltungsumfang klein gehalten werden kann.
  • In dieser Ausführungsform können, obwohl die Codebitdaten i'(1) der I-Symbolstromdaten I'(8) verwendet werden, auch die MSB-Codebitdaten i'(1) der Q-Symbolstromdaten Q'(8) verwendet werden. Diese Änderung kann erfolgen, indem die vom Selektor 94 ausgewählten Werte A(4) und B(4) richtig geändert werden.
  • Der Phasenrotationswinkel wird sowohl für das Bit „1" als auch das Bit „0" des Rahmensynchronisationssignalabschnitts der I- und Q-Symbolstromdaten beurteilt. Der Phasenrotationswinkel kann für eines der Bits „1" und „0" beurteilt werden. Die Durchschnittsbildungsverfahren der Durchschnittsbildungsschaltung 5 können auf verschiedene Weise modifiziert werden. Zum Beispiel kann die Durchschnittsbildung für lediglich einen oder zwei Rahmen ausgeführt werden oder kann ein Bit oder eine Mehrzahl Bits an speziellen Positionen des Rahmensynchronisationssignals zur Durchschnittsbildung für eine Mehrzahl Rahmen verwendet werden.
  • Als Nächstes wird eine zweite Ausführungsform der Erfindung mit Bezug auf 5 beschrieben.
  • 5 ist ein Blockdiagramm, das den Hauptteil eines Rundfunkempfängers (Empfänger für PSK-modulierte Wellen) dieser Erfindung zeigt.
  • In 5 werden Elemente, die denen in 1 gleichen, durch gleiche Bezugsziffern dargestellt.
  • In der in 1 dargestellten Ausführungsform werden die Phasenfehlerdaten ΔΦ(3) aus der BPSK-Phasenfehlertabelle 15-1 gelesen, wohingegen die Phasenfehlerdaten ΔΦ(3) in der in 5 dargestellten Ausführungsform aus der QPSK-Phasenfehlertabelle 14-1 gelesen werden (siehe 16).
  • Im Anschluss an den Empfangsstart und bis die Übertragungskonfigurationsidentifikationsschaltung 9 die Multiplexkonfiguration des Rahmens identifiziert und eine Empfangssignalphasenrotationswinkelerfassungsschaltung 8D den Empfangssignalphasenrotationswinkel erfasst, aktiviert ein Selektor 16D der Trägerreproduktionsschaltung 10D lediglich die 8PSK-Phasenfehlertabelle 13 während des Zeitraums, in dem die Symboluhr CLKSYB einen hohen Pegel annimmt, liest die Phasenfehlerdaten ΔΦ(8), die der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) des Remappers 7 während des hohen Pegelabschnitts der Symboluhr CLKSYB entsprechen, aus der Phasenfehlertabelle 13 aus und gibt sie an den D/A-Wandler 7 aus. Parallel zu den vorstehenden Abläufen aktiviert der Selektor 16C lediglich die QPSK-Phasenfehlertabelle 14-1, während des Zeitraums, in dem die Symboluhr CLKSYB den niedrigen Pegel annimmt, liest die oberen 3-Bit-Phasenfehlerdaten ΔΦ(3) der Phasenfehlerdaten ΔΦ(8), die der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) aus dem Remapper 7 während des Niedrigpegelabschnitts der Symboluhr CLKSYB entsprechen, aus der Phasenfehlertabelle 14-1 aus. Aus den Phasenfehlerdaten ΔΦ(3) kann beurteilt werden, ob der Absolutwert des Phasenfehlers größer oder kleiner ist als π/8.
  • Nachdem die Übertragungskonfigurationsidentifikationsschaltung 9 die Multiplexkonfiguration des Rahmens identifiziert und eine Empfangssignalphasenrotationswinkelerfassungsschaltung 8D den Empfangssignalphasenrotationswinkel (Θ) erfasst hat, liest der Selektor 16D die Phasenfehlerdaten ΔΦ(8), die der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) entsprechen, aus der Phasenfehlertabelle aus, die dem Modulationsverfahren des Empfangssignals entspricht, welches gegenwärtig von einer Demodulationsschaltung 1D demoduliert wird, während des Zeitraums, in dem die Symboluhr CLKSYB den hohen Pegel annimmt, und gibt sie an den D/A-Wandler 17 aus. Während des Zeitraums, in dem die Symboluhr CLKSYB den niedrigen Pegel annimmt, liest der Selektor 16D die Phasenfehlerdaten ΔΦ(3), die der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) entsprechen, aus der Phasenfehlertabelle 14-1 aus.
  • Die Verzögerungsschaltung 90 verzögert die von dem Selektor 16D ausgelesenen Phasenfehlerdaten ΔΦ(3) um eine vorbestimmte Verzögerungszeit und gibt sie dann aus. Wenn die Rahmensynchronisationserfassungs-/-reproduktionsschaltung 2 das Rahmensynchronisationssignal aus den I- und Q-Symbolstromdaten I'(8) und Q'(8) einfängt und mit der Ausgabe des Startabschnitts des reproduzierten Rahmensynchronisationssignals beginnt, gibt die Verzögerungsschaltung 90 die Phasenfehlerdaten ΔΦ(3), die dem Startabschnitt des Rahmensynchronisationssignals entsprechen, unter den I-Symbolstromdaten I'(8) aus. Die Verzögerungsschaltung 91 verzögert die MSB-Codedaten i'(1) der I-Symbolstromdaten I'(8) um eine vorbestimmte Verzögerungszeit und gibt sie dann aus. Wenn die Rahmensynchronisationserfassungs-/-reproduktionsschaltung 2 das Rahmensynchronisationssignal aus den I- und Q-Symbolstromdaten I'(8) und Q'(8) einfängt und mit der Ausgabe des Startabschnitts des reproduzierten Rahmensynchronisationssignals beginnt, gibt die Verzögerungsschaltung 91 die Codebitdaten i'(1), die dem Startabschnitt des Rahmensynchronisationssignals entsprechen, unter den I-Symbolstromdaten I'(8) aus.
  • Eine Verzögerungsschaltung 99 verzögert die MSB-Codedaten q'(1) der Q-Symbolstromdaten Q'(8) um eine vorbestimmte Zeit und gibt sie dann aus. Wenn die Rahmensynchronisationserfassungs-/-reproduktionsschaltung 2 das Rahmensynchronisationssignal aus den I- und Q-Symbolstromdaten I'(8) und Q'(8) einfängt und mit der Ausgabe des Startabschnitts des reproduzierten Rahmensynchronisationssignals beginnt, gibt die Verzögerungsschaltung 99 die Codebitdaten q'(1), die dem Startabschnitt des Rahmensynchronisationssignals entsprechen, unter den Q-Symbolstromdaten I'(8) aus.
  • Eine Phasenrotationswinkelbeurteilungsschaltung 92B beurteilt aus dem Bereich der Ausgaben der Verzögerungsschaltungen 90 und 91, die dem Rahmensynchronisationssignal entsprechen, den Phasenrotationswinkel bezüglich der Übertragungsseite der Symbole, die dem Bit „1" des Rahmensynchronisationssignals unter der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) aus dem Remapper 7 entsprechen, und beurteilt ebenso den Phasenrotationswinkel bezüglich der Übertragungsseite der Symbole, die dem Bit „0" des Rahmensynchronisationssignals entsprechen, wobei die Beurteilungsergebnisse nacheinander ausgegeben werden. In einer Phasenrotationswinkelbeurteilungsschaltung 92B addiert ein 3-Bit-Addierer (keine Übertragung zum vierten Bit) 100 die Ausgabe der Verzögerungsschaltung 90 an C(3) = (110) und gibt die unteren 2 Bits aus.
  • Ein Binärwandler 101 wandelt 2 Bits mit der oberen Bitausgabe der Verzögerungsschaltung 99 und der unteren Bitausgabe der Verzögerungsschaltung 91 in Übereinstimmung mit der in 6 dargestellten Tabelle in einen Binärcode um. Ein 4-Bit-Addierer (keine Übertragung zum fünften Bit) 102 führt eine Addition von Vier-Bit-Daten durch. Eine Eingabeseite des Addierers 102 wird mit der Ausgabe des Binärwandlers 101 an den oberen 2 Bits gespeist und mit der unteren 2-Bit-Ausgabe des Addierers 100 an den unteren zwei Bits. Die andere Eingabeseite des Addierers 102 ist mit einem Selektor 103 verbunden. Der Selektor 103 wird mit dem Bitstrom der reproduzierten Rahmensynchronisationssignalausgabe der Rahmensynchronisationserfassungs-/-reproduktionsschaltung 2 gespeist und gibt D(4) = (1111) aus, wenn das Bit „0" eingegeben wird, oder E(4) = (0111), wenn das Bit „1" eingegeben wird. Der Addierer 102 gibt die oberen 3 Bits der Addition als Empfangssignalphasenrotationswinkelsignal R(3) aus.
  • Die Durchschnittsbildungsschaltung 95 ermittelt den Durchschnitt des Empfangssignalphasenrotationswinkelsignals R(3). Zum Beispiel wird der Durchschnitt der Rahmensynchronisationssignale für vier Rahmen gebildet und der Durchschnitt wird als das Empfangssignalphasenrotationswinkelsignal AR(3) ausgegeben. Der 3-Bit-Addierer 110 (keine Übertragung zum vierten Bit) addiert das in einem Register 111 geladene vorherige Empfangssignalphasenrotationswinkelsignal OR(3) und das aktuelle Empfangssignalphasenrotationswinkelsignal AR(3) und gibt das Additionsergebnis an den Remapper 7 und Ähnliches als neues Empfangssignalphasenrotationssignal OR(3) aus. Das Register 111 speichert die Empfangssignalphasenrotationswinkelsignalausgabe OR(3) aus dem Addierer 110.
  • Die andere Struktur ist ganz dieselbe wie die in 1 dargestellte. Als Nächstes wird die Funktionsweise dieser Ausführungsform beschrieben, die wie vorstehend konstruiert ist.
  • Man kann davon ausgehen, dass das Register 111 vorab auf (000) zurückgesetzt wurde.
  • (1) Empfangsstart
  • Wenn der Empfang startet, gibt der Remapper 7 die I- und Q-Symbolstromdateneingabe I(8) und Q(8) der Demodulationsschaltung 1D als die Daten I'(8) und Q'(8) ohne Phasenrotation aus.
  • Im Anschluss an den Empfangsstart und bis die Übertragungskonfigurationsidentifikationsschaltung 9 die Multiplexkonfiguration des Rahmens identifiziert und eine Empfangssignalphasenrotationswinkelerfassungsschaltung 8D den Empfangssignalphasenrotationswinkel Θ erfasst, aktiviert der Selektor 16D der Trägerreproduktionsschaltung 10D lediglich die 8PSK-Phasenfehlertabelle 13 während des Zeitraums, in dem die Symboluhr CLKSYB den hohen Pegel annimmt, liest die Phasenfehlerdaten ΔΦ(8) aus, die der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) des Remappers 7 während des hohen Pegelabschnitts der Symboluhr CLKSYB entsprechen, und gibt sie an den D/A-Wandler 17 aus. Parallel zu den vorstehenden Abläufen aktiviert der Selektor 16D lediglich die QPSK-Phasenfehlertabelle 14-1 während des Zeitraums, in dem die Symboluhr CLKSYB den niedrigen Pegel annimmt, liest die oberen 3-Bit-Phasenfehlerdaten ΔΦ(3) der Phasenfehlerdaten ΔΦ(8), die der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) aus dem Remapper 7 während des Niedrigpegelabschnitts der Symboluhr CLKSYB entsprechen, aus der Phasenfehlertabelle 14-1 aus und gibt sie an die Verzögerungsschaltung 90 aus.
  • Wenn der Selektor 16D die Phasenfehlerdaten ΔΦ(8) aus der 8PSK-Phasenfehlertabelle 13 liest und sie an den D/A-Wandler 17 ausgibt, korrigiert die Demodulationsschaltung 1D somit die Position des digitalen Signals in der Signalpunktanordnung von „0" bis „7" mit der Phase von 0, π/4, 2π/4, 3π/4, 4π/4 5π/4, 6π/4 oder 7π/4 auf der Übertragungsseite mithilfe der Rotation von Θ = m × π/4 (m ist eine optionale Ganzzahl von 0 bis 7) auf der I-Q-Phasenebene auf der Empfangsseite.
  • In der Phasenfehlertabelle 14-1 können die oberen 3 Bits ΔΦ(3) der Phasenfehlerdaten ΔΦ(8), die den I- und Q-Symbolstromdaten I'(8) und Q'(8) entsprechen, beurteilen, ob der Absolutwert des Phasenfehlers größer oder kleiner ist als π/8 (siehe 16). Durch das Kombinieren von ΔΦ(3) und den MSB-Codebitdaten i'(1) und q'(1) der I-Symbolstromdaten I'(8) und Q'(8) und das Durchführen einer einfachen arithmetischen Operation kann beurteilt werden, ob der empfangene Signalpunkt, wie er von der Ausgangsseite des Remappers 7 gesehen wird, einem der acht Signalpunkte „0" bis „7" entspricht. Da der Signalpunkt des Bits „0" oder „1" des Rahmensynchronisationssignals auf der Übertragungsseite als „0" oder „4" bestimmt wird, kann der Empfangssignalphasenrotationswinkel, wie er von der Ausgangsseite des Remappers 7 gesehen wird, von den Phasenfehlerdaten ΔΦ(3) und den Codebitdaten i'(1) und q'(1) der I-Symbolstromdaten I'(8) und Q'(8) eindeutig bestimmt werden.
  • In der Empfangssignalphasenrotationswinkelerfassungsschaltung 8D verzögern die Verzögerungsschaltungen 90, 91 und 99 die Phasenfehlerdatenausgabe ΔΦ(3) aus dem Selektor 16C und die Codebitdaten i'(1) und q'(1) der I- und Q-Symbolstromdaten I'(8) und Q'(8), die von der Ausgabe des Remappers 7 abgeleitet sind. Wenn die Rahmensynchronisationserfassungs-/-reproduktionsschaltung 2 das Rahmensynchronisationssignal aus den I- und Q-Symbolstromdaten I'(8) und Q'(8) einfängt und mit der Ausgabe des Startabschnitts des reproduzierten Rahmensynchronisationssignals beginnt, gibt die Verzögerungsschaltung 90 die Phasenfehlerdaten ΔΦ(3), die dem Startabschnitt des Rahmensynchronisationssignals entsprechen, unter den I-Symbolstromdaten I'(8) aus, die Verzögerungsschaltung 91 die Codebitdaten i'(1), die dem Startabschnitt des Rahmensynchronisationssignals entsprechen, unter den I-Symbolstromdaten I'(8) aus und die Verzögerungsschaltung 99 die Codebitdaten q'(1), die dem Startabschnitt des Rahmensynchronisationssignals entsprechen, aus. Auf diese Weise werden die Ausgabezeiteinstellungen der Verzögerungsschaltungen 90, 91 und 99 eingestellt. Die Ausgaben der Verzögerungsschaltungen 99 und 91 werden in Binärcodes umgewandelt und als ihr oberes Bit in eine Eingabeseite des Addierers 102 eingegeben. Die Ausgabe der Verzögerungsschaltung 90 wird durch den Addierer 100 zu C(3) = (110) addiert und ihre oberen 2 Bits werden an ihren unteren 2 Bits in eine Eingabeseite des Addierers 102 eingegeben.
  • Irgendwann nach dem Empfangsstart fängt die Rahmensynchronisationserfassungs-/-reproduktionsschaltung 2 das Rahmensynchronisationssignal der I- und Q-Symbolströme I'(8) und Q'(8) ein und gibt das reproduzierte Rahmensynchronisationssignal aus. Anschließend wählt der Selektor 103 D(4) = (1111) für das Bit „0" des reproduzierten Rahmensynchronisationssignals und gibt es aus und wählt E(4) = (0111) und gibt es aus. Der Addierer 102 addiert eine Eingabe und die andere Eingabe an jeder Bitposition des reproduzierten Rahmensynchronisationssignals aus 20 Bits, um die oberen 3 Bits auszugeben. Der Addierer 102 klassifiziert den Empfangssignalphasenrotationswinkel Θ in 0, π/4, 2π/4, 3π/4, 4π/4, 5π/4, 6π/4 und 7π/4, wie in 2(A) dargestellt, was der Dezimalschreibweise R = 0 bis 7 entspricht, um dabei das Empfangssignalphasenrotationswinkelsignal R(3) auszugeben, wobei R durch die natürliche Binärzahl von 3 Bits ausgedrückt wird (siehe 2(C)).
  • Die Durchschnittsbildungsschaltung 95 ruft die Ausgabe des Addierers 102 ab, während das Rahmensynchronisationssignalbereichssignal aus der Rahmensynchronisationserfassungs-/-reproduktionsschaltung 2 eingegeben wird, ermittelt den Durchschnitt für vier Rahmen, ähnlich dem in 1 dargestellten Fall, und gibt das Ergebnis als das Empfangssignalphasenrotationswinkelsignal AR(3) aus. AR(3) wird vom Addierer 110 zu dem im Register 111 gespeicherten Wert addiert. Da der Ausgangswert (000) ist, wird das Signal AR(3) als das Empfangssignalphasenrotationswinkelsignal OR(3) bezüglich der Übertragungsseite, wie es an der Ausgabeseite der Demodulationsschaltung 1D gesehen wird, an den Remapper 7 ausgegeben und in das Register 111 geladen. Wenn zum Beispiel der Empfangssignalphasenrotationswinkel Θ, der durch OR(3) dargestellt wird, 2π/4 ist, führt der Remapper 7 die Phasenrotation um (–2π/4) für den absoluten Phasenabgleich durch. (010) wird im Register 111 gespeichert.
  • (2) Normaler Empfangsvorgang
  • Unmittelbar nachdem die Rahmensynchronisationserfassungs-/-reproduktionsschaltung 10 das Rahmensynchronisationssignal eingefangen hat, identifiziert die Übertragungskonfigurationsidentifikationsschaltung 9 die Multiplexkonfiguration und gibt das Modulationsverfahrenidentifikationssignal DM an den Selektor 16 und Ähnliches aus, wobei das Signal DM das Modulationsverfahren für die aktuelle I- und Q-Symbolstromdatenausgabe I(8) und Q(8) der Demodulationsschaltung 1D angibt.
  • Nachdem das Empfangssignalphasenrotationswinkelsignal OR(3) vom Addierer 110 ausgegeben wurde und der absolute Phasenabgleich vom Remapper 7 mithilfe der Demodulationsverfahrenidentifikationssignaleingabe DM von der Übertragungskonfigurationsidentifikationsschaltung 9 durchgeführt wurde, zum Beispiel, wenn der Empfangssignalphasenrotationswinkel Θ, der durch OR(3) dargestellt wird, 2π/4 ist, aktiviert der Selektor 16D lediglich die Phasenfehlertabelle 13 während des Zeitraums, in dem die CLKSYB den hohen Pegel annimmt, während die Demodulationsschaltung 1D den Signalabschnitt des 8PSK-Modulationsverfahrens demoduliert, liest die Phasenfehlerdaten ΔΦ(8), die der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) des Remappers 7 entsprechen, aus der Phasenfehlertabelle 13 aus und gibt sie an den D/A-Wandler 8 aus. Im Ergebnis wird die Phase der Referenzträger fc1 und fc2 auf die Weise korrigiert, dass der empfangene Signalpunkt des digitalen Signals (abc), das auf der Übertragungsseite zur Signalpunktanordnung „0", „1", „2", „3", „4", „5", „6" oder „7" 8PSK-gemappt wurde an der Signalpunktanordnung „2", „3", „4", „5", „6", „7" oder „0" auftritt um Θ rotiert wie an der Eingabeseite des Remappers 7 gesehen, wenn die Phasenrotation von η = –2π/4 von I'(8) und Q'(8) bezüglich zu I(8) und Q(8) ungeachtet der Phasenveränderung in den Empfangsträgern berücksichtigt wird.
  • In diesem Fall werden die I- und Q-Symbolstromdaten I(8) und Q(8) der 8PSK- Modulationsverfahrenabschnittsausgabe der Demodulationsschaltung 1D für den absoluten Phasenabgleich durch den Remapper 7 um η = –Θ = –2π/4 rotiert. Daher stimmt der empfangene Signalpunkt der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) aus dem Remapper 7 mit dem auf der Übertragungsseite überein.
  • Der Selektor 16D aktiviert lediglich die Phasenfehlertabelle 14-1, während des Zeitraums, in dem die Symboluhr CLKSYB den hohen Pegel annimmt, während die Demodulationsschaltung 1D den Signalabschnitt des QPSK-Modulationsverfahrens demoduliert, liest die Phasenfehlerdaten ΔΦ(8), die den I- und Q-Symbolstromdaten I'(8) und Q'(8) entsprechen, aus der Phasenfehlertabelle 14-1 aus und gibt sie an den D/A-Wandler 17 aus.
  • Im Ergebnis wird die Phase der Referenzträger fc1 und fc2 auf die Weise korrigiert, dass der empfangene Signalpunkt des digitalen Signals (abc), das auf der Übertragungsseite zur Signalpunktanordnung, „1", „3", „5" oder „7" QPSK-gemappt wurde, an der Signalpunktanordnung „3", „5", „7" oder „1" auftritt, rotiert um Θ, wie an der Eingabeseite des Remappers 7 gesehen, wenn die Phasenrotation von η = –Θ = –2π/4 von i'(8) und Q'(8) bezüglich zu I(8) und Q(8) berücksichtigt wird. Daher stimmt der Empfangssignalpunkt der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) aus dem Remapper 7 mit dem der Übertragungsseite überein.
  • Der Selektor 16D aktiviert lediglich die Phasenfehlertabelle 15-1, während des Zeitraums, in dem die Symboluhr CLKSYB den hohen Pegel annimmt, während die Demodulationsschaltung 1D den Signalabschnitt des BPSK-Modulationsverfahrens demoduliert, liest die Phasenfehlerdaten ΔΦ(8), die der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) entsprechen, aus der Phasenfehlertabelle 15-1 aus und gibt sie an den D/A-Wandler 17 aus.
  • Im Ergebnis wird die Phase der Referenzträger fc1 und fc2 auf die Weise korrigiert, dass der empfangene Signalpunkt des digitalen Signals (f), das auf der Übertragungsseite zur Signalpunktanordnung „0" oder „4" BPSK-gemappt wurde, an der Signalpunktanordnung „2" oder „6" auftritt, wenn die Phasenrotation von η = –2π/4 von I'(8) und Q'(8) bezüglich zu I(8) und Q(8) berücksichtigt wird. Daher wird der Phasenrotationswinkel beibehalten, der derselbe ist wie der Empfangssignalphasenrotationswinkel Θ von 8PSK. Da die I- und Q-Symbolstromdaten I(8) und Q(8) der QPSK-Modulationsverfahrenabschnittsausgabe der Demodulationsschaltung 1D durch den Remapper 7 um η = –Θ = –2π/4 rotiert wird, stimmt der empfangene Signalpunkt der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) des Remappers 7 mit dem auf der Übertragungsseite überein.
  • Auch in dem normalen Empfangsvorgang aktiviert der Selektor 16D lediglich die Phasenfehlertabelle 14-1, während des Zeitraums, in dem die Symboluhr CLKSYB den niedrigen Pegel annimmt, liest die Phasenfehlerdaten ΔΦ(3), die der I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) aus dem Remapper 7 entsprechen, während des Niedrigpegelabschnitts der Symboluhr CLKSYB aus der Phasenfehlertabelle 14-1 aus und gibt sie an die Verzögerungsschaltung 90 aus. Die Phasenrotationswinkelbeurteilungsschaltung 92B beurteilt den Phasenrotationswinkel der Ausgaben der Verzögerungsschaltungen 90, 91 und 99 und gibt die Beurteilungsergebnisse in Form des Empfangssignalphasenrotationswinkelsignals R(3) aus. Die Durchschnittsbildungsschaltung 95 bildet den Durchschnitt der Signale für vier Rahmen und gibt das Ergebnis als das Empfangssignalphasenwinkelsignal AR(3) aus.
  • Wenn die Phasenrotationswinkelbeurteilungsschaltung 92B und die Durchschnittsbildungsschaltung 95 der Empfangssignalphasenrotationswinkelerfassungsschaltung 8D den zweiten Phasenrotationswinkel erfassen und das Empfangssignalphasenrotationswinkelsignal AR(3) ausgeben, gibt dieses Empfangssignalphasenrotationswinkelsignal AR(3) den Phasenrotationswinkel bezüglich der Übertragungsseite von I'(8) und Q'(8) nach dem absoluten Phasenabgleich durch den Remapper 7 an. Wenn dieses Signal zu dem vorherigen Empfangssignalphasenrotationswinkelsignal OR(3), das im Register 111 gespeichert ist, addiert wurde, kann der Empfangssignalphasenrotationswinkel OR(3) bezüglich der Übertragungsseite, wie an der Eingabeseite des Remappers 7 gesehen, erhalten werden. Dieser Empfangssignalphasenrotationswinkel OR(3) wird an den Remapper 7 ausgegeben, um die zweite Phasenrotation (Phasenrotation um –Θ, wobei Θ der durch OR(3) gekennzeichnete Empfangssignalphasenrotationswinkel ist) durchzuführen, und im Register 111 gespeichert. Gleiche Abläufe werden jedes Mal wiederholt, wenn die Phasenrotationswinkelbeurteilungsschaltung 92B und die Durchschnittsbildungsschaltung 95 der Empfangssignalphasenrotationswinkelerfassungsschaltung 8D einen neuen Phasenrotationswinkel erfassen.
  • In dieser Ausführungsform werden die I- und Q-Symbolstromdaten I'(8) und Q'(8) nach dem absoluten Phasenabgleich durch den Remapper 7 in die Phasenfehlertabelle der Trägerreproduktionsschaltung 10D eingegeben. Daher stimmt während des normalen Empfangs, ungeachtet dessen, welchen Wert der Empfangssignalphasenrotationswinkel annimmt, der empfangene Signalpunkt der I- und Q-Symbolstromdateneingabe I'(8) und Q'(8) in die Phasenfehlertabelle mit dem auf der Übertragungsseite überein. Daher ist lediglich eine Phasenfehlertabelle pro Modulationsverfahren in der Trägerreproduktionsschaltung 10D bereitgestellt. Es ist möglich, die Anzahl der Phasenfehlertabellen in der Trägerreproduktionseinrichtung 10D zu verringern und der Schaltungsumfang kann deutlich vereinfacht werden.
  • Von den Phasenfehlerdaten in der QPSK-Phasenfehlertabelle 14-1 für die I- und Q-Symbolstromdaten, die dem Bit „1" oder „0" der demodulierten Rahmensynchronisationssignalausgabe aus dem Remapper 7 entsprechen, werden die oberen drei Bits zum Beurteilen, ob der Absolutwert des Phasenfehlers größer oder kleiner ist als π/8, sowie die Codebitdaten i'(1) und q'(1) der I-Symbolstromdaten I'(8) und Q(8) zum Beurteilen des Phasenrotationswinkels der I- und Q-Symbolstromdaten I(8) und Q(8) verwendet, die dem Bit „1" oder „0" des Rahmensynchronisationssignals entsprechen, wie an der Ausgabeseite der Demodulationsschaltung 1D gesehen. Der Empfangssignalphasenrotationswinkel kann durch eine einfache Berechnung beurteilt werden, so dass keine große ROM-Kapazität zum Beurteilen des Phasenrotationswinkels notwendig ist und der Schaltungsumfang klein gehalten werden kann.
  • In dieser Ausführungsform wird der Phasenrotationswinkel sowohl für das Bit „1" als auch für das Bit „0" des Rahmensynchronisationssignalabschnitts der I- und Q-Symbolstromdaten I'(8) und Q'(8) beurteilt. Der Phasenrotationswinkel kann für eines der Bits „1" und „0" beurteilt werden. Die Durchschnittsbildungsverfahren der Durchschnittsbildungsschaltung 5 können auf verschiedene Weise modifiziert werden. Zum Beispiel kann die Durchschnittsbildung für lediglich einen oder zwei Rahmen ausgeführt werden oder kann ein Bit oder eine Mehrzahl Bits an speziellen Positionen des Rahmensynchronisationssignals zur Durchschnittsbildung für eine Mehrzahl Rahmen verwendet werden.
  • Die in 1 dargestellte Ausführungsform kann in die in 7 dargestellte Ausführungsform modifiziert werden. In 7 wird die in 1 dargestellte Empfangssignalphasenrotationswinkelerfassungsschaltung 8C durch eine Empfangssignalphasenrotationswinkelerfassungsschaltung 8E ersetzt und die Phasenrotationswinkelbeurteilungsschaltung 92 wird durch eine Phasenrotationswinkelbeurteilungsschaltung 92E ersetzt und der Addierer 110 sowie das Register 111 werden weggelassen. In einer Demodulationsschaltung 1E ist ein Selektor 19 auf der Eingabeseite der Phasenfehlertabellen 13, 14-1 und 15-1 bereitgestellt, in den die I- und Q-Symbolstromdaten I'(8) und Q'(8) eingegeben werden. Während des Hochpegelabschnitts der Symboluhr CLKSYB wird die I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) des Remappers 7 in die Phasenfehlertabellen 13, 14-1 und 15-1 eingegeben, wohingegen während des Niedrigpegelabschnitts der Symboluhr CLKSYB die I- und Q-Symbolstromdatenausgabe I(8) und Q(8) der Demodulationsschaltung 1E in die Phasenfehlertabellen 13, 14-1 und 15-1 eingegeben wird. Die MSB-Codebitdaten i(1) der I-Symbolstromdatenausgabe I(8) der Demodulationsschaltung 1E werden in die Verzögerungsschaltung 91 eingegeben.
  • Im Anschluss an den Empfangsstart und bis die Übertragungskonfigurationsidentifikationsschaltung 9 die Multiplexkonfiguration des Rahmens identifiziert und eine Empfangssignalphasenrotationswinkelerfassungsschaltung 8E den Empfangssignalphasenrotationswinkel erfasst, aktiviert ein Selektor 16C lediglich die 8PSK-Phasenfehlertabelle 13 während des Zeitraums, in dem die Symboluhr CLKSYB den hohen Pegel annimmt, liest die Phasenfehlerdaten ΔΦ(8), die der während des hohen Pegelabschnitts der Symboluhr CLKSYB über den Selektor 19 aus dem Remapper 7 gelieferten I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) entsprechen, aus der Phasenfehlertabelle 13 aus und gibt sie an den D/A-Wandler 17 aus. Parallel zu den vorstehenden Abläufen aktiviert der Selektor 16C lediglich die BPSK-Phasenfehlertabelle 15-1, während des Zeitraums, in dem die Symboluhr CLKSYB den niedrigen Pegel annimmt, liest die oberen 3-Bit-Phasenfehlerdaten ΔΦ(3) der Phasenfehlerdaten ΔΦ(8), die der über den Selektor 19 aus dem Remapper 7 gelieferten I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) aus dem Remapper 7 entsprechen, während des Niedrigpegelabschnitts der Symboluhr CLKSYB aus der Phasenfehlertabelle 15-1 aus.
  • Nachdem die Übertragungskonfigurationsidentifikationsschaltung 9 die Multiplexkonfiguration des Rahmens identifiziert und die Empfangssignalphasenrotationswinkelerfassungsschaltung 8E den Empfangssignalphasenrotationswinkel Θ erfasst, aktiviert der Selektor 16C die Phasenfehlertabelle 13, 14-1 oder 15-1, die dem Modulationsverfahren des Empfangssignals, welches während des Hochpegelabschnitts der Symboluhr CLKSYB von der Demodulationsschaltung 1E demoduliert wurde, entspricht, liest die Phasenfehlerdaten ΔΦ(8), die der während des Hochpegelabschnitts der Symboluhr CLKSYB über den Selektor 19 aus dem Remapper 7 gelieferten I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) entsprechen, aus und gibt sie an den D/A-Wandler 17 aus. Während des Zeitraums, in dem die Symboluhr CLKSYB den niedrigen Pegel annimmt, aktiviert der Selektor 16C lediglich die BPSK-Phasenfehlertabelle 15-1 während des Niedrigpegelabschnitts der Symboluhr CLKSYB und liest die oberen 3-Bit-Phasenfehlerdaten ΔΦ(3) der Phasenfehlerdaten ΔΦ(8), die den während des Niedrigpegelabschnitts der Symboluhr CLKSYB über den Selektor 19 aus der Demodulationsschaltung 1E gelieferten I- und Q-Symbolstromdaten I(8) und Q(8) entsprechen, aus.
  • Die Verzögerungsschaltungen 90 und 91, der Addierer 93, der Selektor 94 beziehungsweise die Durchschnittsbildungsschaltung 95 der Empfangssignalphasenrotationswinkelerfassungsschaltung 8E führen die Vorgänge aus, die den in 1 beschriebenen gleichen. Der Addierer 93 und die Durchschnittsbildungsschaltung 95 können daher die Empfangssignalphasenrotationswinkelsignale A(3) und AR(3) bezüglich der Übertragungsseite ausgeben, wie auf der Eingabeseite des Remappers 7 gesehen. Durch Weglassen des in 1 dargestellten Addierers 110 und des Registers 111 kann AR(3) direkt an den Remapper 7 und Ähnliches ausgegeben werden.
  • Die in 5 dargestellte Ausführungsform kann in die in 8 dargestellte Ausführungsform modifiziert werden. In 8 wird die in 5 dargestellte Empfangssignalphasenrotationswinkelerfassungsschaltung 8D durch eine Empfangssignalphasenrotationswinkelerfassungsschaltung 8F ersetzt und die Phasenrotationswinkelbeurteilungsschaltung 92B wird durch eine Phasenrotationswinkelbeurteilungsschaltung 92F ersetzt und der Addierer 110 sowie das Register 111 werden weggelassen. In einer Demodulationsschaltung 1F ist ein Selektor 19 auf der Eingabeseite der Phasenfehlertabellen 13, 14-1 und 15-1 bereitgestellt, in den die I- und Q-Symbolstromdaten I'(8) und Q'(8) eingegeben werden. Während des Hochpegelabschnitts der Symboluhr CLKSYB wird die I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) des Remappers 7 in die Phasenfehlertabellen 13, 14-1 und 15-1 eingegeben, wohingegen während des Niedrigpegelabschnitts der Symboluhr CLKSYB die I- und Q-Symbolstromdatenausgabe I(8) und Q(8) der Demodulationsschaltung 1F in die Phasenfehlertabellen 13, 14-1 und 15-1 eingegeben wird. Die MSB-Codebitdaten i(1) der I-Symbolstromdatenausgabe I(8) der Demodulationsschaltung 1F werden in die Verzögerungsschaltung 91 eingegeben. Die MSB-Codebitdaten q(1) der Q-Symbolstromdatenausgabe Q(8) der Demodulationsschaltung 1F werden in die Verzögerungsschaltung 99 eingegeben.
  • Im Anschluss an den Empfangsstart und bis die Übertragungskonfigurationsidentifikationsschaltung 9 die Multiplexkonfiguration des Rahmens identifiziert und eine Empfangssignalphasenrotationswinkelerfassungsschaltung 8F den Empfangssignalphasenrotationswinkel erfasst, aktiviert ein Selektor 16D lediglich die 8PSK-Phasenfehlertabelle 13 während des Zeitraums, in dem die Symboluhr CLKSYB den hohen Pegel annimmt, liest die Phasenfehlerdaten ΔΦ(8), die der über den Selektor 19 aus dem Remapper 7 gelieferten I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) während des hohen Pegelabschnitts der Symboluhr CLKSYB entsprechen, aus der Phasenfehlertabelle 13 aus und gibt sie an den D/A-Wandler 17 aus. Parallel zu den vorstehenden Abläufen aktiviert der Selektor 16D lediglich die QPSK-Phasenfehlertabelle 14-1, während des Zeitraums, in dem die Symboluhr CLKSYB den niedrigen Pegel annimmt, liest die oberen 3-Bit-Phasenfehlerdaten ΔΦ(3) der Phasenfehlerdaten ΔΦ(8), die der über den Selektor 19 aus dem Remapper 7 gelieferten I- und Q-Symbolstromdatenausgabe I'(8) und Q'(19) während des Niedrigpegelabschnitts der Symboluhr CLKSYB entsprechen, aus der Phasenfehlertabelle 14-1 aus.
  • Nachdem die Übertragungskonfigurationsidentifikationsschaltung 9 die Multiplexkonfiguration des Rahmens identifiziert und eine Empfangssignalphasenrotationswinkelerfassungsschaltung 8F den Empfangssignalphasenrotationswinkel Θ erfasst hat, aktiviert der Selektor 16D eine der Phasenfehlertabellen 13, 14-1 und 15-1, die dem Modulationsverfahren des von der Demodulationsschaltung 1F demodulierten Empfangssignals während des Hochpegelabschnitts der Symboluhr CLKSYB entspricht, liest die Phasenfehlerdaten ΔΦ(8), die der über den Selektor 19 aus dem Remapper 7 gelieferten I- und Q-Symbolstromdatenausgabe I'(8) und Q'(8) entsprechen, während des Hochpegelabschnitts der Symboluhr CLKSYB aus und gibt sie an den D/A-Wandler 17 aus. Während des Zeitraums, in dem die Symboluhr CLKSYB den niedrigen Pegel annimmt, aktiviert der Selektor 16D lediglich die BPSK-Phasenfehlertabelle 14-1 während des Niedrigpegelabschnitts der Symboluhr CLKSYB und liest die oberen 3-Bit-Phasenfehlerdaten ΔΦ(3) der Phasenfehlerdaten ΔΦ(8), die den über den Selektor 19 aus der Demodulationsschaltung 1F gelieferten I- und Q-Symbolstromdaten I(8) und Q(8) entsprechen, während des Niedrigpegelabschnitts der Symboluhr CLKSYB aus. Die Verzögerungsschaltungen 90, 91 und 91, die Addierer 100 und 102, der Binärwandler 101, der Selektor 103 und die Durchschnittsbildungsschaltung 95 führen die Vorgänge aus, die den in 5 beschriebenen gleichen. Der Addierer 102 und die Durchschnittsbildungsschaltung 95 können daher die Empfangssignalphasenrotationswinkelsignale A(3) und AR(3) bezüglich der Übertragungsseite ausgeben, wie auf der Eingabeseite des Remappers 7 gesehen. Durch Weglassen des in 5 dargestellten Addierers 110 und des Registers 111 kann AR(3) direkt an den Remapper 7 und Ähnliches ausgegeben werden.
  • In den vorstehend beschriebenen Modifikationen der Ausführungsform gibt der Selektor der Trägerreproduktionsschaltung nach dem Empfangsstart und bis die Übertragungskonfigurationsidentifikationsschaltung die Multiplexkonfiguration identifiziert und die Empfangssignalphasenrotationswinkelerfassungsschaltung den Empfangssignalphasenrotationswinkel erfasst, die aus der 8PSK-Phasenfehlertabelle ausgelesenen Phasenfehlerdaten an den D/A-Wandler aus. Stattdessen kann ein konstanter den Phasenfehler = null anzeigenden Wert ausgegeben werden.
  • Die in 1, 5, 7 und 8 dargestellten Durchschnittsbildungsschaltungen können weggelassen werden.
  • Die in 1, 5, 7 und 9A und 9B dargestellte Empfangssignalphasenrotationswinkelerfassungsschaltung kann durch die in 10 dargestellte Empfangssignalphasenrotationswinkelerfassungsschaltung ersetzt werden.
  • Die PSK-modulierte Welle der digitalen Signale, die von drei Modulationsverfahren 8PSK, QPSK und BPSK moduliert wurde und ein Zeitmultiplexverfahren durchlaufen hat, wurde verwendet. Eine PSK-modulierte Welle digitaler Signale, die lediglich QPSK- und BPSK-moduliert wurde und ein Zeitmultiplexverfahren durchlaufen hat, kann ebenfalls empfangen und demoduliert werden (zwei Phasenfehlertabellen für QPSK und BPSK werden verwendet), eine PSK-modulierte Welle digitaler Signale, die lediglich 8PSK- und QPSK-moduliert wurde und ein Zeitmultiplexverfahren durchlaufen hat, kann ebenfalls empfangen und demoduliert werden (zwei Phasenfehlertabellen für 8PSK und QPSK werden verwendet) oder eine PSK-modulierte Welle digitaler Signale, die lediglich 8PSK- und BPSK-moduliert wurde und ein Zeitmultiplexverfahren durchlaufen hat, kann ebenfalls empfangen und demoduliert werden (zwei Phasenfehlertabellen für 8PSK und BPSK werden verwendet).
  • Anstelle des Synchronisationserfassungsdemodulationsvorgangs der Demodulationsschaltung kann ebenfalls ein Quasisynchronisationserfassungsmodulationsvorgang der Demodulationsschaltung verwendet werden.
  • INDUSTRIELLE ANWENDBARKEIT
  • Gemäß der Erfindung werden die Phasenfehlerdaten, die nach dem absoluten Phasenabgleich durch eine Inversphasenrotationseinrichtung den I- und Q-Symbolstromdaten entsprechen, aus der Phasenfehlertabelle der Trägerreproduktionseinrichtung gelesen. Dementsprechend stimmt, ungeachtet dessen, welchen Wert der Empfangssignalphasenrotationswinkel annimmt, der empfangene Signalpunkt der I- und Q-Symbolstromdateneingabe in die Phasenfehlertabelle mit dem der Übertragungsseite überein. Für jedes Modulationsverfahren kann eine einzelne Phasenfehlertabelle einer Trägerreproduktionseinrichtung bereitgestellt werden. Die Anzahl der Phasenfehlertabellen in der Trägerreproduktionseinrichtung kann verringert und der Schaltungsumfang deutlich vereinfacht werden.

Claims (2)

  1. Empfänger umfassend: eine Demodulationseinrichtung (1C, 1D) zum Demodulieren eines PSK-modulierten Signals digitaler Signale, die durch eine Mehrzahl an PSK-Modulationsverfahren mit unterschiedlichen Anzahlen an Phasen moduliert wurden und ein Zeitmultiplexverfahren durchlaufen haben; eine Trägerreproduktionseinrichtung (10C, 10D), wobei die Demodulationseinrichtung adaptiert ist, die von der Trägerreproduktionseinrichtung reproduzierten Träger (fc, fc2) zu verwenden, und um I- und Q-Symbolstromdaten (I(8), Q(8)) auszugeben; eine Empfangssignalphasenrotationswinkelerfassungseinrichtung (92, 92B) zum Erfassen eines Phasenrotationswinkels bezüglich einer Übertragungsseite der I- und Q-Symbolstromdatenausgabe aus der Demodulationseinrichtung; und eine Inversphasenrotationseinrichtung (7) zum inversen Rotieren einer Phase der von der Demodulationseinrichtung ausgegebenen I- und Q-Symbolstromdaten um einen Phasenrotationswinkel (OR(3)), der von der Empfangssignalphasenrotationswinkelerfassungseinrichtung erfasst wurde, wobei die Trägerreproduktionseinrichtung der Demodulationseinrichtung Phasenfehlertabellen (13, 14-1, 15-1) für die jeweiligen PSK-Modulationsverfahren aufweist, wobei in den Tabellen Trägerphasenfehlerdaten für verschiedene demodulierte I- und Q-Symbolstromdatenpaare gespeichert sind, und während die Demodulationseinrichtung ein Empfangssignal entsprechend jedem der PSK-Modulationsverfahren demoduliert, ist die Trägerreproduktionseinrichtung adaptiert, um die Phasenfehlerdaten (ΔΦ(8)) entsprechend den demodulierten I- und Q-Symbolstromdaten aus der Phasenfehlertabelle entsprechend dem PSK-Modulationsverfahren zu lesen, um die Phase der Träger zu korrigieren, wobei der Empfänger dadurch gekennzeichnet ist, dass: während die Demodulationseinrichtung (1C, 1D) das Empfangssignal entsprechend jedem der PSK-Modulationsverfahren demoduliert, die Trägerreproduktionseinrichtung (10C, 10D) adaptiert ist, um die Phasenfehlerdaten entsprechend der demodulierten I- und Q-Symbolstromdaten (I'(8), Q'(8)), die aus der In versphasenrotationseinrichtung ausgegeben wurden, aus der Phasenfehlertabelle entsprechend dem PSK-Modulationsverfahren zu lesen, um die Phase der Träger zu korrigieren.
  2. Empfänger umfassend: eine Demodulationseinrichtung (1E, 1F) zum Demodulieren eines PSK-modulierten Signals digitaler Signale, die durch eine Mehrzahl an PSK-Modulationsverfahren mit unterschiedlichen Anzahlen an Phasen moduliert wurden und ein Zeitmultiplexverfahren durchlaufen haben, eine Trägerreproduktionseinrichtung (10C, 10D), wobei die Demodulationseinrichtung adaptiert ist, um die von der Trägerreproduktionseinrichtung reproduzierten Träger (fc, fc2) zu verwenden, und um I- und Q-Symbolstromdaten (I(8)), Q(8)) auszugeben; eine Empfangssignalphasenrotationswinkelerfassungseinrichtung (92E, 92F) zum Erfassen eines Phasenrotationswinkels bezüglich einer Übertragungsseite der I- und Q-Symbolstromdatenausgabe aus der Demodulationseinrichtung; und eine Inversphasenrotationseinrichtung (7) zum inversen Rotieren einer Phase der von der Demodulationseinrichtung ausgegebenen I- und Q-Symbolstromdaten um einen Phasenrotationswinkel (AR(3)), der von der Empfangssignalphasenrotationswinkelerfassungseinrichtung erfasst wurde, wobei die Trägerreproduktionseinrichtung der Demodulationseinrichtung Phasenfehlertabellen (13, 14-1, 15-1) für die jeweiligen PSK-Modulationsverfahren aufweist, wobei in den Tabellen Trägerphasenfehlerdaten für verschiedene demodulierte I- und Q-Symbolstromdatenpaare gespeichert sind, und während die Demodulationseinrichtung ein Empfangssignal entsprechend jedem der PSK-Modulationsverfahren demoduliert, ist die Trägerreproduktionseinrichtung adaptiert, um die Phasenfehlerdaten (ΔΦ(8)) entsprechend den demodulierten I- und Q-Symbolstromdaten aus der Phasenfehlertabelle entsprechend dem PSK-Modulationsverfahren zu lesen, um die Phase der Träger zu korrigieren, wobei der Empfänger dadurch gekennzeichnet ist, dass: ein Selektor (19), der adaptiert ist, um die I- und Q-Symbolstromdaten (I(8), Q(8)), die während des Niedrigpegelabschnitts einer Symboluhr (CLKSYB) in die Inversphasenrotationseinrichtung (7) eingegeben werden, oder die I- und Q-Symbolstromdaten (I'(8), Q'(8)), die während des Hochpegelabschnitts der Symboluhr aus der Inversphasenrotationseinrichtung (7) ausgegeben werden, auszuwählen, und die Trägerreproduktionseinrichtung (10C, 10D) adaptiert ist, um die Phasenfehlerdaten entsprechend den von dem Selektor (19) ausgewählten I- und Q-Symbolstromdaten gemäß dem Modulationsverfahren zu lesen.
DE69838227T 1997-12-17 1998-12-17 Empfänger für mit einer Vielzahl von PSK-Modulationsschemata modulierte Signale Expired - Lifetime DE69838227T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP36460697 1997-12-17
JP36460697 1997-12-17
PCT/JP1998/005721 WO1999031851A1 (fr) 1997-12-17 1998-12-17 Recepteur

Publications (2)

Publication Number Publication Date
DE69838227D1 DE69838227D1 (de) 2007-09-20
DE69838227T2 true DE69838227T2 (de) 2008-07-03

Family

ID=18482230

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69838227T Expired - Lifetime DE69838227T2 (de) 1997-12-17 1998-12-17 Empfänger für mit einer Vielzahl von PSK-Modulationsschemata modulierte Signale
DE1039709T Pending DE1039709T1 (de) 1997-12-17 1998-12-17 Empfänger

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE1039709T Pending DE1039709T1 (de) 1997-12-17 1998-12-17 Empfänger

Country Status (6)

Country Link
US (1) US6975691B1 (de)
EP (1) EP1039709B1 (de)
CN (1) CN1110180C (de)
CA (1) CA2314189C (de)
DE (2) DE69838227T2 (de)
WO (1) WO1999031851A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189711A (ja) * 1999-12-29 2001-07-10 Agilent Technologies Japan Ltd コード・ドメイン・パワーを表示するための装置及び方法
WO2005041458A1 (en) * 2003-09-25 2005-05-06 Thomson Licensing S.A. Orthogonal frequency division multiplexing (ofdm) digital radio frequency (rf) transceiver
EP1843499B1 (de) * 2005-01-17 2018-04-18 Sharp Kabushiki Kaisha Stabile Übertragung und zuverlässiger Empfang von mehreren Signalströmen in einem MIMO-Kommunikationssystem
US7809083B1 (en) * 2006-01-23 2010-10-05 Marvell International Ltd. Differential receiver with frequency offset compensation
US20080025438A1 (en) * 2006-07-28 2008-01-31 Utstarcom, Inc. Method and apparatus for demodulating saturated differential psk signals
WO2008069803A1 (en) * 2006-12-08 2008-06-12 Thomson Licensing Identification of video signals in a video system
US8635347B2 (en) 2010-01-26 2014-01-21 Ray W. Sanders Apparatus and method for synchronized networks
CN102480289A (zh) * 2010-11-25 2012-05-30 上海华虹集成电路有限责任公司 一种同步异频时钟对齐的设计电路
EP2823621A4 (de) * 2012-03-09 2015-12-16 Ray W Sanders Routingvorrichtung und -verfahren mit steuervektoren in einem netzwerk mit synchronisierter adaptiver infrastruktur
WO2016144003A1 (ko) 2015-03-09 2016-09-15 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
US10355894B2 (en) * 2017-09-22 2019-07-16 Qualcomm Incorporated Simplified 3-phase mapping and coding
GB201818076D0 (en) * 2018-11-06 2018-12-19 Sec Dep For Foreign And Commonwealth Affairs Improved device and method for modualating information

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4893316A (en) * 1985-04-04 1990-01-09 Motorola, Inc. Digital radio frequency receiver
JP2513331B2 (ja) * 1989-11-10 1996-07-03 日本電気株式会社 搬送波再生器
US5311545A (en) * 1991-06-17 1994-05-10 Hughes Aircraft Company Modem for fading digital channels affected by multipath
US5493710A (en) * 1991-08-02 1996-02-20 Hitachi, Ltd. Communication system having oscillation frequency calibrating function
DE69217140T2 (de) * 1991-08-07 1997-07-03 Toshiba Kawasaki Kk QPSK-Demodulator mit automatischer Frequenznachregelung
US5604768A (en) * 1992-01-09 1997-02-18 Cellnet Data Systems, Inc. Frequency synchronized bidirectional radio system
US5488629A (en) * 1993-02-17 1996-01-30 Matsushita Electric Industrial Co., Ltd. Signal processing circuit for spread spectrum communications
US6023491A (en) * 1994-06-21 2000-02-08 Matsushita Electric Industrail Co., Ltd. Demodulation apparatus performing different frequency control functions using separately provided oscillators
US5579345A (en) * 1994-10-13 1996-11-26 Westinghouse Electric Corporation Carrier tracking loop for QPSK demodulator
JPH08265384A (ja) * 1995-03-22 1996-10-11 Nec Corp 復調装置
US5832043A (en) * 1995-04-03 1998-11-03 Motorola, Inc. System and method for maintaining continuous phase during up/down conversion of near-zero hertz intermediate frequencies
US5883921A (en) * 1995-07-31 1999-03-16 Harris Corporation Short burst acquisition circuit and method for direct sequence spread spectrum links
JP3276282B2 (ja) 1995-12-28 2002-04-22 日本放送協会 絶対位相検出器およびディジタル変調波復調装置
JP3253524B2 (ja) * 1996-05-28 2002-02-04 日本放送協会 ディジタル伝送方法および送信、受信装置
JP2923867B2 (ja) * 1996-10-28 1999-07-26 日本電気株式会社 送信電力制御方式
US5960040A (en) * 1996-12-05 1999-09-28 Raytheon Company Communication signal processors and methods
JP3312572B2 (ja) * 1997-01-30 2002-08-12 株式会社ケンウッド 放送受信機
JP3728573B2 (ja) * 1997-05-02 2005-12-21 富士通株式会社 復調装置
JPH10322407A (ja) * 1997-05-16 1998-12-04 Matsushita Electric Ind Co Ltd デュアルバンドデータ通信装置
JP3115263B2 (ja) * 1997-07-24 2000-12-04 株式会社ケンウッド 受信信号位相検出回路
JP3185867B2 (ja) * 1997-11-28 2001-07-11 日本電気株式会社 誤差検出方法および装置、信号復調方法および装置

Also Published As

Publication number Publication date
DE1039709T1 (de) 2001-04-19
CA2314189A1 (en) 1999-06-24
EP1039709A1 (de) 2000-09-27
EP1039709A4 (de) 2005-07-20
CN1110180C (zh) 2003-05-28
WO1999031851A1 (fr) 1999-06-24
EP1039709B1 (de) 2007-08-08
US6975691B1 (en) 2005-12-13
CA2314189C (en) 2007-02-06
DE69838227D1 (de) 2007-09-20
CN1282478A (zh) 2001-01-31

Similar Documents

Publication Publication Date Title
DE69534067T2 (de) Einstellung eines Referenzunterträgers bei Mehrträgerübertragung
DE69635567T2 (de) Signalaufbau für Mehrträgermodulation, der den Bedarf an Zusatzkapazität zur Verwaltung vermindert
DE69838227T2 (de) Empfänger für mit einer Vielzahl von PSK-Modulationsschemata modulierte Signale
USRE45037E1 (en) Method for modulation and transmission apparatus
DE602004006406T2 (de) Frequenzsynchronisationsvorrichtung und frequenzsynchronisationsverfahren
DE69838759T2 (de) Schaltung zum fangen eines rahmensynchronisiersignals in einem empfänger
DE69818933T2 (de) Korrektur von Phasen- und/oder Frequenzverschiebungen in Mehrträgersignalen
DE60310930T2 (de) Pilotgestütztes Trägersynchronisationsschema e
DE69838228T2 (de) Einrichtung zur Erzeugung der absoluten Phase eines von einem Empfänger empfangenen Signals
EP1220503B1 (de) Verfahren und Schaltung zur Erfassung eines Signals
DE19758014A1 (de) Rahmensynchronisationsverfahren und -vorrichtung zur Verwendung in einem ein OFDM-Verfahren anwendendes digitales Kommunikationssystem
Leclert et al. Universal carrier recovery loop for QASK and PSK signal sets
DE69737171T2 (de) Schaltung zur Taktrückgewinnung
DE69935072T2 (de) Verfahren, vorrichtung und system zur bestimmung der position von einem frequenzsynchronisationssignal
DE69837109T2 (de) Schaltung zum erreichen von synchronität
DE2359465A1 (de) Diversity-empfangsanlage
DE2716979A1 (de) Schaltungsanordnung fuer die korrektur von phasenjitter und frequenzversetzungen des in einem quadratur-amplituden-modulation-empfaenger empfangenen signals
DE69938388T2 (de) Empfänger
DE602005004262T2 (de) Taktrückgewinnungsschaltung und empfänger zur verwendung der schaltung
EP0579100B1 (de) Verfahren und Einrichtung zur Phasenkorrektur im Basisband eines PSK-Empfängers
DE69829096T2 (de) Rahmenstruktur mit einer Mehrzahl von Modulationsarten
DE69935063T2 (de) Sender-Empfänger mit auf Trägerverschiebung basierter Vordrehung
DE69715271T2 (de) Anordnung zur Phasenmehrdeutigkeitsauflösung für ein BPSK-Kommunikationssystem
DE69919666T2 (de) Synchronisierung von Symbolen bei Mehrträgerübertragung
DE102004047398B3 (de) Gemeinsamer Detektor für Taktphase und Trägerphase

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R082 Change of representative

Ref document number: 1039709

Country of ref document: EP

Representative=s name: LEINWEBER & ZIMMERMANN, 80331 MUENCHEN, DE