WO1999031851A1 - Recepteur - Google Patents

Recepteur Download PDF

Info

Publication number
WO1999031851A1
WO1999031851A1 PCT/JP1998/005721 JP9805721W WO9931851A1 WO 1999031851 A1 WO1999031851 A1 WO 1999031851A1 JP 9805721 W JP9805721 W JP 9805721W WO 9931851 A1 WO9931851 A1 WO 9931851A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase
signal
phase error
rotation angle
output
Prior art date
Application number
PCT/JP1998/005721
Other languages
English (en)
French (fr)
Inventor
Kenichi Shiraishi
Original Assignee
Kabushiki Kaisha Kenwood
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kabushiki Kaisha Kenwood filed Critical Kabushiki Kaisha Kenwood
Priority to DE69838227T priority Critical patent/DE69838227T2/de
Priority to CA002314189A priority patent/CA2314189C/en
Priority to US09/554,695 priority patent/US6975691B1/en
Priority to EP98961397A priority patent/EP1039709B1/en
Priority to DE1039709T priority patent/DE1039709T1/de
Publication of WO1999031851A1 publication Critical patent/WO1999031851A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop

Definitions

  • the present invention relates to a receiver, and particularly to a hierarchical transmission method or the like, such as two-phase and eight-phase, or two-phase and four-phase, or four-phase and eight-phase, or two-phase and four-phase and eight-phase.
  • a PSK modulated signal in which digital signals modulated by a plurality of types of PSK modulation systems having different phases are time-multiplexed is demodulated using a carrier reproduced by a carrier reproducing means, and I and Q symbol stream data are demodulated.
  • a carrier reproduced by a carrier reproducing means I and Q symbol stream data are demodulated.
  • Multiple modulation schemes that require different C / N, such as a hierarchical transmission scheme that time-multiplexes 8 PSK modulated waves, QPSK modulated waves, and BPSK modulated waves, and repeats transmission for each frame Digital satellite TV broadcasting is being put to practical use.
  • Fig. 9 (1) is an explanatory diagram showing an example of a frame configuration in the hierarchical transmission scheme.
  • One frame is a BPSK-modulated frame synchronization signal pattern consisting of 32 symbols (the last 20 symbols used as the frame synchronization signal within 32 symbols), and a BPSK-modulated 128 symbol transmission TMC C (Transmission and Multiplexing Configuration Control) for multiplex configuration discrimination / Super frame discrimination signal pattern consisting of 32 symbols (the latter is actually used as a super frame discrimination signal in 32 symbols) 20 symbols), 8 PSK (Trellis Coded 8 PSK) modulated 203 symbol main signal, 4-symbol burst symbol signal (BS) with BPSK modulated pseudo-random noise (PN) signal, 8 PSK (Trellis codec 8 PSK) Modulated 203-symbol main signal, 4-symbol burst symbol signal (BS) with pseudo-random noise (PN) signal BPSK-modulated, whil, QPSK modulation 203 symbol
  • the intermediate frequency signal of the received signal received by the receiving circuit is demodulated by a demodulation circuit, and the I-axis that is orthogonal to each other is Two series of I and Q baseband signals representing the instantaneous value of each symbol on the Q axis (hereinafter, I and Q baseband signals are also referred to as I and Q symbol stream data) are obtained.
  • I and Q baseband signals are also referred to as I and Q symbol stream data
  • a frame synchronization signal is captured from the demodulated I and Q baseband signals
  • the current received signal phase rotation angle is obtained from the signal point arrangement of the captured frame synchronization signal
  • demodulation is performed based on the obtained received signal phase rotation angle.
  • an absolute phase conversion circuit is used to perform absolute phase matching to match the transmission signal phase angle.
  • the absolute phase shift circuit of the receiver that receives the PSK modulated wave by the conventional layered transmission method is installed on the output side of the demodulation circuit 1 to capture the frame synchronization signal. It is composed of a frame synchronization detection / reproduction circuit 2 as a synchronization signal capturing means, a remmatsuba 7 as an anti-phase rotation means comprising ROM, and a reception signal phase rotation angle detection circuit 8 as a reception signal phase rotation angle detection means.
  • Fig. 9 This is a transmission configuration identification circuit that identifies the transmission multiplex configuration shown in (1), and outputs a 2-bit modulation scheme identification signal DM.
  • the demodulation circuit 1 performs quadrature detection on the intermediate frequency signal to obtain an I, Q baseband signal.
  • f C2, 6 2, 6 3 are Shinporure the output of the multiplier 6 0, 6 1
  • the AZD converters that perform AZD conversion at twice the sampling rate of each one are AZD converters.
  • 64 and 65 are digital filters that limit the output of AZD converters 62 and 63 by digital signal processing. , 67 decimate the outputs of the digital filters 64, 65 to a sampling rate of 1 Z 2 and provide two series of I and Q baseband signals representing instantaneous values for each symbol on the I and Q axes.
  • the decimation circuits 66 and 67 have 8-bit (2's complement) I and Q baseband signals I (8) and Q (8) (the numbers in parentheses indicate the number of quantization bits). In the following, the number of quantization bits is omitted, and simply referred to as I or Q).
  • mapping for each modulation scheme on the transmitting side will be described with reference to FIG. Fig. 11 (1) shows the signal point arrangement on the I-Q phase plane (also called the I-Q vector plane or the I-Q signal space diagram) when 8 PSK is used as the modulation method.
  • the PSK modulation method can transmit a 3-bit digital signal (abe) with one symbol, and the combination of bits that make up one symbol are (0000), (001), and (010). , (011), (100), (101), (1 110) and (111).
  • These 3-bit digital signals are converted into signal point arrangements "0" to "7" on the I-Q phase plane on the transmitting side in Fig. 11 (1), and this conversion is called 8PSK mapping. .
  • bit string (0 0 0) is assigned to the signal point arrangement "0"
  • bit string (001) is assigned to the signal point arrangement "1”
  • bit string (0 1 1) to the signal point arrangement "2”
  • bit string (0 10) to the signal point arrangement "3”
  • bit string (100) to the signal point arrangement "4" (1 0 1) is converted to signal point arrangement "5"
  • bit string (1 1 1) is converted to signal point arrangement "6”
  • bit string (1 1 0) is converted to signal point arrangement " ⁇ ".
  • Fig. 11 (2) shows the signal point arrangement on the I-Q phase plane when QPSK is used as the modulation method.
  • a 2-bit digital signal (de) can be transmitted with one symbol.
  • bits constituting the symbol (00), (01), (10), and (11).
  • the bit string (0 0) is assigned to the signal point arrangement "1”
  • the bit string (01) is assigned to the signal point arrangement "3”
  • the bit string (11) is assigned. Is converted to the signal point arrangement "5"
  • the bit string (10) is converted to the signal point arrangement "7".
  • Figure 11 (3) shows the signal point arrangement when BPSK is used as the modulation method.
  • BPSK modulation method a 1-bit digital signal (f) is transmitted using one symbol.
  • bit (0) is converted into a signal point arrangement "0”
  • bit (1) is converted into a signal point arrangement "4".
  • the relationship between the signal point constellation and the constellation number of each modulation scheme is the same as the relation between the signal point constellation and the constellation number based on 8 BPSK.
  • the I-axis and Q-axis of QPSK and BPSK in the layered transmission system match the I-axis and Q-axis of 8 PSK.
  • the signal point arrangement on the I-Q phase plane on the transmitting side is "0" to "7".
  • the I-Q baseband signals I (8), Q (8) on the receiving side when receiving the digital signal corresponding to "" the phase of the receiving signal point on the I-Q phase plane matches the transmitting side I do. Therefore, it is possible to correctly identify the received digital signal from the signal point arrangement of the received signal point, using the correspondence between the signal point arrangement and the digital signal on the transmitting side (see FIG. 11) as it is.
  • the carrier recovery circuit 10 corrects the phases of the reference carriers f cl and f C2 so that the reception signal point maintains a certain rotation angle with respect to the transmission side, so that the digital signal can be correctly identified. .
  • VCO voltage controlled oscillator
  • VCO voltage controlled oscillator
  • VCO 11 the phases of the reference carrier f cl and ⁇ C 2 can be varied.
  • the carrier recovery circuit 10 has various data sets of I and Q baseband signals I (8) and Q (8) and the number of quantization bits 8 for each modulation scheme of PSK :, QPSK, and BPSK.
  • a phase error table 1 consisting of ROM, which stores the correspondence relationship of the carrier phase error data of bits (two's complement system) (hereinafter simply referred to as phase error data) ⁇ (8) 3, 1 4—1 and 1 4—2, 1 5—1 to 15—4
  • phase error table 1 3, 1 4 1 1 and 14-2, 15-:! 1 to 5-4, I and Q baseband signals I (8) and Q (8) are input in parallel.
  • the phase error table selectively enabled by the selector described later contains the phase error data ⁇ (8) corresponding to the I and Q baseband signals I (8) and Q (8) input from the demodulation circuit 1. ) Is output.
  • the phase error table 13 is for 8 PSK, and the phase angle on the I-Q phase plane of the received signal points indicated by I and Q baseband signals I (8) and Q (8) input from demodulator 1
  • the relationship between ⁇ (see FIG. 13) and the phase error data ⁇ (8) is configured as shown in FIG.
  • the selector 16 selects the demodulation circuit 1 according to the clock CLK SYB (see Fig. 9 (2)) of the symbol rate synchronized with the output of the I and Q baseband signals I (8) and Q (8) from the demodulation circuit 1.
  • phase error table 13 While demodulating the digital modulated wave by the BPSK modulation method (from the transmission configuration identification circuit 9 described later) And the phase error table 13 alone is enabled (active), and the demodulation circuit 1 outputs I, Q baseband signals I (8) and Q (8) for one symbol. Each time, the phase error data ⁇ corresponding to the pair data of the I (8) and Q (8)
  • the phase error data ⁇ (8) is converted into a phase error voltage by the DZA converter 17, a low-frequency component is extracted by the LPF 18 and applied to the VCO 11 as a control voltage. If the phase error data ⁇ (8) is 0, the output of the LPF 18 does not change, and the phases of the reference carrier waves f ci and f C 2 do not change, but the phase error data ⁇ ⁇ ( 8) is +, the output of LPF 18 becomes large, the phases of the reference carriers f cl and f C 2 are delayed, and conversely, if the phase error ⁇ (8) is minus, LPF 18 Output decreases, and the phases of the reference carriers f cl and f C2 advance.
  • phase error data ⁇ (i> (8))
  • phase 0, ⁇ 4, 2 ⁇ / 4, 3 ⁇ in the 8 PSK modulation method on the transmitting side is used.
  • ⁇ is the received signal phase rotation angle.
  • the signal point arrangement "0" to "7" on the phase plane can be assigned to the same phase as the transmitting side (however, the correspondence between the signal point arrangement and the digital signal changes according to ⁇ ). , If the phase is rotated by one phase, the correspondence between the signal point arrangement and the digital signal can be made the same as that on the transmitting side (absolute phase conversion), and the received digital signal can be easily identified.
  • the phase error tables 1 4-1 and 1 4-1 2 are for QPS ⁇ , and the phase angles of the received signal points indicated by I and Q baseband signals I (8) and Q (8) on the I-Q phase plane
  • the relationship between ⁇ and the phase error ⁇ ⁇ (8) is configured as shown in FIG. 16 and FIG.
  • the selector 16 follows the symbol rate clock CLK SYB , and while the demodulation circuit 1 demodulates the digital modulated wave by the QPSK modulation method, the received signal phase rotation angle 0 is 0, 2
  • the phase error table 14 1 and 1 are enabled, and each time the demodulation circuit 1 outputs one symbol of I, Q baseband signals I (8) and Q (8).
  • the phase error data ⁇ (8) corresponding to the set of I (8) and Q (8) is read from the phase error table 14-11.
  • the difference between ⁇ and the phase of the nearest signal point arrangement “1”, “3”, “5”, “7” is the phase error data ⁇ ⁇ . Therefore, the digital signal of the signal point arrangement "1", “3”, “5" and “7" of the phase 4, 3 ⁇ 4, 5 ⁇ / 4, 7 ⁇ / 4 in the QPS ⁇ , Respectively, are corrected to the positions rotated by ⁇ ⁇ on the I-Q phase plane of the receiving side.
  • ⁇ 0, 2 ⁇ / 4, 4 ⁇ / 4, 6 ⁇ 4
  • the received signal point of the Q ⁇ S ⁇ modulation method has a phase of ⁇ / 4, 3 ⁇ / 4, 5 ⁇ / 4, 7 ⁇ / Come to 4 places.
  • the demodulation circuit 10 is demodulating the digital modulated wave by the QPSK modulation method
  • the selector 16 is a phase error table when ⁇ TT ZA, 3 ⁇ / 4, 5 ⁇ / 4, 7 ⁇ 4. Each time the demodulation circuit 1 outputs I and Q baseband signals I (8) and Q (8) for one symbol, the signals I (8) and Q (8) are enabled.
  • the phase error data ⁇ (8) corresponding to the set data is read from the phase error table 14-12.
  • the difference between ⁇ and the phase of the nearest signal point arrangement “0”, “2”, “4”, “6” is the phase error data ⁇ . Therefore, the digital signal of signal point arrangement "1", “3", “5", "7” of the phase ⁇ 4, 3 ⁇ 4, 5 ⁇ / 4, 7 ⁇ / 4 in the QPSK modulation , Respectively, are corrected to positions rotated by ⁇ ⁇ on the I-Q phase plane of the receiving side.
  • ⁇ ⁇ 4, 3 ⁇ 4, 5 ⁇ 4, 7 ⁇ 4
  • the received signal point of the QPS ⁇ modulation method comes at the phase 0, 2 ⁇ 4, 4 ⁇ / 4, 6 ⁇ 4.
  • phase error tables 15-1 to 15-4 are for BPS ⁇ , and the phase angles of the received signal points indicated by I and Q baseband signals I (8) and Q (8) on the I-Q phase plane
  • the relationship between d) and the phase error ⁇ (8) is configured as shown in FIG. 18 to FIG.
  • the selector 16 synchronizes with the symbol clock CLK SYB , and while the demodulation circuit 1 is demodulating the digital modulated wave by the BPSK modulation method, the received signal phase rotation by correcting the phase of the 8 PSK modulation section If the angle ⁇ is 0, 47T / 4, Only the phase error table 14-1 is enabled, and each time the demodulation circuit 1 outputs I and Q baseband signals I (8) and Q (8) for one symbol, the I (8), The phase error data ⁇ (8) corresponding to the set of Q (8) is read from the phase error table 15-1.
  • the selector 16 enables only the phase error table 15 ⁇ 2, Each time the demodulation circuit 1 outputs I and Q baseband signals I (8) and Q (8) for one symbol, the phase error data ⁇ corresponding to the set data of the I (8) and Q (8) (8) is read from the phase error table 15-2.
  • phase error table 15-2 the difference between ⁇ and the phase of the nearest signal point arrangement “1” or “5” is the phase error data ⁇ ⁇ . Therefore, the signal point arrangement of the phases 0 and 4 in the BPSK modulation method on the transmitting side is shifted to the position where the digital signals of “0” and “4” are rotated by ⁇ ⁇ in the I-Q phase plane of the receiving side, respectively. Will be modified.
  • Each of the demodulation circuits 1 outputs one symbol of I and Q baseband signals I (8) and Q (8), and each of the I (8) and Q ( The phase error data ⁇ (8) corresponding to the set data of 8) is read from the phase error table 15-3.
  • phase error table 15-3 ⁇ and the nearest signal point arrangement "2"
  • phase error data ⁇ The difference from the phase of “6” is the phase error data ⁇ . Therefore, the signal point constellation of phase 0 and BPSK modulation method on the transmitting side
  • the digital signals "0" and "4" are respectively corrected to positions rotated by ⁇ on the I-Q phase plane of the receiving side.
  • ⁇ 2 ⁇ 4, 6 ⁇ / 4
  • the received signal point of the BPS S modulation method comes at the phase of 2 ⁇ / 4, 6 ⁇ 4.
  • the frame synchronization detection / reproduction circuit 2 is composed of a BPSK demapper 3, synchronization detection circuits 40 to 47, a frame synchronization circuit 5, an OR gate circuit 53, and a frame synchronization signal generator 6, as shown in FIG. ing.
  • the received signal phase rotation angle detection circuit 8 is composed of delay circuits 81, 82, 0 ° Z180 ° phase rotation circuit 83, averaging circuits 85, 86, and reception phase judgment circuit 87. ing.
  • the I and Q baseband signals I (8) and Q (8) output from the demodulation circuit 1 are input to the BPSK demultiplexer 3 of the Z reproduction circuit 2 to capture, for example, a BPSK-modulated frame synchronization signal.
  • the BPSK demapped bit stream B0 is output.
  • the BPSK dematsuba unit 3 is constituted by, for example, a ROM.
  • the frame synchronization signal In the hierarchical transmission scheme, the frame synchronization signal is transmitted after being subjected to BPSK modulation requiring the lowest CZN.
  • the bit stream of the frame synchronization signal is also referred to as “SYNCPAT”. This bit stream is converted to a signal point arrangement "0" or "4" by the BPSK mapping shown in Fig. 11 (3) on the transmitting side, and the converted symbol stream is transmitted.
  • a matrix converted on the transmission side is acquired. Contrary to subbing, it is necessary to convert received symbols into bits by the BPSK demapping shown in Fig. 23 (1). Therefore, as shown in Fig. 23 (1), when the demodulated signal is received in the shaded area on the I-Q phase plane on the receiving side (0), and when the demodulated signal is received in the part without the shaded area Is determined as (1). That is, in FIG. 23 (1), the output is set to (0) or (1) depending on which of the two decision areas divided by the BPSK decision boundary indicated by the thick line indicates the BPSK demapping. And
  • the I and Q baseband signals I (8) and Q (8) are input to the BPSK demapper unit 3 for performing the BPSK demapping, and the BPSK demapper unit 3 outputs the BPSK demapped bit stream B0.
  • dematsuba refers to a circuit for demapping.
  • the bit stream B 0 is input to the synchronization detection circuit 40, and the synchronization detection circuit 40 captures the bit stream of the frame synchronization signal from the bit stream B 0.
  • the synchronization detection circuit 40 is composed of 20 D-flip-flops connected in series.
  • D-F / F (Hereinafter referred to as D-F / F) D19 to D0, and these D-FF D19 to D0 form a 20-stage shift register.
  • Bit stream B0 is input to D-F / FD19, and is sequentially shifted up to D-FZFD0, and at the same time, the output of D-F / F D19 to D0 is set to a predetermined bit.
  • the AND gate 51 After the logical inversion is performed, it is input to the AND gate 51.
  • AND gate 51 the output state of D—FZF D19 to D0 (D0D1 ...
  • D18D19 changes to (1 1 1 0 1 1 1 0 0 1 1 0 1 0 1 0 0 1 0 1 0 0 0)
  • gate 5 1 output S YNA 0 Becomes high potential. That is, when SYN CPAT is captured, SYNA0 becomes a high potential.
  • the output SYNA 0 of the synchronization detection circuit 40 is input to the frame synchronization circuit 5 via the OR gate circuit 53.
  • the frame synchronization circuit 5 when it is confirmed that the output S YA of the ⁇ R gate circuit 53 repeatedly becomes a high potential at a fixed frame period, it is determined that the frame synchronization is established, and the frame is synchronized at each frame period. A synchronization pulse is output.
  • header data indicating the multiplexing configuration is multiplexed (Fig. 9).
  • the transmission configuration identification circuit 9 After the frame synchronization detecting / reproducing circuit 2 determines that the frame is synchronized, the transmission configuration identification circuit 9 generates a TMCC indicating the multiplex configuration from the bit stream after the BPSK demapper input from the frame synchronization circuit 5. It extracts and decodes it and outputs the modulation scheme identification signal DM indicating the current I and Q baseband signals I and Q according to the modulation scheme to the selector 16 (see Fig. 9 (2)). .
  • reception signal phase rotation angle detection circuit 8 determines that the frame synchronization has been achieved by the frame synchronization detection Z reproduction circuit 2, and then, based on the reproduced frame synchronization signal output from the frame synchronization signal generator 6, Detects the received signal phase rotation angle ⁇ , and outputs a 3-bit received signal phase rotation angle signal AR (3) to the remapper 7, the selector 16 of the carrier recovery circuit 10, and the like.
  • the selector 16 of the carrier recovery circuit 10 receives the modulation scheme identification signal DM from the transmission configuration identification circuit 9 and the reception signal phase rotation angle signal AR (3) from the reception signal phase rotation angle detection circuit 8. Since then the phase error data ⁇ (8) is read from the phase error table corresponding to the modulation method and the received signal phase rotation angle ⁇ , and output to the DZA converter 17. Until then, the phase error table for 8PS ⁇ Read the phase error data ⁇ (8) from 13.
  • the demodulation circuit 1 always operates as an 8 PS ⁇ demodulation circuit until the transmission configuration identification circuit 9 identifies the multiplex configuration and the reception signal phase rotation angle detection circuit 8 detects the reception signal phase rotation angle ⁇ .
  • ⁇ on the received signal point transmission side by the phase state of the reference carrier f C 1, f C2 reproduced by the carrier reproduction circuit 1 0 definitive to the demodulation circuit 1 ⁇ 7C / 4 (m is of 0-7 One integer of.) Phase rotation.
  • the BPSK mapping is performed on the transmitting side in the signal point arrangement "0" for bit (0) and in the signal point arrangement "4" for bit (1).
  • the BPSK demapping Shows the BPSK demapping for the case where appears in the signal point constellation "5".
  • the BPSK decision boundary indicated by a bold line in FIG. 23 (2) is different from the BPSK decision boundary indicated by a bold line of the BPSK demapping of FIG. 23 (1) when receiving in phase with the transmitting side. It is rotating counterclockwise.
  • a BPSK demapper see reference numeral 31 in Fig. 25
  • the bit stream BPSK demapped by the BPSK demapper 31 is the output B 1 of the BPSK demapper unit 3 in FIG.
  • the bit streams BPSK demapped by the BPSK demappers 32 to 37 are the outputs B2 to B7 of the BPSK dematcher unit 3 in FIG.
  • the BPSK demapper 30 performs the BPSK judgment shown by the bold line of the BPSK demapping in FIG. 23 (1).
  • the bit stream that has been BPS de-mapped by the BPS de-mapper 30 is the output B 0 of the BPSK demapper unit 3 in FIG.
  • the circuit configuration of the synchronization detection circuits 41 to 47 is the same as that of the synchronization detection circuit 40.
  • the phase rotation of the baseband signal due to the phase state of the reference carrier waves f C1 and f C2 reproduced by the carrier recovery circuit 10 in the demodulation circuit 1 can be achieved.
  • the SYNAn output from the synchronization detection circuits 40 to 47 is input to the OR gate circuit 53, and the OR gate circuit 53 outputs the logical sum SYNA of the SYNAn.
  • the frame synchronization circuit 5 determines that frame synchronization has been established when it is confirmed that the high potential of the SYNA is alternately input at regular frame intervals, and determines that the frame synchronization pulse FS YN Output C.
  • the frame synchronization signal generator 6 outputs the BPSK demapper 3, the synchronization detection circuits 40 to 47, and the frame synchronization signal captured by the frame synchronization circuit 5.
  • Generates the same bit stream as the pattern SY NC PAT this is called the playback frame synchronization signal).
  • the frame synchronization signal is captured from (8), and the frame is The process up to output of the reproduced frame synchronization signal from the synchronization signal generator 6 has been described.
  • the transmission configuration discriminating circuit 9 includes a bit stream B 0 to B 7 output from the BPSK demapper 3 of the frame synchronization detecting / reproducing circuit 2, a SYNA 0 to SYNA 7 output from the synchronization detecting circuits 40 to 47, and a frame synchronization.
  • the frame sync pulse FS YNC output from the circuit 5 is input.
  • the bit stream Bn of the system that repeatedly has a high potential in SYNA 0 to SYNA 7 is taken in, and a predetermined bit stream generated from the frame sync pulse FSYNC is taken.
  • the TMCC pattern shown in Fig. 9 (1) is extracted using the timing signal of Fig. 9 and decoded, and a modulation scheme identification signal indicating which modulation scheme the current I and Q baseband signals I and Q are based on.
  • the DM is output (see Fig. 9 (2)).
  • the present received signal phase rotation angle is obtained from the signal point arrangement of the captured frame synchronization signal, and the demodulated I and Q baseband signals I (8) are calculated based on the obtained received signal phase rotation angle.
  • an explanation will be given of the absolute phase conversion by rotating Q (8) in the opposite phase.
  • Each symbol of the symbol stream of the frame synchronization signal which is transmitted after being subjected to BPSK mapping on the transmitting side and demodulated by the demodulation circuit 1 into I and Q baseband signals I (8) and Q (8), is converted into a BPSK demultiplexer 3 Is de-mapped to bit (0) or (1), and the phase difference between the symbol de-mapped to this bit (0) and the symbol de-mapped to (1) is 180 °. is there. Therefore, the bit (1) of the frame synchronization signal part of the received symbol stream is decoded. By rotating the mapped symbols by 180 °, a symbol stream demapped to all bits (0) is obtained.
  • the received signal point arrangement with respect to the BPSK bit (0) is obtained. Accordingly, the phase difference between the obtained reception signal point for bit (0) of BPSK and the signal point arrangement “0” mapped to bit (0) on the transmission side is calculated, and this is calculated as the reception signal.
  • the absolute phase of the I and Q baseband signals I (8) and Q (8) can be achieved. .
  • the frame synchronization signal generator 6 in response to the frame synchronization pulse output from the frame synchronization circuit 5, the frame synchronization signal generator 6 generates the same bit stream as the captured frame synchronization signal pattern S YNC PAT, and outputs the received signal phase. It is supplied to the 0 ° 180 ° phase rotation circuit 83 in the rotation angle detection circuit 8 as a reproduced frame synchronization signal. 0 ° / 180 °
  • the phase rotation circuit 83 uses the bit (0) or (1) in the bit stream of the supplied reproduced frame synchronization signal to determine I, The phase of the Q baseband signal is rotated by 180 °. In the case of (0), the phase is not rotated.
  • the delay circuits 81 and 82 adjust the bit stream of the reproduced frame synchronization signal sent from the frame synchronization signal generator 6 and the symbol synchronization stream of the frame synchronization signal in the I and Q symbol streams to 0 ° by the delay circuits 81 and 82. ⁇ 180 ° Matched on the input side of the phase rotation circuit 83.
  • the delay circuits 8 1 and 8 2 are the frame synchronization signal generator 6 Since the output gate is opened only while the frame synchronization signal section signal is being output from the delay circuits 81 and 82, the I and Q symbol streams DI (8) and DQ (8) of the frame synchronization signal portion are output from the delay circuits 81 and 82. Is output.
  • the symbol portion corresponding to bit (1) in the bit stream of the reproduced frame sync signal has a 0 ° / 180 ° phase rotation circuit.
  • the phase is rotated by 180 °, and the symbol part corresponding to bit (0) is not phase-rotated, and is averaged as symbol streams VI (8) and VQ (8).
  • the symbol streams VI (8) and VQ (8) are symbolic symbols when the BPSK-mapped signal is received on the transmitting side assuming that all 20 bits forming the frame synchronization signal are bits (0). It becomes a trim.
  • FIG. 26 (2) shows the signal point arrangement of the I and Q symbol streams VI (8) and VQ (8) after being converted by the 0 ° 180 ° phase rotation circuit 83. is there.
  • the I and Q symbol streams VI (8) and VQ (8) are sent to averaging circuits 85 and 86, respectively.
  • the quantization bit length is converted to about 16 to 18 bits.
  • the averaging is performed on the I and Q symbol streams VI (8) and VQ (8) when a slight phase change and amplitude fluctuation of the received baseband signal due to deterioration of the received CZN occur.
  • Signal point arrangement It is to be required.
  • the averaging circuits 85 and 86 determine the received signal points [AVI (8), AVQ (8)] of the signal obtained by BPSK mapping of the bit (1).
  • the received signal points [AV I (8), AVQ (8)] are input to the phase determination circuit 87 composed of ROM, and the received signal points are shown in FIG. 27.
  • Remizba 7 composed of ROM receives the received signal phase rotation angle signal A R
  • absolute phase is achieved by rotating the I and Q baseband signals I (8) and Q (8) according to the received signal phase rotation angle signal AR (3).
  • Rematsuba 7 constitutes a phase conversion circuit for making the signal point arrangement of the received I and Q baseband signals I (8) and Q (8) identical to that on the transmitting side.
  • the reception signal phase rotation angle detection circuit 8 calculates the reception signal phase rotation angle ⁇ , and the reception signal phase rotation angle signal A R corresponding to the reception signal phase rotation angle ⁇
  • the decimal representation R of the signal AR (3) is an integer from 0 to 7, and the relationship with the received signal phase rotation angle ⁇ is defined as shown in the following equation (1).
  • the transmission configuration identification circuit 9 After the frame synchronization signal is captured by the frame synchronization detection and reproduction circuit 2 and the frame synchronization pulse is output, the transmission configuration identification circuit 9 The transmission configuration is identified first, and then the reception signal phase rotation angle detection circuit 8 may detect the reception signal phase rotation angle. Conversely, the reception signal phase rotation angle detection circuit 8 A phase rotation angle of the received signal is detected, and thereafter, the transmission configuration identification circuit 9 may identify the transmission configuration. Further, the detection of the phase rotation angle of the received signal by the received signal phase rotation angle detection circuit 8, The transmission configuration identification circuit 9 can also identify the transmission configuration at the same time.
  • phase error tables 14-1 and 14-2 are required. Must be prepared, B
  • phase error tables 15_1 to 15-3 must be prepared, and the required memory capacity becomes large.
  • An object of the present invention is to provide a receiver that requires a small circuit scale.
  • a PSK modulated signal obtained by time-divisionally multiplexing a digital signal modulated by a plurality of types of PSK modulation systems having different phases is used by using a carrier reproduced by a carrier reproducing means.
  • Demodulation means for demodulating and outputting I and Q symbol stream data; and reception signal phase rotation angle detection means for detecting the phase rotation angle of the I and Q symbol stream data output from the demodulation means with respect to the transmitting side.
  • Phase rotation means for rotating the phases of the I and Q symbol stream data output from the demodulation means by the phase rotation angle detected by the reception signal phase rotation angle detection means and outputting the same.
  • the carrier recovery means of the demodulation means has a phase error table in which carrier phase error data for various demodulated I and Q symbol stream data sets is stored for each modulation scheme. While the stage is demodulating a certain modulation scheme part, the phase error data corresponding to the demodulated I and Q symbol stream data is read from the phase error table of the corresponding modulation scheme, and the phase of the carrier is corrected.
  • the receiver In the receiver
  • the carrier recovery means obtains the demodulated I and Q symbol streams output from the anti-phase rotation means from the phase error table of the corresponding modulation scheme. Read out the phase error data corresponding to the data and correct the carrier phase. It is characterized by the following.
  • phase error data corresponding to the I and Q symbol stream data after absolute phase conversion is read out from the phase error table of the carrier recovery means by the anti-phase rotation means.
  • the received signal points of the I and Q symbol stream data input to the phase error table are the same as those on the transmitting side. For this reason, only one phase error table is required for the carrier recovery means for each modulation method, and the number of phase error tables provided for the carrier recovery means can be reduced, and the circuit configuration can be greatly simplified.
  • FIG. 1 is a block diagram showing a configuration of a main part of a PSK modulated wave receiver according to a first embodiment of the present invention.
  • FIG. 2 is an explanatory diagram showing the relationship between the received signal phase rotation angle signal and the received signal phase rotation angle output from the phase rotation angle determination circuit in FIG.
  • FIG. 3 is a block diagram showing a configuration example of the averaging circuit in FIG.
  • FIG. 4 is an explanatory diagram showing the correspondence between binary codes and Gray codes.
  • FIG. 5 is a block diagram showing a configuration of a main part of a PSK modulated wave receiver according to a second embodiment of the present invention.
  • FIG. 6 is an explanatory diagram showing the correspondence between input and output of the binary converter in FIG.
  • FIG. 7 is a block diagram showing a configuration of a main part of a PSK modulated wave receiver according to a modification of FIG.
  • FIG. 8 shows a main part of a PSK modulated wave receiver according to a modification of FIG.
  • FIG. 3 is a block diagram illustrating a configuration.
  • FIG. 9 is an explanatory diagram showing an example of a frame configuration in the hierarchical transmission scheme.
  • FIG. 10 is a block diagram showing a configuration around a demodulation circuit of a PSK modulated wave receiver using a conventional hierarchical transmission scheme.
  • FIG. 11 is an explanatory diagram showing a signal point arrangement in PSK matting.
  • FIG. 12 is a block diagram in which a part of the carrier wave recovery circuit in FIG. 10 is omitted.
  • FIG. 13 is an explanatory diagram of how to measure the phase of a received signal point.
  • FIG. 14 is an explanatory diagram of how to measure the phase rotation angle of the received signal.
  • FIG. 15 is an explanatory diagram of a phase error table for 8PSK.
  • FIG. 16 is an explanatory diagram of a phase error table for QPSK.
  • FIG. 17 is an explanatory diagram of a phase error table for QPSK.
  • FIG. 18 is an explanatory diagram of a phase error table for BPSK.
  • FIG. 19 is an explanatory diagram of a phase error table for BPSK.
  • FIG. 20 is an explanatory diagram of a phase error table for BPSK.
  • FIG. 21 is an explanatory diagram of a phase error table for BPSK.
  • FIG. 22 is a block diagram of the synchronization detection / reproduction circuit in FIG.
  • FIG. 23 is an explanatory diagram for explaining BPSK demapping.
  • FIG. 24 is a circuit diagram showing a configuration of the synchronization detection circuit in FIG.
  • Fig. 25 is a circuit diagram showing the configuration of BPSK Dematsuba in Fig. 22. It is.
  • FIG. 26 is a signal point arrangement diagram of the frame synchronization signal before and after passing through the 0 ° 180 ° phase rotation circuit in FIG.
  • FIG. 27 is an explanatory diagram of a received signal phase rotation angle determination table used by the phase determination circuit in FIG.
  • FIG. 1 is a block diagram of a main part of a broadcast receiver (PSK modulated wave receiver) according to the present invention, and the same components as in FIG. 10 are denoted by the same reference numerals.
  • PSK modulated wave receiver PSK modulated wave receiver
  • the carrier recovery circuit has seven phase error tables 13, 14-1, 14-2, 15-:! To 15-4 and the I output from the demodulation circuit.
  • Q symbol stream data I (8) and Q (8) are input, but in FIG. 1, only three phase error tables 13, 14-1, and 15-1 are provided.
  • I and Q symbol stream data I ′ (8) and Q ′ (8) output from the remapper 7 are input. Note that the remapper 7 performs phase rotation on the I and Q symbol stream data I (8) and Q (8) output from the demodulation circuit until the phase rotation angle detection circuit detects the phase rotation angle. Instead, output the input data as it is.
  • the selector 16 C of the carrier recovery circuit 10 C determines that the transmission configuration identification circuit 9 identifies the multiplex configuration of the frame, and that the reception signal phase rotation angle detection circuit 8 C detects the reception signal phase rotation angle ( Until the detection of ⁇ ⁇ ), while the symbol clock CLK SYB is rising (the H level section of CL KSYB; see Fig. 9 (2)), the phase error tape for 8 PSK Only the signal 13 (see Fig. 15) is enabled , and from the phase error table 13 the I and Q symbols output from the remapper 7 while the symbol clock CLK SYB is rising.
  • the phase error data ⁇ (8) corresponding to I ′ (8) and Q ′ (8) is read out and output to the DZA converter 17.
  • phase error table 15-1 for BPSK (see Fig. 18) ) Is enabled , and from the phase error table 1 5 — 1, I, Q output from the rematsuba 7 while the symbol clock CLK SYB falls, I ′ (8), Q 'From the phase error data ⁇ (8) corresponding to (8), read the upper 3 bits (referred to as phase error data ⁇ (3)) and send it to reception signal phase rotation angle detection circuit 8C. Output.
  • the selector 16C After the transmission configuration identification circuit 9 identifies the multiplex configuration of the frame and the reception signal phase rotation angle detection circuit 8C detects the reception signal phase rotation angle ( ⁇ ), the selector 16C outputs the symbol clock CLK. While SYB is rising , only one of the phase error tables 13 or 14 4-1 or 1 5-1 according to the modulation method of the demodulated received signal of demodulation circuit 1C is rice. Phase error data ⁇ corresponding to the I and Q symbol stream data I '(8) and Q' (8) output from the remapper 7 while the symbol clock CLK SYB is rising.
  • Reference numeral 90 denotes a delay circuit which outputs the phase error data (3) read by the selector 16C with a predetermined delay.
  • the delay circuit 90 captures the frame synchronization signal from the I and Q symbol stream data I '(8) and Q' (8) output from the remapper 7 by the frame synchronization detection / reproduction circuit 2, and reproduces the reproduction frame synchronization.
  • the phase error data ⁇ (3) corresponding to the first part of the frame synchronization signal in the I symbol stream data I ′ (8) is output.
  • Reference numeral 91 denotes a delay circuit which outputs the sign bit data i ′ (1), which is the MSB of the I symbol stream data I ′ (8), with a predetermined delay.
  • the delay circuit 91 captures the frame synchronization signal from the I and Q symbol stream data I ′ (8) and Q * (8), and the frame synchronization detection / reproduction circuit 2 captures the first part of the playback frame synchronization signal.
  • the output is started, just the sign bit data i '(l) of the first part of the frame synchronization signal in the I symbol stream data 1' (8) is output.
  • Reference numeral 92 denotes a phase rotation angle discriminating circuit.
  • I and Q symbol stream I '(8 ), Q '(8) determine the phase rotation angle with respect to the transmitting side for the symbol part corresponding to bit (1) of the frame synchronization signal, and correspond to bit (0) of the frame synchronization signal.
  • Phase rotation angle with respect to transmitter for symbol part And outputs the result of the determination sequentially.
  • 93 is a 4-bit adder for performing addition of 4-bit data (however, the carry to the 5th bit is not performed).
  • the output of the delay circuit 91 is input to the upper bits, and the output of the delay circuit 90 is input to the lower 3 bits.
  • a selector 94 is connected to the other input side of the adder 93.
  • the adder 93 outputs the upper 3 bits of the addition result as a received signal phase rotation angle signal R (3).
  • averaging circuit 9 5 is an averaging circuit for averaging the received signal phase rotation angle signal R (3) .
  • the frame synchronization signal is averaged over four frames to obtain the received signal phase rotation angle signal AR (3). Is output as.
  • a specific example of the averaging circuit 95 will be described later.
  • This is a 3-bit adder that adds the signal phase rotation angle signal AR (3) and outputs the result as a new received signal phase rotation angle signal OR (3) to the reminder 7, etc. Does not carry).
  • Reference numeral 111 denotes a register for holding the received signal phase rotation angle signal O R (3) output from the adder 110. The functions of the adder 110 and the register 111 will be described later.
  • the remapper 7 does not rotate the phase, and outputs the input I and Q symbol streams I (8) and Q (8) as I '(8) and Q' (8) as they are from the demodulation circuit 1. I do.
  • the transmission structure identification circuit 9 identifies the multiplexed configuration of the frame, and the received signal phase rotation angle detection circuit 8C determines the received signal phase rotation angle.
  • the transmission structure identification circuit 9 identifies the multiplexed configuration of the frame, and the received signal phase rotation angle detection circuit 8C determines the received signal phase rotation angle.
  • the phase error data ⁇ (8) corresponding to the I and Q symbol stream data I '(8) and Q' (8) output from the remapper 7 while the Output to 7.
  • the symbol clock CL KSYB is falling, only the phase error table 15-1 for BPSK is enabled, and the phase error table 15-1 is output from the symbol clock CLK 15.
  • the upper 3 The bit phase error data ⁇ (3) is read and output to the delay circuit 90.
  • phase error data (3) When the selector 16C reads the phase error data (3) from the phase error table 13 for 8 PSK and outputs it to the D / A converter 17, it is converted into a phase error voltage by the DZA converter 17.
  • the low-frequency component is extracted by the LPF 18 and applied to the VCO 11 as a control voltage. If the phase error data ⁇ (8) is 0, the output of the LPF 18 does not change and the phases of the reference carriers f cl and f C 2 do not change, but the phase error data ⁇ (8) does not change.
  • the demodulation circuit 1C outputs a signal of phase 0, 7/4, 2 ⁇ / 4, 3 ⁇ / 4, 4 ⁇ / 4, 5 ⁇ / 4, 6 ⁇ / 4, 7 ⁇ / 4 on the transmitting side.
  • the upper three bits ⁇ (3) of the phase error data ⁇ corresponding to the I and Q symbol stream data I ′ (8) and Q ′ (8) are The number of bits that indicates whether the absolute value of the phase error is larger or smaller than (8) + s ⁇ (7T / 4) (3 is 0, 1) (see Fig. 18).
  • the sign bit data i ′ (l) which is the MSB of I Symposium Trimme 1 ′ (8), and performing simple arithmetic processing, the output side of the remapper 7 It is possible to determine which of the eight signal point arrangements "0" to "7" the received signal point seen corresponds to.
  • the phase rotation angle of the received signal seen at the output side of the remapper 7 can be uniquely determined.
  • the delay circuits 90 and 91 use the phase error data ⁇ (3) output from the selector 16 C and the I symbol extracted from the output of the remapper 7.
  • the frame sync detection / reproduction circuit 2 delays the code bit data i '(l) of the stream data 1' (8) and outputs the I and Q symbol stream data I '(8), Q' (8). ), The output of the playback frame synchronization signal is started, and the phase error data ⁇ corresponding to the beginning of the frame synchronization signal portion of the I symbol stream data I '(8) is output from the delay circuit 90. (3) is output, and the timing is output so that the sign bit data i ′ (l) corresponding to the head of the frame synchronization signal portion of the I symbol stream data 1 ′ (8) is output from the delay circuit 91. Make a match.
  • the outputs of the delay circuits 91 and 90 are input as an upper bit and a lower bit on one input side of the adder 93.
  • the adder 93 performs an addition operation of one input and the other input at each bit position of the 20-bit reproduced frame synchronization signal, and outputs the upper 3 bits.
  • the received signal phase rotation angle ⁇ viewed from the output side of the remapper 7 is 0, ⁇ / 4, 27 ⁇ / 4 3 ⁇ / 4, 4 as shown in FIG. 2 (1).
  • ⁇ / 4, 5 ⁇ / 4, 6 ⁇ / 4, 7 ⁇ / 4, corresponding to R 0 to 7 in decimal notation, and the received signal phase rotation in which R is expressed as a 3-bit natural binary number Angle signal R (3) Is output (see Fig. 2 (2)).
  • the averaging circuit 95 captures the output of the adder 93 while the frame synchronization signal section signal is being input from the frame synchronization detection / reproduction circuit 2 and averages it over four frames. The result is the received signal phase rotation angle signal. Output as AR (3).
  • the averaging of the received signal phase rotation angle signal R (3) is stable even if a small phase change or amplitude fluctuation of the received spanned signal occurs due to the deterioration of reception C / N. This is to obtain the signal phase rotation angle.
  • FIG. 4 (1) An example of the averaging circuit 95 is shown in FIG.
  • the received signal phase rotation angle signal R (3) output from the adder 93 is converted into a 3-bit Gray code by a Gray code converter 96 according to FIG. 4 (1).
  • Gray codes have the property that only one bit position changes between adjacent codes.
  • a majority decision circuit 97-7— :! -9-3 are provided, and while the frame synchronization signal section signal over 4 frames is being input, either of the bits (1) or (0) is output from the Gray code converter 96. Is determined.
  • the outputs F 0 -F 2 of the majority decision circuit 9 7-1 to 9 7-3 are input to the binary code converter 98, and the conversion reverse to that of the Gray code converter 96 is performed according to FIG. 4 (2).
  • the output of the binary code converter 98 is output as a received signal phase rotation angle signal AR (3).
  • the gray code converter 96 and the binary code converter 98 may be omitted, and the output of the adder 93 may be directly input to the majority decision circuits 97-1 to 97-3 to make a majority decision. It is possible. However, once the gray code is applied, even if the phase indicated by the received signal phase rotation angle signal R (3) changes four times, the sign always changes only at one bit position. If the received CZN deteriorates and the received baseband signal undergoes minute phase changes and amplitude fluctuations, and the received signal phase rotation angle signal R (3) is erroneously shifted by ⁇ / 4, the effect is minimized. And increase reliability.
  • the received signal phase rotation angle signal AR (3) output from the averaging circuit 95 is added to the held value of the register 111 by the adder 110, but initially the held value is (0000) Therefore, AR (3) is output as it is to the rematsuba 7 as the received signal phase rotation angle signal OR (3) for the transmitting side as seen at the output point of the demodulation circuit 1C, and is also output to the register 111. And hold it. For example, if the received signal phase rotation angle OR indicated by OR (3) is 3 ⁇ / 4, the rimmatsuba 7 performs phase rotation by ( ⁇ 3 ⁇ 4) to perform absoluteization. (0 1 1) is held in the register evening 1 1 1.
  • the transmission configuration identification circuit 9 identifies the multiplex configuration, and the current I and Q symbol streams I (8) output from the demodulation circuit 1 alone.
  • Q (8) outputs a modulation scheme identification signal DM indicating which modulation scheme part to the selector 16C or the like.
  • the selector 16C When the received signal phase rotation angle signal OR (3) is output from the adder 110 and the absolute phase conversion is performed by the reminder 7, the selector 16C outputs the modulation format identification signal input from the transmission configuration identification circuit 9.
  • the demodulation circuit 1C is demodulating the 8PSK modulation method using DM
  • only the phase error table 13 is enabled while the simple clock CLK SYB is rising
  • From the phase error table 13 the I and Q symbol stream data I ′ (8) output from the remapper 7,
  • the phase error data ⁇ (8) corresponding to Q ′ (8) is read and output to the D / A converter 17.
  • the signal point arrangement on the transmitting side is "0", “1", “2”, “3 ',”, “4,',” 5, ', "6",
  • the received signal points of the digital signal (abc) 8 PSK-mapped to “7” are signal point arrangements that are rotated by ⁇ when viewed at the input side of the remapper 7, respectively “3”, “4”, “ 5 “,” 6 “,” 7 “,” 0 ",
  • the phases of the reference carriers f C1 and f C2 are corrected so as to appear in “1” and “2”.
  • the selector 16C enables only the phase error table 144-1 while the symbol clock CLK SYB is rising. From the phase error table 14 11, the phase error data ⁇ (8) corresponding to the I and Q symbol stream data (8) and Q ′ (8) are read out, and the DZA converter 1 Output to 7.
  • phase error table 15-1 is enabled while the symbol clock CLK SYB is rising , and the phase error table 1
  • the phase error data ⁇ (8) corresponding to the I and Q symbol stream data I ′ (8) and Q ′ (8) is read from 5 — 1 and output to the DZA converter 17.
  • the selector 16 C also checks only the phase error table 15 — 1 while the symbol clock CL KSYB falls. Active, the phase error table 15-1, and the I and Q symbol stream data I (8) 'and Q (8)' output from the remapper 7 while the symbol clock CLK SYB falls The corresponding phase error data ⁇ (3) is read and output to the delay circuit 90. Then, the phase rotation angle determination circuit 92 determines the phase rotation angle based on the outputs of the delay circuits 90 and 91, outputs the determination result in the form of the received signal phase rotation angle signal R (3), and averages the result. The circuit 95 averages four frames and outputs the result as a received signal phase rotation angle signal AR (3).
  • Received signal phase rotation angle detection circuit 8C phase rotation angle determination circuit 92 and averaging circuit 95 detect the second phase rotation angle and output received signal phase rotation angle signal AR (3)
  • the received signal phase rotation angle signal AR (3) indicates the phase rotation angle with respect to the transmitting side as seen from I '(8) and Q' (8) after the absolute phase conversion by the remapper 7. Therefore, by adding to the previous received signal phase rotation angle signal OR (3) held in the register 111, the received signal phase rotation angle signal OR (3 ) Is obtained, and this received signal phase rotation angle signal OR (3) is output to the remapper 7 to perform the second phase rotation. (If the received signal phase rotation angle indicated by OR (3) is ⁇ , then ⁇ Only the phase is rotated) and held in the register 110.
  • the same processing is repeated each time the phase rotation angle determination circuit 92 and the averaging circuit 95 of the reception signal phase rotation angle detection circuit 8C detect a new phase rotation angle.
  • I and Q symbol stream data I ′ (8) and Q ′ (8) after absolute phase conversion by the remapper 7 are input to the phase error table of the carrier recovery circuit 10 C.
  • the received signal points of I and Q symbol stream data (8) and Q '(8) are the same as those on the transmitting side. Therefore, only one phase error table is required for the carrier recovery circuit 10C for each modulation method, and the number of phase error tables provided for the carrier recovery circuit 10C can be reduced, greatly simplifying the circuit configuration. Is possible.
  • phase error data in the BPSK modulation phase error table corresponding to the I and Q symbol stream data corresponding to bits (1) (bit (0)) of the demodulated frame synchronization signal The upper 3 bits that determine whether the absolute value of the phase error is larger or smaller than (7t Z 8) + s '( ⁇ / 4) (s is 0, 1), and I symbol stream data 1' From the sign bit data i ′ (l) of (8), I and Q of the portion corresponding to the bit (1) (bit (0)) of the frame synchronization signal, Q symbol stream data I (8) and Q ( Since the phase rotation angle of 8) is determined, the phase rotation angle of the received signal can be determined by a simple calculation. Therefore, it is not necessary to use a dedicated large-scale ROM for determining the phase rotation angle, and the circuit scale can be reduced.
  • the sign bit data i ′ (1) of the I symbol stream data I ′ (8) is used, but the MSB of the Q symbol stream data Q ′ (8) is used instead.
  • the code bit data may be used. This change can be made only by appropriately changing the values of A (4) and B (4) selected by the selector 94.
  • phase rotation angles are determined for both the bit (1) and the bit (0) of the frame synchronization signal portion of the I and Q symbol stream data, only one of them may be performed.
  • the averaging method in the averaging circuit 95 can be changed in various ways. Averaging may be performed for the number of frames, or one or more bits at a specific position of the frame synchronization signal may be averaged over a plurality of frames.
  • FIG. 5 is a block diagram of a main part of a broadcast receiver (PSK modulated wave receiver) according to the present invention, and the same components as in FIG. 1 are denoted by the same reference numerals.
  • PSK modulated wave receiver PSK modulated wave receiver
  • phase error data ⁇ (3) is read from the BPSK phase error table 15-1, but in FIG. 5, the QPSK phase error table 14 1 1 is read. (See FIG. 16), the phase error data ⁇ (3) is read.
  • the carrier recovery circuit 10D selector 16D determines that the transmission configuration identification circuit 9 identifies the multiplex configuration of the frame, and the reception signal phase rotation angle detection circuit 8D determines the reception signal phase rotation angle.
  • the symbol clock CLK SYB is rising , only the phase error table 13 for 8 PSK is enabled .
  • the symbol clock CLK SYB Read out the phase error data ⁇ ⁇ ) (8) corresponding to the I and Q symbol stream data I '(8) and Q' (8) output from the rimba 7 while the Output to ZA converter 17.
  • phase error table 141-1 for QPSK is enabled, and the symbol clock is obtained from the phase error table 141-1.
  • G Read out the phase error data ⁇ ⁇ (3). From the phase error data ⁇ (3), it can be determined whether the absolute value of the phase error is larger or smaller than ⁇ 8.
  • the selector 16D sets the symbol clock CLK SYB to During the rise, the demodulation circuit 1D converts the phase error table according to the modulation method of the received signal currently demodulated into I and Q symbol stream data I '(8) and Q' (8).
  • the corresponding phase error data ⁇ (8) is read out and output to the DZA converter 17, while the phase error table for QPSK 14 4 ⁇ 1 while the symbol clock CLK SYB falls, I , Q symbol stream data I ′ (8), and phase error data ⁇ (3) corresponding to Q ′ (8).
  • Reference numeral 90 denotes a delay circuit, which outputs the phase error data ⁇ (3) read by the selector 16D with a predetermined delay.
  • the frame synchronization detection / reproduction circuit 2 captures the frame synchronization signal from the I and Q symbol stream data I '(8) and Q' (8), and outputs the first part of the reproduction frame synchronization signal.
  • the phase error data ⁇ (3) corresponding to the first part of the frame synchronization signal of the I symbol stream data 1 '(8) is output.
  • Reference numeral 91 denotes a delay circuit which outputs the sign bit data i ′ (1), which is the MSB of the I symbol stream I ′ (8), with a predetermined delay.
  • the delay circuit 91 captures the frame synchronization signal from the I and Q symbol streams I '(8) and I' (8) and Q '(8).
  • the I symbol stream data I '(8) The first part of the sign bit data i '(l) is output.
  • Reference numeral 9 denotes a delay circuit, which outputs the sign bit data Q '(1) which is the MSB of the Q symbol stream data Q' (8) with a predetermined delay.
  • the delay circuit 99 captures the frame synchronization signal from the I and Q symbol streams I '(8) and I' (8) and Q '(8).
  • 9 2 B is a phase rotation angle determination circuit, and delay circuits 90, 91,
  • phase rotation angle discriminating circuit 92 B 100 is a 3-bit adder for adding 3-bit data.
  • Reference numeral 101 denotes a binary converter, and the 2-bit output obtained by combining the output of the delay circuit 99 as an upper bit and the output of the delay circuit 91 as a lower bit is converted into a binary code according to FIG. Convert and output.
  • a selector 103 is connected to the other input side of the adder 102, and the selector 103 is connected to a bit stream of a reproduced frame synchronization signal output from the frame synchronization detection / reproduction circuit 2.
  • 9 5 is an averaging circuit for averaging the received signal phase rotation angle signal R (3) .
  • the frame synchronization signal is averaged over four frames to obtain the received signal phase rotation angle signal AR (3).
  • Each time the averaging circuit 95 outputs the reception signal phase rotation angle signal AR (3), the output of the previous reception signal phase rotation angle signal OR (3) held in the register 11 This is a 3-bit adder that adds the received signal phase rotation angle signal AR (3) and outputs the result as a new received signal phase rotation angle signal ⁇ R (3) to the remapper 7, etc. No carry to the eyes).
  • Reference numeral 11 1 denotes a register for holding the received signal phase rotation angle signal O R (3) output from the adder 110.
  • the rimmatsuba 7 does not rotate the phase, and the I, Q symbol stream I (8), O (8) input from the demodulation circuit 1D Output as I '(8), Q' (8).
  • the carrier recovery circuit 10D selector 16D determines that the transmission configuration identification circuit 9 identifies the multiplex configuration of the frame, and the reception signal phase rotation angle detection circuit 8D determines the reception signal phase rotation angle. Until detection, while the symbol clock CL KSYB is rising, only the phase error table 13 for 8 PSK is enabled, and the symbol clock CLK SYB rises from the phase error table 13.
  • the symbol clock CL KSYB falls, only the phase error table 14 1 for QPSK is enabled, and the symbol clock CLK SY is obtained from the phase error table 14 1.
  • phase error table 1 4 In the phase error table 1 4—1, I, Q symport
  • the upper 3 bits ⁇ (3) of the phase error data ⁇ ⁇ (8) corresponding to I '(8) and Q' (8) have an absolute value of the phase error larger than ⁇ ⁇ 8. This is the number of bits that can be determined to be smaller or smaller (see Fig. 16).
  • This ⁇ (3) is combined with the sign bit data (1) and q '(1), which are the MSBs of I', Q ', and Q' (8). By performing the processing, it is possible to determine which of the eight signal point arrangements “0” to “7” the received signal point viewed on the output side of the remapper 7 corresponds to.
  • the received signal phase rotation angle is uniquely determined from the sign bit data i ′ (1) and q ′ (1) of Q ′ (8) and Q ′ (8) of the Q symbol stream stream.
  • the delay circuits 90, 91, and 99 use the delay circuits 90, 91, and 99 to output the ⁇ (3) output from the selector 16D and the sign bit extracted from the output of the remapper 7.
  • Frame sync detection Z playback circuit 2 captures the frame sync signal from the I and Q symbol stream data and starts outputting the playback frame sync signal after delaying the data i '(1) and Q' (1).
  • the delay circuit 91 outputs the phase error data (3) corresponding to the beginning of the frame synchronization signal portion of the symbol stream data 1 '(8) from the delay circuit 91, and outputs the I
  • the sign bit data (1) corresponding to the head of the frame synchronization signal portion of the symbol stream data 1 '(8) is output, and the delay circuit 99 supplies the Q symbol stream data Q' (8 ) Frame sync signal part Sign bit corresponding to the head Todeta Q '(1) to the timing adjustment so as to output.
  • Delay circuit 9 9 The output of 91 is binary-converted and then input as the upper bit of one input of adder 102.
  • the averaging circuit 95 takes in the output of the adder 102 while the frame synchronization signal section signal is being input from the frame synchronization detection / reproduction circuit 2, and outputs four frames in the same manner as in FIG. And outputs the result as a received signal phase rotation angle signal AR (3).
  • AR (3) is added by the adder 110 to the value held in the register 111, but since the held value is (0 0 0) at first, the output of the demodulation circuit 1D is left without AR (3). It is output to the remapper 7 as the received signal phase rotation angle signal OR (3) for the transmitting side as seen from the point, and is also output to the register 111 to be held. For example, if the received signal phase rotation angle OR indicated by OR (3) is 2 ⁇ / 4, the remapper 7 performs phase rotation by ( ⁇ 2 ⁇ 4) to perform absoluteization. (0 1 0) is held in the register 1 1 1.
  • the transmission configuration identification circuit 9 identifies the multiplex configuration, and the current I and Q symbol streams I (8), Q output from the demodulation circuit 1D. (8) outputs a modulation scheme identification signal DM indicating which modulation scheme part is to the selector 16D or the like.
  • the adder 110 outputs the received signal phase rotation angle signal OR (3), and after the absolute phase is converted by the reminder 7, the selector 16D outputs the modulation scheme identification signal DM input from the transmission configuration identification circuit 9.
  • the received signal phase rotation angle OR indicated by OR (3) is 2 ⁇ 4
  • the symbol clock CLK SYB is used during the period when the demodulation circuit 10D is demodulating the 8PSK modulation method part.
  • the phase error table 13 is enabled, and from the phase error table 13, the phase corresponding to the I and Q symbol stream data I ′ (8) and Q ′ (8)
  • the error data ⁇ (8) is read and output to the DZA converter 17.
  • I '(8) and Q' (8) are rotated by ⁇ ?
  • the digital signal is the signal point constellation "2", “3”, “4", “5", “6”, “7”, which is rotated by only ⁇ ⁇ when viewed at the input side of the remapper 7. , “0”, and “1”, the positions of the reference carriers ⁇ C1 and f C2 The phases are modified.
  • phase error table 14-1 is enabled while the symbol clock CLK SYB is rising , and the phase error Read the phase error data ⁇ (8) corresponding to I '(8) and Q' (8) from I- and Q-symbols trimming tables from Table 14—1 to D / A converter 17 Output.
  • the phase of the reference carrier f C1 , f C2 is modified so that it appears in the signal point constellation "3", "5", "7", "1", which is rotated by ⁇ , as viewed from the input side of the remapper 7. Therefore, the phase rotation angle of the received signal at 8 PSK is maintained at the same phase rotation angle ⁇ .
  • the I and Q symbol stream data I (8) and Q (8) of the QPSK modulation format output from the demodulation circuit 1D are also processed by the remapper 7.
  • the selector 16D has the symbol clock CLK SYB rising .
  • the phase error table 15-1 is enabled, and the phase error table 15-1 corresponds to I and Q symbol stream data I '(8) and Q' (8)
  • the phase error data ⁇ (8) is read and output to the D / A converter 17.
  • the selector 16D enables only the phase error table 14-1 while the symbol clock CL KSVB falls, and the symbol clock from the phase error table 14-11 is enabled.
  • the phase rotation angle discriminating circuit 92B discriminates the phase rotation angle based on the outputs of the delay circuits 90, 91, and 99, and determines the discrimination result in the form of the received signal phase rotation angle signal R (3).
  • the averaging circuit 95 averages the data for four frames, and outputs the result as a received signal phase rotation angle signal AR (3).
  • Received signal phase rotation angle detection circuit 8D phase rotation angle determination circuit 9 2B When the averaging circuit 95 detects the second phase rotation angle and outputs the received signal phase rotation angle signal AR (3), the received signal phase rotation angle signal AR (3) is absolutely phased by the remapper 7. It shows the phase rotation angle with respect to the transmitting side as seen in ⁇ (8) and Q '(8) below. Therefore, by adding to the previous reception signal phase rotation angle signal OR (3) held in the register 111, the reception signal phase rotation angle signal OR (3) for the transmission side viewed from the input side of the remapper 7 is obtained. The received signal phase rotation angle signal OR (3) is output to the remapper 7 and the second phase rotation is performed.
  • I and Q symbol stream data I ′ (8) and Q ′ (8) after absolute phase conversion by the remapper 7 are input to the phase error table of the carrier recovery circuit 10D.
  • reception of I and Q symbol stream data I '(8) and Q' (8) input to the phase error table The signal point is the same as the transmitting side. For this reason, only one phase error table is required for the carrier recovery circuit 10D for each modulation method, and the number of phase error tables provided for the carrier recovery circuit 10D can be reduced, greatly simplifying the circuit configuration. Is possible.
  • the demodulation circuit 1D is obtained from the upper 3 bits that determine whether it is large or small, and the sign bit data i '(1) and Q' (1) of I and Q symbol stream data (8) and Q '(8). Bit (1) of the frame sync signal as seen at the output point of
  • the received signal phase rotation angle can be calculated by a simple calculation. Can be determined. Therefore, it is not necessary to use a dedicated large-scale ROM for discriminating the phase rotation angle, and the circuit scale can be reduced.
  • the bit (1) portion and the bit (0) portion of the frame synchronization signal in the I and Q symbol stream data I '(8) and Q' (8) are used.
  • the phase rotation angle is determined for both, it may be performed for only one of them.
  • the averaging method can be changed in various ways, such as averaging for one frame or two frames, or for one or more bits at a specific position of the frame synchronization signal, over a plurality of frames. Averaging may be performed.
  • FIG. 1 can be modified as shown in FIG. In FIG. 7, the received signal phase rotation angle detection circuit 8C in FIG. 1 is replaced with 8E, and the phase rotation angle discrimination circuit 92 is a phase rotation angle in which the adder 110 and the register 111 are omitted.
  • the discriminating circuit is replaced by 9 2 E. Selectors are provided on the input side of the I and Q symbol stream data I '(8) and Q' (8) of the phase error tables 13 and 14-1 and 15-1 of the demodulation circuit 1E.
  • the I and Q symbol stream data I (8) and Q (8) output from the demodulation circuit 1E are input to the phase error tables 13 and 14-1 and 15-1. is there.
  • the sign bit data i (1) which is the MSB of the I symbol stream data I (8) output from the demodulation circuit 1E is input to the delay circuit 91.
  • the selector 16C keeps the symbol until the transmission configuration identification circuit 9 identifies the multiplex configuration of the frame after the start of reception and the reception signal phase rotation angle detection circuit 8E detects the reception signal phase rotation angle.
  • the phase error table 1 3 for 8 PSK and rice one table, that from the phase error table 1 3, and One rising progress Rukuro click CLK S gamma B clock CL KSYB is One rising And the phase error data ⁇ (8) corresponding to the I and Q symbol stream data I ′ (8) and Q ′ (8) input from the remapper 7 via the selector 19 to the DZA converter 17 Output.
  • the selector 16C sets the symbol clock CL While KSYB is rising, the demodulation circuit 1E modulates the received signal demodulated by E. Only one of the corresponding phase error tables 13 or 14-1 or 15-1 is enabled, and the remapper 7 is connected via the selector 19 while the symbol clock CLK SYB is rising. And the phase error data (8) corresponding to the I and Q symbol stream data I '(8) and Q' (8) input to the DZA converter 17 while the symbol clock CLK SYB falls.
  • phase error table 15-1 for BPSK is enabled and demodulated from the phase error table 15-1 via the selector 19 while the symbol clock CLK SYB falls.
  • the phase error data ⁇ (3 ) corresponding to the I and Q symbol stream data I (8) and Q (8) output from the circuit 1E, the phase error data ⁇ (3 ).
  • Receive signal phase rotation angle detection circuit 8 E Delay circuits 90, 91, adders 93, selectors 94, and averaging circuit 95 perform the same operations as in Fig. 1 to adders. 9 and the averaging circuit 95 can output the received signal phase rotation angle signals A (3) and AR (3) to the transmitting side as seen from the input side of the rimba 7, and the adder shown in FIG. It is possible to output AR (3) as it is to the remapper 7 or the like, omitting 1 110 and the register 1 1 1.
  • FIG. 5 can be modified as shown in FIG. In FIG. 8, the received signal phase rotation angle detection circuit 8 D in FIG. 5 is replaced with 8 F, and the phase rotation angle discrimination circuit 9 2 B has a phase in which the adder 110 and the register 111 are omitted.
  • the rotation angle discriminating circuit is replaced by 9 2 F.
  • selectors are provided on the input sides of the I and Q symbol stream data I '(8) and Q' (8) of the phase error tables 13 and 14-1 and 15-1 of the demodulation circuit 1F. 1 and 9 are provided, and while the symbol clock CLK s YB is rising, the I and Q symbols output from the remapper 7 are all I '(8) and Q' (8).
  • the delay circuit 91 receives as input the sign bit data i (1) which is the MSB of the I symbol stream data I (8) output from the demodulation circuit 1F. Is the Q symbol stream data Q output from the demodulation circuit 1F.
  • the sign bit data q (1) which is the MSB of (8), is input. Then, after the start of reception, the selector 16D keeps the symbol until the transmission configuration identification circuit 9 identifies the multiplex configuration of the frame and the reception signal phase rotation angle detection circuit 8F detects the reception signal phase rotation angle. Phase error table for 8 PSK while clock CL KSYB is rising 1
  • phase error ⁇ ⁇ (8) corresponding to I (8) and Q (8), Read out the upper three bits of phase error data ⁇ (3).
  • the selector 16D outputs the symbol clock CLK While SYB is rising , only one of the phase error tables 13 or 14 1 or 15-1 corresponding to the modulation method of the received signal demodulated by the demodulation circuit 1F is rice.
  • phase error data ⁇ (8) corresponding to the I and Q symbol stream data I (8) and Q (8) output from the demodulation circuit 1F via the selector 19 Read out the upper 3 bits of phase error data ⁇ ⁇ (3).
  • Delay circuits 90, 91, 99, adders 100, 102, binary converters 101, selectors 103, and averaging circuit 95 operate in the same way as in Fig. 5. Then, the adder 102 and the averaging circuit 95 can output the received signal phase rotation angle signals A (3) and AR (3) for the transmitting side as seen from the input side of the reminder 7, and By omitting the adder 110 and the register 111 shown in Fig. 5, AR (3) can be output directly to the remapper 7 or the like.
  • the transmission configuration is identified by the transmission configuration identification circuit, and the received signal phase rotation is performed.
  • the carrier recovery circuit selector outputs the phase error data read from the 8 PSK phase error table to the DZA converter.
  • a constant value indicating the phase error minus zero may be output.
  • the averaging circuit in FIGS. 1, 5, 7, and 8 may be omitted.
  • reception signal phase rotation angle detection circuit in FIG. 1, FIG. 5, FIG. 7, and FIG. 8 may be replaced with the reception signal phase rotation angle detection circuit in FIG.
  • PSK :, QPSK :, and BPSK are used for PSK-modulated waves in which digital signals are time-multiplexed by three modulation schemes, but PSK-modulated waves in which only QPSK and BPSK are time-multiplexed are used.
  • reception and demodulation Phase error tables need only be prepared for QPSK and BPSK.
  • Phase error tables only need to be prepared for 8 PSK and QPSK
  • the present invention can be similarly applied to the case where the demodulation circuit performs the demodulation operation by the quasi-synchronous detection instead of the demodulation operation by the synchronous detection.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

明 細 書
受 信 機
技術分野
本発明は受信機に係り、 とく に、 階層化伝送方式などで、 2相と 8相、 または、 2相と 4相、 または 4相と 8相、 または 2相と 4相 と 8相など、 相数の異なる複数種の P S K変調方式により変調され たディ ジタル信号が時間多重された P S K被変調信号を、 搬送波再 生手段で再生された搬送波を用いて復調し、 I、 Qシンポルス トリ ームデ一夕を出力する受信機に関する。
背景技術
必要とする C/Nが異なる複数の変調方式、 例えば 8 P S K被変 調波、 Q P S K被変調波、 B P S K被変調波を時間多重し、 フレー ム毎に繰り返し伝送するようにした階層化伝送方式によるディ ジタ ル衛星 TV放送の実用化が進められている。
第 9図 （ 1 ) は階層化伝送方式におけるフレーム構成例を示す説 明図である。 1フレームは、 B P S K変調された 3 2シンボルから 成るフレーム同期信号パターン （ 3 2シンボル内で実際にフレーム 同期信号として使うのは後半の 2 0 シンボル） 、 B P S K変調 された 1 2 8シンポルから成る伝送多重構成識別のための TMC C (Transmission and Multiplexing Configuration Control) / 夕一 ン、 3 2シンポルから成るスーパーフレーム識別信号パターン （ 3 2シンポル内で実際にスーパ一フレーム識別信号として使うのは後 半の 2 0シンボル） 、 8 P S K (トレリスコーディ ック 8 P S K) 変調された 2 0 3シンポルの主信号、 擬似ランダム雑音 （P N) 信 号が B P S K変調された 4シンポルのバーストシンボル信号 （B S) 、 8 P S K (トレリスコーディ ック 8 P S K) 変調された 2 0 3シン ボルの主信号、 擬似ランダム雑音 （P N) 信号が B P S K変調され た 4シンポルのバース トシンボル信号 （B S) 、 ……、 Q P S K変 調された 2 0 3シンボルの主信号、 擬似ランダム雑音 （P N) 信号 が B P S K変調された 4シンボルのバース トシンボル信号 （B S) 、 Q P S K変調された 2 0 3シンボルの主信号、 B P S K変調された 4シンポルのバース トシンボル信号 （B S ) の順序で構成されてい る。
階層化伝送方式によるディ ジタル被変調波 （P S K被変調波） を 受信する受信機では、 受信回路で受信した受信信号の中間周波信号 が復調回路により復調されて、 互いに直交関係にある I軸と Q軸の シンボル毎の瞬時値を表す 2系列の I、 Qベースバンド信号 （以下、 I、 Qベースバンド信号を I、 Qシンボルス トリームデータとも記 す） が得られる。 この復調した I、 Qベースバンド信号からフレー ム同期信号を捕捉し、 捕捉したフレーム同期信号の信号点配置から 現在の受信信号位相回転角を求め、 求めた受信信号位相回転角を元 に、 復調された I、 Qベースバンド信号を逆位相回転させることに よって、 送信信号位相角に一致させる絶対位相化を絶対位相化回路 により行っている。
従来の階層化伝送方式による P S K被変調波を受信する受信機の 絶対位相化回路は第 1 0図に示すように、 復調回路 1の出力側に設 けられてフレーム同期信号の捕捉を行うフレーム同期信号捕捉手段 としてのフレーム同期検出/再生回路 2、 R OMからなる逆位相回 転手段としてのリマツバ 7、 受信信号位相回転角検出手段としての 受信信号位相回転角検出回路 8により構成されている。 9は第 9図 ( 1 ) に示す伝送多重構成の識別を行う伝送構成識別回路であり、 2ビッ トの変調方式識別信号 DMを出力する。
復調回路 1は中間周波信号を直交検波して I、 Qベ一スバンド信 号を得る。 復調回路 1の内、 1 0は受信搬送波に周波数と位相が同 期し、 互いに位相が 9 0 ° ずれて直交関係にある 2つの基準搬送波 f c i ( = cos co t ) 、 f C 2 ( = sin co t ) を再生する搬送波再生回 路、 6 0、 6 1は中間周波信号 I Fと f C 1、 f C2を乗算する乗算器、 6 2、 6 3は乗算器 6 0、 6 1の出力をシンポルレ一トの 2倍のサ ンプリングレートで AZD変換する AZD変換器、 6 4、 6 5は A ZD変換器 6 2、 6 3の出力に対しディジタル信号処理で帯域制限 を行うディジタルフィル夕、 6 6、 6 7はディジタルフィルタ 64、 6 5の出力を 1 Z 2のサンプリングレートに間引きし、 I軸及び Q 軸のシンボル毎の瞬時値を表す 2系列の I、 Qベースバンド信号
( 1、 Qシンポルストリームデータ） を出力する。 間引き回路 6 6、 6 7は量子化ビッ ト数 8ビッ ト （ 2の補数系） の I、 Qベースバン ド信号 I ( 8 ) 、 Q ( 8 ) (括弧内の数字は量子化ビッ ト数を示し、 以下、 量子化ビッ ト数を省略して単に、 I、 Qとも記す） を送出す る。
ここで、 送信側における各変調方式毎のマッ ピングについて 第 1 1図を用いて説明する。 第 1 1図 （ 1 ) は変調方式に 8 P S K を用いた場合の I一 Q位相面 （ I一 Qべク トル面または I一 Q信号 スペースダイアグラムともいう） での信号点配置を示す。 8 P S K 変調方式は 3ビッ トのディジタル信号 （ a b e ) を 1シンボルで伝 送できて、 1シンボルを構成するビッ 卜の組み合わせは （ 0 0 0 ) 、 ( 0 0 1 ) 、 （ 0 1 0 ) 、 （ 0 1 1 ) 、 （ 1 0 0 ) 、 （ 1 0 1 ) 、 ( 1 1 0 ) 、 （ 1 1 1 ) の 8通りである。 これら 3ビッ トのデイジ タル信号は第 1 1図 （ 1 ) の送信側 I 一 Q位相面上における信号点 配置 " 0 " 〜 " 7 " に変換され、 この変換を 8 P S Kマッピングと 呼んでいる。
第 1 1図 （ 1 ) に示す例ではビッ 卜列 （ 0 0 0 ) を信号点配置 " 0 " に、 ビッ ト列 （ 0 0 1 ) を信号点配置 " 1 " に、 ビッ ト列 ( 0 1 1 ) を信号点配置 " 2 " に、 ビッ ト列 （ 0 1 0 ) を信号点配 置 " 3 " に、 ビッ ト列 （ 1 0 0 ) を信号点配置 " 4 " に、 ビッ ト列 ( 1 0 1 ) を信号点配置 " 5 " に、 ビッ ト列 （ 1 1 1 ) を信号点配 置 " 6 " に、 ビッ ト列 （ 1 1 0 ) を信号点配置 " Ί " に変換してい る。
第 1 1図 （ 2 ) は変調方式に Q P S Kを用いた場合の I 一 Q位相 面での信号点配置を示し、 Q P S K変調方式では 2ビッ トのデイジ タル信号 （d e ) を 1 シンポルで伝送できて、 該シンボルを構成す るビッ トの組み合わせは （ 0 0 ) 、 （ 0 1 ) 、 （ 1 0 ) 、 （ 1 1 ) の 4通りである。 第 1 1図 （ 2 ) の例では例えばビッ ト列 （ 0 0 ) を信号点配置 " 1 " に、 ビッ ト列 （ 0 1 ) を信号点配置 " 3 " に、 ビッ ト列 （ 1 1 ) を信号点配置 " 5 " に、 ビッ ト列 （ 1 0 ) を信号 点配置 " 7 " に変換する。
第 1 1図 （ 3 ) は変調方式に B P S Kを用いた場合の信号点配置 を示し、 B P S K変調方式では 1 ビッ トのディジタル信号 （ f ) を 1 シンポルで伝送する。 ディジタル信号 （ f ) は例えばビッ ト （ 0 ) を信号点配置 " 0 " に、 ビッ ト （ 1 ) を信号点配置 " 4 " に変換さ れる。 なお、 各変調方式の信号点配置と配置番号の関係は、 8 B P S Kを基準にして信号点配置と配置番号との関係を同一にしてある。 階層化伝送方式における Q P S Kと B P S Kの I軸及び Q軸は 8 P S Kの I軸及び Q軸と一致している。
受信搬送波の位相と搬送波再生回路 1 0で再生した基準搬送波 f ci、 f C2の位相とがー致していれば、 送信側での I 一 Q位相面上 の信号点配置 " 0 " 〜 " 7 " に対応付けたディ ジタル信号を受信し た時の受信側の I、 Qベースバンド信号 I ( 8 ) 、 Q ( 8 ) による I — Q位相面上の受信信号点の位相は送信側と一致する。 よって、 送信側での信号点配置とディ ジタル信号との対応関係 （第 1 1図参 照） をそのまま用いて、 受信信号点の信号点配置から受信したディ ジタル信号を正しく識別できる。
ところが、 実際には基準搬送波 ί C1、 f C2は受信搬送波に対し種 々の位相状態をとり得るので、 受信側の受信信号点は送信側に対し 或る角度 0だけ回転した位相位置となる。 そして、 受信搬送波の位 相が変動すれば 0も変動する。 受信信号点の位相が送信側に対しラ ンダムに回転すると受信したディ ジ夕ル信号の識別が出来なくなる。 例えば、 0 = π/ 8のとき、 送信側の 8 P S Κ変調方式での信号点 配置 " 0 " のディジタル信号 （ 0 0 0 ) は受信側で信号点配置 " 0 " と " 1 " の真ん中に受信信号点が来るため、 信号点配置 " 0 " で受 信されたと見做せばディ ジ夕ル信号 （ 0 0 0 ) が正しく受信された ことになるが、 信号点配置 " 1 " で受信されたと見做せばディ ジ夕 ル信号 （ 0 0 1 ) が受信されたと間違える。 そこで、 受信信号点が 送信側に対し或る一定の回転角度を保つように搬送波再生回路 1 0 が基準搬送波 f cl、 f C2の位相修正をし、 ディジタル信号の識別を 正しく行えるようにしている。
具体的には、 搬送波再生回路 1 0の V C O (電圧制御発振器） 1 1を送信搬送波周波数で発振させることで基準搬送波 f C 1を作成 し、 また V C O 1 1の発振信号を 9 0 ° 移相器 1 2で位相を 9 0 ° 遅らせて基準搬送波 f C2を作成する。 そして、 V C O l 1の制御電 圧を可変することで、 基準搬送波 f cl、 ί C2の位相を可変できるよ うにしてある。
搬送波再生回路 1 0には、 8 P S K：、 Q P S K、 B P S Kの各変 調方式別に、 I、 Qベースバンド信号 I ( 8 ) 、 Q ( 8 ) の種々の データ組と、 量子化ビッ ト数 8 ビッ ト （ 2の補数系） の搬送波位相 誤差データ （以下、 単に位相誤差デ一夕ともいう） Δ Φ ( 8 ) の対 応関係をテーブルにした各々、 ROMで構成された位相誤差テープ ル 1 3、 1 4— 1 と 1 4一 2、 1 5— 1〜 1 5— 4が設けてある
(第 1 2図参照） 。 各位相誤差テーブル 1 3、 1 4一 1 と 1 4— 2、 1 5— ：！〜 1 5— 4には I、 Qベースバンド信号 I ( 8) 、 Q ( 8 ) が並列に入力される。 後述するセレクタにより選択的にィネーブル とされた位相誤差テーブルは、 復調回路 1から入力した I、 Qベ一 スバンド信号 I ( 8 ) 、 Q ( 8 ) に対応する位相誤差デ一夕厶 Φ ( 8 ) を出力するようになっている。
位相誤差テーブル 1 3は 8 P S K用であり、 復調回路 1から入力 される I、 Qベースバンド信号 I ( 8 ) 、 Q ( 8 ) の示す受信信号 点の I 一 Q位相面上での位相角 φ (第 1 3図参照） と位相誤差デー 夕 Δ Φ ( 8 ) との関係が第 1 5図の如く構成されている。 セレクタ 1 6は復調回路 1からの I、 Qベースバンド信号 I ( 8 ) 、 Q ( 8 ) の出力に同期したシンボルレートのクロック C L KSYB (第 9図 ( 2 ) 参照） に従い、 復調回路 1が B P S K変調方式によるディジ タル被変調波を復調している間 （後述する伝送構成識別回路 9から の変調方式識別信号 D Mにより指定される） 、 位相誤差テーブル 1 3だけをィネーブル （アクティブ） とし、 復調回路 1が 1 シンボル 分の I 、 Qベースバンド信号 I ( 8 ) 、 Q ( 8 ) を出力する度に、 該 I ( 8 ) 、 Q ( 8 ) の組データに対応する位相誤差データ Δ φ
( 8 ) を読み出す。 この位相誤差データ Δ Φ ( 8 ) は DZA変換器 1 7で位相誤差電圧に変換されたあと、 L P F 1 8で低域成分が取 り出されて制御電圧として V C O 1 1に印加される。 位相誤差デー 夕厶 φ ( 8 ) が 0であれば、 L P F 1 8の出力は変化せず、 基準搬 送波 f c i、 f C 2の位相は変化しないが、 位相誤差デ一夕 Δ Φ ( 8 ) が +であれば L P F 1 8の出力が大きくなり、 基準搬送波 f c l、 f C 2の位相が遅れ、 逆に、 位相誤差デ一夕 Δ φ ( 8 ) がーであれば L P F 1 8の出力が小さくなり、 基準搬送波 f c l、 f C2の位相が進 む。
位相誤差テーブル 1 3では、 Φと最寄りの信号点配置 " 0 " 〜
" 7 " の位相との差が位相誤差データ Δ (i> ( 8 ) となっている。 よ つて、 送信側での 8 P S K変調方式での位相 0、 πΖ 4、 2 π / 4、 3 πΖ 4、 4 πノ 4、 π / 4 , 6 π Ζ 4、 7 4の信号点配置 のディジタル信号が、 各々、 受信側の I一 Q位相面で Θ -m X πΖ 4 (伹し、 m= 0〜 7の内、 任意の 1つの整数。 第 1 4図参照） だ け回転した位置に修正される。 Θは受信信号位相回転角となる。 こ れにより、 8 P S K変調方式の受信信号点は位相 0、 π Ζ 4、 2 π ノ 4、 3 π/ 4、 4 π / 4、 5 π / 4 , 6 ττ / 4 , 7 π/ 4の所に 来るので、 受信側での I一 Q位相面上での信号点配置 " 0 " 〜 " 7 " を送信側と同じ位相に割り当てることができる （但し、 Θに応じて 信号点配置とディジタル信号の対応関係は変わる） 。 Θを検出し、 一 Θだけ逆位相回転すれば、 信号点配置とディジタル信号の対応関 係を送信側と同一にでき （絶対位相化） 、 簡単に受信したディジ夕 ル信号を識別できる。
位相誤差テーブル 1 4— 1、 1 4一 2は Q P S Κ用であり、 I、 Qベースバンド信号 I ( 8 ) 、 Q ( 8 ) の示す受信信号点の I一 Q 位相面上での位相角 Φと位相誤差デ一夕 Δ ψ ( 8 ) との関係が第 1 6図、 第 1 7図の如く構成されている。 通常受信時、 セレクタ 1 6 はシンボルレートのクロック C L KSYB に従い、 復調回路 1が Q P S K変調方式によるディジタル被変調波を復調している間、 受信信 号位相回転角 Θが 0、 2 兀ノ4、 4 Ζ4、 6 πΖ4の場合、 位相 誤差テーブル 1 4一 1だけをイネ一ブルとし、 復調回路 1が 1シン ポル分の I、 Qベースバンド信号 I ( 8 ) 、 Q ( 8) を出力する度 に、 該 I ( 8 ) 、 Q ( 8 ) の組デ一夕に対応する位相誤差デ一夕 Δ Φ ( 8 ) を位相誤差テーブル 1 4一 1から読み出す。
位相誤差テーブル 1 4一 1では、 φと最寄りの信号点配置 " 1 " 、 " 3 " 、 " 5 " 、 " 7 " の位相との差が位相誤差データ△ φとなつ ている。 よって、 送信側での Q P S Κ変調方式での位相 4、 3 πΖ4、 5 ττ/ 4, 7 π/ 4の信号点配置 " 1 " 、 " 3 " 、 " 5 " 、 " 7 " のディジタル信号が、 各々、 受信側の I —Q位相面上で前記 Θだけ回転した位置に修正される。 Θ= 0、 2 π/4、 4 π / 4 , 6 π Ζ 4の場合、 Q Ρ S Κ変調方式の受信信号点が位相 π / 4、 3 π / 4 , 5 π/ 4、 7 π/4の所に来る。 Θを検出し、 一 Θだけ 逆位相回転すれば、 信号点配置とディジタル信号の対応関係を送信 側と同一にでき （絶対位相化） 、 簡単に受信したディジタル信号を 識別できる。 また、 セレクタ 1 6は復調回路 1 0が Q P S K変調方式によるデ イジタル被変調波を復調している間、 © TT Z A , 3 π/ 4, 5 π / 4、 7 ττΖ 4の場合、 位相誤差テーブル 1 4一 2だけをイネーブ ルとし、 復調回路 1が 1シンボル分の I、 Qベースバンド信号 I ( 8 ) 、 Q ( 8 ) を出力する度に、 該 I ( 8 ) 、 Q ( 8 ) の組デ一 夕に対応する位相誤差データ Δ φ ( 8 ) を位相誤差テーブル 1 4一 2から読み出す。
位相誤差テーブル 1 4一 2では、 φと最寄りの信号点配置 " 0 " 、 " 2 " 、 " 4 " 、 " 6 " の位相との差が位相誤差データ Δ φとなつ ている。 よって、 送信側での Q P S K変調方式での位相 πΖ 4、 3 πΖ4、 5 π/ 4 , 7 π / 4の信号点配置 " 1 " 、 " 3 " 、 " 5 " 、 " 7 " のディジタル信号が、 各々、 受信側の I — Q位相面で前記 Θ だけ回転した位置に修正される。 Θ= πΖ4、 3 πΖ4、 5 πΖ4、 7 πΖ4の場合、 Q P S Κ変調方式の受信信号点が位相 0、 2 πΖ 4、 4 π/ 4、 6 πΖ 4の所に来る。 Θを検出し、 一 Θだけ逆位相 回転すれば、 送信側と同じ位相とでき （絶対位相化） 、 信号点配置 とディジ夕ル信号の対応関係を送信側と同一にでき、 簡単に受信し たディジタル信号を識別できる。
位相誤差テーブル 1 5— 1〜 1 5— 4は B P S Κ用であり、 I、 Qベースバンド信号 I ( 8 ) 、 Q ( 8 ) の示す受信信号点の I 一 Q 位相面上での位相角 d)と位相誤差デ一夕 Δ φ ( 8 ) との関係が第 1 8図〜第 2 1図の如く構成されている。 セレクタ 1 6はシンポルレ —卜のクロック C L KSYB に同期して、 復調回路 1が B P S K変調 方式によるディジ夕ル被変調波を復調している間、 8 P S K変調部 分の位相修正による受信信号位相回転角 Θが 0、 4 7T/4の場合、 位相誤差テーブル 1 4— 1だけをイネ一ブルとし、 復調回路 1が 1 シンポル分の I、 Qベースバンド信号 I ( 8 ) 、 Q ( 8 ) を出力す る度に、 該 I ( 8 ) 、 Q ( 8 ) の組デ一夕に対応する位相誤差デー 夕 Δ Φ ( 8 ) を位相誤差テーブル 1 5— 1から読み出す。
位相誤差テーブル 1 5— 1では、 φと最寄りの信号点配置 " 0 " 、 "4" の位相との差が位相誤差データ Δ φとなっている。 よって、 送信側での B P S K変調方式での位相 0、 4 π 4の信号点配置 " 0 " 、 " 4 " のディジタル信号が、 各々、 受信側の I一 Q位相面 で前記 Θだけ回転した位置に修正される。 Θ= 0、 4 π/4の場合、 B P S K変調方式の受信信号点が位相 0、 4 πΖ4の所に来る。
また、 セレクタ 1 6は B P S K変調方式によるディジ夕ル被変調 波を復調している間、 Θ= πΖ4、 5 π/4の場合、 位相誤差テ一 ブル 1 5— 2だけをイネ一ブルとし、 復調回路 1が 1シンボル分の I、 Qベースバンド信号 I ( 8 ) 、 Q ( 8 ) を出力する度に、 該 I ( 8 ) 、 Q ( 8 ) の組データに対応する位相誤差データ Δ φ ( 8 ) を位相誤差テーブル 1 5— 2から読み出す。
位相誤差テーブル 1 5— 2では、 φと最寄りの信号点配置 " 1 " 、 " 5 " の位相との差が位相誤差データ△ φとなっている。 よって、 送信側での B P S K変調方式での位相 0、 4 4の信号点配置 " 0 " 、 " 4 " のディジタル信号が、 各々、 受信側の I — Q位相面 で前記 Θだけ回転した位置に修正される。 Θ= π 4、 5 π/4の 場合、 B P S Κ変調方式の受信信号点が位相 πΖ4、 5 πΖ4の所 に来る。
また、 セレクタ 1 6は B P S K変調方式によるディジ夕ル被変調 波を復調している間、 Θ= 2 π/4、 6 πノ 4の場合、 位相誤差テ 一ブル 1 5— 3だけをイネ一ブルとし、 復調回路 1が 1シンボル分 の I、 Qベースバンド信号 I ( 8 ) 、 Q ( 8) を出力する度に、 該 I ( 8 ) 、 Q ( 8 ) の組データに対応する位相誤差データ Δ φ ( 8 ) を位相誤差テーブル 1 5— 3から読み出す。
位相誤差テーブル 1 5— 3では、 φと最寄りの信号点配置 " 2 " 、
" 6 " の位相との差が位相誤差データ Δ φとなっている。 よって、 送信側での B P S K変調方式での位相 0、 の信号点配置
" 0 " 、 " 4 " のディジタル信号が、 各々、 受信側の I —Q位相面 で前記 Θだけ回転した位置に修正される。 Θ= 2 πΖ4、 6 ττ / 4 の場合、 B P S Κ変調方式の受信信号点が位相 2 π/4、 6 π 4 の所に来る。
更に、 セレクタ 1 6は B P S K変調方式によるディジタル被変調 波を復調している間、 Θ= 3 πΖ4、 7 πΖ4の場合、 位相誤差テ 一ブル 1 5— 4だけをイネ一ブルとし、 復調回路 1が 1シンボル分 の I、 Qベースバンド信号 I ( 8 ) 、 Q ( 8) を出力する度に、 該 I ( 8) 、 Q ( 8 ) の組データに対応する位相誤差デ一夕 Δ φ ( 8) を位相誤差テーブル 1 5— 4から読み出す。
位相誤差テーブル 1 5— 4では、 φと最寄りの信号点配置 " 3 " 、 " 7 " の位相との差が位相誤差データ Δ φとなっている。 よって、 送信側での B P S Κ変調方式での位相 0、 4 πΖ4の信号点配置 " 0 " 、 " 4 " のディジタル信号が、 各々、 受信側の I — Q位相面 で前記 Θだけ回転した位置に修正される。 Θ== 3 π/4、 7 π / 4 の場合、 B P S Κ変調方式の受信信号点が位相 3 πΖ4、 7 π/4 の所に来る。 B P S K変調の場合も、 Θを検出し、 一 Θだけ逆位相 回転すれば、 送信側と同じ位相とでき （絶対位相化） 、 信号点配置 とディジ夕ル信号の対応関係を送信側と同一にでき、 簡単に受信し たディジタル信号を識別できる。
一方、 フレーム同期検出 再生回路 2は第 2 2図に示す如く、 B P S Kデマッパ 3、 同期検出回路 4 0〜 4 7、 フレーム同期回路 5、 O Rゲート回路 5 3、 フレーム同期信号発生器 6から構成されてい る。 受信信号位相回転角検出回路 8はディ レイ回路 8 1、 8 2、 0 ° Z 1 8 0 ° 位相回転回路 8 3、 平均化回路 8 5、 8 6、 受信位相判 定回路 8 7から構成されている。
復調回路 1から出力された I、 Qベースバンド信号 I ( 8 ) 、 Q ( 8 ) は、 例えば B P S K変調されたフレーム同期信号を捕捉する ためフレーム同期検出 Z再生回路 2の B P S Kデマツバ部 3に入力 され、 B P S Kデマッピングされたビッ トストリーム B 0が出力さ れる。 B P S Kデマツバ部 3は例えば ROMによって構成されてい る。
次にフレーム同期信号について説明する。 前記階層化伝送方式に おいては、 フレーム同期信号は必要とする CZNが最も低い B P S K変調されて伝送される。 2 0ビッ トで構成されるフレーム同期信 号のビッ トストリームは （ S 0 S 1…… S 18S 19) = ( 1 1 1 0 1 1 0 0 1 1 0 1 0 0 1 0 1 0 0 0 ) であり、 S Oから順次送出され る。 以下、 フレーム同期信号のビッ トストリームを "S YN C PA T" とも記す。 このビッ トストリームは送信側にて第 1 1図 （ 3 ) に示す B P S Kマッピングにより信号点配置 " 0 " または " 4 " に 変換され、 変換されたシンポルストリームが伝送される。
B P S K変調されて伝送される 2 0ビッ ト、 すなわち 2 0シンポ ルのフレーム同期信号を捕捉するために、 送信側にて変換されるマ ッビングとは逆に、 第 2 3図 （ 1 ) に示す B P S Kデマッピングに よって受信シンボルをビッ トに変換する必要がある。 このため、 第 2 3図 （ 1 ) に示すように受信側の I —Q位相面上の斜線のエリア に復調信号が受信された場合に （ 0 ) 、 また斜線のない部分に受信 された場合に （ 1 ) と判定する。 すなわち第 2 3図 （ 1 ) において 太線で示す B P S K判定境界線によって分けられた 2つの判定領域 のどちらで受信したかによつて出力を （ 0 ) または （ 1 ) とし、 こ れにより B P S Kデマッピングとしている。
I、 Qベースバンド信号 I ( 8 ) 、 Q ( 8 ) は前記の B P S Kデ マツピングを行うため B P S Kデマツバ部 3に入力され、 B P S K デマッパ部 3において B P S Kデマッピングされたビッ トストリー ム B 0が出力される。 本明細書においてデマツバとはデマッピング する回路のことを指す。 ビッ トストリーム B 0は同期検出回路 4 0 に入力され、 同期検出回路 4 0においてビッ トストリーム B 0から フレーム同期信号のビッ トストリームが捕捉される。
次に、 同期検出回路 4 0について第 2 4図によって説明する。 同 期検出回路 4 0は直列接続された 2 0個の D—フリップフロップ
(以下、 D— F/Fという） D 19~D 0を有し、 これら D— F F D19〜D 0により、 2 0段のシフ トレジス夕が構成されている。 ビ ッ トストリ一ム B 0が D— F / F D 19に入力され、 逐次、 D— FZ F D 0までシフトアップされると同時に D— F/F D19〜D 0の出 力が所定のビッ トに対して論理反,転が施された後アンドゲ一ト 5 1 に入力される。 アンドゲート 5 1では D— FZF D 19〜D 0の出力 状態 （D 0 D 1…… D 18D 19) が （ 1 1 1 0 1 1 0 0 1 1 0 1 0 0 1 0 1 0 0 0 ) となった場合にアンドゲート 5 1の出力 S YNA 0 が高電位となる。 すなわち、 S YN C P ATを捕捉した場合 S YN A 0が高電位になる。
同期検出回路 4 0の出力 S YNA 0は O Rゲート回路 5 3を介し てフレーム同期回路 5に入力される。 フレーム同期回路 5では〇R ゲート回路 5 3の出力 S YAがが一定のフレーム周期毎に繰り返し 高電位になることが確認されたときフレーム同期がとれていると判 別され、 フレーム周期毎にフレーム同期パルスが出力される。
通常、 必要とする CZNの異なる複数の変調方式が時間多重され てフレーム毎に繰り返し伝送されてくる階層化伝送方式においては、 それらの多重構成を示すヘッダデ一夕が多重されている （第 9図
( 1 ) の TMC Cパターン） 。 伝送構成識別回路 9はフレーム同期 検出ノ再生回路 2でフレーム同期がとれていると判別された後、 フ レーム同期回路 5から入力した B P S Kデマッパ後のビッ トストリ ームから多重構成を示す TM C Cを抽出し、 解読して現在の I、 Q ベースバンド信号 I、 Qが如何なる変調方式によるものかを示す変 調方式識別信号 DMをセレクタ 1 6等に出力する （第 9図 （ 2 ) 参 照） 。 また、 受信信号位相回転角検出回路 8は、 フレーム同期検出 Z再生回路 2でフレーム同期がとれていると判別された後、 フレー ム同期信号発生器 6から出力される再生フレーム同期信号に基づき、 受信信号位相回転角 Θを検出し、 3ビッ 卜の受信信号位相回転角信 号 AR ( 3 ) をリマッパ 7、 搬送波再生回路 1 0のセレクタ 1 6等 に出力する。
搬送波再生回路 1 0のセレクタ 1 6は、 伝送構成識別回路 9から 変調方式識別信号 DMが入力され、 かつ、 受信信号位相回転角検出 回路 8から受信信号位相回転角信号 AR ( 3 ) が入力された以降、 変調方式及び受信信号位相回転角 Θに対応した位相誤差テーブルか ら位相誤差データ Δ Φ ( 8 ) を読み出し、 DZA変換器 1 7に出力 するが、 それまでは、 8 P S Κ用の位相誤差テーブル 1 3から位相 誤差データ Δ Φ ( 8 ) を読み出す。
よって、 伝送構成識別回路 9が多重構成を識別し、 受信信号位相 回転角検出回路 8が受信信号位相回転角 Θを検出するまでは、 復調 回路 1は常に 8 P S Κ復調回路として動作するため、 復調回路 1に おける搬送波再生回路 1 0にて再生された基準搬送波 f C 1、 f C2の 位相状態によっては受信信号点が送信側に対し Θ=πιΧ 7C/4 (m は 0〜 7の内の 1つの整数） 位相回転する。
すなわち、 第 1 1図 （ 3 ) に示す如く送信側においてビッ ト （ 0) に対して信号点配置 " 0 " に、 またビッ ト （ 1 ) に対して信号点配 置 " 4 " に B P S Kマッピングされたフレーム同期信号のシンボル ス ト リームの受信信号点は、 基準搬送波 f c i、 f C 2の位相状態に よっては送信側と同じく Θ== 0である信号点配置 " 0 " 、 "4 " に 現れる場合と、 Θ= π 4位相回転した信号点配置 " 1 " 、 " 5 " に現れる場合と、 Θ= 2 π/ 4位相回転して信号点配置 " 2 " 、
" 6 " に現れる場合と、 Θ= 3 πΖ4位相回転した信号点配置 " 3" " 7 " に現れる場合と、 Θ = 4 πΖ4位相回転して信号点配置 "4" " 0 " に現れる場合と、 Θ = 5 4位相回転した信号点配置 " 5 " " 1 " に現れる場合と、 θ= 6 πΖ4位相回転して信号点配置 "6" " 2 " に現れる場合と、 Θ= 7 π/4位相回転して信号点配置 " 7 " " 3 " に現れる場合というように、 復調されたフレーム同期信号の 位相状態は 8通りある。 このため、 どのような位相においてフレー ム同期信号が復調された場合にもそれを捕捉できなくてはならない， したがって、 B P S Kデマッパ部 3は第 2 5図に示すように Θ = 0 (m= 0 ) 、 Θ = π / 4 (m= 1 ) 、 Θ = 2 π / 4 (m= 2 ) 、 ……、 Θ = 6 π / 4 (m= 6 ) 、 Θ = 7 π / 4 (m= 7 ) の位相回 転に対応させた B P S Kデマツバ 3 0〜 3 7にて構成されている。 第 2 3図 （ 2 ) は復調されたフレーム同期信号のシンポルストリ —ムが Θ = π / 4位相回転しており、 ビッ ト （ 0 ) が信号点配置 " 1 " に、 ビッ ト （ 1 ) が信号点配置 " 5 " に現れた場合に対する B P S Kデマッピングを示している。 第 2 3図 （ 2 ) において太線 で示した B P S K判定境界線は、 送信側と同位相で受信した場合の 第 2 3図 （ 1 ) の B P S Kデマッピングの太線で示す B P S K判定 境界線に対し、 反時計方向に 回転している。 第 2 3図 （ 2) のような B P S Kデマッピングを行う B P S Kデマッパ （第 2 5図 の符号 3 1参照） を用いることにより Θ== πΖ4位相回転したフレ —ム同期信号を安定して捕捉できる。 B P S Kデマツバ 3 1で B P S Kデマッピングしたビッ トストリームが第 2 2図の B P S Kデマ ッパ部 3の出力 B 1 ということになる。
同様にして、 B P S Kデマッパ 3 2〜 3 7は、 各々、 第 2 3図 ( 1 ) の B P S Kデマツビングの太線で示す B P S K判定境界線に 対し、 反時計方向に 2 πΖ4、 3 πΖ4、 ……、 7 π/4だけ回転 している B P S K判定境界線で B P S Kデマッピングし、 Θ= 2 % ノ4、 3 π/4、 ……、 7 Ζ4だけ位相回転したフレーム同期信 号を安定して捕捉する。 B P S Kデマッパ 3 2〜 3 7で B P S Kデ マッピングしたビッ トストリームが第 2 2図の B P S Kデマツバ部 3の出力 B 2〜B 7ということになる。 B P S Kデマッパ 3 0は、 第 2 3図 （ 1 ) の B P S Kデマッピングの太線で示す B P S K判定 境界線で B P S Kデマッピングし、 Θ = 0のフレーム同期信号を安 定して捕捉する。 B P S Κデマツバ 3 0で B P S Κデマッピングし たビッ トス トリ一ムが第 2 2図の B P S Kデマッパ部 3の出力 B 0 である。
同期検出回路 4 1〜同期検出回路 4 7の回路構成は同期検出回路 4 0と同様である。 このような同期検出回路 4 0〜 4 7を備えるこ とにより、 復調回路 1 における搬送波再生回路 1 0にて再生された 基準搬送波 f C1、 f C2の位相状態によるベースバンド信号の位相回 転にかかわらず、 1つの同期検出回路 4 0〜 4 7にてフレーム同期 信号が捕捉され、 フレーム同期信号が捕捉された同期検出回路から、 高電位の S YNAn (n = 0〜 7の整数） が送出される。
同期検出回路 4 0〜 4 7から出力された S YNA nは ORゲート 回路 5 3に入力されて、 ORゲート回路 5 3から S YNAnの論理 和 S YNAが出力される。 フレーム同期回路 5は、 S YNAの高電 位が一定のフレーム間隔毎に交互に繰り返し入力されることが確認 されたときフレーム同期が取れていると判断し、 フレーム周期毎に フレーム同期パルス F S YN Cを出力する。 フレーム同期回路 5か ら出力されるフレーム同期パルス F S YN Cに従い、 フレーム同期 信号発生器 6は、 B P S Kデマッパ 3、 同期検出回路 4 0〜 4 7、 フレーム同期回路 5で捕捉されたフレーム同期信号のパターン S Y NC P ATと同じビッ トス トリーム （これを再生フレーム同期信号 という） を発生する。
第 2 2図に示すフレーム同期検出 再生回路 2により、 復調回路 1から出力された I、 Qシンボルス トリームデータ I ( 8 ) 、 Q
( 8 ) からフレーム同期信号が捕捉され、 一定時間遅れでフレーム 同期信号発生器 6から再生フレーム同期信号が出力されるまでの過 程を説明した。
次に、 伝送構成識別回路 9による伝送構成識別動作を説明する。 該伝送構成識別回路 9はフレーム同期検出 再生回路 2の B P S K デマッパ 3の出力するビッ トス トリーム B 0〜B 7、 同期検出回路 4 0〜 4 7の出力する S YNA 0〜S YNA 7、 フレーム同期回路 5の出力するフレーム同期パルス F S YN Cを入力している。 そし て、 フレーム同期パルス F S YN Cを入力すると、 S Y NA 0〜 S YNA 7の中で繰り返し高電位となっている系統のビッ トス トリ —ム B nを取り込み、 フレーム同期パルス F S Y N Cから生成した 所定のタイミング信号を用いて、 第 9図 （ 1 ) の TMC Cパターン を抽出し、 解読して現在の I、 Qベースバンド信号 I、 Qが如何な る変調方式によるものかを示す変調方式識別信号 DMを出力する (第 9図 （ 2 ) 参照） 。
次に、 捕捉したフレーム同期信号の信号点配置から現在の受信信 号位相回転角を求め、 求めた受信信号位相回転角をもとに、 復調さ れた I、 Qベースバンド信号 I ( 8 ) 、 Q ( 8 ) を逆位相回転させ ることによる絶対位相化について説明する。
送信側にて B P S Kマッピングされて伝送され、 復調回路 1 にて I、 Qベースバンド信号 I ( 8 ) 、 Q ( 8 ) に復調されたフレーム 同期信号のシンボルス トリームの各シンボルは B P S Kデマツバ部 3によってビッ ト （ 0 ) または （ 1 ) にデマッピングされるが、 こ のビッ ト （ 0 ) にデマッピングされるシンボルと、 （ 1 ) にデマツ ビングされるシンボルの位相差は 1 8 0 ° である。 そこで、 受信し たシンボルス トリームのフレーム同期信号部分のビッ ト （ 1 ) にデ マッピングされるシンボルを 1 8 0 ° 位相回転することにより、 す ベてビッ ト （ 0 ) にデマッピングされるシンボルス トリームが得ら れる。
さらにそのすベてのビッ ト （ 0 ) にデマッピングされるシンボル ス トリームの複数シンボルにわたる平均値を求めることにより B P S Kのビッ ト （ 0 ) に対する受信信号点配置が求められる。 したが つて、 求められた B P S Kのビッ ト （ 0 ) に対する受信信号点と、 送信側にてビッ ト （ 0 ) にマッピングされた信号点配置 " 0 " との 位相差を求め、 これを受信信号位相回転角 Θとし、 復調された I、 Qベースバンド信号全体に η =— Θの位相回転を施すことによって、 I、 Qベースバンド信号 I ( 8 ) 、 Q ( 8 ) の絶対位相化が図れる。 前述した如く、 フレーム同期回路 5から出力されるフレーム同期 パルスを受けて、 フレーム同期信号発生器 6は、 捕捉したフレーム 同期信号のパターン S YNC P ATと同じビッ トス トリームを発生 し、 受信信号位相回転角検出回路 8における 0 ° 1 8 0 ° 位相回 転回路 8 3に再生フレーム同期信号として供給する。 0° /1 8 0° 位相回転回路 8 3は、 供給された再生フレーム同期信号のビッ トス トリーム中のビッ ト （ 0) 、 または （ 1 ) をもとに、 （ 1 ) の場合 は I、 Qベースバンド信号に対し 1 8 0 ° 位相回転をさせ、 （ 0 ) の場合は位相回転させずにそのままとする。
フレーム同期信号発生器 6から送出される再生フレーム同期信号 のビッ トス トリームと、 I、 Qシンポルス トリーム中のフレーム同 期信号のシンポルス トリームとの夕イミングがディ レイ回路 8 1、 8 2により 0 ° Ζ 1 8 0 ° 位相回転回路 8 3の入力側において一致 させられる。 ディ レイ回路 8 1、 8 2はフレーム同期信号発生器 6 からフレーム同期信号区間信号が出力されている間だけ出力ゲート を開くので、 該ディ レイ回路 8 1、 8 2からフレーム同期信号部分 の I、 Qシンボルス トリーム D I ( 8 ) 、 D Q ( 8 ) が出力される。 この し Qシンボルス トリーム D I ( 8) 、 D Q ( 8 ) は、 再生フ レーム同期信号のビッ トス トリーム中のビッ ト （ 1 ) に対応するシ ンボル部分が 0 ° / 1 8 0 ° 位相回転回路 8 3において 1 8 0 ° 位 相回転され、 ビッ ト （ 0 ) に対応するシンボル部分は位相回転され ずに、 シンボルス トリーム V I ( 8 ) 、 V Q ( 8 ) として平均化回 路 8 5、 8 6に送出される。 このシンボルス トリーム V I ( 8 ) 、 VQ ( 8 ) は、 フレーム同期信号を構成する 2 0ビッ ト全てがビッ ト （ 0 ) であるとして送信側で B P S Kマッピングされた信号を受 信したときのシンポルス トリームとなる。
第 2 6図 （ 1 ) は受信信号位相回転角 Θ= 0で受信した場合のフ レーム同期信号の I、 Qシンポルス トリーム I ( 8 ) 、 Q ( 8 ) の 信号点配置を示したものであり、 第 2 6図 （ 2 ) は 0° 1 8 0° 位相回転回路 8 3において変換された後の I、 Qシンポルス トリー ム V I ( 8) 、 V Q ( 8 ) の信号点配置を示したものである。 I、 Qシンポルス トリーム V I ( 8 ) 、 VQ ( 8 ) はそれぞれ平均化回 路 8 5、 8 6に送出され、 例えば、 量子化ビッ ト長が 1 6〜 1 8ビ ッ ト程度に変換されたあと、 4フレーム分 （ 1 6 X 4 = 6 4シンポ ル分） が平均化され、 該平均化された値が元の 8ビッ トの量子化ビ ッ ト長による AV I ( 8 ) 、 A VQ ( 8 ) として出力される。 ここ で、 I、 Qシンボルス トリーム V I ( 8 ) 、 VQ ( 8 ) に対して平 均化を行うのは、 受信 CZNの悪化による受信ベースバンド信号の 微少な位相変化、 振幅変動が生じた場合にも安定して信号点配置が 求められるようにするためである。
平均化回路 8 5、 8 6によってビッ ト （ 1 ) を B P S Kマツピン グした信号の受信信号点 〔AV I (8 )， A V Q (8 )) が求められる。 次にその受信信号点 〔AV I (8 )， AVQ (8 )〕 が ROMからなる 位相判定回路 8 7に入力され、 第 2 7図に示す八¥ 1 —八 (3位相 面上での受信信号位相回転角判定テーブルに従って、 受信信号位相 回転角 Θが求められ、 Θに対応した 3ビッ ト （自然 2進数） の位相 回転角信号 AR ( 3 ) が出力される。 第 2 7図にぉける = 0〜 7 は位相回転角信号 AR ( 3 ) の 1 0進数表示を示している。 例えば 第 2 7図に示す点 Z = 〔AV I (8)， AVQ (8)〕 の信号点を受信 信号位相回転角判定テーブルによって判定した受信信号位相回転角 は Θ== 0である。 従って、 R= 0となり、 受信信号位相回転角信号 AR ( 3 ) として （ 0 0 0 ) が送出される。 受信信号位相回転角 Θ が πΖ4であれば、 R= l となり、 受信信号位相回転角信号 AR
( 3 ) として （ 0 0 1 ) が送出される。
ROMからなるリマツバ 7はこの受信信号位相回転角信号 A R
( 3 ) を受けて、 I、 Qベースバンド信号 I ( 8 ) 、 Q ( 8 ) を受 信信号位相回転角信号 AR ( 3 ) に応じて位相回転させることによ り絶対位相化が図られる。
リマツバ 7の作用について説明する。 リマツバ 7は受信した I、 Qベースバンド信号 I ( 8 ) 、 Q ( 8 ) の信号点配置を、 送信側に おけるそれと同一にするための位相変換回路を構成している。 受信 信号位相回転角検出回路 8において受信信号位相回転角 Θが算出さ れ、 受信信号位相回転角 Θに対応した受信信号位相回転角信号 A R
( 3 ) がリマッパ 7に供給される。 ここで、 受信信号位相回転角信 号 A R ( 3 ) の 1 0進表現 Rは 0〜 7の整数であり、 受信信号位相 回転角 Θとの関係は、 次の （ 1 ) 式に示すように定義する。
R = ©/ ( π / 4 ) ( 1 ) ただし Θ =ιη · ( π / 4 ) であって mは： 0〜 7の整数である。 I 、 Qベースパンド信号の絶対位相化は、 受信信号位相回転角 Θ に対して、 逆回転すなわち一 Θの位相回転を施せばよい。 したがつ て、 リマッパ 7は入力された I 、 Qベースバンド信号 I 、 Qを次の ( 2 ) 式および （ 3 ) 式にしたがい角度；？ （=— Θ) だけ位相回転 して、 絶対位相化された I 、 Qベースバンド信号 I ' (8 )、 Q ' (8 ) (以下量子化ビッ ト数を省略して I ' 、 Q ' とも記す） を出力する。
I ' = I cos ( 7? ) - Q s in ( 7? ) ( 2 )
Q ' = I sin ( 7? ) + Q cos ( 7? ) ( 3 ) なお、 フレーム同期検出 再生回路 2でフレーム同期信号が捕捉 され、 フレーム同期パルスが出力されたあと、 伝送構成識別回路 9 が先に伝送構成を識別し、 しかるのち、 受信信号位相回転角検出回 路 8が受信信号位相回転角の検出を行っても良く、 逆に、 先に、 受 信信号位相回転角検出回路 8が受信信号位相回転角の検出を行い、 しかるのち、 伝送構成識別回路 9が伝送構成を識別しても良く、 更 には、 受信信号位相回転角検出回路 8による受信信号位相回転角の 検出と、 伝送構成識別回路 9による伝送構成の識別を同時平行して 行うこともできる。
しかし、 上記した従来の受信機では、 Q P S K変調方式の復調時 に基準搬送波 f c l、 f C2の位相を修正するためには、 位相誤差テ一 ブル 1 4 — 1 と 1 4 — 2の 2つを用意しておかなければならず、 B
P S K変調方式の復調時に基準搬送波 f C 1、 f c 2の位相を修正する ためには、 位相誤差テーブル 1 5 _ 1 〜 1 5— 3の 3つを用意して おかなければならず、 必要なメモリ容量が大規模になるという問題 があった。
本発明は、 回路規模が小さくて済む受信機を提供することを、 そ の目的とする。
発明の開示
本発明の受信機では、 相数の異なる複数種の P S K変調方式によ り変調されたディ ジ夕ル信号が時間多重された P S K被変調信号を、 搬送波再生手段で再生された搬送波を用いて復調し、 I 、 Qシンポ ルス 卜リームデ一夕を出力する復調手段と、 復調手段から出力され た I 、 Qシンボルス トリームデータの送信側に対する位相回転角を 検出する受信信号位相回転角検出手段と、 復調手段から出力された I 、 Qシンポルス トリームデータの位相を、 受信信号位相回転角検 出手段で検出された位相回転角分だけ逆位相回転して出力する逆位 相回転手段と、 を備え、 復調手段の搬送波再生手段は、 変調方式別 に、 復調後の種々の I 、 Qシンボルス トリームデータ組に対する搬 送波位相誤差データを記憶した位相誤差テーブルを有し、 復調手段 が或る変調方式部分を復調している間、 該当する変調方式の位相誤 差テーブルから復調後の I 、 Qシンボルス トリームデータに対応す る位相誤差データを読み出し、 搬送波の位相を修正するようにした 受信機において、
搬送波再生手段は、 復調手段が受信信号の或る変調方式部分を復 調している間、 該当する変調方式の位相誤差テーブルから、 逆位相 回転手段から出力された復調後の I 、 Qシンポルストリームデ一夕 に対応する位相誤差データを読み出し、 搬送波の位相を修正するよ うにしたこと、 を特徴としている。
搬送波再生手段の位相誤差テーブルからは、 逆位相回転手段で絶 対位相化後の I 、 Qシンポルストリームデータに対応する位相誤差 データを読み出すようにしたので、 受信信号位相回転角の値にかか わらず、 位相誤差テーブルに入力される I 、 Qシンポルストリーム データの受信信号点が送信側と同一となる。 このため、 搬送波再生 手段に設ける位相誤差テーブルは、 各変調方式とも 1つで済み、 搬 送波再生手段に備える位相誤差テーブルを減らすことができ、 回路 構成の大幅な簡略化が可能となる。
図面の簡単な説明
第 1図は、 本発明の第 1の実施の形態に係る P S K被変調波受信 機の要部の構成を示すブロック図である。
第 2図は、 第 1図中の位相回転角判別回路の出力する受信信号位 相回転角信号と受信信号位相回転角の関係を示す説明図である。 第 3図は、 第 1図中の平均化回路の構成例を示すブロック図であ る。
第 4図は、 バイナリ符号とグレイ符号の対応関係を示す説明図で ある。
第 5図は、 本発明の第 2の実施の形態に係る P S K被変調波受信 機の要部の構成を示すブロック図である。
第 6図は、 第 5図中のバイナリ変換器の入出力の対応関係を示す 説明図である。
第 7図は、 第 1図の変形例に係る P S K被変調波受信機の要部の 構成を示すブロック図である。
第 8図は、 第 5図の変形例に係る P S K被変調波受信機の要部の 構成を示すブロック図である。
第 9図は、 階層化伝送方式におけるフレーム構成例を示す説明図 である。
第 1 0図は、 従来の階層化伝送方式による P S K被変調波受信機 の復調回路周辺の構成を示すブロック図である。
第 1 1図は、 P S Kマツビングにおける信号点配置を示す説明図 である。
第 1 2図は、 第 1 0図中の搬送波再生回路の一部省略したブロッ ク図である。
第 1 3図は、 受信信号点の位相の測り方の説明図である。
第 1 4図は、 受信信号位相回転角の測り方の説明図である。
第 1 5図は、 8 P S K用の位相誤差テーブルの説明図である。 第 1 6図は、 Q P S K用の位相誤差テーブルの説明図である。 第 1 7図は、 Q P S K用の位相誤差テーブルの説明図である。 第 1 8図は、 B P S K用の位相誤差テ一ブルの説明図である。 第 1 9図は、 B P S K用の位相誤差テーブルの説明図である。 第 2 0図は、 B P S K用の位相誤差テーブルの説明図である。 第 2 1図は、 B P S K用の位相誤差テーブルの説明図である。 第 2 2図は、 第 1 0図中の同期検出 //再生回路のブロック図であ る。
第 2 3図は、 B P S Kデマッピングを説明するための説明図であ る。
第 2 4図は、 第 2 2図中の同期検出回路の構成を示す回路図であ る。
第 2 5図は、 第 2 2図中の B P S Kデマツバの構成を示す回路図 である。
第 2 6図は、 第 1 0図中の 0 ° 1 8 0 ° 位相回転回路通過前後 のフレーム同期信号の信号点配置図である。
第 2 7図は、 第 1 0図中の位相判定回路が用いる受信信号位相回 転角判別テーブルの説明図である。
発明を実施するための最良の形態
次に、 第 1図を参照して本発明の第 1の実施の形態を説明する。 第 1図は本発明に係る放送受信機 （P S K被変調波受信機） の要 部のブロック図であり、 第 1 0図と同一の構成部分には同一の符号 が付してある。
第 1 0図では、 搬送波再生回路に位相誤差テーブル 1 3、 1 4— 1、 1 4— 2、 1 5 — ：!〜 1 5 — 4の 7つを備えるとともに、 復調 回路から出力された I、 Qシンポルストリームデータ I ( 8 ) 、 Q ( 8 ) を入力させるようにしたが、 第 1図では、 位相誤差テーブル 1 3、 1 4— 1、 1 5 — 1の 3つだけ備えるようにし、 かつ、 リマ ッパ 7から出力された I、 Qシンボルストリームデータ I ' ( 8 ) 、 Q' (8 ) を入力するようにしている。 なお、 リマッパ 7は、 受信信 号位相回転角検出回路で位相回転角が検出されるまでは、 復調回路 から出力された I、 Qシンポルストリームデータ I ( 8 ) 、 Q ( 8 ) に対する位相回転をせず、 入力データをそのまま出力する。
搬送波再生回路 1 0 Cのセレクタ 1 6 Cは、 受信開始後、 伝送構 成識別回路 9がフレームの多重構成を識別し、 かつ、 受信信号位相 回転角検出回路 8 Cが受信信号位相回転角 （Θ) を検出するまでは、 シンボルクロック C L KSYB が立ち上がつている間 （C L KSYB の Hレベル区間。 第 9図 （ 2 ) 参照） 、 8 P S K用の位相誤差テープ ル 1 3 (第 1 5図参照） だけをイネ一ブルとし、 該位相誤差テープ ル 1 3から、 シンボルクロック C L KSYB が立ち上がつている間に リマッパ 7から出力されている I、 Qシンポルス ト リームデ一夕 I ' (8 )、 Q' (8 )に対応する位相誤差データ Δ φ ( 8 ) を読み出し D ZA変換器 1 7へ出力する。 また、 これと平行して、 シンボルク ロック C L KSYB が立ち下がっている間 （C L K S Y B の Lレベル 区間。 第 9図 （ 2 ) 参照） 、 B P S K用の位相誤差テーブル 1 5 — 1 (第 1 8 図参照） だけをイネ一ブルとし、 該位相誤差テーブル 1 5 — 1から、 シンボルクロック C L KSYB が立ち下がっている間 にリマツバ 7から出力されている I、 Qシンポルス トリームデ一夕 I ' (8 )、 Q' (8 )に対応する位相誤差データ Δ φ ( 8 ) の内、 上位 3 ビッ ト （これを位相誤差データ Δ φ ( 3 ) と記す） を読み出して、 受信信号位相回転角検出回路 8 Cに出力する。 位相誤差データ Δ </>
( 3 ) から、 位相誤差の絶対値が、 （πΖ 8 ) + s · (π/4)
( sは 0、 1 ) より大きいか小さいかが判る。
セレクタ 1 6 Cは、 伝送構成識別回路 9がフレームの多重構成を 識別し、 かつ、 受信信号位相回転角検出回路 8 Cが受信信号位相回 転角 （Θ) を検出した後は、 シンボルクロック C L KSYB が立ち上 がっている間、 復調回路 1 Cの復調している受信信号の変調方式に 応じた位相誤差テーブル 1 3または 1 4 — 1 または 1 5 — 1の内の 1つだけをイネ一ブルとし、 シンボルクロック C L K SYB が立ち上 がっている間にリマッパ 7から出力されている I、 Qシンボルス ト リームデータ I ' (8 )、 Q' (8 )に対応する位相誤差データ Δ φ ( 8 ) を読み出し D Z A変換器 1 7へ出力する一方、 シンポルクロック C L KSYB が立ち下がっている間、 B P S K用の位相誤差テーブル 1 5— 1から、 シンボルクロック C L K s YB が立ち下がっている間 にリマツバ 7から出力されている I、 Qシンポルストリームデータ I ' (8)、 Q' (8)に対応する位相誤差データ Δ φ ( 8 ) の内、 上位 3 ビッ トの位相誤差デ一夕 Δ φ ( 3 ) を読み出す。
9 0はディ レイ回路であり、 セレクタ 1 6 Cが読み出した位相誤 差データ ( 3 ) を所定時間遅延して出力する。 ディ レイ回路 9 0は、 フレーム同期検出ノ再生回路 2がリマッパ 7から出力された I、 Qシンボルストリームデータ I ' (8)、 Q' (8)からフレーム同 期信号を捕捉し、 再生フレーム同期信号の最初の部分の出力を開始 したとき、 丁度、 I シンポルストリームデータ I ' (8 ) の内、 フレ ーム同期信号の最初の部分に対応する位相誤差データ Δ φ ( 3 ) が 出力されるようにする。 9 1はディ レイ回路であり、 I シンポルス トリームデ一夕 I ' (8 ) の MS Bである符号ビッ トデータ i ' (1) を所定時間遅延して出力する。 ディ レイ回路 9 1は、 フレーム同期 検出ノ再生回路 2が I 、 Qシンボルス トリームデータ I ' ( 8 ) 、 Q* (8) からフレーム同期信号を捕捉し、 再生フレーム同期信号の 最初の部分の出力を開始したとき、 丁度、 I シンボルス トリーム データ 1 ' (8 ) の内、 フレーム同期信号の最初の部分の符号ビッ ト データ i ' ( l ) が出力されるようにする。
9 2は位相回転角判別回路であり、 ディ レイ回路 9 0、 9 1の出 力の内、 フレーム同期信号に相当する部分から、 リマッパ 7から出 力される I、 Qシンポルストリーム I ' (8)、 Q' (8)の内、 フレー ム同期信号のビッ ト （ 1 ) に相当するシンポル部分について送信側 に対する位相回転角を判別し、 また、 フレーム同期信号のビッ ト ( 0 ) に相当するシンボル部分について送信側に対する位相回転角 を判別し、 判別結果を逐次出力する。 位相回転角判別回路 9 2の内、 9 3は 4ビッ トデ一夕の加算を行う 4ビッ ト加算器であり （但し、 5ビッ ト目への桁上がりはしない） 、 一方の入力側の最上位ビッ ト にディ レイ回路 9 1の出力が入力され、 下位 3ビッ トにディ レイ回 路 9 0の出力が入力されている。 加算器 9 3の他方の入力側にはセ レクタ 94が接続されており、 該セレクタ 9 4は、 フレーム同期検 出 再生回路 2から出力される再生フレーム同期信号のビッ トスト リームを入力し、 ビッ ト （ 0 ) の部分が入力されたときは A ( 4) = ( 0 1 0 1 ) を出力し、 ビッ ト （ 1 ) の部分が入力されたときは B (4) = ( 1 1 0 1 ) を出力する。 加算器 9 3は加算結果の上位 3ビッ トを受信信号位相回転角信号 R ( 3 ) として出力する。
9 5は受信信号位相回転角信号 R ( 3 ) を平均化する平均化回路 であり、 ここでは、 一例としてフレーム同期信号を 4フレーム分に わたり平均化し、 受信信号位相回転角信号 AR ( 3 ) として出力す る。 平均化回路 9 5の具体例は後述する。 1 1 0は平均化回路 9 5 が受信信号位相回転角信号 AR ( 3 ) を出力する度に、 レジスタ 1 1 1に保持された前回の受信信号位相回転角信号 O R ( 3 ) と今回 の受信信号位相回転角信号 AR ( 3 ) を加算し、 結果を新たな受信 信号位相回転角信号 O R ( 3 ) として、 リマツバ 7などに出力する 3 ビッ ト加算器である （但し、 4ビッ ト目への桁上がりはしない） 。 1 1 1は加算器 1 1 0の出力する受信信号位相回転角信号 O R ( 3 ) を保持するレジスタである。 これらの加算器 1 1 0、 レジスタ 1 1 1の働きは後述する。
その他の構成部分は第 1 0図と全く同様に構成されている。
次に、 上記した実施の形態の動作を説明する。 なお、 予め、 レジスタ 1 1 1は （ 0 0 0 ) にクリァされているも のとする。
( 1 ) 受信開始
受信開始時、 リマッパ 7は位相回転をせず、 復調回路 1 じから， 入力した I、 Qシンポルストリーム I ( 8 ) 、 Q ( 8 ) をそのまま I ' (8 )、 Q' (8 )として出力する。
搬送波再生回路 1 0 Cのセレクタ 1 6 Cは、 受信開始後、 伝送構 成識別回路 9がフレームの多重構成を識別し、 かつ、 受信信号位相 回転角検出回路 8 Cが受信信号位相回転角を検出するまでは、 シン ポルクロック C L KSYB が立ち上がつている間、 8 P S K用の位相 誤差テーブル 1 3だけをイネ一ブルとし、 該位相誤差テーブル 1 3 から、 シンボルクロック C L K SY B が立ち上がつている間にリマッ パ 7から出力されている I、 Qシンボルストリームデータ I ' (8)、 Q' (8 ) に対応する位相誤差データ Δ φ ( 8 ) を読み出し、 D/A 変換器 1 7へ出力する。 また、 これと平行して、 シンポルクロック C L KSYB が立ち下がっている間、 B P S K用の位相誤差テーブル 1 5 - 1だけをイネ一ブルとし、 位相誤差テ一ブル 1 5— 1から、 シンポルクロック C L K SY B が立ち下がっている間にリマッパ 7か ら出力されている I、 Qシンボルストリームデ一夕 (8 )、 Q' (8 ) に対応する位相誤差データ Δ ψ ( 8 ) の内、 上位 3ビッ トの位相誤 差データ Δ φ ( 3) を読み出し、 ディ レイ回路 9 0に出力する。
セレクタ 1 6 Cが 8 P S K用の位相誤差テーブル 1 3から位相誤 差データ ( 3 ) を読み出し、 D /A変換器 1 7に出力すると、 DZA変換器 1 7で位相誤差電圧に変換されたあと、 L P F 1 8で 低域成分が取り出されて制御電圧として V C O 1 1に印加される。 位相誤差データ Δ φ ( 8 ) が 0であれば、 L P F 1 8の出力は変化 せず、 基準搬送波 f c l、 f C 2の位相は変化しないが、 位相誤差デ一 夕厶 φ ( 8 ) が +であれば L P F 1 8の出力が大きくなり、 基準搬 送波 f c l、 f C2の位相が遅れ、 逆に、 位相誤差データ ( 8 ) が —であれば L P F 1 8の出力が小さくなり、 基準搬送波 f cl、 f c 2 の位相が進む。 これにより、 基準搬送波 f c l、 f C 2の位相は受信 搬送波の位相と一定の関係を保つように修正される。 この結果、 復 調回路 1 Cは、 送信側での位相 0、 7 ノ4、 2 π/4, 3 πΖ4、 4 π / 4 , 5 π/4、 6 π/4、 7 πノ 4の信号点配置 " 0 " 〜 " 7 " のディ ジタル信号を、 各々、 受信側の I — Q位相面上で Θ = m X π / 4 (但し、 m= 0〜 7の内、 任意の 1つの整数） だけ回転 した位置に修正する。
一方、 位相誤差テーブル 1 5— 1において、 I、 Qシンボルス ト リームデータ I ' (8)、 Q' (8 )に対応する位相誤差データ Δ φの上 位 3ビッ ト Δ φ ( 3 ) は、 位相誤差の絶対値が、 （ 8 ) + s · ( 7T / 4 ) ( 3 は 0、 1 ) より大きいか小さいかが判るビッ ト数で ある （第 1 8図参照） 。 この Δ φ ( 3 ) と I シンポルス トリ一ムデ 一夕 1 ' (8)の MS Bである符号ビッ トデータ i ' (l )とを組み合わ せ、 簡単な演算処理をすると、 リマッパ 7の出力側で見た受信信号 点が 8つの信号点配置 " 0 " 〜 " 7 " のいずれに該当するか判別で きる。 フレーム同期信号のビッ ト （ 0 ) (またはビッ ト（1 )) の部 分の送信側の信号点配置が " 0 " (または " 4 " ) と決まっている ので、 位相誤差データ 厶 Φ ( 3 ) と I シンポルス ト リームデ一夕 I ' (8 ) の符号ビッ トデータ i ' ( 1 ) から、 リマッパ 7の出力側で 見た受信信号位相回転角が一義的に求まることになる。 受信信号位相回転角検出回路 8 Cでは、 まず、 ディ レイ回路 9 0、 9 1 により、 セレクタ 1 6 Cから出力された位相誤差データ Δ Φ ( 3 ) と、 リマッパ 7の出力から取り出した I シンボルストリーム デ一夕 1 ' (8)の符号ビッ トデータ i ' (l )を遅延して、 フレーム同 期検出/再生回路 2が I、 Qシンボルストリームデ一夕 I ' (8 ) 、 Q' (8 ) からフレーム同期信号を捕捉し、 再生フレーム同期信号の 出力を開始したとき、 ディ レイ回路 9 0から I シンポルストリーム データ I ' (8 ) のフレーム同期信号部分の先頭に対応する位相誤差 データ厶 φ ( 3 ) が出力されるようにし、 ディ レイ回路 9 1から I シンボルストリームデータ 1 ' (8) のフレーム同期信号部分の先頭 に対応する符号ビッ トデータ i ' (l ) が出力されるようにタイミン グ合わせをする。 ディ レイ回路 9 1 と 9 0の出力は加算器 9 3の一 方の入力側の上位ビッ 卜と下位ビッ トとして入力される。
受信開始後、 暫くするとフレーム同期検出ノ再生回路 2が I、 Q シンボルストリーム I ' (8)、 Q' (8 )のフレーム同期信号を捕捉し、 再生フレーム同期信号を出力する。 すると、 セレクタ 9 4は、 再生 フレーム同期信号のビッ ト （ 0 ) の部分では、 A (4) = ( 0 1 0 1 ) を選択して出力し、 ビッ ト （ 1 ) の部分では B (4) = ( 1 1 0 1 ) を選択して出力する。 加算器 9 3は 2 0ビッ トの再生フレー ム同期信号の各ビッ ト位置において、 一方の入力と他方の入力の加 算演算をし、 上位 3ビッ トを出力する。 すると、 加算器 9 3からは、 リマッパ 7の出力側で見た受信信号位相回転角 Θを第 2図 （ 1 ) に 示す如く、 0、 π/4、 2 7Γ / 4 3 π/4、 4 π / 4 , 5 ττ/4、 6 π / 4 , 7 π/4に分け、 1 0進表現の R = 0 ~ 7に対応付け、 Rを 3ビッ ト自然 2進数で表現した受信信号位相回転角信号 R ( 3 ) が出力される （第 2図 （ 2 ) 参照） 。
平均化回路 9 5は、 フレーム同期検出/再生回路 2からフレーム 同期信号区間信号を入力している間、 加算器 9 3の出力を取り込み、 4フレームにわたり平均し、 結果を受信信号位相回転角信号 A R ( 3 ) として出力する。 受信信号位相回転角信号 R ( 3 ) に対して 平均化を行うのは、 受信 C/Nの悪化による受信べ一スパンド信号 の微少な位相変化、 振幅変動が生じた場合にも安定して受信信号位 相回転角が求められるようにするためである。
平均化回路 9 5の一例を第 3図に示す。 加算器 9 3から出力され た受信信号位相回転角信号 R ( 3 ) をグレイ符号変換器 9 6により、 第 4図 （ 1 ) に従い 3 ビッ トのグレイ符号に変換する。 グレイ符号 は、 隣合う符号間で 1つのビッ ト位置しか変化が生じない性質を持 つ。 グレイ符号変換器 9 6の出力側には、 ビッ ト位置 G 0〜G 2の 別に多数決判定回路 9 7— ：！〜 9 7— 3が設けられており、 4フレ ームにわたるフレーム同期信号区間信号を入力している間、 グレイ 符号変換器 9 6からビッ ト （ 1 ) と （ 0 ) のいずれが多く出力され たか決定する。 多数決判定回路 9 7 - 1〜 9 7— 3の出力 F 0〜F 2はバイナリ符号変換器 9 8に入力され、 グレイ符号変換器 9 6と は逆の変換が第 4図 （ 2 ) に従い行われる。 バイナリ符号変換器 9 8の出力が受信信号位相回転角信号 AR ( 3 ) として出力される。 なお、 グレイ符号変換器 9 6とバイナリ符号変換器 9 8を省略し、 加算器 9 3の出力を直接、 多数決判定回路 9 7— 1 ~ 9 7 — 3に入 力して多数決判定することも可能である。 しかし、 一旦、 グレイ符 号化することにより、 受信信号位相回転角信号 R ( 3 ) の示す位相 が兀 4変わっても、 符号の変化は常に 1つのビッ ト位置だけとな り、 受信 CZNの悪化による受信ベースバンド信号の微少な位相変 化、 振幅変動が生じ、 受信信号位相回転角信号 R ( 3 ) が誤って π / 4ずれても、 その影響を最小限に抑えることができ、 信頼性が高 まる。
平均化回路 9 5から出力された受信信号位相回転角信号 AR ( 3 ) は加算器 1 1 0でレジス夕 1 1 1の保持値と加算されるが、 最初は 保持値が （ 0 0 0 ) なので、 AR ( 3 ) をそのまま復調回路 1 Cの 出力点で見た送信側に対する受信信号位相回転角信号 OR ( 3 ) と してリマツバ 7に出力し、 また、 レジス夕 1 1 1に出力して保持さ せる。 例えば、 OR ( 3 ) の示す受信信号位相回転角 Θが 3 π/ 4 であれば、 リマツバ 7は （― 3 πΖ4) だけ位相回転して絶対化を 行う。 レジス夕 1 1 1には （ 0 1 1 ) が保持される。
( 2 ) 通常受信動作
フレーム同期検出ノ再生回路 2がフレーム同期信号を捕捉すると、 直ぐに、 伝送構成識別回路 9が多重構成を識別し、 復調回路 1 じか ら出力された現在の I、 Qシンボルス トリーム I ( 8 ) 、 Q ( 8 ) がどの変調方式部分かを示す変調方式識別信号 DMをセレクタ 1 6 Cなどに出力する。
加算器 1 1 0から受信信号位相回転角信号 O R ( 3 ) が出力され、 リマツバ 7により絶対位相化がなされると、 セレクタ 1 6 Cは、 伝 送構成識別回路 9から入力した変調方式識別信号 DMを用いて、 復 調回路 1 Cが 8 P S K変調方式部分の復調を行っている期間は、 シ ンポルクロック C L KSYB が立ち上がつている間、 位相誤差テープ ル 1 3だけをイネ一ブルとし、 該位相誤差テーブル 1 3から、 リマ ッパ 7から出力された I、 Qシンボルス トリームデータ I ' ( 8 ) 、 Q' (8) に対応する位相誤差データ Δ φ ( 8 ) を読み出し、 D/A 変換器 1 7へ出力する。 この結果、 受信搬送波の位相変動に関わら ず、 Γ (8 ) 、 Q' (8 ) が I ( 8 ) 、 Q ( 8 ) に比べて 7? =— Θ = - 3 π/4だけ位相回転していることを考えれば、 送信側の信号点 配置 " 0 " 、 " 1 " 、 " 2 " 、 " 3 '， 、 " 4 ,' 、 " 5，' 、 " 6 " 、
" 7 " に 8 P S Kマッピングされたディジタル信号 （ a b c ) の受 信信号点が、 各々、 リマッパ 7の入力側で見て、 Θだけ位相回転し た信号点配置 " 3 " 、 " 4 " 、 " 5 " 、 " 6 " 、 " 7 " 、 " 0 " 、
" 1 " 、 " 2 " に現れるように基準搬送波 f C1、 f C2の位相が修正 される。
このとき、 復調回路 1 Cから出力された 8 P S K変調方式部分の I、 Qシンポルス トリ一ムデ一夕 I ( 8 ) 、 Q ( 8 ) は、 リマッパ 7により 7] =— Θ==— 3 π 4だけ位相回転されて絶対位相化され ているので、 リマッパ 7から出力される I、 Qシンポルス トリーム データ I ' (8)、 Q" (8 )の受信信号点は送信側と一致する。
復調回路 1 Cが Q P S Κ変調方式部分の復調を行っている期間は、 セレクタ 1 6 Cは、 シンポルクロック C L KSYB が立ち上がつてい る間、 位相誤差テーブル 1 4— 1だけをイネ一ブルとし、 該位相誤 差テーブル 1 4一 1から、 I、 Qシンポルストリームデ一夕 (8 )、 Q' (8 ) に対応する位相誤差デ一夕△ φ ( 8 ) を読み出し、 DZA 変換器 1 7へ出力する。 これにより、 I ' (8)、 Q' (8)は I ( 8) 、 Q ( 8 ) に比べて 7] =— Θ =— 3 π / 4だけ位相回転していること を考えれば、 送信側の信号点配置 " 1 " 、 " 3 " 、 " 5 " 、 " 7 " に Q P S Κマッピングされたディ ジタル信号 （d e ) が、 各々、 リ マツパ 7の入力側で見て信号点配置 " 4 " 、 " 6 " 、 " 0 " 、 " 2 " に現れるように基準搬送波 f C1、 f C2の位相が修正されるので、 8 P S Kでの受信信号位相回転角 Θと同じ位相回転角に保持される。 復調回路 1 Cから出力された Q P S K変調方式部分の I 、 Qシンポ ルス トリームデータ I ( 8 ) 、 Q ( 8 ) は、 リマッパ 7により— Θ = _ 3 π / 4だけ位相回転されるので、 リマツバ 7から出力される I 、 Qシンポルス トリームデ一夕 I ' (8 )、 Q' (8 )の受信信号点は 送信側と一致する。
復調回路 1 Cが B P S K変調方式部分の復調を行っている期間は、 シンボルクロック C L KSYB が立ち上がつている間、 位相誤差テー ブル 1 5 — 1だけをイネ一ブルとし、 該位相誤差テーブル 1 5 — 1 から、 I 、 Qシンボルス トリームデ一夕 I ' (8)、 Q' (8 )に対応す る位相誤差データ Δ Φ ( 8 ) を読み出し、 DZA変換器 1 7へ出力 する。 これにより、 I ' (8)、 Q' (8 )が I ( 8 ) 、 Q ( 8 ) に比べ て— Θ =— 3 πΖ 4だけ位相回転していることを考えれば、 送信側 の信号点配置 " 0 " 、 " 4 " に B P S Κマツビングされたディ ジ夕 ル信号 （ f ) が、 各々、 受信側の信号点配置 " 3 " 、 " 7 " に現れ るように基準搬送波 f C1、 ί C2の位相が修正されるので、 8 P S Kでの受信信号位相回転角 Θと同じ位相回転角に保持される。 復調 回路 1 Cから出力された B P S K変調方式部分の I 、 Qシンボルス トリ一ムデータ I ( 8 ) 、 Q ( 8 ) は、 リマッパ 7により 7? = — ® = - 3 π / 4だけ位相回転されるので、 リマツパ 7から出力される I 、 Qシンボルス トリームデ一夕 I ' (8 )、 Q' (8 )の受信信号点は 送信側と一致する。
なお、 通常受信動作時も、 セレクタ 1 6 Cはシンポルクロック C L KSYB が立ち下がっている間、 位相誤差テ一ブル 1 5 — 1だけを アクティブとし、 該位相誤差テーブル 1 5— 1から、 シンボルクロ ック C L KSYB が立ち下がっている間にリマッパ 7から出力された I、 Qシンボルストリームデータ I ( 8 ) '、 Q ( 8 ) ' に対応す る位相誤差データ Δ Φ ( 3 ) を読み出し、 ディ レイ回路 9 0へ出力 する。 そして、 位相回転角判別回路 9 2はディ レイ回路 9 0、 9 1 の出力に基づき位相回転角を判別し、 判別結果を受信信号位相回転 角信号 R ( 3 ) の形で出力し、 平均化回路 9 5が 4フレーム分平均 化して受信信号位相回転角信号 AR ( 3 ) として出力する。
受信信号位相回転角検出回路 8 Cの位相回転角判定回路 9 2 と平 均化回路 9 5が 2回目の位相回転角の検出を行い、 受信信号位相回 転角信号 AR ( 3 ) を出力したとき、 該受信信号位相回転角信号 A R ( 3 ) はリマッパ 7で絶対位相化後の I ' (8 )、 Q' (8 )で見た送 信側に対する位相回転角を示す。 よって、 レジス夕 1 1 1に保持さ れた前回の受信信号位相回転角信号 O R ( 3 ) と加算することで、 リマツバ 7の入力側で見た送信側に対する受信信号位相回転角信号 OR ( 3 ) が求まり、 この受信信号位相回転角信号 O R ( 3 ) をリ マツパ 7に出力して 2回目の位相回転を行わせ （O R ( 3 ) の示す 受信信号位相回転角を Θとすると、 —Θだけ位相回転させる） 、 ま た、 レジスタ 1 1 0に保持させる。 以下、 受信信号位相回転角検出 回路 8 Cの位相回転角判定回路 9 2と平均化回路 9 5が新たな位相 回転角の検出をする度に同様の処理を繰り返す。
この実施の形態によれば、 搬送波再生回路 1 0 Cの位相誤差テー ブルにはリマツパ 7で絶対位相化後の I、 Qシンポルストリームデ 一夕 I ' (8 )、 Q' (8)を入力させるようにしたので、 通常受信時、 受信信号位相回転角の値にかかわらず、 位相誤差テーブルに入力さ れる I 、 Qシンポルス トリームデータ (8 )、 Q' ( 8 )の受信信号 点が送信側と同一となる。 このため、 搬送波再生回路 1 0 Cに設け る位相誤差テーブルは、 各変調方式とも 1つで済み、 搬送波再生回 路 1 0 Cに備える位相誤差テーブルを減らすことができ、 回路構成 の大幅な簡略化が可能となる。
また、 復調後のフレーム同期信号のビッ ト （ 1 ) (ビッ ト（0 )) に相当する部分の I 、 Qシンボルス トリームデ一夕に対応する B P S K変調用の位相誤差テーブルによる位相誤差データの内、 位相誤 差の絶対値が、 （7t Z 8 ) + s ' ( π / 4 ) ( s は 0、 1 ) より大 きいか小さいかが判る上位 3 ビッ 卜と、 I シンボルス トリームデー タ 1 ' (8 )の符号ビッ トデータ i ' ( l )とから、 フレーム同期信号の ビッ ト （ 1 ) (ビッ ト（0 )) に相当する部分の I 、 Qシンポルス ト リームデータ I ( 8 ) 、 Q ( 8 ) の位相回転角を判別するようにし たので、 簡単な演算で受信信号位相回転角を判別できる。 よって、 位相回転角の判別用に専用の大規模な R OMを用いなくて済み、 回 路規模を小さくすることができる。
なお、 上記した実施の形態では、 I シンポルス トリームデータ I ' (8 ) の符号ビッ トデ一夕 i ' ( 1 ) を用いたが、 代わりに、 Qシ ンポルストリームデータ Q' (8 ) の M S Bである符号ビッ トデ一夕 を用いるようにしても良い。 この変更は、 セレクタ 9 4が選択する A ( 4 ) と B ( 4 ) の値を適宜変更するだけで行える。
また、 I 、 Qシンボルス トリームデータのフレーム同期信号部分 のビッ ト （ 1 ) の部分と （ 0 ) の部分の両方について位相回転角を 判別したが、 一方だけ行うようにしても良い。 また、 平均化回路 9 5での平均化の仕方も種々の変更が可能であり、 1 フレーム分や 2 フレーム分だけ平均化するようにしたり、 フレーム同期信号の特定 位置の 1 ビッ トまたは複数ビッ トにっき、 複数フレームにわたり平 均化するようにしても良い。
次に、 第 5図を参照して本発明の第 2の実施の形態を説明する。 第 5図は本発明に係る放送受信機 （P S K被変調波受信機） の要 部のブロック図であり、 第 1図と同一の構成部分には同一の符号が 付してある。
第 1図に示す実施の形態では、 B P S K用の位相誤差テーブル 1 5— 1から位相誤差データ Δ φ ( 3 ) を読み出すようにしたが、 第 5図では Q P S K用の位相誤差テーブル 1 4一 1 (第 1 6図参照） から位相誤差データ Δ Φ ( 3 ) を読み出すようにしている。
搬送波再生回路 1 0 Dのセレクタ 1 6 Dは、 受信開始後、 伝送構 成識別回路 9がフレームの多重構成を識別し、 かつ、 受信信号位相 回転角検出回路 8 Dが受信信号位相回転角を検出するまでは、 シン ボルクロック C L KSYB が立ち上がつている間、 8 P S K用の位相 誤差テーブル 1 3だけをイネ一ブルとし、 該 8 P S K用の位相誤差 テーブル 1 3から、 シンポルクロック C L KSYB が立ち上がつてい る間にリマツバ 7から出力された I 、 Qシンポルストリームデータ I ' (8)、 Q' (8 )に対応する位相誤差デ一夕 Δ <ί) ( 8 ) を読み出し D ZA変換器 1 7へ出力する。 また、 これと平行して、 シンボルク ロック C L KSYB が立ち下がっている間、 Q P S K用の位相誤差テ —ブル 1 4一 1だけをイネ一ブルとし、 該位相誤差テーブル 1 4一 1から、 シンボルクロック C L K SYB が立ち下がっている間にリマ ツバ 7から出力された I 、 Qシンポルストリームデータ I ' (8 ) 、 Q' (8 ) に対応する位相誤差データ Δ φ ( 8 ) の内、 上位 3 ビッ ト の位相誤差データ Δ φ ( 3 ) を読み出す。 位相誤差データ Δ φ ( 3 ) から、 位相誤差の絶対値が πΖ 8より大きいか小さいかが判る。
伝送構成識別回路 9がフレームの多重構成を識別し、 かつ、' 受信 信号位相回転角検出回路 8 Dが受信信号位相回転角 Θを検出した後 は、 セレクタ 1 6 Dは、 シンボルクロック C L KSYB が立ち上がつ ている間、 復調回路 1 Dが現在復調している受信信号の変調方式に 応じた位相誤差テーブルから、 I 、 Qシンポルス ト リームデータ I ' (8)、 Q' (8)に対応する位相誤差デ一夕 Δ φ ( 8 ) を読み出し DZA変換器 1 7へ出力する一方、 シンボルクロック C L KSYB が 立ち下がっている間、 Q P S K用の位相誤差テ一ブル 1 4— 1から、 I、 Qシンボルス トリームデータ I ' (8)、 Q' (8)に対応する位相 誤差データ Δ Φ ( 3 ) を読み出す。
9 0はディ レイ回路であり、 セレクタ 1 6 Dが読み出した位相誤 差データ Φ ( 3 ) を所定時間遅延して出力する。 ディ レイ回路 9 0は、 フレーム同期検出 再生回路 2が I、 Qシンボルス トリーム データ I ' (8)、 Q' (8 )からフレーム同期信号を捕捉し、 再生フレ —ム同期信号の最初の部分の出力を開始したとき、 丁度、 I シンポ ルス トリームデータ 1 ' (8) のフレーム同期信号の最初の部分に対 応する位相誤差データ Δ Φ ( 3 ) が出力されるようにする。 9 1は ディ レイ回路であり、 I シンポルス トリーム I ' (8 ) の MS Bであ る符号ビッ トデータ i ' (1 ) を所定時間遅延して出力する。 ディ レ ィ回路 9 1は、 フレーム同期検出ノ再生回路 2が I、 Qシンポルス トリ一ムデ一夕 I ' (8 )、 Q' (8 )からフレーム同期信号を捕捉し、 再生フレーム同期信号の最初の部分の出力を開始したとき、 丁度、 I シンボルス トリームデ一夕 I ' (8 ) の内、 フレーム同期信号の最 初の部分の符号ビッ トデータ i ' (l ) が出力されるようにする。
9 9はディ レイ回路であり、 Qシンポルストリームデータ Q' (8) の MS Bである符号ビッ トデータ Q' (1) を所定時間遅延して出力 する。 ディ レイ回路 9 9は、 フレーム同期検出ノ再生回路 2が I、 Qシンポルス トリ一ムデ一夕 I ' (8)、 Q' (8)からフレーム同期信 号を捕捉し、 再生フレーム同期信号の最初の部分の出力を開始した とき、 丁度、 Qシンポルストリームデータ Q' (8 ) の内、 フレーム 同期信号の最初の部分の符号ビッ トデータ Q' (l) が出力されるよ うにする。
9 2 Bは位相回転角判別回路であり、 ディ レイ回路 9 0、 9 1、
9 9の出力のフレーム同期信号に相当する部分から、 リマッパ 7か ら出力される I、 Qシンポルストリーム Γ (8 )、 Q' (8)の内、 フ レーム同期信号のビッ ト （ 1) に相当するシンボル部分について送 信側に対する位相回転角を判別し、 また、 フレーム同期信号のビッ ト （0) に相当するシンボル部分について送信側に対する位相回転 角を判別し、 判別結果を逐次出力する。 位相回転角判別回路 9 2 B の内、 1 00は 3ビッ トデータの加算を行う 3ビッ ト加算器であり
(但し、 4ビッ ト目への桁上がりはしない） 、 ディ レイ回路 9 0の 出力と C (3) = ( 1 1 0) を加算し、 下位 2ビッ トを出力する。
1 0 1はバイナリ変換器であり、 ディ レイ回路 9 9の出力を上位 ビッ ト、 ディ レイ回路 9 1の出力を下位ビッ トとして合わせた 2 ビッ トの出力を第 6図に従い、 バイナリ符号に変換して出力する。
1 0 2は 4ビッ トデータの加算を行う 4ビッ ト加算器であり （但し、 5ビッ ト目への桁上がりはしない） 、 一方の入力側の上位 2ビッ ト にバイナリ変換器 1 0 1の出力が入力され、 下位 2ビッ 卜に加算器 1 0 0の加算結果の下位 2ビッ 卜が入力されている。 加算器 1 0 2 の他方の入力側にはセレクタ 1 0 3が接続されており、 該セレクタ 1 0 3は、 フレーム同期検出/再生回路 2から出力される再生フレ ーム同期信号のビッ トストリームを入力し、 ビッ ト （ 0 ) の部分が 入力されたときは D (4) = ( 1 1 1 1 ) を出力し、 ビッ ト （ 1 ) の部分が入力されたときは E (4) = ( 0 1 1 1 ) を出力する。 加 算器 1 0 2は加算結果の上位 3ビッ トを受信信号位相回転角信号 R ( 3 ) として出力する。
9 5は受信信号位相回転角信号 R ( 3 ) を平均化する平均化回路 であり、 ここでは、 一例としてフレーム同期信号を 4フレーム分に わたり平均化し、 受信信号位相回転角信号 AR ( 3 ) として出力す る。 1 1 0は平均化回路 9 5が受信信号位相回転角信号 AR ( 3 ) を出力する度に、 レジス夕 1 1 1に保持された前回の受信信号位相 回転角信号 OR ( 3 ) と今回の受信信号位相回転角信号 AR ( 3 ) を加算し、 結果を新たな受信信号位相回転角信号〇 R ( 3 ) として、 リマッパ 7などに出力する 3ビッ ト加算器である （但し、 4ビッ ト 目への桁上がりはしない） 。 1 1 1は加算器 1 1 0の出力する受信 信号位相回転角信号 O R ( 3 ) を保持するレジス夕である。
その他の構成部分は第 1図と全く同様に構成されている。
次に、 上記した実施の形態の動作を説明する。
なお、 予め、 レジス夕 1 1 1は （ 0 0 0 ) にクリアされているも のとする。
( 1 ) 受信開始
受信開始時、 リマツバ 7は位相回転をせず、 復調回路 1 Dから 入力した I、 Qシンポルストリーム I ( 8 ) 、 O ( 8 ) をそのまま I ' (8 )、 Q' (8)として出力する。
搬送波再生回路 1 0 Dのセレクタ 1 6 Dは、 受信開始後、 伝送構 成識別回路 9がフレームの多重構成を識別し、 かつ、 受信信号位相 回転角検出回路 8 Dが受信信号位相回転角を検出するまでは、 シン ポルクロック C L KSYB が立ち上がつている間、 8 P S K用の位相 誤差テーブル 1 3だけをイネ一ブルとし、 該位相誤差テーブル 1 3 から、 シンボルクロック C L KSYB が立ち上がつている間にリマッ パ 7から出力された I 、 Qシンボルス トリームデータ I ' ( 8 ) 、 Q' (8 ) の組データに対応する位相誤差デ一夕 Δ φ ( 8 ) を読み出 し D/ A変換器 1 7へ出力する。 また、 これと平行して、 シンボル クロック C L KSYB が立ち下がっている間、 Q P S K用の位相誤差 テーブル 1 4一 1だけをイネ一ブルとし、 該位相誤差テーブル 1 4 — 1から、 シンボルクロック C L K SY B が立ち下がっている間にリ マツパ 7から出力された I、 Qシンボルストリームデータ I ' ( 8 )、 Q' (8 ) の組デ一夕に対応する位相誤差デ一夕 Δ φ ( 8 ) の内、 上 位 3ビッ トの位相誤差デ一夕 Δ φ ( 3 ) を読み出し、 ディ レイ回路 9 0へ出力する。
セレクタ 1 6 Dが 8 P S K用の位相誤差テーブル 1 3から位相誤 差データ ( 8 ) を読み出し DZA変換器 1 7に出力することに より、 復調回路 1 Dは、 送信側での位相 0、 πΖ4、 2 π/ 4, 3 π / 4 π/4、 5 π 4、 6 π/4、 7 π/4の信号点配置 " 0 " 〜 " 7 " のディ ジタル信号を、 各々、 復調回路 1 Dの出力点 で見た受信側の I 一 Q位相面上で Θ =m X π Ζ 4 (但し、 m= 0〜 7の内、 任意の 1つの整数） だけ回転した位置に修正する。
—方、 位相誤差テーブル 1 4— 1において、 I、 Qシンポルスト リームデ一夕 I ' (8 )、 Q' (8 )に対応する位相誤差データ△ φ ( 8 ) の上位 3 ビッ ト Δ φ ( 3 ) は、 位相誤差の絶対値が、 πノ 8より大 きいか小さいかが判るビッ ト数である （第 1 6図参照） 。 この Δ φ ( 3 ) と I、 Qシンポルス トリ一ムデ一夕 I ' (8 )、 Q' (8 )の M S Bである符号ビッ トデータ （1 )、 q ' (1 )とを組み合わせ、 簡単 な演算処理をすると、 リマッパ 7の出力側で見た受信信号点が 8つ の信号点配置 " 0 " 〜 " 7 " のいずれに該当するか判別できる。 フ レーム同期信号のビッ ト （ 0 ) (またはビッ ト（ 1 )) の部分の送信 側の信号点配置が " 0 " (または " 4 " ) と決まっているので、 Δ Φ ( 3 ) と I、 Qシンポルス トリームデ一夕 I ' (8 )、 Q' (8 )の符 号ビッ トデータ i ' (1 )、 q ' (1 )から受信信号位相回転角が一義的 に求まることになる。
受信信号位相回転角検出回路 8 Dでは、 まず、 ディ レイ回路 9 0、 9 1、 9 9により、 セレクタ 1 6 Dから出力された Δ φ ( 3 ) と、 リマッパ 7の出力から取り出した符号ビッ トデータ i ' (1 ) 、 Q ' ( 1 )を遅延して、 フレーム同期検出 Z再生回路 2が I、 Qシンボル ス トリームデータからフレーム同期信号を捕捉し、 再生フレーム同 期信号の出力を開始したとき、 ディ レイ回路 9 0から I シンポルス トリームデ一夕 1 ' (8 ) のフレーム同期信号部分の先頭に対応する 位相誤差デ一夕 ( 3 ) が出力されるようにし、 ディ レイ回路 9 1から I シンボルス ト リームデータ 1 ' (8 ) のフレーム同期信号部 分の先頭に対応する符号ビッ トデータ （1 ) が出力されるように し、 ディ レイ回路 9 9から Qシンボルス トリームデータ Q' (8 ) の フレーム同期信号部分の先頭に対応する符号ビッ トデータ Q ' (1 ) が出力されるようにタイミング合わせをする。 ディ レイ回路 9 9、 9 1の出力はバイナリ変換されたあと、 加算器 1 0 2の一方の入力 の上位ビッ トとして入力される。 ディ レイ回路 9 0の出力は加算器 1 0 0で C ( 3 ) = ( 1 1 0 ) と加算されたあと、 下位 2ビッ トが 加算器 1 0 2の一方の入力の下位 2ビッ トとして入力される。
受信開始後、 暫くするとフレーム同期検出ノ再生回路 2が I、 Q シンボルストリーム I ' (8)、 Q' (8 )のフレーム同期信号を捕捉し、 再生フレーム同期信号を出力する。 すると、 セレクタ 1 0 3は、 再 生フレーム同期信号のビッ ト （ 0 ) の部分では、 D ( 4) = ( 1 1
I I ) を選択して出力し、 ビッ ト （ 1 ) の部分では E ( 4 ) = ( 0
I I I ) を選択して出力する。 加算器 1 0 2は 2 0ビッ トの再生フ レーム同期信号の各ビッ ト位置において、 一方の入力と他方の入力 の加算演算をし、 上位 3ビッ トを出力する。 すると、 加算器 1 0 2 からは、 受信信号位相回転角 Θを第 2図 （ 1 ) に示す如く、 0、 π Ζ4、 27C / 4 , 3 π / 4 > 4 π / 4 , 5 π / 4 , 6 π / 4 , 7 π Ζ 4に分け、 1 0進表現の R= 0〜 7に対応付けたとき、 Rを 3ビ ッ ト自然 2進数で表現した受信信号位相回転角信号 R ( 3 ) が出力 される （第 2図 （ 2 ) 参照） 。
平均化回路 9 5は、 フレーム同期検出ノ再生回路 2からフレーム 同期信号区間信号を入力している間、 加算器 1 0 2の出力を取り込 み、 第 1図の場合と同様にして 4フレームにわたり平均し、 結果を 受信信号位相回転角信号 AR ( 3 ) として出力する。 AR ( 3 ) は 加算器 1 1 0でレジスタ 1 1 1の保持値と加算されるが、 最初は保 持値が （ 0 0 0 ) なので、 AR ( 3 ) をそまま復調回路 1 Dの出力 点で見た送信側に対する受信信号位相回転角信号 O R ( 3 ) として リマッパ 7に出力し、 また、 レジスタ 1 1 1に出力して保持させる。 例えば、 OR ( 3 ) の示す受信信号位相回転角 Θが 2 π / 4であれ ば、 リマッパ 7は （― 2 πΖ4) だけ位相回転して絶対化を行う。 レジス夕 1 1 1には （ 0 1 0 ) が保持される。
( 2 ) 通常受信動作
フレーム同期検出 再生回路 2がフレーム同期信号を捕捉すると、 直ぐに、 伝送構成識別回路 9が多重構成を識別し、 復調回路 1 Dか ら出力された現在の I、 Qシンボルストリーム I ( 8 ) 、 Q ( 8 ) がどの変調方式部分かを示す変調方式識別信号 DMをセレクタ 1 6 Dなどに出力する。
加算器 1 1 0から受信信号位相回転角信号 O R ( 3 ) が出力され、 リマツバ 7により絶対位相化がされたあとセレクタ 1 6 Dは、 伝送 構成識別回路 9から入力した変調方式識別信号 DMを用いて、 例え ば、 OR ( 3 ) の示す受信信号位相回転角 Θが 2 Ζ4の場合、 復 調回路 1 0 Dが 8 P S K変調方式部分の復調を行っている期間は、 シンボルクロック C L KSYB が立ち上がつている間、 位相誤差テー ブル 1 3だけをイネ一ブルとし、 該位相誤差テーブル 1 3から、 I、 Qシンボルス トリームデータ I ' (8 )、 Q' (8)に対応する位相誤差 データ Δ Φ ( 8 ) を読み出し、 DZA変換器 1 7へ出力する。 この 結果、 I ' (8 )、 Q' (8)は I ( 8 ) 、 Q ( 8 ) に比べて τ? =— 2 π ノ 4だけ回転していることを考えれば、 受信搬送波の位相変動に関 わらず、 送信側の信号点配置 " 0 " 、 " 1 " 、 " 2 " 、 " 3 " 、 " 4 " 、 " 5 " 、 " 6 " 、 " 7 " に 8 P S Κマッピングされたディ ジタル信号 （ a b e ) が、 各々、 リマッパ 7の入力側で見て、 Θだ け位相回転した信号点配置 " 2 " 、 " 3 " 、 "4" 、 " 5" 、 " 6 " 、 " 7 " 、 " 0 " 、 " 1 " に現れるように基準搬送波 ί C1、 f C2の位 相が修正される。
このとき、 復調回路 1 Dから出力された 8 P S K変調方式部分の I、 Qシンポルストリームデータ I ( 8 ) 、 Q ( 8 ) は、 リマツノ、° 7により 7? =— Θ =— 2 ττΖ 4だけ位相回転されて絶対位相化され るので、 リマツバ 7から出力される I、 Qシンポルストリームデー 夕 I ' (8)、 Q' (8 )の受信信号点は送信側と一致する。
復調回路 1 Dが Q P S Κ変調方式部分の復調を行っている期間は、 シンボルクロック C L KSYB が立ち上がつている間、 位相誤差テ一 ブル 1 4— 1だけをイネ一ブルとし、 該位相誤差テーブル 1 4— 1 から、 I、 Qシンポルス トリ一ムデ一夕 I ' (8 )、 Q' (8)に対応す る位相誤差データ Δ Φ ( 8 ) を読み出し、 D/A変換器 1 7へ出力 する。 これにより、 I ' (8)、 Q' (8)は I ( 8 ) 、 Q ( 8 ) に比べ て；？ ==一 2 πΖ4だけ回転していることを考えれば、 送信側の信号 点配置 " 1 " 、 " 3 " 、 " 5 " 、 " 7 " に Q P S Κマッピングされ たディジタル信号 （ a b e ) が、 各々、 リマッパ 7の入力側で見て、 Θだけ位相回転した信号点配置 " 3 " 、 " 5 " 、 " 7 " 、 " 1 " に 現れるように基準搬送波 f C1、 f C2の位相が修正されるので、 8 P S Kでの受信信号位相回転角 Θと同じ位相回転角に保持される。 復 調回路 1 Dから出力された Q P S K変調方式部分の I、 Qシンボル ストリームデータ I ( 8 ) 、 Q ( 8 ) も、 リマッパ 7により
Θ =— 2 π/ 4だけ位相回転されるので、 リマッパ 7から出力され る I、 Qシンボルストリームデータ I ' (8 )、 Q' (8 )の受信信号点 は送信側と一致する。
復調回路 1 Dが B P S K変調方式部分の復調を行っている期間は、 セレクタ 1 6 Dはシンボルクロック C L KSYB が立ち上がつている 間、 位相誤差テーブル 1 5— 1だけをイネ一ブルとし、 該位相誤差 テ一ブル 1 5— 1から、 I、 Qシンボルス トリームデ一夕 I ' (8 )、 Q' (8 ) に対応する位相誤差データ Δ φ ( 8 ) を読み出し、 D/A 変換器 1 7へ出力する。 これにより、 I ' (8 )、 Q' (8)は I ( 8 ) 、 Q ( 8) に比べて 7? =— 27T/ 4だけ回転していることを考えれば、 、 送信側の信号点配置 " 0 " 、 " 4 " に B P S Kマッピングされたデ イ ジタル信号 （ ί ) が、 各々、 受信側の信号点配置 " 2 " 、 " 6 " に現れるように基準搬送波 f c f C 2の位相が修正されるので、 8 P S Kでの受信信号位相回転角 Θと同じ位相回転角に保持される。 復調回路 1 Dから出力された B P S K変調方式部分の I、 Qシンポ ルス トリームデ一夕 I ( 8 ) 、 Q ( 8 ) も、 リマッパ 7により ？7 = 一 Θ-— 2 πΖ 4だけ位相回転されるので、 リマッパ 7から出力さ れる I、 Qシンボルス トリームデータ (8)、 Q' (8)の受信信号 点は送信側と一致する。
なお、 通常受信動作時も、 セレクタ 1 6 Dはシンポルクロック C L KSVB が立ち下がっている間、 位相誤差テーブル 1 4— 1だけを イネ一ブルとし、 該位相誤差テーブル 1 4一 1から、 シンボルクロ ック C L K SYB が立ち下がっている間にリマッパ 7から出力された I、 Qシンポルス トリームデータ I ' (8)、 Q' (8 )に対応する位相 誤差データ ( 3 ) を読み出し、 ディ レイ回路 9 0へ出力する。 そして、 位相回転角判別回路 9 2 Bはディ レイ回路 9 0、 9 1、 9 9の出力に基づき位相回転角を判別し、 判別結果を受信信号位相回 転角信号 R ( 3 ) の形で出力し、 平均化回路 9 5が 4フレーム分平 均化して受信信号位相回転角信号 A R ( 3 ) として出力する。
受信信号位相回転角検出回路 8 Dの位相回転角判別回路 9 2 Bと 平均化回路 9 5が 2回目の位相回転角の検出を行い、 受信信号位相 回転角信号 AR ( 3 ) を出力したとき、 該受信信号位相回転角信号 AR ( 3 ) はリマッパ 7で絶対位相化後の Γ (8 )、 Q' (8 )で見た 送信側に対する位相回転角を示す。 よって、 レジスタ 1 1 1 に保持 された前回の受信信号位相回転角信号 O R ( 3 ) と加算することで、 リマッパ 7の入力側で見た送信側に対する受信信号位相回転角信号 O R ( 3 ) が求まり、 この受信信号位相回転角信号 O R ( 3 ) をリ マツパ 7に出力して 2回目の位相回転を行わせ （OR ( 3 ) の示す 受信信号位相回転角を Θとすると、 一 Θだけ位相回転させる） 、 ま た、 レジスタ 1 1 0に保持させる。 以下、 受信信号位相回転角検出 回路 8 Dの位相回転角判別回路 9 2 Bと平均化回路 9 5が新たな位 相回転角の検出をする度に同様の処理を繰り返す。
この実施の形態によれば、 搬送波再生回路 1 0 Dの位相誤差テー ブルにはリマッパ 7で絶対位相化後の I、 Qシンポルストリームデ 一夕 I ' (8 )、 Q' (8)を入力させるようにしたので、 通常受信時、 受信信号位相回転角の値にかかわらず、 位相誤差テ一ブルに入力さ れる I、 Qシンボルス トリームデータ I ' (8)、 Q' (8)の受信信号 点が送信側と同一となる。 このため、 搬送波再生回路 1 0 Dに設け る位相誤差テーブルは、 各変調方式とも 1つで済み、 搬送波再生回 路 1 0 Dに備える位相誤差テーブルを減らすことができ、 回路構成 の大幅な簡略化が可能となる。
また、 リマッパ 7から出力されたフレーム同期信号のビッ ト （ 1 ) (ビッ ト（0)) に相当する部分の I、 Qシンポルストリームデータ I ' (8 )、 Q' (8 )に対応する Q P S K変調用の位相誤差テーブル 1 4一 1による位相誤差データの内、 位相誤差の絶対値が π/ 8より 大きいか小さいかが判る上位 3 ビッ トと、 I、 Qシンボルス トリー ムデータ (8)、 Q' (8)の符号ビッ トデータ i ' (1 )、 Q' (1 )と から、 復調回路 1 Dの出力点で見たフレーム同期信号のビッ ト （ 1 )
(ビッ ト（0)) に相当する部分の I、 Qシンボルス トリームデータ I ( 8 ) 、 Q ( 8 ) の位相回転角を判別するようにしたので、 簡単 な演算で受信信号位相回転角を判別できる。 よって、 位相回転角の 判別用に専用の大規模な R OMを用いなくて済み、 回路規模を小さ くすることができる。
なお、 上記した実施の形態では、 I、 Qシンボルス トリームデー 夕 I ' (8)、 Q' (8)の中のフレーム同期信号のビッ ト （ 1 ) の部分 とビッ ト （ 0 ) の部分の両方について位相回転角を判別したが、 一 方だけ行うようにしても良い。 また、 平均化の仕方も種々の変更が 可能であり、 1フレーム分や 2フレーム分だけ平均化するようにし たり、 フレーム同期信号の特定位置の 1 ビッ トまたは複数ビッ トに つき、 複数フレームにわたり平均化するようにしても良い。
なお、 第 1図は第 7図の如く変形することが可能である。 第 7図 では第 1図の受信信号位相回転角検出回路 8 Cが 8 Eに置き換えて あり、 位相回転角判別回路 9 2は、 加算器 1 1 0とレジスタ 1 1 1 を省略した位相回転角判別回路 9 2 Eに置き換えてある。 また、 復 調回路 1 Eの各位相誤差テ一ブル 1 3、 1 4— 1、 1 5— 1の I、 Qシンポルストリームデータ I ' (8)、 Q' (8 )の入力側にセレクタ
1 9が設けられており、 シンボルクロック C L KSYB が立ち上がつ ている間はリマツバ 7から出力される I、 Qシンポルストリームデ 一夕 (8 )、 Q' (8 )を各位相誤差テーブル 1 3、 1 4— 1、 1 5 一 1に入力し、 シンボルクロック C L KSYB が立ち下がっている間 は復調回路 1 Eから出力される I、 Qシンポルス トリームデータ I ( 8 ) 、 Q ( 8 ) が各位相誤差テ一ブル 1 3、 1 4 — 1、 1 5 - 1 に入力されるようにしてある。 ディ レイ回路 9 1 には復調回路 1 E から出力される I シンボルス トリームデータ I ( 8 ) の M S Bであ る符号ビッ トデータ i ( 1 ) が入力されている。
そして、 セレクタ 1 6 Cは、 受信開始後、 伝送構成識別回路 9が フレームの多重構成を識別し、 かつ、 受信信号位相回転角検出回路 8 Eが受信信号位相回転角を検出するまでは、 シンボルクロック C L KSYB が立ち上がつている間、 8 P S K用の位相誤差テーブル 1 3だけをイネ一ブルとし、 該位相誤差テーブル 1 3から、 シンポ ルクロ ック C L K S γ B が立ち上がつている間にセレクタ 1 9 を 介してリマッパ 7から入力された I、 Qシンポルス トリームデータ I ' (8 ), Q' (8 )に対応する位相誤差データ Δ φ ( 8 ) を読み出し D ZA変換器 1 7へ出力する。 また、 これと平行して、 シンボルク ロック C L KSYB が立ち下がっている間、 B P S K用の位相誤差テ 一ブル 1 5 — 1だけをイネ一ブルとし、 該位相誤差テーブル 1 5 — 1から、 シンボルクロック C L K SY B が立ち下がっている間にセレ クタ 1 9を介して復調回路 1 Eから出力された I、 Qシンポルス ト リームデータ I ( 8 ) 、 Q ( 8 ) に対応する位相誤差データ Δ φ ( 8 ) の内、 上位 3 ビッ トの位相誤差デ一夕 Δ φ ( 3 ) を読み出す ようにする。
一方、 伝送構成識別回路 9がフレームの多重構成を識別し、 かつ、 受信信号位相回転角検出回路 8 Eが受信信号位相回転角 ®を検出し た後は、 セレクタ 1 6 Cは、 シンボルクロック C L KSYB が立ち上 がっている間、 復調回路 1 Eの復調している受信信号の変調方式に 応じた位相誤差テーブル 1 3または 1 4— 1または 1 5— 1の内の 1つだけをイネ一ブルとし、 シンボルクロック C L K SYB が立ち上 がっている間にセレクタ 1 9を介してリマッパ 7から入力された I、 Qシンボルストリームデータ I ' (8 )、 Q' (8 )に対応する位相誤差 データ ( 8 ) を読み出し DZA変換器 1 7へ出力する一方、 シ ンポルクロック C L KSYB が立ち下がっている間、 B P S K用の位 相誤差テーブル 1 5— 1だけをイネ一ブルとし、 該位相誤差テープ ル 1 5— 1から、 シンポルクロック C L KSYB が立ち下がっている 間にセレクタ 1 9を介して復調回路 1 Eから出力された I、 Qシン ボルストリームデータ I ( 8 ) 、 Q ( 8 ) に対応する位相誤差デー 夕 Δ Φ ( 8 ) の内、 上位 3ビッ トの位相誤差データ Δ φ ( 3 ) を読 み出す。
受信信号位相回転角検出回路 8 Eのディ レイ回路 9 0、 9 1、 加 算器 9 3、 セレクタ 9 4、 平均化回路 9 5にそれぞれ第 1図と同様 の動作をさせることにより、 加算器 9 3と平均化回路 9 5からは、 リマツバ 7の入力側で見た送信側に対する受信信号位相回転角信号 A ( 3 ) 、 AR ( 3 ) を出力させることができ、 第 1図の加算器 1 1 0、 レジス夕 1 1 1 を省略し、 AR ( 3 ) をそのままリマッパ 7 などに出力することができる。
また、 第 5図は第 8図の如く変形することが可能である。 第 8図 では第 5図の受信信号位相回転角検出回路 8 Dが 8 Fに置き換えて あり、 位相回転角判別回路 9 2 Bは、 加算器 1 1 0とレジス夕 1 1 1を省略した位相回転角判別回路 9 2 Fに置き換えてある。 また、 復調回路 1 Fの各位相誤差テ一ブル 1 3、 1 4— 1、 1 5— 1の I、 Qシンボルス トリームデータ I ' (8 )、 Q' (8 )の入力側にセレクタ 1 9が設けられており、 シンボルクロック C L K s YB が立ち上がつ ている間はリマッパ 7から出力される I、 Qシンポルス トリ一ムデ 一夕 I ' (8 )、 Q' (8 )を各位相誤差テーブル 1 3、 1 4 — 1、 1 5 一 1 に入力し、 シンボルクロック C L KSYB が立ち下がっている間 は復調回路 1 Fから出力される I、 Qシンポルス トリームデータ I
( 8 ) 、 Q ( 8 ) が各位相誤差テーブル 1 3、 1 4 一 1、 1 5 - 1 に入力されるようにしてある。 ディ レイ回路 9 1 には復調回路 1 F から出力される I シンボルストリームデ一夕 I ( 8 ) の M S Bであ る符号ビッ トデ一夕 i ( 1 ) が入力されており、 ディ レイ回路 9 9 には復調回路 1 Fから出力される Qシンボルス トリームデータ Q
( 8 ) の MS Bである符号ビッ トデータ q ( 1 ) が入力されている。 そして、 セレクタ 1 6 Dは、 受信開始後、 伝送構成識別回路 9が フレームの多重構成を識別し、 かつ、 受信信号位相回転角検出回路 8 Fが受信信号位相回転角を検出するまでは、 シンポルクロック C L KSYB が立ち上がつている間、 8 P S K用の位相誤差テーブル 1
3だけをイネ一ブルとし、 該位相誤差テーブル 1 3から、 シンポル クロック C L KSYB が立ち上がつている間にセレクタ 1 9を介して リマッパ 7から入力された I、 Qシンボルストリームデータ I ' (8 )、 Q' (8 ) に対応する位相誤差デ一夕 Δ φ ( 8 ) を読み出し DZA変 換器 1 7へ出力する。 また、 これと平行して、 シンボルクロック C
L KSYB が立ち下がっている間、 Q P S K用の位相誤差テーブル 1
4 — 1だけをイネ一ブルとし、 該位相誤差テ一ブル 1 4 一 1から、 シンボルクロック C L K SYB が立ち下がっている間にセレクタ 1 9 を介して復調回路 1 Fから出力された I、 Qシンポルス トリ一ムデ —夕 I ( 8 ) 、 Q ( 8 ) に対応する位相誤差デ一夕 Δ φ ( 8 ) の内、 上位 3 ビッ トの位相誤差データ Δ φ ( 3 ) を読み出すようにする。 一方、 伝送構成識別回路 9がフレームの多重構成を識別し、 かつ、 受信信号位相回転角検出回路 8 Fが受信信号位相回転角 Θを検出し た後は、 セレクタ 1 6 Dは、 シンボルクロック C L KSYB が立ち上 がっている間、 復調回路 1 Fの復調している受信信号の変調方式に 応じた位相誤差テーブル 1 3または 1 4一 1または 1 5— 1の内の 1つだけをイネ一ブルとし、 シンポルクロック C L KSYB が立ち上 がっている間にセレクタ 1 9を介してリマッパ 7から入力された I、 Qシンポルストリームデ一夕 I ' (8)、 Q' (8)に対応する位相誤差 データ Δ Φ ( 8 ) を読み出し DZA変換器 1 7へ出力する一方、 シ ンボルクロック C L KSYB が立ち下がっている間、 Q P S K用の位 相誤差テーブル 1 4一 1だけをイネ一ブルとし、 該位相誤差テープ ル 1 4— 1から、 シンボルクロック C L KSYB が立ち下がっている 間にセレクタ 1 9を介して復調回路 1 Fから出力された I、 Qシン ボルストリームデータ I ( 8 ) 、 Q ( 8 ) に対応する位相誤差デー 夕 Δ Φ ( 8 ) の内、 上位 3ビッ トの位相誤差データ△ φ ( 3 ) を読 み出す。 ディ レイ回路 9 0、 9 1、 9 9、 加算器 1 0 0、 1 0 2、 バイナリ変換器 1 0 1、 セレクタ 1 0 3、 平均化回路 9 5が第 5図 と同様の動作をすることで、 加算器 1 0 2と平均化回路 9 5からは、 リマツパ 7の入力側で見た送信側に対する受信信号位相回転角信号 A ( 3 ) 、 AR ( 3 ) を出力させることができ、 第 5図の加算器 1 1 0、 レジスタ 1 1 1 を省略し、 AR ( 3 ) をそのままリマッパ 7 などに出力することができる。
また、 上記した各実施の形態と変形例では、 受信を開始したあと、 伝送構成識別回路で伝送構成が識別され、 かつ、 受信信号位相回転 角検出回路で受信信号位相回転角が検出されるまでの間について、 搬送波再生回路のセレクタは 8 P S K用の位相誤差テーブルから読 み出した位相誤差データを DZ A変換器へ出力するようにしたが、 これに代わり、 位相誤差-零を示す一定値を出力するようにしても 良い。
また、 第 1図、 第 5図、 第 7図、 第 8図中の平均化回路は省略し ても良い。
また、 第 1図、 第 5図、 第 7図、 第 8図中の受信信号位相回転角 検出回路を、 第 1 0図中の受信信号位相回転角検出回路で置き換え るようにしても良い。
また、 8 P S K：、 Q P S K：、 B P S Kの 3つの変調方式によるデ ィジ夕ル信号が時間多重された P S K被変調波を対象としたが、 Q P S Kと B P S Kだけを時間多重した P S K被変調波を受信 '復調 する場合にも同様に適用でき （位相誤差テ一ブルは Q P S K用と B P S K用の 2つを用意すれば良い） 、 或いは、 8 P S Kと Q P S K だけを時間多重した P S K被変調波を受信 · 復調する場合に適用し たり （位相誤差テーブルは 8 P S K用と Q P S K用の 2つを用意す れば良い） 、 8 P S Kと B P S Kだけを時間多重した P S K被変調 波を受信 ·復調する場合に適用することもできる （位相誤差テープ ルは 8 P S K用と B P S K用の 2つを用意すれば良い） 。
また、 復調回路が同期検波により復調動作をする代わりに、 準同 期検波により復調動作をする場合にも同様に適用することができる。 産業上の利用可能性
本発明によれば、 搬送波再生手段の位相誤差テーブルからは、 逆 位相回転手段で絶対位相化後の I、 Qシンボルストリームデ一夕に 対応する位相誤差データを読み出すようにしたので、 受信信号位相 回転角の値にかかわらず、 位相誤差テーブルに入力される I 、 Qシ ンポルス トリームデータの受信信号点が送信側と同一となる。 この ため、 搬送波再生手段に設ける位相誤差テーブルは、 各変調方式と も 1つで済み、 搬送波再生手段に備える位相誤差テーブルを減らす ことができ、 回路構成の大幅な簡略化が可能となる。

Claims

請 求 の 範 囲
1. 相数の異なる複数種の P S K変調方式により変調されたデイジ タル信号が時間多重された P S K被変調信号を、 搬送波再生手段 で再生された搬送波 （ f cl、 f C2) を用いて復調し、 I、 Qシン ボルストリームデ一夕 （ 1 (8)、 Q (8 )) を出力する復調手段と、 復調手段から出力された I、 Qシンポルス トリームデータの送信 側に対する位相回転角を検出する受信信号位相回転角検出手段と、 復調手段から出力された I、 Qシンポルス トリームデータの位相 を、 受信信号位相回転角検出手段で検出された位相回転角分 （O R (3)) だけ逆位相回転して出力する逆位相回転手段 （ 7 ) と、 を備え、 復調手段の搬送波再生手段は、 変調方式別に、 復調後の 種々の I、 Qシンポルス トリームデータ組に対する搬送波位相誤 差デ一夕を記憶した位相誤差テーブル （ 1 3、 1 4— 1、 1 5— 1 ) を有し、 復調手段が或る変調方式部分を復調している間、 該 当する変調方式の位相誤差テーブルから復調後の I、 Qシンボル ス トリームデータに対応する位相誤差デ一夕 （Δ φ (8 )) を読み 出し、 搬送波の位相を修正するようにした受信機において、 搬送波再生手段 （ 1 0 C、 1 0 D) は、 復調手段 （ 1 C、 I D) が受信信号の或る変調方式部分を復調している間、 該当する変調 方式の位相誤差テ一ブルから、 逆位相回転手段から出力された復 調後の I、 Qシンポルス トリームデータ （ (8)、 Q' (8 )) に 対応する位相誤差データを読み出し、 搬送波の位相を修正するよ うにしたこと、
を特徴とする受信機。
2. 相数の異なる複数種の P S Κ変調方式により変調されたデイジ タル信号が時間多重された P S K被変調信号を、 搬送波再生手段 で再生された搬送波 （ f c l、 f C2) を用いて復調し、 I、 Qシン ボルス ト リームデータ （ 1 (8 )、 Q(8 )) を出力する復調手段と、 復調手段から出力された I、 Qシンボルス ト リームデータの送信 側に対する位相回転角を検出する受信信号位相回転角検出手段と、 復調手段から出力された I、 Qシンボルス 卜 リ一ムデ一夕の位相 を、 受信信号位相回転角検出手段で検出された位相回転角分 （〇 R(3 )) だけ逆位相回転して出力する逆位相回転手段 （ 7 ) と、 を備え、 復調手段の搬送波再生手段は、 変調方式別に、 復調後の 種々の I、 Qシンボルス ト リ一ムデ一夕組に対する搬送波位相誤 差データを記憶した位相誤差テーブル （ 1 3、 1 4ー 1、 1 5— 1 ) を有し、 復調手段が或る変調方式部分を復調している間、 該 当する変調方式の位相誤差テーブルから復調後の I、 Qシンボル ス ト リームデータに対応する位相誤差デ一夕 （厶 0 (8 )) を読み 出し、 搬送波の位相を修正するようにした受信機において、 搬送波再生手段 （ 1 0 C、 1 0 D ) は、 復調手段 （ 1 E、 I F ) が受信信号の或る変調方式部分を復調している間、 該当する変調 方式の位相誤差テーブルから、 逆位相回転手段から出力された復 調後の I、 Qシンボルス ト リ一ムデータ （ I ' ( 8 )、 Q ' ( 8 )) お よび復調手段から出力された I、 Qシンボルス 卜 リームデータ ( 1 (8 )、 Q(8 )) の内の選択された一方に対応する位相誤差デ —夕を読み出し、 搬送波の位相を修正するようにしたこと、 を特徴とする受信機。
PCT/JP1998/005721 1997-12-17 1998-12-17 Recepteur WO1999031851A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE69838227T DE69838227T2 (de) 1997-12-17 1998-12-17 Empfänger für mit einer Vielzahl von PSK-Modulationsschemata modulierte Signale
CA002314189A CA2314189C (en) 1997-12-17 1998-12-17 Receiver
US09/554,695 US6975691B1 (en) 1997-12-17 1998-12-17 Receiver
EP98961397A EP1039709B1 (en) 1997-12-17 1998-12-17 Receiver for signals modulated by a plurality of PSK modulation schemes
DE1039709T DE1039709T1 (de) 1997-12-17 1998-12-17 Empfänger

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9/364606 1997-12-17
JP36460697 1997-12-17

Publications (1)

Publication Number Publication Date
WO1999031851A1 true WO1999031851A1 (fr) 1999-06-24

Family

ID=18482230

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/005721 WO1999031851A1 (fr) 1997-12-17 1998-12-17 Recepteur

Country Status (6)

Country Link
US (1) US6975691B1 (ja)
EP (1) EP1039709B1 (ja)
CN (1) CN1110180C (ja)
CA (1) CA2314189C (ja)
DE (2) DE69838227T2 (ja)
WO (1) WO1999031851A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103236876A (zh) * 2005-01-17 2013-08-07 夏普株式会社 发送装置及方法、接收装置及方法、以及通信系统

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189711A (ja) * 1999-12-29 2001-07-10 Agilent Technologies Japan Ltd コード・ドメイン・パワーを表示するための装置及び方法
US8068536B2 (en) * 2003-09-25 2011-11-29 Thomson Licensing Orthogonal frequency division multiplexing (OFDM) digital radio frequency (RF) transceiver
US7809083B1 (en) 2006-01-23 2010-10-05 Marvell International Ltd. Differential receiver with frequency offset compensation
US20080025438A1 (en) * 2006-07-28 2008-01-31 Utstarcom, Inc. Method and apparatus for demodulating saturated differential psk signals
WO2008069803A1 (en) * 2006-12-08 2008-06-12 Thomson Licensing Identification of video signals in a video system
US8635347B2 (en) 2010-01-26 2014-01-21 Ray W. Sanders Apparatus and method for synchronized networks
CN102480289A (zh) * 2010-11-25 2012-05-30 上海华虹集成电路有限责任公司 一种同步异频时钟对齐的设计电路
EP2823621A4 (en) * 2012-03-09 2015-12-16 Ray W Sanders APPARATUS AND METHODS FOR ROUTING WITH CONTROL VECTORS IN A SYNCHRONIZED ADAPTIVE INFRASTRUCTURE NETWORK (HEALTH)
WO2016144003A1 (ko) 2015-03-09 2016-09-15 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
US10355894B2 (en) * 2017-09-22 2019-07-16 Qualcomm Incorporated Simplified 3-phase mapping and coding
GB201818076D0 (en) * 2018-11-06 2018-12-19 Sec Dep For Foreign And Commonwealth Affairs Improved device and method for modualating information

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186730A (ja) * 1995-12-28 1997-07-15 Nippon Hoso Kyokai <Nhk> 絶対位相検出器およびディジタル変調波復調装置
JPH09321813A (ja) * 1996-05-28 1997-12-12 Nippon Hoso Kyokai <Nhk> ディジタル伝送方法および送信、受信装置
JPH10215291A (ja) * 1997-01-30 1998-08-11 Kenwood Corp 放送受信機
JPH1146224A (ja) * 1997-07-24 1999-02-16 Kenwood Corp 受信信号位相検出回路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4893316A (en) * 1985-04-04 1990-01-09 Motorola, Inc. Digital radio frequency receiver
JP2513331B2 (ja) * 1989-11-10 1996-07-03 日本電気株式会社 搬送波再生器
US5311545A (en) * 1991-06-17 1994-05-10 Hughes Aircraft Company Modem for fading digital channels affected by multipath
US5493710A (en) * 1991-08-02 1996-02-20 Hitachi, Ltd. Communication system having oscillation frequency calibrating function
DE69217140T2 (de) * 1991-08-07 1997-07-03 Toshiba Ave Kk QPSK-Demodulator mit automatischer Frequenznachregelung
US5604768A (en) * 1992-01-09 1997-02-18 Cellnet Data Systems, Inc. Frequency synchronized bidirectional radio system
US5488629A (en) * 1993-02-17 1996-01-30 Matsushita Electric Industrial Co., Ltd. Signal processing circuit for spread spectrum communications
US6023491A (en) * 1994-06-21 2000-02-08 Matsushita Electric Industrail Co., Ltd. Demodulation apparatus performing different frequency control functions using separately provided oscillators
US5579345A (en) * 1994-10-13 1996-11-26 Westinghouse Electric Corporation Carrier tracking loop for QPSK demodulator
JPH08265384A (ja) * 1995-03-22 1996-10-11 Nec Corp 復調装置
US5832043A (en) * 1995-04-03 1998-11-03 Motorola, Inc. System and method for maintaining continuous phase during up/down conversion of near-zero hertz intermediate frequencies
US5883921A (en) * 1995-07-31 1999-03-16 Harris Corporation Short burst acquisition circuit and method for direct sequence spread spectrum links
JP2923867B2 (ja) * 1996-10-28 1999-07-26 日本電気株式会社 送信電力制御方式
US5960040A (en) * 1996-12-05 1999-09-28 Raytheon Company Communication signal processors and methods
JP3728573B2 (ja) * 1997-05-02 2005-12-21 富士通株式会社 復調装置
JPH10322407A (ja) * 1997-05-16 1998-12-04 Matsushita Electric Ind Co Ltd デュアルバンドデータ通信装置
JP3185867B2 (ja) * 1997-11-28 2001-07-11 日本電気株式会社 誤差検出方法および装置、信号復調方法および装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186730A (ja) * 1995-12-28 1997-07-15 Nippon Hoso Kyokai <Nhk> 絶対位相検出器およびディジタル変調波復調装置
JPH09321813A (ja) * 1996-05-28 1997-12-12 Nippon Hoso Kyokai <Nhk> ディジタル伝送方法および送信、受信装置
JPH10215291A (ja) * 1997-01-30 1998-08-11 Kenwood Corp 放送受信機
JPH1146224A (ja) * 1997-07-24 1999-02-16 Kenwood Corp 受信信号位相検出回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1039709A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103236876A (zh) * 2005-01-17 2013-08-07 夏普株式会社 发送装置及方法、接收装置及方法、以及通信系统

Also Published As

Publication number Publication date
EP1039709A4 (en) 2005-07-20
DE1039709T1 (de) 2001-04-19
US6975691B1 (en) 2005-12-13
DE69838227D1 (de) 2007-09-20
EP1039709B1 (en) 2007-08-08
CN1110180C (zh) 2003-05-28
CN1282478A (zh) 2001-01-31
CA2314189C (en) 2007-02-06
DE69838227T2 (de) 2008-07-03
CA2314189A1 (en) 1999-06-24
EP1039709A1 (en) 2000-09-27

Similar Documents

Publication Publication Date Title
US5438591A (en) Quadrature amplitude modulation type digital radio communication device and method for preventing abnormal synchronization in demodulation system
EP1041787B1 (en) Apparatus for generating absolute phase of signal received by receiver
WO1999031851A1 (fr) Recepteur
WO1999026386A1 (fr) Circuit d&#39;acquisition de synchronisation
WO1999034568A1 (en) Circuit for capturing frame sync signal in receiver
WO1999039485A1 (fr) Recepteur
US6697440B1 (en) Demodulator of receiver
JP3153188B2 (ja) 変調・復調装置および方法
WO1999039486A1 (fr) Demodulateur numerique
JP3024111B2 (ja) 受信機の受信信号絶対位相化装置
JP2996967B2 (ja) 受信機
EP1039710A1 (en) Carrier reproduction circuit
JPH1056486A (ja) 復調装置
JP3043332B2 (ja) 受信機
JP3278669B2 (ja) 受信機の復調装置
JP3359927B2 (ja) 直交振幅変調方式ディジタル無線装置の復調装置
US6678342B1 (en) Absolute-phasing synchronization capturing circuit
WO2001091394A1 (fr) Dispositif de reception de diffusion numerique bs et procede de reception de diffusion numerique bs
JP2000188622A (ja) 受信機
JP2000188621A (ja) 受信機の受信信号絶対位相化装置
JP4375032B2 (ja) Ｑａｍ送信システムおよびｑａｍ受信装置
JP2002101142A (ja) デジタル放送復調装置
JP7540298B2 (ja) デジタル受信装置
JPH1155339A (ja) 受信信号位相回転角検出装置
JPH1127336A (ja) 絶対位相化同期捕捉回路

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 98812214.6

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CA CN US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 09554695

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1998961397

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2314189

Country of ref document: CA

Ref document number: 2314189

Country of ref document: CA

Kind code of ref document: A

WWP Wipo information: published in national office

Ref document number: 1998961397

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1998961397

Country of ref document: EP