DE69732087T2 - Taktsignalzuführvorrichtung - Google Patents

Taktsignalzuführvorrichtung Download PDF

Info

Publication number
DE69732087T2
DE69732087T2 DE1997632087 DE69732087T DE69732087T2 DE 69732087 T2 DE69732087 T2 DE 69732087T2 DE 1997632087 DE1997632087 DE 1997632087 DE 69732087 T DE69732087 T DE 69732087T DE 69732087 T2 DE69732087 T2 DE 69732087T2
Authority
DE
Germany
Prior art keywords
clock signal
signal
input data
clock
status
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE1997632087
Other languages
English (en)
Other versions
DE69732087D1 (de
Inventor
Yoshiaki 7-12 Umezawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Application granted granted Critical
Publication of DE69732087D1 publication Critical patent/DE69732087D1/de
Publication of DE69732087T2 publication Critical patent/DE69732087T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/15Interconnection of switching modules
    • H04L49/1553Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478Provisions for broadband connections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688Change of the master or reference, e.g. take-over or failure of the master
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5672Multiplexing, e.g. coding, scrambling
    • H04L2012/5674Synchronisation, timing recovery or alignment
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine Taktsignalzufuhrvorrichtung und im speziellen, auf eine Taktsignalzufuhrvorrichtung zur Zufuhr eines Taktsignals an eine Vielzahl von Funktionsblöcken in einem seriellen Datenverarbeitungsschaltsystem, wie z. B. einer Schalttafel, in einem asynchronen Transfermodus-Kommunikationsnetzwerk (nachfolgend als ATM gekennzeichnet).
  • Da die Frequenzen von einem Taktsignal für elektronische Bauteile für die Ausführung von Hochgeschwindigkeitsverarbeitung mit hoher Qualität gesteigert worden sind, entstehen ihre relevanten Probleme, beinhaltend einen Fehlervorfall einer elektronischen Einrichtung infolge der Taktstörung und der Steigerung des Energieverbrauchs. Zur Dämpfung der Störung oder Minimierung des Energieverbrauchs wird eine Taktsignalsteuertechnik benutzt, in welcher die Funktionsblöcke in einer elektronischen Vorrichtung mit Taktsignalen nur versorgt werden, wenn sie logische Operationen ausführen.
  • Zum Beispiel ist eine logische Schaltungs-Antriebsvorrichtung für die Zufuhr eines Taktsignals zur zeitlichen Abstimmung mit der Aktion eines Funktionsblocks in dem Japanischen Patent, Veröffentlichung Nr. N4-302014, dargestellt. Die logische Schaltungs-Antriebsvorrichtung beinhaltet Funktionsblöcke 1, 2 und 3 zur Ausführung einer Serie von logischen Operationen, wie in 4 gezeigt. Der Funktionsblock 1, welchem ein Aktionsdatensignal 4a zur Verfügung gestellt wird, startet die Ausführung einer Operation, und liefert ein Aktionsdatensignal 4b während der Operation. Der Funktionsblock 2 ist reaktiv auf das Aktionsdatensignal 4b zum Starten einer logischen Operation und löst ein Aktionsdatensignal 4c während der logischen Operation aus. Das Aktionsdatensignal 4c wird dann dem Funktionsblock 3 zur Verfügung gestellt, welcher im Wechsel seine logischen Operationen startet.
  • Die logische Schaltungs-Antriebsvorrichtung beinhaltet auch eine Sequenzsteuerung 5, zu welcher Statusdatensignale 6a, 6b und 6c von ihren entsprechenden Funktionsblöcken 1, 2 und 3 zugeführt werden. Auch wird ein Master-Taktsignal 7 zu der Sequenzsteuerung 5 zugeführt. In Abhängigkeit von den Statusdatensignalen 6a, 6b und 6c erzeugt und liefert die Sequenzsteuerung 5 Aktionssignale 8a, 8b und 8c, wobei jedes aus einem Taktsignal CLK und anderen Signalen besteht, entsprechend zu den Funktionsblöcken 1, 2 und 3. Die Funktionsblöcke 1, 2 und 3 werden auch mit einem gemeinsamen Rücksetzungssignal 9 geladen.
  • In Aktion, wenn das Aktionsdatensignal 4a nicht zu der logischen Schaltungs-Antriebsvorrichtung zugeführt wird, verbleibt der Funktionsblock 1 ausgeschaltet, um keines des Aktionsdatensignals 4b und des Statusdatensignals 6a auszulösen. Entsprechend ist der Funktionsblock 1 ausgeschaltet, um das Aktionssignal 8a, folglich das Taktsignal CLK von der Sequenzsteuerung 5, zu empfangen. Ebenso werden den Funktionsblöcken 2 und 3 nicht die Aktionsdatensignale 4b und 4c zugeführt und folglich empfangen sie keines der Taktsignale CLK.
  • Beim Empfangen des Aktionsdatensignals 4a startet der Funktionsblock 1 mit der Lieferung des Statusdatensignals 6a an die Sequenzsteuerung 5. Die Sequenzsteuerung 5 löst in Abhängigkeit von dem Statusdatensignal 6a das Aktionssignal 8a an den Funktionsblock 1 aus. Der Funktionsblock 1 empfängt das Taktsignal CLK in dem Aktionssignal 8a und führt dann seine logische Operation durch. Während der logischen Operation liefert der Funktionsblock 1 das Aktionsdatensignal 4b zu dem Funktionsblock 2. Bei dem Empfangen des Aktionsdatensignals 4b startet der Funktionsblock 2 mit der gleichen Aktion wie der Funktionsblock 1.
  • In dieser Art und Weise versorgen die Funktionsblöcke 1 und 2 die aufeinanderfolgenden Funktionsblöcke 2 und 3 mit ihren entsprechenden Aktionsdatensignalen 4b und 4c. Die Funktionsblöcke 1, 2 und 3, welche durch die Aktionsdatensignale 4a, 4b und 4c angeregt sind, liefern entsprechend ihrer entsprechenden Statusdatensignale 6a, 6b und 6c an die Sequenzsteuerung 5 und empfangen im Wechsel das Taktsignal CLK von der Sequenzsteuerung 5 zur Durchführung ihrer logischen Operationen.
  • Solch eine herkömmliche logische Schalt- Antriebsvorrichtung hat einen Nachteil, der zu lösen ist. Funktionsblock 1 bis 3, die mit den Aktionsdatensignalen 4a bis 4c geladen worden sind, müssen programmiert werden, um in einer Zeitsequenz zu arbeiten, und folglich sind sie kaum für irgendwelche einsetzbaren Systeme geeignet.
  • Zum Beispiel in einem spezifischen System, wie z. B. einer ATM-Schalttafel, welche Aktionen in Abhängigkeit von den empfangenen Daten ohne die Verwendung des Aktionsdatensignals 4a auszuführen hat, werden die Funktionsblöcke in unterschiedlicher Reihenfolge abhängig von den empfangenen Daten aktiviert. Die aufgeschriebene herkömmliche logische Schalt- Antriebsvorrichtung kann kaum zur effektiven Steuerung des Taktsignals verwendet werden.
  • Entsprechend EP 0 351 818 , ist ein ATM-Sprachpfad in dem ATM-Schaltsystem in eine Vielzahl von funktionalen Blöcken unterteilt. Eine Routing-Funktion zur Verteilung von Zellen (Paketen), wobei jede von einer fixierten Länge ist, um die ausgehenden Leitungen zu adressieren, und eine logische Datenübertragungsfunktion werden zu einem Schalter übermittelt, während andere Funktionen, welche mit einer Leitung, verkörpert durch eine Phasensynchronisationsfunktion, verbunden sind, und eine Flusssteuertunktion im Ganzen in ATM-Leitungs-Begrenzungseinheiten beinhaltet ist, und Funktionen, welche in der Lage sind, durch Hardware im gewöhnlichen zu den Leitungen verarbeitet zu werden, sind in einer gemeinsamen Leitungseinheit zusammengesetzt. Die ATM-Leitungs-Begrenzungseinheit begrenzt physikalisch die Übertragungsleitungen und führt die Verarbeitung durch, welche wichtig für die Dateikopfinformation der Zellen ist, welche jede eine fixierte Länge (ATM-Begrenzungs verarbeitung) hat, und beinhaltet eine Zellphasensynchronisierungsschaltung, um die temporalen Positionen der Zellen unter den Leitungen übereinzustimmen, und eine Flusssteuerungsschaltung, um Überladung zu vermeiden, welche die Ladung überschreitet, welche durch den Teilnehmeranschluss bezeichnet ist. Die gemeinsame Leitungseinheit dient zur Verarbeitung der Anrufsignale und der Zellen und beinhaltet eine Signalverarbeitungsschaltung und eine Steuerschaltung. Der Schalter führt die Zellendatenverarbeitung und die Schaltung durch und ist durch einen selbstführenden Schalter errichtet.
  • Es ist ein Ziel der vorliegenden Erfindung, eine neuartige, verbesserte Taktsignalzufuhrvorrichtung zu bieten, welche für die Verwendung in einem System geeignet ist, in welchem funktionale Blöcke nicht programmiert sind, um in einer Zeitsequenz zu dienen, im besonderen eine neuartige, verbesserte Taktsignalzufuhrvorrichtung zu bieten, um die Zufuhr des Taktsignals entsprechend den zu verarbeitenden Daten zu steuern.
  • Dieses Ziel wird durch die Vorrichtung nach Anspruch 1 erreicht. Die vorliegende Erfindung bietet eine neuartige, verbesserte Taktsignalzufuhrvorrichtung, um ein Taktsignal zu einem Funktionsblock nur zuzuführen, wenn angefordert, folglich die Störung von unerwünschten Taktsignalen zu eliminieren und um den Energieverbrauch zu minimieren.
  • Die Taktsignalerzeugungsvorrichtung der vorliegenden Erfindung kann in der folgenden Art und Weise bedient werden.
  • Während einer der Funktionsblöcke mit z. B. bekannten Zelleneingangsdaten, welche in einem bekannten ATM-Kommunikationsnetzwerk benutzt werden, geladen wird, empfängt die Taktsignalzufuhrschaltung, welche zu dem Funktionsblock zugeordnet ist, auch die Zelleneingangsdaten. Gleichzeitig wird die Taktsignalerzeugungsschaltung mit dem Synchronisationssignal beschickt, welches die Startzeit der Zelleneingangsdaten anzeigt. Die Statuserzeugungsmittel der Taktsignalzufuhrschaltung prüft das erste oder das Indikatorbit der Signaleingangsdaten, um zu bestimmen, ob die Eingangsdaten berechtigt sind oder nicht. Wenn es entschieden wurde, dass die Eingangsdaten geeignet sind, wird das Statussignal für eine für die Ausführung der logischen Operation des Funktionsblocks benötigten Periode freigegeben.
  • Das Statussignal wird zusammen mit dem Master-Taktsignal, welches im allgemeinen zu allen Taktsignalzufuhrschaltungen zugeführt wird, zu den Taktsteuerungseinrichtungen übertragen. Während das Statussignal freigegeben wird, wird das Master-Taktsignal als das Taktsignal dem Funktionsblock zugeführt.
  • Bevorzugte Ausführungsformen der Erfindung und die Leistungsmerkmale davon sind in den beigefügten Unteransprüchen gegeben.
  • Bevorzugte Ausführungsformen der Erfindung werden nun im Detail in Verbindung mit den beigefügten Zeichnungen beschrieben, in welchen:
  • 1 ein schematisches Blockdiagramm einer ATM-Schalttafel ist, welche mit einer Taktsignalzufuhrvorrichtung der vorliegenden Erfindung ausgestattet ist;
  • 2 ein schematisches Diagramm einer in 1 gezeigten Taktsignalzufuhrvorrichtung ist;
  • 3 ein Zeitdiagramm ist, welches Aktionen der Taktsignalzufuhrvorrichtung von 2 zeigt; und
  • 4 ein Blockdiagramm einer herkömmlichen logischen Schalt-Antriebvorrichtung ist.
  • 1 ist ein schematisches Blockdiagramm einer ATM-Schalttafel, welche mit der Taktsignalzufuhrvorrichtung der vorliegenden Erfindung ausgestattet ist.
  • Die ATM-Schalttafel hat eine Vielzahl von Synchronisationsdetektoren 111, 112, .. 11m, welchen Zelleneingangsdaten CI1, CI2, ... CIm entsprechend von den entsprechenden Eingangsleitungen zugeführt wird. Die Zelleneingangsdaten CIi (i sei eine ganze Zahl, welche sich von 1 bis m erstreckt) können 1-Byte-Steuerdaten und 53-Byte- serielle Daten (424 Bits) eines ATM-Zellenformats umfassen. Die 53-Byte-ATM-Zellendaten umfassen 5 Bytes einer Dateikopf-Ausführungssteuerinformation, wie z. B. die Datenadresse, und 48 Bytes einer Ladungs-Ausführungshauptinformation, um zu dem anderen Ende der Kommunikationsleitung übertragen zu werden. Die Steuerdaten beginnen mit einem Indikatorbit, welcher bestimmt, ob die Eingangsdaten berechtigt sind oder nicht. Wenn die Eingangsdaten berechtigt sind, wird der Indikator durch 1 ausgedrückt. Wenn nicht, ist der Bit 0.
  • Der Synchronisationsdetektor 11i entnimmt ein Taktsignal CKi von den Zelleneingangsdaten CIi und überträgt sie zu einem Master-Taktgenerator 12. Auch überträgt der Synchronisationsdetektor 11i nach der Identifizierung des Indikatorbits der Zelleneingangsdaten CIi Eingangsdaten DIi des Zelleneingangs CIi zu einem entsprechenden Funktionsblock 13i (welcher ein serieller/paralleler Umwandler sein kann und welcher nachstehend als ein S/P-Umwandler bezeichnet werden kann) und gleichzeitig erzeugt und liefert er ein Synchronisationssignal SYNi, welches die Startzeit der Eingangsdaten DIi anzeigt, zu einer entsprechenden Taktsignalzufuhrschaltung 20i. Das Synchronisationssignal SYNi ist ein 1-Bit-Pulssignal, welches als 1 durch den ersten oder Indikatorbit der Eingangsdaten DIi erzeugt wird und in der verbleibenden Periode 0 bleibt.
  • Der Master-Taktgenerator 12 sucht ein Effektive, von einer Gruppe von Taktsignalen CKi aus, welche durch den Synchronisationsdetektor 11i durch die Identifizierung eines Prioritätenniveaus, welches auf die Eingangsdaten zurückgeführt wird, übertragen wird, und liefert es zu der entsprechenden Taktsignalzuführschaltung als ein gemeinsames Master-Taktsignal MC zur Steuerung der ATM-Schalttafel.
  • Der S/P-Umwandler 13i ist für die Umwandlung der seriellen Eingangsdaten zu parallele Signale vorgesehen und ist an seinen Ausgängen mit entsprechenden Eingängen der Schalter 141, 142, ... 14n verbunden. Der Schalter 14j (j = 1 bis n) empfängt (m) Eingangssignale an seinen Eingängen und verteilt diese von seinen Ausgängen zu den (m) Übertragungsleitungen.
  • Die Ausgänge des Schalters 14j sind mit entsprechenden parallelen/seriellen Umwandlern 151, 152, ... 15m (nachstehend als P/S-Umwandler bezeichnet) verbunden. Der P/S-Umwandler 15i ist für die Umwandlung paralleler, von ihren entsprechenden Übertragungsleitungen empfangenen Signalen in ein serielles Signal vorgesehen. Die seriellen Signale werden entsprechend von dem P/S-Umwandlern 151, 152, ... 15m als Zellenausgangsdaten CO1, CO2, ... COm freigegeben.
  • Mittlerweile wird die Taktsignalzufuhrvorrichtung 20 mit den Eingangsdaten DIi und dem Synchronisationssignal SYNi von dem Synchronisationsdetektor 11i und dem Master-Taktsignal MC von dem Master-Taktgenerator 12 geladen. Die Taktsignalzufuhrvorrichtung 20 beinhaltet identische Taktsignalzufuhrschaltungen 201, 202, ... 20m, welche mit ihren entsprechenden Synchronisationsdetektoren 111, 112, ... 11m zum Empfangen der Synchronisationssignale SYNi zusammen mit den Eingangsdaten DIi verbunden sind. Im Wechsel führen die Taktsignalzufuhrschaltungen 201, 202, ... 20m ihre Taktsignale CLK1, CLK2, ... CLKm zu den entsprechenden S/P-Umwandlern 131, 132, ... 13m für eine für die Ausführung einer gegebenen Operation benötigten Periode zu.
  • 2 ist ein Blockdiagramm der in 1 gezeigten Taktsignalzufuhrvorrichtung 20.
  • Die Taktsignalzufuhrschaltungen 201, 202, ... 20m in der Taktsignalzufuhrvorrichtung 20 sind in der Konstruktion identisch. Die Taktsignalzufuhrschaltung 201 kann ein logisches Gatter 22 (bezeichnet als AND) mit zwei Eingängen, ein Setzen/Rücksetzen-Typ-Flipflop (23 (bezeichnet als FF), und einen Zeitgeber 24, welche drei einen Statuserzeugungseinrichtung 21 bilden, und einen AND 25 mit zwei Eingängen, welche eine Taktsteuerungseinrichtung bildet, umfassen.
  • Die Eingangsdaten DI1 werden zu einem der zwei Eingänge des AND 22 und zu dem Eingang D des entsprechenden Funktionsblocks oder SIP-Umwandlers 131 zugeführt. Der andere Eingang des AND 22 ist mit dem Synchronisationssignal SYN1, welches die Startzeit der Eingangsdaten DI1 bezeichnet, verbunden. Der Ausgang des AND 22 ist mit einem Setzen-Eingang S des FF 23 verbunden.
  • Der FF 23 hat einen Zurücksetzungs-Eingang R und einen Ausgang Q zusätzlich zu dem Setzen-Eingang S. Wenn der Setzen-Eingang ein Eingangssignal von "1" empfängt, liefert der Ausgang Q ein Ausgangssignal von "1". Wenn der Zurücksetzungs-Eingang R "0" empfängt, gibt der Ausgang Q ein "0"-Signal aus. Der Ausgang Q des FF 23 ist weiterhin mit einem Eingang des Zeitgebers 24 verbunden. Der Zeitgeber 24 startet nach dem Empfangen des "1"-Signals die Zeitzählung und wenn eine vorherbestimmte Länge von Zeit abgelaufen ist, liefert ein Zeitüberschreitungssignal TO von einem logischen Wert "1" von seinem Ausgang. Der Ausgang des Zeitgebers 24 ist mit dem Zurücksetzungs-Eingang R des FF 23 verbunden.
  • Der Ausgang Q des FF 23 ist auch mit einem der zwei Eingänge des AND 25 verbunden. Der andere Eingang des AND 25 wird mit dem Master-Taktsignal MC versorgt. Der Ausgang des AND 25 ist mit einem Takteingang C des S/P-Umwandlers 131 verbunden.
  • 3 ist ein Zeitdiagramm, welches die Aktionen der in 2 gezeigten Taktsignalzufuhrvorrichtung 201 zeigt. Die Aktionen der Taktsignalzufuhrvorrichtung 201 werden nun unter Bezugnahme auf 3 erklärt.
  • Zur in 3 gezeigten Zeit t1 sind die Eingangsdaten DI1 und das Synchronisationssignal SYN1, welche zu den zwei Eingängen des AND 22 zugeführt werden, auf "1" eingeschaltet. Wenn es dafür gehalten wird, dass die Eingangsdaten DI1 geeignet sind, wechselt das Ausgangssignal des AND 22 auf "1". Dies veranlasst das Statussignal STA1 von dem Ausgang Q des FF 23, auf "1" aufzusteigen. Das Statussignal STA1 des "1" startet den Zeitgeber 24 und öffnet das Gatter des AND 25. Das AND 25 erlaubt dann dem Master-Taktsignal MC, als das Taktsignal CLK1 zu dem Takteingang C des S/P-Umwandlers 131 geliefert zu werden. In Abhängigkeit von dem Taktsignal CLK1, startet der S/P-Umwandler 131 seine logische Operation.
  • Der Zeitgeber 24, welcher zur Zeit t1 getriggert wurde, startet die Zählung, und wenn eine vorherbestimmte Periode von Zeit zur Ausführung der logischen Operation in dem S/P-Umwandler 131 abgelaufen ist, gibt er ein Zeitüberschreitungssignal TO1 von "1" frei.
  • Zur Zeit t2 setzt das Zeitüberschreitungssignal TO1 von "1" den FF 23 zurück, welcher im Wechsel sein Statussignal STA1 auf "0" ändert. Wenn das Statussignal STA1 auf "0" geändert ist, wird der AND 25 geschlossen, um folglich die Zufuhr des Taktsignals CLK1 zu dem S/P-Umwandler 131 zu unterbrechen. Auch beendet das Statussignal STA1 von "0" die Aktion des Zeitgebers 24. Wenn das Ausgangssignal des Zeitgebers 24 zur Zeit t3 auf "0" gewechselt worden ist, wird die Operation zu ihrem anfänglichen Status zurückgeführt.
  • Wenn die Eingangsdaten DI1 mit dem auf "1" geänderten Synchronisationssignal SYNC1 zur Zeit t4 "0" sind, wird es dafür gehalten, dass die Eingangsdaten DI1 nicht geeignet sind und das Ausgangssignal des AND 22 wird auf "0" gewechselt. Dies erlaubt es dem FF 23, ausgeschaltet zu verbleiben, und sein Statussignal STA1 verbleibt "0". Dementsprechend wird der S/P-Umwandler 131 von dem Taktsignal CLK1 getrennt gehalten.
  • Wie beschrieben, wird die Taktsignalzufuhrschaltung 20i der Taktsignalzufuhrvorrichtung 20 entsprechend zur Überprüfung gesteuert, ob die Eingangsdaten DIi für jeden der S/P-Umwandler 13i geeignet sind oder nicht, und wenn es für "ja" betrachtet wird, wird das Taktsignal CLKi zu dem S/P- Umwandler 13i für eine zur Ausführung seiner logischen Operationen benötigten Periode zugeführt. Dies hindert den S/P-Umwandler 13i oder den Funktionsblock vor dem Empfangen unerwünschter Taktsignal CLK. Als ein Ergebnis, wird der Funktionsblock in der Erzeugung von Taktstörungen reduziert, und es wird ihm erlaubt, seine logische Operation zu unterbrechen, wenn nicht benötigt, um folglich zur Energieeinsparung der Vorrichtung beizutragen.
  • Obwohl die bevorzugte Ausführungsform der vorliegenden Erfindung in der Form einer Taktsignalzufuhrvorrichtung beschrieben worden ist, ist sie nicht darauf beschränkt. Während die Ausführungsform der in 1 gezeigten Taktsignalzufuhrvorrichtung der vorliegenden Erfindung in Verwendung zu der ATM-Schalttafel beschrieben ist, kann sie mit gleichem Erfolg in einem ATM-Transmitter verwendet werden. Weiterhin ist die vorliegende Erfindung auf andere Systeme als das ATM-System anwendbar, einschließlich einem synchronen Kommunikationsnetzwerk, einem Paketkommunikationsnetzwerk, usw.
  • Die Statuserzeugungseinrichtung 21 und die Taktsteuerungseinrichtung 25 sind nicht auf die in 2 gezeigten Schaltungsanordnungen begrenzt, sondern können erfolgreich durch ähnliche Operationsschaltungen implementiert werden.
  • Obwohl die Eingangsdaten DI1 entlang einer Signalleitung zu dem S/P-Umwandler 131, wie in dem Blockdiagramm von 1 gezeigt, zugeführt werden, kann es in der Einheit eines Byte entlang acht Signalleitungen zur Verfügung gestellt werden. In letzterem Fall wird der Indikatorbit, welcher den Geeignet- oder Nichtgeeignet-Status der Eingangsdaten DI1 anzeigt, zu dem ersten Bit von einem der acht Datensegmente zugewiesen.
  • Die in 2 gezeigte positive logische Schaltungsanordnung kann durch eine entsprechende negative logische Schaltungsanordnung ausgetauscht werden.
  • Wie oben erklärt, umfasst die Taktsignalzufuhrvorrichtung der vorliegenden Erfindung die Statuserzeugungseinrichtung zur Prüfung von dem ersten Bit der Eingangsdaten, welche in serieller Form zugeführt werden, ob die Eingangsdaten geeignet oder nicht geeignet für jeden Funktionsblock sind, und wenn es dafür gehalten wird, dass die Eingangsdaten geeignet sind, um ein Statussignal für eine für die Ausführung ihrer Operation benötigten Periode freizugeben, und die Taktsteuereinrichtung zur Zuführung eines Taktsignales zu dem Funktionsblock, während das Statussignal freigeben wird. Dies erlaubt es dem Funktionsblock, das Taktsignal zu empfangen, wenn benötigt, und folglich um die Erzeugung von unerwünschten Taktstörungen und Energieverbrauch zu minimieren.

Claims (4)

  1. Taktsignalzufuhrvorrichtung, um entsprechende Funktionsblöcke (131, ... 13m) mit Taktsignalen zu versorgen, die auf die Taktsignale reagieren, um logische Operationen auszuführen, umfassend: eine Master-Takterzeugungseinheit (12), um ein Master-Taktsignal (MC) zu erzeugen; eine Synchronisations-Detektionseinheit (111, ... 11m), um das Taktsignal aus Eingangsdaten (CI1, ... CIm) zu extrahieren, die an einen der Funktionsblöcke (131, ... 13m) geleitet werden, und um ein Synchronisationssignalerzeugen, das die Startzeit der Eingangsdaten (CI1, ... CIm) anzeigt; eine Statuserzeugungseinheit, die auf das Synchronisationssignal reagiert, um ein Statussignal für eine Periode freizugeben, die benötigt wird, um die logische Operation des Funktionsblocks (131, ... 13m) auszuführen; und eine Vielzahl von Taktsignalversorgungsschaltungen (201, ... 20m), die entsprechenden Funktionsblöcken (131, ... 13m) zugeordnet sind, die auf die jeweiligen Taktsignale reagieren, um logische Operationen auszuführen; ein Taktsteuerungsmittel, um das Master-Taktsignal (MC) dem entsprechenden Funktionsblock (131, ... 13m) zur Verfügung zu stellen, während das Statussignal freigegeben ist, dadurch gekennzeichnet, dass die Vielzahl der Taktsignalversorgungsschaltungen (201, ... 20m) darauf angepasst sind, Eingangsdaten (CI1, ... CIm) seriell zu empfangen, die vorne ein Indikatorbit haben, das anzeigt, dass die Eingangsdaten (CI1, ... CIm) berechtigt sind oder nicht und, um den entsprechenden Funktionsblock (131, ... 13m) mit dem Taktsignal zu versorgen, die Statuserzeugungseinheit darauf angepasst ist, ein Statussignal für eine Periode freizugeben, die benötigt wird, um die logische Operation des jeweiligen Funktionsblocks (131, ... 13m) auszuführen, wenn es anhand dem Indikatorbit beurteilt wird, dass die Eingangsdaten (CI1, ... CIm) berechtigt sind, und das Taktsteuerungsmittel darauf angepasst ist, das Master-Taktsignal (MC) als das Taktsignal dem entsprechenden Funktionsblock (131, ... 13m) zur Verfügung zu stellen, während das Statussignal freigegeben ist.
  2. Vorrichtung nach Anspruch 1, worin wenigstens eine Kombination der Synchronisations-Detektionseinheit (111, ... 11m) und die Statuserzeugungseinheit für jeden Funktionsblock (131, ... 13m) zur Verfügung gestellt wird.
  3. Vorrichtung nach Anspruch 1, worin die Master-Takterzeugungseinheit (12) darauf angepasst ist, gültige Taktsignale auszuwählen, die durch die Synchronisations-Detektionseinheit (111, ... 11m) über die Prüfung eines Prioritätswertes detektiert werden, der vor den Eingangsdaten (CI1, ... CIm) steht und darauf angepasst ist, es als das Master-Taktsignal (MC) an den entsprechenden Funktionsblock (131, ... 13m) zu verteilen.
  4. Vorrichtung nach Anspruch 1, worin die Eingangsdaten (CI1, ... CIm) aus einem Zellenformat bestehen, das in einem asynchronen Transfermodus-Kommunikationsnetzwerk benutzt wird und die Funktionsblöcke (131, ... 13m) logische Schaltungen sind, um ihre jeweiligen logischen Operationen einer Schalttafel oder eines Übertragungsgerätes in dem asynchronen Übertragungsmodus-Kommunikationsnetzwerk auszuführen.
DE1997632087 1997-02-28 1997-10-01 Taktsignalzuführvorrichtung Expired - Lifetime DE69732087T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4626197 1997-02-28
JP4626197A JP3773617B2 (ja) 1997-02-28 1997-02-28 クロック信号供給装置

Publications (2)

Publication Number Publication Date
DE69732087D1 DE69732087D1 (de) 2005-02-03
DE69732087T2 true DE69732087T2 (de) 2005-12-08

Family

ID=12742273

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997632087 Expired - Lifetime DE69732087T2 (de) 1997-02-28 1997-10-01 Taktsignalzuführvorrichtung

Country Status (6)

Country Link
US (1) US6246700B1 (de)
EP (1) EP0862288B1 (de)
JP (1) JP3773617B2 (de)
KR (1) KR100383897B1 (de)
CN (1) CN1129827C (de)
DE (1) DE69732087T2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5007703B2 (ja) * 2008-05-19 2012-08-22 日本電気株式会社 パケット処理装置、パケット制御方法及びパケット制御プログラム
WO2009147797A1 (ja) * 2008-06-02 2009-12-10 株式会社アドバンテスト 試験装置、伝送回路、試験装置の制御方法および伝送回路の制御方法
KR102634171B1 (ko) * 2018-04-02 2024-02-06 한화비전 주식회사 기능 블록들을 포함하는 반도체 장치 및 그것에 제공되는 클럭 신호들을 제어하는 방법
CN115208175A (zh) * 2022-09-16 2022-10-18 珠海智融科技股份有限公司 一种降低多路电源输出纹波的电路及方法
CN117318707B (zh) * 2023-09-27 2024-04-09 上海锐星微电子科技有限公司 一种时钟切换控制电路和控制方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68928867T2 (de) * 1988-07-22 1999-04-29 Hitachi Ltd ATM-Vermittlungssystem
US5117443A (en) 1989-11-13 1992-05-26 Lucid, Inc. (Formerly Portable Computer) Method and apparatus for operating at fractional speeds in synchronous systems
JP3120994B2 (ja) * 1990-05-11 2000-12-25 キヤノン株式会社 デジタル交換装置
JPH04302014A (ja) 1991-03-28 1992-10-26 Tokyo Electric Co Ltd 論理回路駆動装置
JP3163128B2 (ja) * 1991-08-28 2001-05-08 アジレント・テクノロジー株式会社 電子部品等試験装置および電子部品等試験方法
JPH05108038A (ja) * 1991-10-15 1993-04-30 Hitachi Ltd 表示制御装置
JP3023397B2 (ja) 1993-09-20 2000-03-21 富士通株式会社 活性挿抜時の同期制御方式
US5574753A (en) * 1993-12-23 1996-11-12 Unisys Corporation Glitch free clock start/stop control circuit for outputting a single clock signal and a single sync signal from a plurality of sync signal inputs and a plurality of clock signal inputs
GB9410943D0 (en) * 1994-06-01 1994-07-20 Newbridge Networks Corp Clock recovery unit
US5590116A (en) 1995-02-09 1996-12-31 Wandel & Goltermann Technologies, Inc. Multiport analyzing, time stamp synchronizing and parallel communicating
EP0786112B1 (de) * 1995-06-23 2001-11-21 Koninklijke Philips Electronics N.V. Schaltung zur taktkoordination für operationen von asynchronen teilschaltungen
KR0150367B1 (ko) * 1995-12-19 1998-11-02 양승택 완결 결합형 에이티엠 스위칭 장치
US5752012A (en) * 1996-03-04 1998-05-12 Motorola Computational array with self timed computational element and method of self timed calculation
US5987620A (en) * 1997-09-19 1999-11-16 Thang Tran Method and apparatus for a self-timed and self-enabled distributed clock

Also Published As

Publication number Publication date
EP0862288A3 (de) 2000-09-13
CN1192000A (zh) 1998-09-02
JP3773617B2 (ja) 2006-05-10
KR19980070570A (ko) 1998-10-26
KR100383897B1 (ko) 2003-07-18
EP0862288A2 (de) 1998-09-02
DE69732087D1 (de) 2005-02-03
JPH10242992A (ja) 1998-09-11
CN1129827C (zh) 2003-12-03
EP0862288B1 (de) 2004-12-29
US6246700B1 (en) 2001-06-12

Similar Documents

Publication Publication Date Title
DE3300260C2 (de)
EP0419958B1 (de) Schaltungsanordnung zum Ermitteln der einer ATM-Vermittlungsanlage im Zuge von virtuellen Verbindungen jeweils zugeführten Nachrichtensignalmenge und zur Überprüfung der Einhaltung festgelegter Bitraten
AT410875B (de) Verfahren und anlage zur übertragung von daten
EP0419959B1 (de) Schaltungsanordnung zum Überprüfen der Einhaltung festgelegter Übertragungsbitraten bei der Übertragung von Nachrichtenzellen
DE2503111B2 (de) Verfahren und schaltungsanordnung zur zeitmultiplexen uebertragung von nutzinformationen aus voneinander unabhaengigen quellen
DE2620220B2 (de) Schaltungsanordnung zum Übertragen von Datenpaketen über einen Zwischenspeicher
EP0453607A1 (de) Verfahren und Schaltungsanordnung zur Reduzierung des Verlustes von Nachrichtenpaketen, die über eine Paketvermittlungseinrichtung übertragen werden
DE2918539C2 (de) Paket-Übertragungssystem für Ton- und Datensignale
EP0701348A2 (de) Paketübertragungssystem
DE69732087T2 (de) Taktsignalzuführvorrichtung
DE2515695A1 (de) Zeitvielfachvermittlungsanlage
DE3006165C2 (de) Ankoppeleinrichtung zum Ankoppeln zweier Datenverarbeitungsanlagen
EP0161034A2 (de) Pufferspeicher für eine Eingangsleitung einer digitalen Vermittlungsstelle
DE2356870C3 (de) Verfahren zur Übertragung von einer Datenquelle abgegebener digitaler Zeichenelemente über eine Zeitmultiplex-Nachrichtertübertragungsanlage zu einer Datenempfangsstelle und zur Durchführung dieses Verfahrens
EP1133106B1 (de) Vorrichtung zum Steuern des Datenaustauschs in einem Kommunikationsteilnehmer
EP0763914A2 (de) Verfahren und Anordnung zum Anpassen der Übertragungsbitrate einer nach dem asynchronen Transfermodus arbeitenden Datenmultiplexeinrichtung
EP0173274B1 (de) Verfahren und Schaltungsanordnung zur Herstellung und zum Betreiben einer Zeitvielfach-Breitbandverbindung
DE4217777C2 (de) Digitale Kommunikationsvorrichtung
DE4447240C1 (de) Verfahren und Schaltungsanordnung zum Überwachen festgelegter Übertragungsbitraten bei der Übertragung von Nachrichtenzellen
DE2430362C2 (de) Multiplex-/Demultiplexeinrichtung
DE3337639A1 (de) Lineare zeitmultiplex-sprachkonferenz- und -datenvermittlungsanordnung
DE3107671A1 (de) Digitale fernmelde-durchschalteeinrichtung
CH662226A5 (de) Zeitmultiplex-uebertragungsanlage.
EP0036960B1 (de) Verfahren und Schaltungsanordnung zum Aufnehmen und Abgeben von Datenblöcken, insbesondere für Eisenbahnanlagen
EP1554660A2 (de) Verfahren und vorrichtung zum senden von nachrichten über ein datennetzwerk

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: PUSCHMANN & BORCHERT, 82041 OBERHACHING

8327 Change in the person/name/address of the patent owner

Owner name: OKI SEMICONDUCTOR CO.,LTD., TOKYO, JP