DE69724366T2 - Schaltkreis zur verbesserung der metastabilen zeitauflösung bei einem flipflop mit niedriger leistungsaufnahme - Google Patents

Schaltkreis zur verbesserung der metastabilen zeitauflösung bei einem flipflop mit niedriger leistungsaufnahme Download PDF

Info

Publication number
DE69724366T2
DE69724366T2 DE69724366T DE69724366T DE69724366T2 DE 69724366 T2 DE69724366 T2 DE 69724366T2 DE 69724366 T DE69724366 T DE 69724366T DE 69724366 T DE69724366 T DE 69724366T DE 69724366 T2 DE69724366 T2 DE 69724366T2
Authority
DE
Germany
Prior art keywords
circuit
metastable
latch
decision
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69724366T
Other languages
English (en)
Other versions
DE69724366D1 (de
Inventor
Ronald L. Cline
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of DE69724366D1 publication Critical patent/DE69724366D1/de
Application granted granted Critical
Publication of DE69724366T2 publication Critical patent/DE69724366T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/033—Monostable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails

Landscapes

  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Description

  • DER ERFINDUNG ZU GRUNDE LIEGENDER, ALLGEMEINER STAND DER TECHNIK
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf Latchanordnungen. Insbesondere bezieht sich die Erfindung auf die Verbesserung der metastabilen Auflösungszeit in binären Latchanordnungen bzw. solchen mit zwei stabilen Zuständen.
  • 2. Stand der Technik
  • In der Praxis besteht Metastabilität dort, wo ein bistabiles Element, wie zum Beispiel eine Latchanordnung bzw. ein Latchflipflop, einen unbestimmten Zeitraum zur Erzeugung eines gültigen Ausgangs benötigt. Dieses Phänomen tritt in Systemen auf, bei denen die Eingangsdaten sich gegenüber dem Systemtakt willkürlich verändern. Mit anderen Worten, es ist ein Versuch, den Systemtakt mit einem asynchronen Eingang zu synchronisieren. Die Zeit, welche für die Anordnung erforderlich ist, eine Auflösung in einen stabilen Zustand vorzunehmen, ist von der Metastabilitäts-Zeitkonstanten Tau(r) abhängig. Tau ist der Primärbegriff, welcher verwendet wird, um MTBF bzw. die mittlere ausfallfreie Betriebszeit zu bestimmen. Ein weiterer, bei dieser Bestimmung verwendeter Begriff ist T0 (T Null). Diese Parameter werden im Allgemeinen empirisch gemessen, indem Bewertungstests der Anordnung durchgeführt werden und eine geeignete Kurve für ,Clock-to-Output'-Verzögerungen gegen ,Auftreten nach Häufigkeit' erhalten wird.
  • Durch frühere Forschungen und Studien wurde herausgefunden, dass die Zeitkonstante Tau (r) des Schaltkreises umgekehrt proportional zu der Transkonduktanz (gm) der Transistoren in der Verriegelungsschaltung, welche sich in dem metastabilen Zustand befindet, ist.
  • Tau zeigt schließlich, „wie hart" der Schaltkreis versucht, in einen der zwei stabilen Betriebszustände aufzulösen. Wie zu erwarten wäre, hängt zum Beispiel vieles von der Technik, den parasitären Kapazitäten in dem Schaltkreis, den Gatelängen der Transistoren usw., ab. „Wie hart" heißt ebenfalls „wieviel Energie aufgewandt wird" bei dem Ver such, in einen der beiden stabilen Betriebszustände aufzulösen. Dieses wird in einem, auf die Stromversorgung bezogenen Begriff für Tau reflektiert. Somit besteht bei CMOS-Schaltkreisen eine Abhängigkeit von MOS-Transistorschwellwerten in der folgenden Form: Tau = Konstante/(Vsupply – (2)(Vth))n wobei: Vsupply = Versorgungsspannung für die Verriegelungsschaltung
    n = ein exponentieller Faktor zwischen 1 und 2
    Vth = Schwellenspannung eines MOS-Transistors.
  • Da Vth sowohl bei n-Kanal- als auch bei p-Kanal-MOS-Transistoren im Bereich von 0,7 bis 1,0 Volt liegt, nimmt „Tau" mit Abfallen von Vsupply zu (2 × Vth) hin dramatisch zu. Da Tau den Exponent Term der MTBF darstellt, wird deutlich, dass sich die MTBF radikal erhöht, während sich die Versorgungsspannungen der Anordnung 1,5 bis 2 Volt nähern.
  • Frühere, erfolglose Versuche zur Verbesserung der metastabilen Auflösung bei einem Latch erforderten eine Erkennung und anschließende Übertragung der Entscheidung zu einem weiteren Latch. Diese Lösungen schlugen fehl, da sie lediglich das Problem von einer Stelle zu einer anderen transferieren. Auf diese Weise könnte der zweite Latch die gleichen oder andere Metastabilitätsprobleme aufweisen.
  • Die vorliegende Erfindung befasst sich mit dem Problem der Auflösungszeit bei Latchanordnungen und zeigt, dass der metastabile Zustand festgestellt und die Schaltung so geändert werden kann, dass die Zeit, welche erforderlich ist, um in einen stabilen Zustand (d. h. Tau) aufzulösen, signifikant reduziert werden kann, wodurch die MTBF minimiert wird.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist daher Aufgabe der Erfindung, ein Verfahren und einen Schaltkreis zur Verbesserung der metastabilen Auflösungszeit bei integrierten Schaltkreisen mit niedriger Leistungsaufnahme vorzusehen, mit welchem ein metastabiler Zustand bei Latchanordnungen festgestellt werden kann.
  • Weiterhin ist es Aufgabe der vorliegenden Erfindung, ein Verfahren und einen Schaltkreis zur Verbesserung der metastabilen Auflösungszeit bei integrierten Schaltkreisen mit niedriger Leistungsaufnahme vorzusehen, mit welchem die Leistung für den die Entscheidung treffenden Schaltkreis bei Feststellen des metastabilen Zustands lokal erhöht wird.
  • Darüber hinaus ist es Aufgabe der vorliegenden Erfindung, ein Verfahren und einen Schaltkreis zur Verbesserung der metastabilen Auflösungszeit bei integrierten Schaltkreisen mit niedriger Leistungsaufnahme vorzusehen, mit welchem bei dem die Entscheidung treffenden Schaltkreis eine lokalisierte Leistungszunahme erfolgt, ohne dabei die von den restlichen Teilen des Schaltkreises aufgenommene Leistung zu erhöhen.
  • Die vorliegende Erfindung sieht einen Schaltkreis zur Verbesserung der metastabilen Auflösungszeit bei einer Anordnung mit zwei stabilen Zuständen, wie in Anspruch 1 spezifiziert, vor. Gemäß der Erfindung wird der metastabile Zustand einer Latchanordnung durch die Schaltung nachgewiesen, und es erfolgt ein lokalisierter Anstieg der an den die Entscheidung treffenden Schaltkreis angelegten Versorgungsspannung. Die lokalisierte Leistungszunahme bei dem die Entscheidung treffenden Schaltkreis (d. h. der Latchanordnung) bewirkt, dass der Schaltkreis eine Auflösung in einen stabilen Betriebszustand schneller vornimmt und reduziert damit die Auflösungszeitkonstante Tau des Entscheidungsnetzes.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben. Es zeigen:
  • 1 – ein Blockschaltbild des Verfahrens zur Verbesserung der metastabilen Auflösungszeit gemäß der vorliegenden Erfindung;
  • 2 – ein Schaltbild eines ersten Ausführungsbeispiels der vorliegenden Erfindung; sowie
  • 3 – ein Schaltbild eines zweiten Ausführungsbeispiels der vorliegenden Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG DER SPEZIFISCHEN AUSFÜHRUNGSBEISPIE-LE
  • 1 zeigt ein Blockschaltbild einer binären Latchanordnung 10 bzw. einer solchen mit zwei stabilen Zuständen, welche einen, an die Ausgänge gekoppelten Differenzdetektor 12 aufweist. Differenzdetektor 12 weist einen Ausgang auf, welcher zu dem binären Latch 10 zurückgeführt wird. Sobald der Differenzdetektor 12 einen metastabilen Zustand in Latch 10 ermittelt, führt Detektor 12 dem Latch 10 lokalisierte Leistung zu. Die dem die Entscheidung treffenden Schaltkreis zugeführte, lokalisierte Energie bewirkt, dass der Schaltkreis eine Auflösung in einen stabilen Betriebszustand schneller vornimmt, als dieses unter normalen Betriebsbedingungen möglich wäre. Dieses Konzept gilt für jedes reale Mehrzustandsspeicherelement bzw. jede reale Mehrzustandsspeicheranordnung.
  • 2 zeigt das erste Ausführungsbeispiel der vorliegenden Erfindung bzw. eine BiCMOS-Schaltkreisversion der Erfindung. Hierbei handelt es sich um eine direkte Anwendung der „Mehr Energie"-Theorie, das heißt, den Nachweis des metastabilen Zustands und dem die Entscheidung treffenden Schaltkreis des Latch 10 lokal zugeführte, zusätzliche Energie. Die Transkonduktanz gm eines Bipolartransistors ist von dem Kollektorstrom Ic linear abhängig. gm = dlc/dVbe ∝ Ic
  • Die Auflösungszeitkonstante Tau r wird reduziert, sobald der Verstärkungsgrad bzw. die Transkonduktanz gm erhöht wird. Bezüglich 2 bilden die npn-Bipolartransistoren Q1 und Q2 einen, über Widerstände R3 und R4 kreuzgekoppelten Latch, und der Versorgungsstrom ist über Widerstände R1 und R2 gekoppelt. Die Werte von R1 und R2 sind hoch genug, um den normalen Betriebsstrom des Latch niedrig zu halten. In jedem normalen Zustand des Latch sind die Transistoren Q3 und Q4 abgeschaltet, so dass kein Strom durch die Widerstände R5 und R6 geleitet wird.
  • In dem normalen Zustand des Schaltkreises ist einer der Transistoren Q1 und Q2 ein- und der andere abgeschaltet. Wenn wir davon ausgehen, dass Q1 abgeschaltet (d. h. Nullstrom leitend) ist, wird die Spannung an Knoten A von dem Widerstandsteiler R1/R3 bestimmt, wobei der untere Knoten von Widerstand R3 an der Spannung Vbe des eingeschalteten Transistors Q2 (d. h. etwa 0,8 Volt) anliegt. Widerstand R3 sollte signifikant größer als Widerstand R1 sein. Somit ist die Spannung VA an Widerstand R1 unter Zugrundelegung eines Verhältnisses von 10 : 1 (z. B. R1 sieht 1 kOhm, R3 sieht 10k vor):
    Figure 00040001
    (vorausgesetzt Vcc = 5 Volt)
  • Die Spannung VB an Knoten B wird durch die Sättigungsspannung des eingeschalteten Transistors Q2, etwa 0,2 Volt, bestimmt.
  • Die n-Kanal-MOS-Transistoren Q5 und Q6 bilden zusammen mit den p-Kanal-MOS-Transistoren Q7 und Q8 ein CMOS-NOR-Gatter mit zwei Eingängen. Der Effekt von Knotenpunkt A, welcher ein „hoher" (4,62 Volt) ist, bewirkt, dass die Aus gangsspannung C des NOR-Gatters niedrig (0 Volt) ist und somit die npn-Bipolartransistoren Q3 und Q4 abgeschaltet werden. In diesem Fall fließt kein Strom durch Widerstände R5 und R6.
  • Falls der Latch (d. h. über R3 und R4 durch Q1 und Q2 gebildet) metastabil wird, sind beide Transistoren Q1 und Q2 in dem aktiven Bereich (ungesättigt) , eingeschaltet'. Die Basisknoten von Q1 und Q2 liegen beide an 0,8 Volt an. Der Strom durch Widerstände R3 und R4 ist sehr gering, wobei lediglich der Strom abgegeben wird, welcher von den Transistoren in ihrem aktiven Zustand (typischerweise 1/100stel des Kollektorstroms) benötigt wird. Da die Widerstände R3 und R4 in diesem Beispiel zehnmal den Wert der 10 Widerstände R1 und R2 aufweisen, beträgt die Spannung an den Widerständen R3 und R4 etwa 1/10tel der Spannung an den Widerständen R1 und R2 bzw. etwa 0,4 Volt. Somit beträgt die Spannung an den Knoten A und B etwa 1,2 Volt (0,8 plus 0,4), wenn sich der Latch in dem metastabilen Bereich befindet.
  • Diese Werte der Spannungen VA und VB (etwa 1,2 Volt) sind Tiefpegelzu-15 standseingänge (logic low inputs) in das CMOS-NOR-Gatter, welches einen Eingangsschwellwert von etwa ½ Vcc aufweist. Damit schaltet der Ausgang C auf H (d. h. auf Vcc), wodurch die Transistoren Q3 und Q4 eingeschaltet werden. Dieses bewirkt, dass Strom durch Widerstände R5 und R6, welche mit den Latch-Ausgangsknoten A und B verbunden sind, fließt. Durch diesen zusätzlichen Stromfluss wird die Energie in dem Latch erhöht und 20 die metastabile Auflösungszeit reduziert. Der zusätzliche Stromverbrauch erfolgt lediglich in einer Übergangsform, wobei, sobald diese aufgehoben ist, entweder Knoten A oder B auf H umschaltet (wodurch bewirkt wird, dass Ausgang C des NOR-Gatters in einen Low-Zustand zurückversetzt wird).
  • 3 zeigt ein zweites Ausführungsbeispiel der Erfindung. Die Transistoren 25 Q1/Q3 und Q2/Q4 bilden zwei antiparallel geschaltete Wechselrichter, wodurch ein binärer Latch mit Ausgängen A und B gebildet wird.
  • An dem Gate von Transistor Q5 liegt ein „Einstell"-Signal an, wodurch bewirkt wird, dass Knoten A auf L schaltet, sobald das „Einstell"-Signal ansteigt.. Sollte Knoten A anfänglich im Zustand H sein und das „Einstell"-Signal während einer sehr kurzen 30 Zeitdauer ansteigen, beginnt Knoten A, auf L zu schalten und bewirkt, dass Knoten B beginnt, durch die Einwirkung des, durch Q2/Q4 gebildeten Wechselrichters auf H zu schalten. Es besteht dann die Möglichkeit, dass Knoten A und Knoten B an dem Punkt, an dem das „Einstell"-Signal zurück auf L schaltet, gleich sind, wodurch bewirkt wird, dass der Latch in den metastabilen Zustand versetzt wird.
  • Das Exklusiv-ODER-Gatter 14 weist an seinen Eingängen Knoten A und B auf. Der Ausgangsknoten C befindet sich nur dann im Zustand H, wenn Knoten A und Knoten B logisch unterschiedlich sind (d. h. der eine befindet sich im Zustand H, der andere im Zustand L). Dieses ist normalerweise der Fall, und die p-Kanal-Transistoren Q7 und Q8 sind ausgeschaltet (d. h. nicht leitend).
  • Im metastabilen Zustand weisen Knoten A und B jedoch die gleichen Logikpegel auf, wodurch bewirkt wird, dass der Ausgangsknoten C des Exklusiv-ODER-Gatters auf L schaltet. Hierdurch werden die Transistoren Q7 und Q8 voll eingeschaltet (ihre Gatespannungen, die an Knoten C angelegt sind, sind an das Erdpotential angelegt). Dieses steht im Gegensatzu zu den anderen p-Kanal-Transistoren Q und Q4, deren Gatespannungen zwischen Vcc und Erde angelegt sind, wodurch sich ein wesentlich reduzierter Strom ergibt.
  • Die erhöhten Ströme von Q7 und Q8 werden den Latch-Ausgangsknoten A und B zugeführt, wodurch bewirkt wird, dass die Gatespannungen von Q1 und Q2 (welche an diese Knoten angelegt sind) ansteigen. Die höheren Gatespannungen bewirken, dass Q1 und Q mehr Strom leiten (wobei der Strom Q7 und Q8 entnommen wird). Dieser Betriebspunkt bei höherer Spannung und höherem Strom resultiert bei diesen Transistoren Q1, Q2 in einer höheren Transkonduktanz (höherem Verstärkungsfaktor), wodurch die Geschwindigkeit, bei welcher der Latch seine Auflösung vornimmt, erhöht und dadurch die Tau verringert wird.
  • Es sei erwähnt, dass die höheren Spannungen A und B die Transistoren Q3 und Q4, die p-Kanal-Transistoren in den CMOS-Wechselrichtern, effektiv abschalten. Die Transistoren Q7 und Q8 wirken in diesem Fall als passive (Widerstands-) Lasten, wodurch die effektive Anzahl MOS-Transistoren in Reihe zwischen Vcc und Erde von Zwei auf Eins (CMOS-Gehäuse) reduziert wird.
  • Sobald der Latch seine Auflösung beendet hat, werden Knoten A und B logisch verschieden, wodurch bewirkt wird, dass Knoten C auf einen H-Pegel zurückversetzt wird, wobei die Transistoren Q7 und Q8 abgeschaltet werden. Der Schaltkreis kehrt zu seinem CMOS-Betrieb bei Versorgungsstrom Null zurück.

Claims (4)

  1. Schaltkreis zur Verbesserung der metastabilen Auflösungszeit bei Anordnungen mit zwei stabilen Zuständen, wobei die Anordnungen mit zwei stabilen Zuständen einen, die Entscheidung treffenden Teil (Q1, Q2) in Form eines Latch mit kreuzgekoppelten Wechselrichtern, Eingängen zum Empfang von Daten sowie Ausgängen aufweisen, wobei der Schaltkreis vorsieht: Erkennungsmittel (QS–Q7), welche mit den Ausgängen (A, B) der Anordnung mit zwei stabilen Zuständen verbunden sind, um einen metastabilen Zustand in der Anordnung nachzuweisen; sowie Steuermittel (Q, Q4), welche mit den Erkennungsmitteln (QS–Q7) sowie mit dem die Entscheidung treffenden Teil (Q1, Q2) verbunden sind, um die dem die Entscheidung treffenden Teil (Q1, Q2) zugeführte Energie lokal zu erhöhen, wenn der metastabile Zustand nachgewiesen ist.
  2. Schaltkreis nach Anspruch 1, wobei die Steuermittel aufweisen: einen Rückkopplungskanalkreis, welcher an eine Versorgungsspannung (Vcc) des Schaltkreises gekoppelt ist, wobei der Rückkopplungskanalkreis dem die Entscheidung treffenden Teil (Q1, Q2) zusätzliche Versorgungsspannung (Vcc) zuführt.
  3. Schaltkreis nach Anspruch 1, wobei die Erkennungsmittel ein NOR-Gatter (QS–Q7) aufweisen.
  4. Schaltkreis nach Anspruch 1, wobei die Erkennungsmittel ein Exklusiv-ODER-Gatter (14) aufweisen.
DE69724366T 1996-02-27 1997-02-07 Schaltkreis zur verbesserung der metastabilen zeitauflösung bei einem flipflop mit niedriger leistungsaufnahme Expired - Lifetime DE69724366T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US607404 1996-02-27
US08/607,404 US5789945A (en) 1996-02-27 1996-02-27 Method and circuit for improving metastable resolving time in low-power multi-state devices
PCT/IB1997/000094 WO1997032398A1 (en) 1996-02-27 1997-02-07 Circuit for improving metastable resolving time in low-power and multi-state devices

Publications (2)

Publication Number Publication Date
DE69724366D1 DE69724366D1 (de) 2003-10-02
DE69724366T2 true DE69724366T2 (de) 2004-06-24

Family

ID=24432118

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69724366T Expired - Lifetime DE69724366T2 (de) 1996-02-27 1997-02-07 Schaltkreis zur verbesserung der metastabilen zeitauflösung bei einem flipflop mit niedriger leistungsaufnahme

Country Status (6)

Country Link
US (1) US5789945A (de)
EP (1) EP0826272B1 (de)
JP (1) JP4469942B2 (de)
KR (1) KR100421578B1 (de)
DE (1) DE69724366T2 (de)
WO (1) WO1997032398A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304691B1 (ko) * 1998-05-29 2001-09-29 윤종용 트라이스테이트 보상회로를구비하는 출력신호 발생회로
JP3259700B2 (ja) 1998-12-24 2002-02-25 日本電気株式会社 コンパレータ
RU2211529C2 (ru) * 1999-11-02 2003-08-27 Российский Федеральный Ядерный Центр - Всероссийский Научно-Исследовательский Институт Экспериментальной Физики Генератор импульсов
US6369609B1 (en) 2000-05-08 2002-04-09 Cypress Semiconductor Corp. Degenerate network for PLD and plane
US6687864B1 (en) 2000-06-08 2004-02-03 Cypress Semiconductor Corp. Macro-cell flip-flop with scan-in input
US6826642B1 (en) 2001-06-07 2004-11-30 Cypress Semiconductor Corp. Method and apparatus for the use of discriminators for priority arbitration
US6674306B1 (en) 2001-06-07 2004-01-06 Cypress Semiconductor Corp. Multiport arbitration using phased locking arbiters
US6498513B1 (en) 2001-06-07 2002-12-24 Cypress Semiconductor Corp. Metastability recovery circuit
US6515517B1 (en) * 2001-06-07 2003-02-04 Cypress Semiconductor Corp. Discriminator circuit
US6603415B1 (en) * 2001-07-30 2003-08-05 Cirrus Logic, Inc. Circuits and methods for latch metastability detection and compensation and systems using the same
US6531905B1 (en) 2001-12-19 2003-03-11 Neoaxiom Corporation Flip-flop with metastability reduction
GB2468327A (en) * 2009-03-03 2010-09-08 Icera Inc A CMOS latch with rapid resolution of a metastable state
US7977975B1 (en) * 2009-09-18 2011-07-12 Altera Corporation Apparatus for using metastability-hardened storage circuits in logic devices and associated methods
US8289050B2 (en) * 2010-09-21 2012-10-16 Micron Technology, Inc. Switching circuits, latches and methods
US8330517B1 (en) 2010-12-21 2012-12-11 Xilinx, Inc. Bistable circuit with metastability resistance
US8760208B2 (en) 2012-03-30 2014-06-24 Intel Corporation Latch with a feedback circuit
US9252751B2 (en) 2014-05-04 2016-02-02 Freescale Semiconductor, Inc. Apparatus and method for preventing multiple resets
US9329210B1 (en) 2014-11-29 2016-05-03 Freescale Semiocnductor, Inc. Voltage monitoring circuit
US9729129B2 (en) * 2014-12-05 2017-08-08 Bhaskar Gopalan System and method for reducing metastability in CMOS flip-flops
DE102015122907B4 (de) 2015-12-29 2019-07-04 Infineon Technologies Ag Speichereinrichtung und Verfahren zum Betreiben einer Speichereinrichtung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4398105A (en) * 1981-01-22 1983-08-09 Signetics Corporation Arbiter circuit
US5187385A (en) * 1986-08-29 1993-02-16 Kabushiki Kaisha Toshiba Latch circuit including filter for metastable prevention
US4835422A (en) * 1988-03-14 1989-05-30 North American Philips Corporation Arbiter circuits with metastable free outputs
US5014226A (en) * 1988-09-29 1991-05-07 Lsi Logic Corporation Method and apparatus for predicting the metastable behavior of logic circuits
EP0375247B1 (de) * 1988-12-21 1996-02-28 Texas Instruments Incorporated Einen metastabilen Zustand zulassende Kippschaltung
US4963772A (en) * 1989-02-07 1990-10-16 North American Philips Corp., Signetics Div. Metastable-immune flip-flop arrangement
US5036221A (en) * 1989-03-31 1991-07-30 Texas Instruments Incorporated Circuit for eliminating metastable events associated with a data signal asynchronous to a clock signal
US5001371A (en) * 1990-06-11 1991-03-19 Motorola, Inc. Meta-stable free flipflop
US5081377A (en) * 1990-09-21 1992-01-14 At&T Bell Laboratories Latch circuit with reduced metastability
US5365122A (en) * 1990-11-09 1994-11-15 Vlsi Technology, Inc. Meta stable resistant signal detector
US5489865A (en) * 1992-02-28 1996-02-06 Media Vision, Inc. Circuit for filtering asynchronous metastability of cross-coupled logic gates
US5391935A (en) * 1993-07-22 1995-02-21 International Business Machines Corporation Assertive latching flip-flop

Also Published As

Publication number Publication date
WO1997032398A1 (en) 1997-09-04
US5789945A (en) 1998-08-04
KR19990008075A (ko) 1999-01-25
DE69724366D1 (de) 2003-10-02
KR100421578B1 (ko) 2004-05-31
EP0826272A1 (de) 1998-03-04
JP4469942B2 (ja) 2010-06-02
JPH11504783A (ja) 1999-04-27
EP0826272B1 (de) 2003-08-27

Similar Documents

Publication Publication Date Title
DE69724366T2 (de) Schaltkreis zur verbesserung der metastabilen zeitauflösung bei einem flipflop mit niedriger leistungsaufnahme
DE3872762T2 (de) Referenzspannungsgeneratorschaltung.
DE69123538T2 (de) Einschalt-Rücksetzschaltung
DE60104826T2 (de) Spannungsgesteuerter ringoszillator mit hoher rauschunterdrückung
DE3200894C2 (de)
DE4326134B4 (de) Eingangswechseldetektorschaltung
DE69217209T2 (de) Einschalt-Rücksetzschaltung mit niedrigem Ruhestromverbrauch
DE69005460T2 (de) Stabiler Referenzspannungsgenerator.
DE4321315C1 (de) Takterzeugungsschaltung für taktgesteuerte Logikschaltungen
DE2929450A1 (de) Schnelle transistorschaltung mit geringer leistungsaufnahme
DE69315908T2 (de) Ladungspumpe für einen Phasenregelkreis
DE69121157T2 (de) Schaltung zum Synchronisieren von asynchronen Zustandsmaschinen
DE69114079T2 (de) Konstantstromquellenschaltung vom Stromspiegeltyp mit geringer Abhängigkeit von der Versorgungsspannung.
DE3905321A1 (de) Ecl-zu-cmos-uebersetzer
DE3786679T2 (de) Schmitt-triggerschaltung.
DE3785833T2 (de) Logikschaltung.
DE68916093T2 (de) Integrierte Schaltung.
DE68921952T2 (de) Spannungsgesteuerter Oszillator.
DE19937829A1 (de) Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten
DE102017012280B4 (de) Pegelumsetzer
DE69323341T2 (de) Schaltung zur Erzeugung eines ausgeglichenen Puls-Pausenverhältnisses
DE3687992T2 (de) TTL-Tristate-Ausgangsschaltung.
DE69001669T2 (de) Gegen rauschen geschuetzter schwellwertdetektor.
DE69508659T2 (de) Steuerschaltung für den teilweisen Standby-Betrieb einer Vorspannungsquelle
DE69507033T2 (de) Stromkomparator

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL