DE69123538T2

DE69123538T2 - Einschalt-Rücksetzschaltung

Info

Publication number: DE69123538T2
Application number: DE69123538T
Authority: DE
Inventors: Akira Yukawa
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Electronics Corp
Priority date: 1990-09-30
Filing date: 1991-09-30
Publication date: 1997-04-30
Anticipated expiration: 2011-10-01
Also published as: DE69123538D1; EP0479202B1; US5136181A; JP2591305B2; EP0479202A2; EP0479202A3; JPH04139914A

Description

FELD DER ERFINDUNG

Die Erfindung betrifft eine Einschalt-Rücksetzschaltung und insbesondere eine Einschalt-Rücksetzschaltung, die ein Rücksetzsignal in einem Anfangszustand der Zuführung der versorgungsleistung an eine integrierte CMOS-Schaltung liefert.

HINTERGRUND DER ERFINDUNG

Eine bekannte Einschalt-Rücksetzschaltung umfaßt eine Schmitt-Schaltung, die zwischen eine erste und eine zweite Versorgungsleitung geschaltet ist, eine Kapazität, die zwischen die zweite Versorgungsleitung und einen Schaltungsknoten geschaltet ist, der mit dem Eingang der Schmitt- Schaltung verbunden ist, und einen Widerstand, der zwischen die erste Versorgungsleitung und den Schaltungsknoten geschaltet ist. Die Kapazität und der Widerstand bilden eine C-R-Verzögerungsschaltung mit einer vorgegebenen Zeitkonstante.
Wenn im Betrieb die Versorgungsspannung über die erste und zweite Versorgungsleitung angelegt wird, kommt die Schmitt- Schaltung in den Betriebszustand, und der Potentialpegel am Schaltungsknoten steigt, wobei jedoch sein Potentialpegel nicht vollständig zum hohen Pegel kommt, bis die Kapazität aufgeladen ist; mit anderen Worten wird sein Potentialpegel zum hohen Pegel nach dem Ablauf der Zeitkonstanten der C-R- Verzögerungsschaltung, so daß die Schmitt-Schaltung mit einem Niedrigpegelsigual versorgt wird und ein Hochpegelsignal von logisch "1" für eine vorgegebene Zeitspanne, die gleich der Zeitkonstanten ist, als Rücksetzsignal an eine externe Schaltung liefert, die beispielsweise eine integrierte CMOS-Schaltung ist. Wenn der Potentialpegel des Schaltungsknotens hoher wird als die Schwellspannung der Schmitt-Schaltung, liefert die Schmitt-Schaltung an die integrierte CMOS-Schaltung ein Niedrigpegelsigual mit logisch "0" und setzt die Zufuhr des Niedrigpegelsignals fort. Auf diese Weise liefert die Einschalt-Rücksetzschaltung für eine vorgegebene Zeitspanne ein Hochpegelsignal als Rücksetzsignal in einem Anfangszustand der Zuführung der Versorgungsspannung an die Einschalt-Rücksetzschaltung zur integrierten CMOS-Schaltung. Eine derartige Einschalt-Rücksetzschaltung hat den Vorteil, daß ihr Leistungsverbrauch sehr gering ist, da sie keinen Gleichstromweg aufweist.
Bei der bekannten Einschalt-Rücksetzschaltung liegt jedoch der Nachteil vor, daß die Schmitt-Schaltung kein Hochpegel- Rücksetzsignal an die integrierte CMOS-Schaltung in einem Anfangszustand der Zuführung der Versorgungsspannung liefern kann, falls der Spannungsaufbau langsam ist, weil der Betrieb der Schmitt-Schaltung verzögert ist. Es gibt einen weiteren Nachteil darin, daß die Schmitt-Schaltung kein Hochpegel-Rücksetzsigual an die integrierte CMOS-Schaltung liefern kann, wenn die Versorgungsspannung temporär reduziert wird, wobei eine Rückstellung der integrierten CMOS- Schaltung erforderlich ist, da die Kapazität die Aufladespannung beibehält. In diesem Fall kann die Einschalt-Rücksetzschaltung kein Rücksetzsignal liefern, bis nicht die Versorgungsspannung geringer als die Schwellspannung der Schmitt-Schaltung wird.
Eine CMOS-Einschalt-Rücksetzschaltung mit einem Schwellwertdetektor und einem Kondensator, der mit dem positiven Versorgungsanschluß verbunden ist, ist aus der US-A-4 300 065 bekannt.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist somit eine Aufgabe der Erfindung, eine Einschalt- Rücksetzschaltung zu schaffen, die ein Hochpegelsignal als Rückstellsignal an eine externe Schaltung ohne Abhängigkeit von der Aufbaugeschwindigkeit der Versorgungsspannung in einem Anfangszustand liefern kann.
Es ist eine weitere Aufgabe der Erfindung, eine Einschalt- Rücksetzschaltung zu schaffen, die ein Hochpegelsignal als Rückstellsignal an eine externe Schaltung nach temporärer Reduzierung der Versorgungsspannung liefert.
Gemäß einem Merkmal der Erfindung umfaßt eine Einschalt- Rücksetz schaltung:
einen ersten MOSFET von einem ersten Leitfähigkeitstyp, der mit dem Gate an einen ersten Knoten angeschlossen ist, mit der Source mit einer zweiten Versorgungsspannungsleitung und mit dem Drain an einem zweiten Knoten,
einen zweiten MOSFET vom ersten Leitfähigkeitstyp, der mit dem Gate mit einen dritten Knoten, mit der Source mit der zweiten Versorgungsspannungsleitung und mit dem Drain mit einem vierten Knoten verbunden ist,
einen dritten MOSFET vom ersten Leitfähigkeitstyp, der mit dem Gate mit dem ersten Knoten, mit der Source mit der zweiten Versorgungsspannungsleitung und dem Drain mit dem dritten Knoten verbunden ist,
einen MOSFET von einem zweiten Leitfähigkeitstyp, der mit dem Gate mit dem dritten Knoten verbunden ist, mit der Source mit der ersten Versorgungsspannungsleitung und mit dem Drain mit einem vierten Knoten,
eine Kapazität, die zwischen die erste Versorgungsspannungsleitung und den vierten Knoten geschaltet ist, einen ersten Widerstand, der zwischen die erste Versorgungsspannungsleitung und den ersten Knoten geschaltet ist, einen zweiten Widerstand, der zwischen den ersten und den zweiten Knoten geschaltet ist, und
einen dritten Widerstand, der zwischen den ersten und den dritten Knoten geschaltet ist,
wobei der zweite MOSFET vom ersten Leitfähigkeitstyp und der MOSFET vom zweiten Leitfähigkeitstyp komplementär zwischen die erste und die zweite Versorgungsspannungsleitung geschaltet sind, um einen Inverter zu bilden, und
wobei die Schwellwertspannung des zweiten MOSFET's vom ersten Leitfähigkeitstyp geringer ist als die des ersten MOSFET's vom ersten Leitfähigkeitstyp.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die Erfindung wird im einzelnen in Verbindung mit den beigefügten Zeichnungen erläutert; es zeigen:
Fig. 1 ein Schaltungsdiagramm einer bekannten Einschalt- Rücksetzschaltung,
Fig. 2 ein Schaltungsdiagramm einer Einschalt-Rücksetzschaltung in einem bevorzugten Ausführungsbeispiel gemäß der Erfindung und
Fig. 3 einen Graphen, der eine Spannung V&sub0; an einem Eingang des Inverters in der Einschalt-Rücksetzschaltung des bevorzugten Ausführungsbeispiels relativ zu der ersten Versorgungsspannung VDD und eine Schwellspannung VTH bezüglich der Spannung VDD zeigt.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Vor der Beschreibung einer Einschalt-Rücksetzschaltung in einem bevorzugten Ausführungsbeispiel der Erfindung wird die vorbeschriebene bekannte Einschalt-Rücksetzschaltung in Verbindung mit Fig. 1 erläutert.
Die bekannte Einschalt-Rücksetzschaltung umfaßt eine Schmitt-Schaltung 24 mit einer Hystereseeigenschaft, die zwischen eine erste und eine zweite Versorgungsspannungsleitung 21 und 22 geschaltet ist, eine Kapazität C21, die zwischen die zweite Versorgungsspannungsleitung 22 und einen Schaltungsknoten 23 geschaltet ist, der mit einem Eingangsanschluß der Schmitt-Schaltung 24 verbunden ist, und einen Widerstand R21, der zwischen die erste Versorgungsspannungsleitung 21 und den Schaltungsknoten 23 geschaltet ist. Die Kapazität C21 und der Widerstand R21 bilden eine C-R-Verzögerungsschaltung.
Der Betrieb der bekannten Einschalt-Rücksetzschaltung wird hier nicht erläutert, da seine Beschreibung bereits durchgeführt wurde.
Im folgenden wird eine Einschalt-Rücksetzschaltung gemäß einem bevorzugten Ausführungsbeispiel der Erfindung erläutert. Wie in Fig. 2 dargestellt ist, umfaßt die Einschalt- Rücksetzschaltung einen Inverter 51 erste bis dritte N- MOSFETs Q1 bis Q3, einen P-MOSFET Q4, eine Kapazität C1 und erste bis dritte Widerstände R1 bis R3. Der Inverter 5 ist mit seinem Eingangsanschluß mit einem Knoten B verbunden, um ein Rücksetzsigual an eine externe Schaltung zu liefern, die beispielsweise eine integrierte CMOS-Schaltung ist (nicht in Fig. 2 dargestellt). Der erste N-MOSFET Q1 ist an dem Gate mit einem Knoten 3, an der Source mit einer zweiten Versorgungsspannungsleitung 2 und an seinem Drain mit einem Knoten 4 verbunden. Der zweite N-MOSFET Q2 ist an dem Gate mit einem Knoten A, an der Source mit der zweiten Versorgungsspannungsleitung 2 und an dem Drain mit dem Knoten B verbunden. Die Schwellspannung des zweiten N-MOSFET Q2 ist geringer als die des ersten N-MOSFET Q1. Der dritte N- MOSFET Q3 ist an dem Gate mit dem Knoten B, an der Source mit der zweiten Versorgungsspannungsleitung 2 und an dem Drain mit dem Knoten A verbunden. Der P-MOSFET Q4 ist an dem Gate mit dem Knoten A, an der Source mit der ersten Versorgungsspannungsleitung 1 und an dem Drain mit dem Knoten B verbunden. Der zweite N-MOSFET Q2 und der P-MOSFET Q4 sind komplementär zwischen den ersten und der zweiten Versorgungsspannungsleitungen 1 und 2 geschaltet und bilden einen Inverter. Die Kapazität C1 ist zwischen die erste Versorgungsspannungsleitung 1 und den Knoten B geschaltet. Der erste Widerstand R1 ist zwischen die erste Versorgungsspannungsleitung 1 und den Knoten 3 geschaltet. Der zweite Widerstand R2 ist zwischen die Knoten 3 und 4 geschaltet. Der dritte Widerstand R3 ist zwischen die Knoten 3 und A geschaltet.
Im folgenden wird der Betrieb der Einschalt-Rücksetzschaltung in Verbindung mit Fig. 3 erläutert.
Zunächst wird der Betrieb der Einschalt-Rücksetzschaltung beim allmählichen Aufbauen der Versorgungsspannung VDD von 0 V bis zu dem vorgegebenen Pegel im Anfangszustand erläutert. Alle Punkte in der Schaltung haben im Anfangszustand vor der Anlegung der Versorgungsspannung ein Potential von 0 V. Wenn die Versorgungsspannung gerade angelegt wird, sind der erste bis dritte N-MOSFET Q1 bis Q3 alle in ausgeschaltetem Zustand, so daß kein Strom durch die Widerstände R1 bis R3 fließt. Aufgrunddessen steigen die Spannungen an den Knoten 3, 4 und A, wenn der erste Versorgungsspannungspegel ansteigt. Die Spannungen der Gates des ersten und des zweiten N-MOSFET's Q1 und Q2 steigen entsprechend dem Ansteigen des ersten Versorgungsspannungspegels, so daß der erste und der zweite N-MOSFET Q1 und Q2 in den eingeschalteten Zustand kommen, wenn der erste Versorgungsspannungspegel höher wird als die Schwellwertspannungen des ersten und des zweiten N-MOSFET's Q1 und Q2.
Wie vorstehend beschrieben, ist die Schwellspannung des zweiten N-MOSFET's Q2 geringer als die des ersten N- MOSFET's Q1, so daß der zweite N-MOSFET Q2 den Einschaltzustand früher einnimmt als der erste N-MOSFET Q1. Aufgrunddessen wird die Spannung am Knoten B zum selben Pegel wie die zweite Versorgungsspannungsleitung 2, das heißt zum niedrigen Pegel, so daß der Inverter 5 mit einem niedrigen Pegel versorgt wird und der integrierten CMOS-Schaltung ein Hochpegelsignal als Rückstellsignal liefert.
Wenn der erste Versorgungsspannungspegel VDD höher wird als die Schwellspannung VT des ersten N-MOSFET's Q1, kommt der erste N-MOSFET Q1 in den Einschaltzustand, so daß ein Strom durch den ersten und den zweiten Widerstand R1 und R2 und den ersten N-MOSFET Q1 fließt. Aufgrunddessen tritt ein Spannungsabfall am ersten und am zweiten Widerstand R1 und R2 auf, so daß die Spannungen der Knoten 3 und 4 abfallen. Die Spannung V&sub0; des Knotens A nimmt ebenfalls ab, wie in Fig. 3 dargestellt ist. Die Spannung V&sub0; kann durch die folgende Beziehung (1) unter der Annahme berechnet werden, daß K » 1:
V&sub0; = VT + (VT - VDD)R2/R1 (1)
wobei K eine Elementenkonstante des ersten N-MOSFET's Q1 ist und durch die folgende Formel (2) wiedergegeben wird:
K = C&sub0; µ W/L (2)
wobei C&sub0; die Kapazität der Gateisolierschicht des ersten N- MOSFET's Q1 ist, µ die Beweglichkeit der Elektronen ist, W die Kanalbreite und L die Kanallänge sind.
Die Spannung V&sub0; nimmt ab, wenn der erste Versorgungsspannungspegel VDD höher wird als die Schwellspannung VT des ersten N-MOSFET Q1. Der Gradient der Abnahme der Spannung V&sub0; wird etwa durch R2/R1 bestimmt. Andererseits wird die Logikschwellspannung VTH des Inverters, der aus dem zweiten N-MOSFET Q2 und dem P-MOSFET Q4 besteht, durch die folgende Beziehung (3) angegeben:
VTH = VDD&supmin; VTP + (KN / KP)1/2 VTH/1 + (KN / KP)1/2 (3)
wobei VTH und VTP die Schwellspannungen des zweiten N- MOSFET's Q2 bzw. des P-MOSFET's Q4 sind und KN und KP Elementenkonstanten des zweiten N-MOSFET's Q2 bzw. des P- MOSFET's Q4 sind.
Die Schwellspannung VTH steigt linear an, wenn der erste Versorgungsspannungspegel VDD ansteigt, nachdem er größer als die Schwellspannung VT des ersten N-MOSFET's Q1 geworden ist.
Wie in Fig. 3 dargestellt ist, ist die Spannung V&sub0; des Knotens A höher als die Schwellspannung VTH, wenn der erste Versorgungsspannungspegel VT relativ klein ist, so daß die Spannung des Knotens B auf niedrigem Pegel verbleibt, das heißt auf Logikpegel "0" Die Spannung V&sub0; wird jedoch kleiner als die Schwellspannung VTH, falls der erste Versorgungsspannungspegel VDD relativ groß ist, so daß die Spannung am Knoten B auf hohen Pegel kommt, das heißt auf den Logikpegel "1". Aufgrunddessen wird dem Inverter 5 ein Hochpegelsignal zugeführt, um die integrierte CMOS-Schaltung mit einem niedrigen Pegel zu versorgen. Gleichzeitig geht der dritte N-MOSFET Q3 in den Einschaltzustand, so daß die Spannung V&sub0; des Knotens A auf denselben Pegel wie die zweite Versorgungsspannungsleitung 2 kommt, das heißt auf niedrigen Pegel. Aufgrunddessen wird die Spannung des Knotens B auf dem hohen Pegel gehalten, so daß der Inverter 5 die integrierte CMOS-Schaltung mit einem Niedrigpegelsignal versorgt.
Auf diese Weise liefert die Einschalt-Rücksetzschaltung an die integrierte CMOS-Schaltung ein Hochpegelsignal als Rücksetzsignal im Anfangszustand der Anlegung einer Versorgungsspannung an sie, bis der erste Versorgungsspannungspegel VDD zu einem vorgegebenen Pegel kommt, und liefert an die integrierte CMOS-Schaltung ein Niedrigpegelsignal, wenn der erste Versorgungsspannungspegel VDD höher als der vorgegebene Pegel wird.
Im folgenden wird der Betrieb der Einschalt-Rücksetzschaltung für den Fall eines steilen Aufbauens der ersten Versorgungsspannung VDD von 0 V zu dem vorgegebenen Pegel im Anfangszustand des Anlegens der Versorgungsspannung erläutert. Wenn die erste Versorgungsspannung VDD steil auf den vorgegebenen Pegel ansteigt, geht der N-MOSFET Q1 sofort in den Einschaltzustand. Andererseits steigt die Spannung V&sub0; des Knotens A auf einen hohen Pegel, da der Knoten A mit der ersten Versorgungsspannungsleitung 1 über die Kapazität C1 verbunden ist. Aufgrunddessen wird dem zweiten N-MOSFET Q2 am Gate ein hoher Pegel zugeführt, so daß der zweite N- MOSFET Q2 eingeschaltet wird. Die Spannung des Knotens B wird folglich zum gleichen Pegel wie die zweite Versorgungsspannungsleitung 2, das heißt Logikpegel "0", so daß der Inverter 5 ein Hochpegelsigual als Rücksetzsigual an die integrierte CMOS-Schaltung liefert. Die Spannung V nimmt jedoch allmählich ab, weil die Ladungen in dem Knoten A über den dritten Widerstand R3 und den ersten N-MOSFET Q1 zur zweiten Versorgungsspannungsleitung 2 entladen werden. Wenn die Spannung V&sub0; geringer wird als die Logikschwellspannung VTH, geht die Spannung des Knotens B auf hohen Pegel, das heißt auf den logischen hohen Pegel "1", so daß der dritte N-MOSFET Q3 eingeschaltet wird und den Knoten A vollständig entlädt. Die Entladungszeit wird durch die Werte der Kapazität C1 und den dritten Widerstand bestimmt und beträgt annäherungsweise das Produkt C1 R3.
Als nächstes wird der Betrieb der Einschalt-Rücksetzschaltung für den Fall einer temporären Reduktion der ersten Versorgungsspannung VDD erläutert. Im ersten Fall sei angenommen, daß eine Beziehung von VTP > VT besteht. Somit wird der P-MOSFET Q4 ausgeschaltet, wenn die erste Versorgungsspannung VDD auf unter VTP abfällt. Aufgrunddessen nimmt die Spannung am Knoten B ab und schaltet den dritten N-MOSFET Q3 aus, so daß der Knoten B vollständig entladen wird und seine Spannung niedrig wird. Er ist folglich fertig zur Zuführung eines Rücksetzsignales an die integrierte CMOS-Schaltung. Andererseits sei für den zweiten Fall angenommen, daß eine Beziehung von VTP < VT besteht, so daß der dritte N-MOSFET Q3 ausgeschaltet wird, wenn die erste Versorgungsspannung VDD auf unter VT abfällt, so daß die Spannung V&sub0; des Knotens A ansteigt und den P-MOSFET Q4 ausschaltet. Die Spannung des Knotens B wird folglich niedrig und ist fertig zur Zuführung eines Rückstellsignals an die integrierte CMOS-Schaltung.
Auf diese Weise kann in der Einschalt-Rücksetzschaltung des bevorzugten Ausführungsbeispiels ein Rücksetzsignal der integrierten CMOS-Schaltung in jedem Aufbaumodus der Versorgungsspannung VDD unabhängig von der Zeitkonstante zugeführt werden, die konventionell den Aufbau beeinträchtigt. Der Umkehrpunkt der Zuführung eines Rückstellsignals (entsprechend dem Schnittpunkt der Linien V&sub0; und VTH in Fig. 3) ist innerhalb eines weiten Bereichs durch Ändern der Werte von R1, R2, KN und KP bestimmbar, wie in der Formel (3) dargestellt ist.
Weiterhin kann der effektive Betrieb der Einschalt-Rücksetzschaltung erreicht werden, da die dem Umkehrpunkt entsprechende Spannung zur Zufuhr eines Rückstellsignals höher ist als beide Schwellspannungen des N-MOSFET und des P- MOSFET, die in der Schaltung verwendet werden. Des weiteren kann ein Rückstellsignal an eine externe Schaltung selbst dann abgegeben werden, wenn die erste Versorgungsspannung VDD unter eine Spannung abfällt, die größer ist als zwischen VTP und VT. Aufgrunddessen wird es der ersten Versorgungsspannung VDD erlaubt, bis in die Nähe einer unteren Betriebsspannung der integrierten CMOS-Schaltung abzufallen.
Bei der Einschalt-Rücksetzschaltung kann der Inverter 5 durch eine Schmitt-Schaltung ersetzt werden, die eine Hysteresecharakteristik aufweist. Des weiteren können der N- MOSFET und der P-MOSFET gegeneinander ausgetauscht werden und die erste und die zweite Versorgungsspannung können ausgetauscht werden.
Obwohl die Erfindung mit Bezug auf ein spezielles Ausführungsbeispiel für eine vollständige und klare Offenbarung erläutert wurde, wird die Erfindung durch die beigefügten Ansprüche bestimmt.

Claims

1. Einschalt-Rücksetzschaltung mit:

einem ersten MOSFET (Q&sub1;) eines ersten Leitfähigkeitstyps, dessen Gate mit einem ersten Knoten (3) verbunden ist, dessen Source mit einer zweiten Versorgungsleitung (2) verbunden ist und dessen Drain mit einem zweiten Knoten (4) verbunden ist,

einem zweiten MOSFET (Q&sub2;) des ersten Leitfähigkeitstyps, dessen Gate mit einem dritten Knoten (A) verbunden ist, dessen Source mit der zweiten Versorgungsleitung (2) verbunden ist und dessen Drain mit einem vierten Knoten (B) verbunden ist,

einem dritten MOSFET (Q&sub3;) des ersten Leitfähigkeitstyps, dessen Gate mit dem vierten Knoten (B) verbunden ist, dessen Source mit der zweiten versorgungsleitung (2) verbunden ist und dessen Drain mit dem dritten Knoten (A) verbunden ist,

einem MOSFET (Q&sub4;) eines zweiten Leitfähigkeitstyps, dessen Gate mit dem dritten Knoten (A) verbunden ist, dessen Source mit einer ersten Versorgungsleitung (1) verbunden ist und dessen Drain mit dem vierten Knoten (B) verbunden ist,

einer Kapazität (C&sub1;), die zwischen die erste Versorgungsleitung (1) und den dritten Knoten (A) geschaltet ist, einem ersten Widerstand (R&sub1;), der zwischen die erste Versorgungsleitung (1) und den ersten Knoten (3) geschaltet ist,

einem zweiten Widerstand (R&sub2;), der zwischen den ersten und den zweiten Knoten (3, 4) geschaltet ist, und

einem dritten Widerstand (R&sub3;), der zwischen den zweiten (4) und den dritten (A) Knoten geschaltet ist,

wobei der zweite MOSFET (Q&sub2;) des ersten Leitfähigkeitstyps und der MOSFET (Q&sub4;) des zweiten Leitfähigkeitstyps komplementär zwischen die erste und die zweite Versorgungsleitung (1, 2) geschaltet sind, um einen Inverter zu bilden, und die Schwellspannung des zweiten MOSFET (Q&sub2;) des ersten Leitfähigkeitstyps geringer ist als die des ersten MOSFET (Q&sub1;) des ersten Leitfähigkeitstyps.

2. Einschalt-Rücksetzschaltung nach Anspruch 1 mit weiterhin:

einem Inverter (5), dessen Eingang mit dem vierten Knoten (B) verbunden ist, um in einer integrierten Halbleiterschaltung ein Rücksetzsignal zu erzeugen.

3. Einschalt-Rücksetzschaltung nach Anspruch 2, wobei die integrierte Halbleiterschaltung eine integrierte CMOS- Schaltung ist.

4. Einschalt-Rücksetzschaltung nach Anspruch 2, wobei die Spannung der ersten Versorgungsguelle zur Erzeugung des Rücksetzsignals durch das Verhältnis der Werte des ersten und des zweiten Widerstandes (R&sub1;, R&sub2;) eingestellt wird.

5. Einschalt-Rücksetzschaltung nach Anspruch 4, wobei die Spannung der ersten Versorgungsquelle zur Erzeugung des Rücksetzsignals weiterhin durch Elementkonstanten der MOS- FETs eingestellt wird.