DE69705990T2 - Transistor mit hoher Elektronenbeweglichkeit und Verfahren zur Herstellung - Google Patents
Transistor mit hoher Elektronenbeweglichkeit und Verfahren zur HerstellungInfo
- Publication number
- DE69705990T2 DE69705990T2 DE1997605990 DE69705990T DE69705990T2 DE 69705990 T2 DE69705990 T2 DE 69705990T2 DE 1997605990 DE1997605990 DE 1997605990 DE 69705990 T DE69705990 T DE 69705990T DE 69705990 T2 DE69705990 T2 DE 69705990T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- band gap
- insulating film
- electron mobility
- high electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 229910052681 coesite Inorganic materials 0.000 claims description 11
- 229910052906 cristobalite Inorganic materials 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 11
- 229910052682 stishovite Inorganic materials 0.000 claims description 11
- 229910052905 tridymite Inorganic materials 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- JEGUKCSWCFPDGT-UHFFFAOYSA-N h2o hydrate Chemical compound O.O JEGUKCSWCFPDGT-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
- Die vorliegende Erfindung betrifft einen Transistor mit hoher Elektronenbeweglichkeit (HEMT) zur Verwendung in einem Hochfrequenzverstärker des Millimeter-Wellenlängenbands oder dergl. sowie ein Verfahren zur Herstellung eines solchen Transistors hoher Elektronenbeweglichkeit.
- Es wurden Transistoren hoher Elektronenbeweglichkeit (HEMT) entwickelt, die eine Kanalschicht aus lnGaAs (lndiumgalliumarsenid) hoher Elektronenbeweglichkeit aufweisen. Die Transistoren hoher Elektronenbeweglichkeit weisen eine Kanalstruktur mit doppeltem Heteroübergang auf, die eine dünne Kanalschicht aus InGaAs umfasst, welche zwischen Schichten großen Bandabstands aus AlGaAs (Aluminiumgalliumarsenid) angeordnet sind.
- Bei diesen Transistoren hoher Elektronenbeweglichkeit werden die Elemente durch Mesaätzen separiert, wobei sich ein Fortsatz einer Gate-Elektrode über eine durch Mesaätzen hergestellte Mesaschräge zu einem Gate- Anschlussfeld erstreckt. Der Fortsatz der Gate-Elektrode steht in Kontakt mit der Kanalschicht aus InGaAs, die an der Mesaschräge freiliegt. Um zu verhindern, dass ein durch diesen Kontakt hervorgerufener Leckstrom größer wird, ist für einen in der JP-A-4-365333 offenbarten Feldeffekttransistor mit Heteroübergang vorgeschlagen worden, zwischen der Mesaschräge und dem Fortsatz der Gate-Elektrode einen elektrisch isolierenden Film mit einem SiO&sub2;-Film und einem Siliciumnitridfilm zu bilden.
- Gemäß der vorgeschlagenen Ausbildung, die in der vorstehenden Veröffentlichung vorgestellt wird, ist der zwischen der Mesaschräge und dem Fortsatz der Gate-Elektrode angeordnete elektrisch isolierende Film wirksam, um Leckströme zu verringern. Allerdings erzeugen der SiO&sub2;-Film und der elektrisch isolierende Film eine parasitäre Kapazität zwischen dem Fortsatz der Gate-Elektrode und der Kanalschicht, was zu einem Nebenschluss hochfrequenter Signale führt. Als Folge besitzt der vorgestellte Feldeffekttransistor mit Heteroübergang schlechte Hochfrequenzeigenschaften.
- Eine weitere Möglichkeit, an der Seitenwand einen Leckweg zwischen Gate und Kanal zu vermeiden, ist offenbart in "Modified T-Gates lncorporating Micro-Airbridges to Avoid Mesa Sidewall Contact in AlInAs/GalnAs HEMTs" von W. Patrick, Electronic Letters, Band 30, Nr. 19, 1994, Seiten 1628, 1629. In diesem Artikel wird eine Luftbrückenstruktur vorgeschlagen, die zwischen einem Gate-Fortsatz und einer Kanalschicht im Bereich einer Mesaseitenschräge eine Luftbrücke vorsieht. Die Luftbrücke verhindert, dass Leckströme zwischen dem Gate-Fortsatz und der Kanalschicht fließen. Unterhalb des Gate-Fortsatzes ist keine isolierende Schicht auf der Mesaseitenwand vorgesehen.
- EP 0 522 952 A2 offenbart unter anderem einen HEMT-Transistor. Dieses Dokument beschäftigt sich nicht mit Kapazitätsproblemen im Bereich einer Mesaseitenwand des HEMT und zeigt nicht einmal eine Mesastruktur.
- JP-A-4-115555 schließlich lehrt, eine parasitäre Kapazität in Halbleiterbauelementen durch Vorsehung einer Luftbrückenverdrahtung zu verringern. Allerdings offenbart dieses Dokument keinen HEMT mit Mesastruktur und beschäftigt sich auch nicht mit den Hochfrequenzeigenschaften eines solchen HEMT.
- Es ist eine Aufgabe der vorliegenden Erfindung, einen Transistor hoher Elektronenbeweglichkeit bereitzustellen, der für verbesserte Hochfrequenzeigenschaften eine verringerte parasitäre Gate-Kapazität aufweist.
- Erfindungsgemäß ist ein Transistor hoher Elektronenbeweglichkeit nach Anpruch 1 vorgesehen.
- Der Transistor hoher Elektronenbeweglichkeit kann ferner eine Übergitterpufferschicht aufweisen, wobei die untere Schicht großen Bandabstands auf der Übergitterpufferschicht angeordnet ist, sowie ein auf der Übergitterpufferschicht im Abstand von der Mesastruktur angeordnetes Gate-Anschlussfeld aufweisen, wobei der Fortsatz mit diesem Gate-Anschlussfeld verbunden ist.
- Die obere und die untere Schicht großen Bandabstands können Silicium- Planardotierungsschichten umfassen.
- Erfindungsgemäß ist außerdem ein Verfahren zur Herstellung eines Transistors hoher Elektronenbeweglichkeit nach Anspruch 5 vorgesehen.
- Dieses Verfahren kann ferner die Schritte der Bildung einer Übergitterpufferschicht und der Aufbringung eines mit dem Fortsatz verbundenen Gate- Anschlussfelds auf der Übergitterpufferschicht im Abstand von der Mesastruktur umfassen.
- Das Verfahren kann ferner den Schritt der Bildung von Silicium-Planardotierungsschichten in der oberen und der unteren Schicht großen Bandabstands umfassen.
- Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung heraus ersichtlich werden, wenn diese in Verbindung mit den beigefügten Zeichnungen zur Hand genommen wird, welche eine bevorzugte Ausführungsform der vorliegenden Erfindung beispielhaft darstellen.
- Fig. 1 ist eine bruchstückhafte Perspektivansicht eines erfindungsgemäßen Transistors hoher Elektronenbeweglichkeit.
- Fig. 2(A) bis 2(F) sind fragrrientarische Querschnittsansichten, die aufeinanderfolgende Schritte eines Prozesses zur Herstellung des erfindungsgemäßen Transistors hoher Elektronenbeweglichkeit zeigen.
- Fig. 3 ist eine fragmentarische Querschnittsansicht eines modifizierten erfindungsgemäßen Transistors hoher Elektronenbeweglichkeit.
- Wie in Fig. 1 gezeigt, umfasst ein erfindungsgemäßer Transistor hoher Elektronenbeweglichkeit ein semi-isolierendes GaAs-Substrat 1, eine auf dem semi-isolierenden GaAs-Substrat 1 angeordnete Übergitterpufferschicht 2, sowie eine Doppelheteroübergangsstruktur, welche auf der Übergitterpufferschicht 2 angeordnet ist und ein Paar einer unteren und einer oberen AIGaAs-Schicht 3, 5 hohen Widerstands und großen Bandabstands sowie eine zwischen der unteren und der oberen AIGaAs-Schicht 3, 5 großen Bandabstands angeordnete InGaAs-Kanalschicht 4 umfasst. Jede der AIGaAs-Schichten 3, 5 großen Bandabstands weist eine Dicke von etwa 300 Ä auf und ist aus AlXGa1-XAs (0,2 < x < 0,3) hergestellt. Die untere AIGaAs- Schicht 3 großen Bandabstands dient als Trägerversorgung für die Kanalschicht 4.
- Der Transistor hoher Elektronenbeweglichkeit weist außerdem eine n&spplus;- GaAs-Kontaktschicht 6 auf, welche auf der oberen AIGaAs-Schicht 5 großen Bandabstands angeordnet ist, mit Si in einer Konzentration von 5 · 1018 cm³ dotiert ist und eine Dicke von 500 Å aufweist. Source- und Drain-Elektroden 7, 8 sind auf der n&spplus;-GaAs-Kontaktschicht 6 angeordnet und durch eine zwischen sich gebildete Ausnehmung voneinander getrennt. In dieser Ausnehmung ist eine Gate-Elektrode 9 angeordnet, die einen Fortsatz 9a aufweist, welcher mit einem auf der Übergitterpufferschicht 2 angebrachten Gate-Anschlussfeld 9b verbunden ist.
- Wie in Fig. 1 gezeigt, sind die Schichten 3, 5 großen Bandabstands, die InGaAs-Kanalschicht 4, die Kontaktschicht 6 sowie die Source- und Drain- Elektroden 7, 8 durch Mesaätzen (später beschrieben) als Mesastruktur oder -erhebung auf der Pufferschicht 2 gebildet. Das Gate-Anschlussfeld 9b befindet sich im Abstand von der Mesastruktur. Ein Isolierfilm 10 aus SiO&sub2; ist auf der Pufferschicht 2 und Oberflächen - einschließlich Seitenschrägen - der Mesastruktur angeordnet. Der Fortsatz 9a der Gate-Elektrode 9 verläuft in überhängender und beabstandeter Beziehung zu den Seitenschrägen der Mesastruktur und weist ein mit dem Gate-Anschlussfeld 9b verbundenes Ende auf, das sich in einem Tal befindet, welches durch das Mesaätzen gebildet ist. Weil der Fortsatz 9a durch eine Luftbrücke von den Seitenschrägen der Mesastruktur beabstandet ist, ist die parasitäre Kapazität zwischen dem Fortsatz 9a und der Kanalschicht 4 relativ klein, da sich dazwischen eine Luftschicht befindet, deren Dielektrizitätszahl 1 beträgt.
- Die Fig. 2(A) bis 2(F) zeigen aufeinanderfolgende Schritte eines Prozesses zur Herstellung des erfindungsgemäßen Transistors hoher Elektronenbeweglichkeit. Dieser Herstellungsprozess des Transistors hoher Elektronenbeweglichkeit wird nachstehend mit Bezug auf die Fig. 2(A) bis 2(F) beschrieben.
- Wie in Fig. 2(A) gezeigt, wird auf ein GaAs-Substrat 1 ein Übergitterpuffer 2 aufgebracht, wobei auf den Übergitterpuffer 2 eine Doppelheteroübergangsstruktur mit einer AlxGa1-xAs-Schicht 3 großen Bandabstands, bei der das Aluminiumverhältnis x von 0,2 bis 0,3 reicht und die eine Dicke von 300 Å besitzt, einer InGaAs-Kanalschicht 4 mit einer Dicke von etwa 100 A sowie einer AlGaAs-Schicht 5 mit einer Dicke von 300 A aufgebracht wird. Eine n&spplus;-GaAs-Kontaktschicht 6 mit einer Dicke von 500 Å wird auf die AIGaAs-Schicht 5 aufgebracht.
- Sodann wird, wie in Fig. 2(B) gezeigt, ein Fotolackfilm P auf die n&spplus;-GaAs- Kontaktschicht 6 aufgebracht. Unter Verwendung des Fotolackfilms P als Maske wird die soweit gebildete Anordnung einer Mesaätzung unterworfen, bis der Übergitterpuffer 2 freiliegt. Der Übergitterpuffer 2, die Schichten 3, 5 großen Bandabstands, die Kanalschicht 4 sowie die Kontaktschicht 6 unter dem Fotolackfilm P bleiben nun als Mesastruktur oder -erhebung übrig.
- Anschließend werden, wie in Fig. 2(C) gezeigt, eine Source-Elektrode 7 und eine Drain-Elektrode 8 durch Vakuumaufdampfen auf die Kontaktschicht 6 aufgbracht. Daraufhin wird ein Passivierungsfilm oder elektrisch isolierender Film 10 aus SiO&sub2; in einer Dicke von etwa 500 Å durch Plasma- CVD (chemisches Aufdampfen) auf die gesamte soweit gebildete Oberfläche aufgebracht.
- Sodann werden, wie in Fig. 2(D) gezeigt, die einen Querschnitt der Mesastruktur längs einer Y-Z-Ebene in einem in Fig. 1 gezeigten dreidimensionalen Orthogonalkoordinatensystem XYZ zeigt, Fotolackschichten Q auf gegenüberliegende Seitenschrägen der Mesastruktur aufgebracht, wie durch die gestrichelten Linien angedeutet. Die Fotolackschichten Q werden dann durch Trockenätzen zurückgeätzt, bis sie zu Fotolackschichten q unter der Kontaktschicht 6 reduziert sind. Die inneren Schichten der Mesastruktur sind dabei durch den die Mesastruktur überziehenden SiO&sub2;-Film 10 vor Schäden bedingt durch das Plasmaätzen geschützt.
- Wie in Fig. 2(E) gezeigt, die einen Querschnitt der Mesastruktur längs einer X-Z-Ebene in dem in Fig. 1 gezeigten dreidimensionalen Orthogonalkoordinatensystem XYZ zeigt, wird auf den SiO&sub2;-Film 10 eine Elektronenstrahl-Fotolackschicht R aufgebracht und mittels eines Elektronenstrahls ein Gate-Muster S geringer Breite in der Fotolackschicht R gebildet. Mit Hilfe des Gate-Musters als Maske wird der SiO&sub2;-Film 10 einer Nassätzung unterzogen. Sodann wird die Kontaktschicht 6 selektiv weggeätzt, um in ihr eine Ausnehmung zu bilden, dies mit einer Ätzlösung, welche eine Mischung aus Gaswasser und Wasserstoffperoxidwasser umfasst, die in einem Verhältnis von 1 zu 4000 oder mehr gemischt sind und durch Wasser verdünnt sind.
- Anschließend werden Titan (Ti) und Gold (Au) durch das Gate-Muster S hindurch nacheinander in die Ausnehmung hinein mittels eines Widerstandsheizungs-Vakuumaufdampfsystems aufgedampft, wodurch in der Ausnehmung eine Gate-Elektrode 9 aus Ti und Au gebildet wird.
- Wie in Fig. 2(F) gezeigt, die einen Querschnitt der Mesastruktur längs der Y-Z-Ebene in einem in Fig. 1 gezeigten dreidimensionalen Orthogonalkoordinatensystem XYZ zeigt, weist die Gate-Elektrode 9 Fortsätze 9a auf, die auf den an den Seitenschrägen der Mesastruktur verbliebenen Fotolackschichten q angeordnet sind.
- Die Fotolackschicht R wird sodann mittels einer Chemikalie geschmolzen, und die geschmolzene Fotolackschicht R und die darauf aufgebrachten Gate-Metallschichten werden entfernt. Gleichzeitig werden die Fotolackschichten q, die zwischen den Fortsätzen 9a der Gate-Elektrode 9 und den mit dem SiO&sub2;-Film 10 überzogenen Seitenschrägen der Mesastruktur angeordnet sind, mittels der Chemikalie geschmolzen und beseitigt. Als Ergebnis verbleiben die Fortsätze 9a der Gate-Elektrode 9 in überhängender und beabstandeter Beziehung zu den Seitenschrägen der Mesastruktur.
- Schließlich wird der SiO&sub2;-Film 10 auf der Source- und der Drain-Elektrode 7, 8 selektiv entfernt, und es werden auf der Übergitterpufferschicht 2 mit den Fortsätzen 9 verbundene Gate-Anschlussfelder 9b gebildet. Der erfindungsgemäße Transistor hoher Elektronenbeweglichkeit ist nun fertig.
- Bei der dargestellten Ausführungsform weist der erfindungsgemäße Transistor hoher Elektronenbeweglichkeit die obere und die untere Schicht 3, 5 großen Bandabstands auf, die als Trägerversorgungsschicht oberhalb und unterhalb der Kanalschicht 4 angeordnet sind. Die Grundsätze der vorliegenden Erfindung sind jedoch auch bei einem Transistor hoher Elektronenbeweglichkeit anwendbar, welcher in der oberen und der unteren Schicht 5, 3 großen Bandabstands Silicium-Planardotierungsschichten 5a, 3a umfasst, wie in Fig. 3 gezeigt.
- Wenngleich eine bestimmte bevorzugte Ausführungsform der vorliegenden Erfindung gezeigt und im Detail beschrieben wurde, ist zu verstehen, dass verschiedene Änderungen und Modifikationen daran vorgenommen werden können, ohne vom Umfang der beigefügten Ansprüche abzuweichen.
- Ein Transistor hoher Elektronenbeweglichkeit umfasst eine Kanalschicht, um darin eine zweidimensionale Elektronengasschicht zu entwickeln, eine obere und eine untere Schicht großen Bandabstands, die oberhalb bzw. unterhalb der Kanalschicht angeordnet sind, sowie eine Kontaktschicht, welche auf der oberen Schicht großen Bandabstands zum Kontakt mit Source- und Drain-Elektroden angeordnet ist. Die Kanalschicht, die obere und untere Schicht großen Bandabstands und die Kontaktschicht sind so geätzt, dass sie zu einer Mesastruktur gebildet sind, welche eine Seitenschräge aufweist. In der Kontaktschicht ist eine Ausnehmung ausgebildet, welche die Kontaktschicht unterteilt. Eine Gate-Elektrode ist in der Ausnehmung angeordnet und weist einen Fortsatz auf, welcher durch eine Luftbrücke Abstand von der Seitenschräge aufweist und diese überragt. Ein Film aus SiO&sub2; ist auf die Seitenschräge aufgebracht. Der Transistor hoher Elektronenbeweglichkeit weist außerdem eine Übergitterpufferschicht auf, auf der die untere Schicht großen Bandabstands angeordnet ist, sowie ein auf der Übergitterpufferschicht im Abstand von der Mesastruktur angeordnetes Gate-Anschlussfeld, wobei der Fortsatz mit dem Gate-Anschlussfeld verbunden ist.
Claims (7)
1. Transistor hoher Elektronenbeweglichkeit, umfassend:
- eine Kanalschicht (4), um darin eine zweidimensionale
Elektronengasschicht zu entwickeln,
- eine obere und eine untere Schicht großen Bandabstands (3, 5), welche
oberhalb bzw. unterhalb der Kanalschicht (4) angeordnet sind,
- eine auf der oberen Schicht großen Bandabstands (5) angeordnete
Kontaktschicht (6) zum Kontakt mit Source- und Drain-Elektroden (7, 8),
wobei die Kanalschicht (4), die obere und die untere Schicht großen
Bandabstands (3, 5) sowie die Kontaktschicht (6) einer Mesastruktur mit
einer Seitenschräge angehören, wobei in der Kontaktschicht (6) eine
Ausnehmung ausgebildet ist, welche die Kontaktschicht (6) unterteilt,
- einen auf der Seitenschräge angeordneten Isolierfilm (10) sowie
- eine in der Ausnehmung angeordnete Gate-Elektrode (9), welche einen
Fortsatz (9a) aufweist, der entlang der Seitenschräge über dem Isolierfilm
(10) verläuft,
dadurch gekennzeichnet, dass der Fortsatz (9a) den Isolierfilm (10) durch
eine Luftbrücke im Abstand überragt.
2. Transistor hoher Elektronenbeweglichkeit nach Anspruch 1, bei dem der
Isolierfilm (10) ein Film aus SiO&sub2; ist.
3. Transistor hoher Elektronenbeweglichkeit nach Anspruch 1 oder 2, ferner
umfassend eine Übergitterpufferschicht (2), wobei die untere Schicht großen
Bandabstands (3) auf der Übergitterpufferschicht (2) angeordnet ist, sowie
ein auf der Übergitterpufferschicht (2) im Abstand von der Mesastruktur
angeordnetes Gate-Anschlussfeld (9b), wobei der Fortsatz (9a) mit dem
Gate-Anschlussfeld (9b) verbunden ist.
4. Transistor hoher Elektronenbeweglichkeit nach einem der Ansprüche 1
bis 3, bei dem die obere und die untere Schicht großen Bandabstands (3, 5)
Silicium-Planardotierungsschichten (3a, 5a) umfassen.
5. Verfahren zur Herstellung eines Transistors hoher
Elektronenbeweglichkeit, umfassend die Schritte:
- Bilden einer unteren Schicht großen Bandabstands (3),
- Aufbringen einer Kanalschicht (4) auf die untere Schicht großen
Bandabstands (3),
- Aufbringen einer oberen Schicht großen Bandabstands (5) auf die
Kanalschicht (4),
- Aufbringen einer Kontaktschicht (6) auf die obere Schicht großen
Bandabstands (5),
- Ätzen der unteren Schicht großen Bandabstands (3), der Kanalschicht (4),
der oberen Schicht großen Bandabstands (5) und der Kontaktschicht (6)
durch Mesaätzen, um eine Mesastruktur zu bilden, welche die untere
Schicht großen Bandabstands (3), die Kanalschicht (4), die obere Schicht
großen Bandabstands (5) und die Kontaktschicht (6) umfasst, wobei die
Mesastruktur eine Seitenschräge aufweist,
- Aufbringen eines Isolierfilms (10) auf die Seitenschräge,
- Bilden einer Ausnehmung in der Kontaktschicht (6),
- Anbringen einer Gate-Elektrode (9) in der Ausnehmung, wobei die Gate-
Elektrode einen Fortsatz (9a) aufweist, welcher entlang der Seitenschräge
über dem Isolierfilm (10) verläuft,
gekennzeichnet durch:
- Aufbringen einer Fotolackschicht (q) auf den Isolierfilm (10) an der
Seitenschräge vor der Anbringung der Gate-Elektrode (9) und
- Entfernen der Fotolackschicht (q) nach Anbringen der Gate-Elektrode (9),
wodurch der Fortsatz (9a) den Isolierfilm (10) durch eine Luftbrücke im
Abstand überragend zurückbleibt.
6. Verfahren nach Anspruch 5, ferner umfassend die Schritte:
- Bilden einer Übergitterpufferschicht (2) und
- Aufbringen eines mit dem Fortsatz (9a) verbundenen Gate-Anschlussfelds
(9b) auf der Übergitterpufferschicht (2) im Abstand von der Mesastruktur.
7. Verfahren nach Anspruch 5 oder 6, ferner umfassend den Schritt: Bilden
von Silicium-Pianardotierungsschichten (3a, 5a) in der oberen und der
unteren Schicht großen Bandabstands (3, 5).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13590296A JPH09298295A (ja) | 1996-05-02 | 1996-05-02 | 高電子移動度トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69705990D1 DE69705990D1 (de) | 2001-09-13 |
| DE69705990T2 true DE69705990T2 (de) | 2001-11-22 |
Family
ID=15162502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1997605990 Expired - Fee Related DE69705990T2 (de) | 1996-05-02 | 1997-04-28 | Transistor mit hoher Elektronenbeweglichkeit und Verfahren zur Herstellung |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0805498B1 (de) |
| JP (1) | JPH09298295A (de) |
| DE (1) | DE69705990T2 (de) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4822667B2 (ja) * | 2004-01-23 | 2011-11-24 | Ｏｋｉセミコンダクタ株式会社 | 半導体素子及びその製造方法 |
| KR100782941B1 (ko) * | 2006-12-29 | 2007-12-07 | 한국과학기술연구원 | Ω 형상의 채널을 갖는 고이동도 트랜지스터 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1184723B (it) * | 1985-01-28 | 1987-10-28 | Telettra Lab Telefon | Transistore mesfet con strato d'aria tra le connessioni dell'elettrodo di gate al supporto e relativo procedimento difabbricazione |
| EP0469768A1 (de) * | 1990-07-31 | 1992-02-05 | AT&T Corp. | Ein im wesentlichen linearer Feldeffekttransistor und dessen Herstellungsverfahren |
| JPH04115555A (ja) * | 1990-09-05 | 1992-04-16 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH04365333A (ja) * | 1991-06-13 | 1992-12-17 | Matsushita Electric Ind Co Ltd | ヘテロ接合電界効果トランジスタ及びその製造方法 |
| FR2679071B1 (fr) * | 1991-07-08 | 1997-04-11 | France Telecom | Transistor a effet de champ, a couches minces de bande d'energie controlee. |
-
1996
- 1996-05-02 JP JP13590296A patent/JPH09298295A/ja active Pending
-
1997
- 1997-04-28 DE DE1997605990 patent/DE69705990T2/de not_active Expired - Fee Related
- 1997-04-28 EP EP97106992A patent/EP0805498B1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0805498B1 (de) | 2001-08-08 |
| EP0805498A1 (de) | 1997-11-05 |
| JPH09298295A (ja) | 1997-11-18 |
| DE69705990D1 (de) | 2001-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69835204T2 (de) | ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE | |
| DE69326262T2 (de) | Verbindungshalbleiterbauelemente | |
| DE69316314T2 (de) | Halbleiteranordnung mit einem Hohlraum um eine Gate-Elektrode herum und Verfahren zur Herstellung | |
| DE3881922T2 (de) | Zusammengesetzte Halbleiteranordnung mit nicht-legierten ohmschen Kontakten. | |
| DE102008052595B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements als High-Electron-Mobility-Transistorhalbleiterbauelement (HEMT) mit feldabschwächender Platte und Halbleiterbauelement | |
| DE3785521T2 (de) | Senkrechter mis-anreicherungs-feldeffekt-transistor aus verbindungen der gruppe 111-v. | |
| DE68911715T2 (de) | Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren. | |
| DE69226220T2 (de) | Transistor mit hoher Elektronenbeweglichkeit und Verfahren zu seiner Herstellung | |
| EP0005461B1 (de) | Metall-Halbleiter-Feldeffekttransistor(MESFET)und Verfahren zu dessen Herstellung | |
| DE3885375T2 (de) | Verfahren zur Herstellung einer Maskenbildung und MESFET mit gelagertem Gatter. | |
| DE4208537C2 (de) | MOS-FET-Struktur und Verfahren zu deren Herstellung | |
| DE1764056B1 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
| DE112018003057T5 (de) | Gan-transistor im anreicherungsmodus mit selektiven und nicht selektiven ätzschichten für verbesserte gleichförmigkeit der gan-spacerdicke | |
| DE3939319A1 (de) | Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung | |
| DE3043289C2 (de) | ||
| DE69930135T2 (de) | Pseudomorphe transistoren mit hoher elektronenbeweglichkeit | |
| EP0129045B1 (de) | Verfahren zum Herstellen eines integrierten Isolierschicht-Feldeffekttransistors mit zur Gateelektrode selbstausgerichteten Kontakten | |
| DE2262943A1 (de) | Verfahren zur verhinderung einer unerwuenschten inversion | |
| DE69125450T2 (de) | Verfahren zur Herstellung von Feldeffekttransistoren mit einem eingefügten T-förmigen Schottky Gatter | |
| DE69322000T2 (de) | Verfahren zur Herstellung eines bipolaren Heteroübergangstransistors und so erhaltener Transistor | |
| DE69223376T2 (de) | Verbindungshalbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE69121442T2 (de) | Halbleiteranordnungen mit einer Silizium/Silizium-Germanium-Heterostruktur und Verfahren zu deren Herstellung | |
| DE69227712T2 (de) | Verfahren zur Realisierung eines Transistors mit hoher Elektronenbeweglichkeit | |
| DE69511958T2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung mit mindestens zwei feldeffekttransitoren verschiedener Abschnürspannung | |
| DE69705990T2 (de) | Transistor mit hoher Elektronenbeweglichkeit und Verfahren zur Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |