-
Die
vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung
für die
mehrstufige Quadratur-Amplitudenmodulation, die in einem digitalen
Mikrowellen-Kommunikationssystem verwendet wird, und insbesondere
ein Verfahren und eine Vorrichtung für die mehrstufige Quadratur-Amplitudenmodulation,
die einen Gleichspannungspegel ungeachtet einer Modulationsmehrstufenzahl
immer auf 0 setzt.
-
In
einem digitalen Mikrowellen-Kommunikationssystem wird ein mehrstufiges
Quadratur-Amplitudenmodulationssystem, wie etwa eine 64-Quadratur-Amplitudenmodulation
(64 QAM) verwendet, um auf eine effiziente Ausnutzung eines Frequenzbands hinzuarbeiten.
In einem derartigen Modulationssystem ist für einen Modulator und einen
Demodulator jeweils ein digitales Filter (Roll-Off-Filter) für die Wellenformung
erforderlich. Ein digitales Filter zum Durchführen der Filterung durch digitale
Signalverarbeitung auf der Zeitbasis des Basisbands wurde in den
letzten Jahren Dank des Fortschritts digitaler Signalverarbeitungstechnik
und der Arbeitsgeschwindigkeit und des Integrationsgrads einer Vorrichtung
in die praktische Nutzung umgesetzt. Ferner wurden diese digitalen
Filter realisiert, die keine Probleme mit der Dispersion und der Änderung
von wesentlichen Eigenschaften im Verlauf der Zeit haben.
-
Im
allgemeinen gibt es zwei Arten von digitalen Filtern, einen Typ
mit unendlicher Impulsantwort (IIR) und einen Typ mit endlicher
Impulsantwort (FIR), aber in dem digitalen Mikrowellen-Kommunikationssystem
wird der FIR-Typ verwendet, der fähig ist, eine lineare Phase
zu realisieren.
-
Ein
Aufbau des digitalen Filters vom FIR-Typ wird unter Bezug auf die
Zeichnungen beschrieben.
-
1 zeigt
ein Blockdiagramm eines Kanalabschnitts eines Roll-Off-Filters auf
der Sendeseite für
QPSK, der aus einem herkömmlichen
digitalen Filter von FIR-Typ besteht.
-
Eine
Reihe von Daten wird von einem Endgerät 81 eingegeben und
geht in ein Schieberegister 151. Die Daten jeweiliger Register
werden in Abgriffe (Multiplizierer) 411 bis 416 eingegeben
und mit Abgriffkoeffizienten multipliziert. Die Ausgaben der jeweiligen
Abgriffe 411 bis 416 werden an ein Addierglied 311 eingegeben,
und die Ausgaben aller Abgriffe werden addiert und ausgegeben. Zu
diesem Zeitpunkt werden Abtastwerte der Impulsantwort, die wesentlichen
Frequenzeigenschaften des digitalen Filters entsprechen, Abgriffkoeffizienten
Cj (j ist im Fall von (2N+1) Abgriffen eine ganze Zahl von -N bis
N) jeweiliger Abgriffe.
-
Wenn
angenommen wird, daß die
in dem Schieberegister angeordneten Daten ak-j sind, wird die Ausgabe
bk des digitalen Filters wie folgt ausgedrückt:
und die wesentlichen Frequenzeigenschaften,
die der diskreten Fouriertansformation der Abgriffkoeffizienten
Cj entsprechen, werden bestimmt. Wenn die Anzahl der Abgriffe unendlich
erhöht
wird, ist es möglich,
wahlweise wesentliche Frequenzeigenschaften zu realisieren. Die
Anzahl der gleichzeitigen Reihen des Eingangssignals eines Modulationssystems
mit mehreren Mehrfachwerten ist m/2 pro Kanal, wenn angenommen wird,
daß eine
Modulationsmehrstufenanzahl 2
m ist.
-
Ein
digitales Filter, dessen Eingangsbitzahl i ist, kann auch für ein Modulationssystem
verwendet werden, dessen Eingangsbitzahl i oder darunter ist, indem
Bits höherer
Ordnung der Eingabe verwendet werden.
-
Es
gibt jedoch ein derartiges Problem, daß ein Gleichspannungspegel
(ein Mittelwert aller Signalpunkte) und die mittlere Leistung der
digitalen Filterausgabe sich mit der Änderung des Modulationssystems ändern, indem
lediglich die Anzahl der verwendeten Eingangsbits verändert wird.
-
Zum
Beispiel wird ein Fall betrachtet, in dem zwei Bits höherer Ordnung
in der Eingabe mit drei Bits einer Schaltung für 64 QAM für 16 QAM verwendet werden.
Wenn ein Signal eines einzelnen Kanals mit einem Zweierkomplement
ausgedrückt
wird, wird das Eingangssignal bei 64 QAM von -4 bis +3, und der
Gleichspannungspegel wird -0,5, wie in 2(A) gezeigt.
Wenn das dritte Bit, das bei 16 QAM nicht verwendet wird, fest bei "0" ist, wird der Gleichspannungspegel
jedoch -1, wie in 2(B) gezeigt, und wenn
das dritte Bit fest bei "1" ist, wird der Mittelwert aller
Pegel 0, wie in 2(C) gezeigt.
-
Die
Ausgabe des digitalen Filters wird an einen Quadraturmodulator ausgegeben,
nachdem sie mit Hilfe eines D/A-Wandlers
in ein analoges Signal umgewandelt wurde, aber der Quadraturmodulator ist
mit dem D/A-Wandler gleichspannungsgekoppelt und wird auf den Originalgleichspannungspegel
eingestellt. Auf diese Weise wird es notwendig, den Quadraturmodulator
neu einzustellen, wenn der Gleichspannungspegel der digitalen Filterausgabe geändert wird.
-
Wenn
die Anzahl der verwendeten Bits fortlaufend von einer hohen Ordnung
erhöht
wird, ändert sich
die mittlere Leistung zusammen mit der Zunahme der Mehrstufenzahl.
-
Da
Leistungswertpegel (Pegeldiagramm) jeweiliger Teile derart eingestellt
sind, daß sowohl
die Verzerrungseigenschaften als auch das S/N-(Signal/Rausch-)Verhältnis Anforderungswerte
erfüllen, hat
der analoge Abschnitt des Quadraturmodulators ein derartiges Problem,
daß die
Originaleigenschaften nicht länger
aufrechterhalten werden können, wenn
der Eingangspegel des Quadraturmodulators sich durch Einstellen
der Mehrstufenzahl stark ändert.
-
Gegen
das oben Gesagte wurde ein Verfahren vorgeschlagen, daß eine Pegelausgleichsschaltung
zwischen dem Ausgang eines digitalen Filters und einem D/A-Wandler
vorgesehen wird, und die mittlere Leistung der Eingangssignale des D/A-Wandlers
in der Pegelausgleichsschaltung ungeachtet des Modulationssystems
konstant wird. Zum Beispiel ist das vorliegende Verfahren in JP-A-4 208
741 dargelegt. Dieses Beispiel ist in 3 gezeigt.
In 3 führen
die digitalen Signalschaltungen 501 und 502 für die Signalreihen-Nummernabschnitte
jeweils eine Cosinus-Roll-Off-Wellenformverarbeitung von binären digitalen
Signalen durch. Ein digitales Filter besteht aus digitalen Signalschaltungen 501 und 502 und
Addierschaltungen 511 und 512 zum Addieren ihrer
Ausgaben. Dies ist ein Aufbau, auf den als ein binäres Transversalfilter
(BTF) Bezug genommen wird, aber er ist der gleiche wie der FIR-Typ was
die Beziehung Eingang zu Ausgang betrifft. Die Ausgaben des digitalen
Filters werden durch Pegelausgleichsschaltungen 521 und 522 an
D/A-Wandler 531 und 532 eingegeben und in analoge
Signale umgewandelt. Dann werden die Signale in einen Quadraturmodulator 540 eingegeben
und als ein moduliertes Signal ausgegeben. Die Pegelausgleichsschaltung
wird zwischen den digitalen Filtern und den D/A-Wandlern (521, 522)
oder bei 550 nach dem Quadraturmodulator angeordnet. Wenn
die mittlere Leistung der digitalen Filterausgaben sich durch die Modulationsmehrstufenzahl ändert, multiplizieren
die Pegelausgleichsschaltungen 521 und 522 die
digitale Filterausgabe mit Hilfe von Multiplizierern mit einer Konstante,
so daß die
mittlere Ausgangsleistung konstant wird. Wenn ferner der Gleichspannungspegel
verschoben wird, arbeiten die Pegelausgleichsschaltungen derart,
daß der
Gleichspannungspegel mit Hilfe der Addierglieder konstant wird.
Wenn die Pegelausgleichsschaltung 550 am Ausgang des Quadraturmodulators
angeordnet wird, wird der weiter oben erwähnte Pegelausgleich durch einen
analogen Multiplizierer durchgeführt.
-
Diese
Pegelausgleichsschaltung besteht aus einem Nur-Lese-Speicher (ROM)
oder einem digitalen Multiplizierer und einem Addierglied, die Ausgabe des
digitalen Filters hat normalerweise etwa 8 Bit bis 12 Bit, und ein
Schaltungsumfang eines Multiplizierers mit der Bitzahl dieser Größenordnung
wird recht groß.
Da die Überabtastung
an dem digitalen Filterausgang basierend auf einem Abtasttheorem
in der Größenordnung
von zweimal bis achtmal gemacht wird, wird die Signalgeschwindigkeit
sehr hoch. Daher ist auch für
den Mul tiplizierer und das Addierglied eine Hochgeschwindigkeitsleistung
erforderlich. Wenn die Pegelausgleichsschaltung aus einem ROM besteht,
der eine große
Anzahl von Adreßbits
hat, ist ebenfalls Hochgeschwindigkeit erforderlich.
-
US-A-4,965,536
beschreibt eine Modulationsvorrichtung mit einem Logikschaltreis,
zwei Digitalfiltern, zwei D/A-Wandlern und einem Quadraturmodulator,
die in dieser Reihenfolge angeordnet sind. Da die Signalpunkte aus
ihren normalen Positionen verschoben werden können, wenn der Modulator nicht
linear arbeitet, wird die Abweichung des Signalpunkts aus der Normalposition
vorher gemessen, und der Logikschaltkreis erhöht oder erniedrigt den Pegel
um einen dieser Abweichung entsprechenden Betrag. In einem 64-QAM-System werden 3 Datenbits
und 5 Bits von „Null"-Daten jedem der
Digitalfilter zugeführt.
Dann erfolgt eine Logikmanipulation eines Teils oder aller 5 Bits
durch den Logikschaltkreis. Der Logikschaltkreis kann dazu verwendet werden,
die Signalkonstellation zu ändern
anstelle die Positionen der Signalpunkte zu korrigieren.
-
Die
Veröffentlichung
von H. Logan et al. „A MOS/LSI
MULTIPLE-CONFIGURATION 9600 BPS DATA MODEM", International Conference an Communications,
14. bis 16. Juni 1976, IEEE, Vol. 3 beschreibt ein 9600 bps-Datenmodem
unter Verwendung eines digitalen QAM-Modulators. Bei 9600 bps wird
die 16-Punktsignalstruktur
mit einer Signalrate von 2400 baud verwendet. Ausreichgeschwindigkeiten
von 7200 und 4800 bps verwenden 8- bzw. 4-Punktsubsätze der
16-Punktstrukur. Ein Signalstruktur-Steuersignal wird einem Signalpunkt-ROM zugeführt, das
vor einem Tiefpassfilter angeordnet ist.
-
US-A-4,520,490
beschreibt einen Sender zum Kodieren einer Bitsequenzübertragung
auf einem QAM-Trägersignal,
um die Wirkung von 90-, 180- und 270-Grad-Phasenmehrdeutigkeiten
zu entfernen. Der Sender weist einen Differenzial-Kodierer zum differenziellen
Kodieren von Bits in einer aktuellen Eingabe von r Bits auf, um
eine aktuelle Ausgabe durch „Rotieren" der Bitwerte in
der vorhergehenden Ausgabe von r Bits (vorher differenziell kodierte
Bits) ent sprechend den Bitwerten in der aktuellen Eingabe zu erzeugen.
Der Sender weist ferner einen Faltungskodierer zum Expandieren der
differenziell kodierten r Bits in einer Ausgabe von r+1 Bits durch
eine nichtlineare Faltungskodierung auf. Der Sender weist ferner
eine Kartierungsvorrichtung zum Bestimmen von Koordinaten auf, die
Amplituden von Phasengleichen bzw. Quadraturphasen-Trägern auf
der Basis der Ausgaben des Faltungskodierers bzw. des Differenzialkodierers
bestimmen. Die Koordinaten werden durch einen Impulsformungs-Filter
und einen Modulator verarbeitet, der ein digitales Ausgangssignal
erzeugt, das durch einen D/A-Wandler in Analogform umgewandelt wird.
-
Es
ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren und eine
Vorrichtung für
die mehrstufige Quadratur-Amplitudenmodulation zur Verfügung zu
stellen, die fähig
sind, eine Mehrstufenzahl eines mehrstufigen Quadratur-Amplitudenmodulationssystems
zu ändern,
und die auch fähig
sind, eine hohe Geschwindigkeit, einen niedrigen Energieverbrauch,
eine hohe Leistung und einen kleinen Schaltungsumfang zu erzielen.
-
Es
ist eine andere Aufgabe der vorliegenden Erfindung, ein Verfahren
und eine Vorrichtung für
die mehrstufige Quadratur-Amplitudenmodulation zur Verfügung zu
stellen, in denen der Gleichspannungspegel des Ausgangs unverändert bleibt
und die mittlere Leistung sich auch nicht stark ändert, selbst wenn eine Mehrstufenzahl
in einem digitalen Filter vom FIR-Typ, das in einem mehrstufigen
Quadratur-Amplitudenmodulationssystem verwendet wird, geändert wird.
-
Diese
Aufgaben werden mit den Merkmalen der Patentansprüche gelöst.
-
Als
nächstes
wird die vorliegende Erfindung unter Bezug auf die Zeichnungen im
Detail beschrieben.
-
1 ist
ein Diagramm zur Erklärung
eines Schaltungsaufbaus eines digitalen FIR-Filters;
-
2 ist
ein Diagramm zur Erklärung
der Verlagerung eines Gleichspannungspegels durch ein Quadratur-Amplitudenmodulationssystem;
-
3 ist
ein Blockdiagramm, das eine herkömmliche
Vorrichtung für
die mehrstufige Quadratur-Amplitudenmodulation zeigt;
-
4 ist
ein Blockdiagramm, das eine erfindungsgemäße Vorrichtung für die mehrstufige
Quadratur-Amplitudenmodulation
(64 QAM) zeigt; und
-
5 ist
eine Tabelle, die eine Ausführungsform
der Codeumsetzung mit der in 4 gezeigten Vorrichtung
für die
mehrstufige Quadratur-Amplitudenmodulation gemäß der vorliegenden Erfindung zeigt.
-
4 zeigt
ein Blockdiagramm in dem Fall von 64 QAM als ein Beispiel für eine Vorrichtung
für eine
mehrstufige Quadratur-Amplitudenmodulation. Ferner ist 5 eine
Konfigurationstabelle, die eine Ausführungsform der Codeumsetzung
zeigt. Zuerst wird der Aufbau von 4 beschrieben.
Drei Reihen in jedem orthogonalen Kanal von Eingangssignalen in
6 Reihen der 64 QAM werden in Codeumsetzer 10 und 20 eingegeben,
um ein Codeumsetzungssystem der vorliegenden Erfindung zu realisieren.
In den Codeumsetzern 10 und 20 wird die in 5 gezeigte Codeumsetzung
durchgeführt,
und ihre Ausgaben werden in digitale Filter 11 und 21 eingegeben.
Die in den digitalen Filtern 11 und 21 bandbegrenzten
digitalen Signale werden mit Hilfe der D/A-Wandler 12 und 22 in
analoge Signale umgewandelt, danach wird in einen Quadraturmodulator 30 der
Anteil von zwei orthogonalen Kanälen
eingegeben und als eine modulierte Welle ausgegeben.
-
Der
Codeumsetzer hat Funktionen der Bitaddition für eingegebene Bits und der
MSB-Invertierung (MSB = höchstwertiges
Bit) auf der Basis einer festen Umsetzungsregel. Diese Funktionen
können
auf eine vergleichsweise einfache Weise zum Beispiel unter Verwendung
eines digitalen Signalprozessors (DSP) erhalten werden.
-
Der
Betrieb der digitalen Filter 11 und 21 ist der
gleiche wie in der verwandten Technik erklärt, und diese Filter sind digitale
Filter vom FIR-Typ. Der Quadraturmodulator 30 multipliziert
die Ausgangssignale der zwei D/A-Wandler 12 und 22 jeweils
mit einer Trägerwelle,
die eine Phasendifferenz von 90° hat,
und addiert die Ergebnisse davon, um eine quadraturmodulierte Welle
auszugeben.
-
Die
in 5 gezeigte Codeumsetzungstabelle wird erklärt. Die
Anzahl der Eingangssignalreihen eines Kanals des Basisbands des
Modulators der 64 Quadratur-Amplitudenmodulation (64 QAM) ist drei.
Wenn ein 64 QAM Modulator in einem Modulationssystem mit einer niedrigeren
Stufe, wie etwa 16 QAM, verwendet wird, kann die Anzahl der Reihen von
Eingangssignalen zwei sein. In der vorliegenden Erfindung wird dieses
in drei Bits oder weniger ausgedrückte Signal jedoch gemäß einer
Umsetzungsregel, die weiter unten für alle anwendbaren Modulationssysteme
beschrieben ist, in 4 Bits umgesetzt.
-
Es
wird angenommen, daß das
Eingangssignal in 5 durch einen binären Versatzcode
ausgedrückt
wird und die Ausgabe durch ein Zweierkomplement ausgedrückt wird.
Um alle Stufen eines Kanals in jedem Modulationssystem auszudrücken, sind
bei 2m QAM m/2 Bits erforderlich. Das Eingangssignal
besteht zum Beispiel bei 64 QAM aus 3 Bits, da m = 6, und bei 16
QAM aus 2 Bits, da m = 4. Ferner umfaßt es in QPSK ein Bit, da m
= 2. In der vorliegenden Erfindung wird die gesamte Zahl von Bits eines
Eingangssignals in die Bitzahl (m/2) eines Kanals des Modulationssystem
der maximalen Mehrstufenzahl +1 Bit umgewandelt. Bei der 64 QAM
zum Beispiel wird "1" zu einer um eine
Stelle niedrigeren Stelle addiert, so daß sie (6/2 + 1) = 4 Bits umfaßt. Bei der
16 QAM wird "0" zu einer niedrigeren
Stelle addiert. Um einen binären
Versatzcode in ein Zweierkomplement umzuwandeln, wird dann das höchstwertige
Bit (MSB) invertiert. Auf der Basis des Wesens der weiter oben beschriebenen
Regel wird zum Beispiel zu dem höchsten
Pegel "111" der 64 QAM bei seiner
niedrigeren Stelle "1" addiert, und das MSB
wird invertiert und zeigt auf diese Weise "0111". Zu
dem höchsten
Pegel "11" der 16 QAM wird
bei seiner niedrigeren Stelle "1" addiert, ferner
an dessen niedrigeren Stelle "0" addiert, und das
MSB wird invertiert und zeigt auf diese Weise "0110".
-
Durch
die weiter oben beschriebene Umsetzung werden symmetrisch positive
und negative Signalpunkte, wodurch ermöglicht wird, einen Gleichspannungspegel,
der ein Mittelwert aller Signalpunkte ist, für alle Modulationssysteme auf
0 einzustellen. Obwohl es möglich
ist, es derart einzurichten, daß der
Gleichspannungspegel sich durch eine Änderung des Modulationssystems
nicht ändert,
selbst wenn zu der ersten Stelle niedriger Ordnung anstelle von "1" der Wert "0" addiert
wird, wird der Gleichspannungspegel nicht "0".
Da die Umwandlungsschaltung des digitalen Filter nur eine begrenzte
Bitzahl handhaben kann, tritt ein Überlauf auf, wenn der umgewandelte Wert
deren Wertebereich überschreitet,
wobei ein Umwandlungsfehler erzeugt wird. Um den Schaltungsumfang
auf das Minimum in dem Wertebereich zu beschränken, in dem kein Überlauf
der Umwandlungsschaltung auftritt, wird bevorzugt, den Gleichspannungspegel
auf 0 einzustellen, da erforderlich ist, daß die positiven und negativen
Maximalwerte eines Signals ausgeglichen sind.
-
Die
64 QAM, die ein QAM-Modulationssystem ist, in dem die Signalpunktzahl
die geradzahlige Potenz von 2 ist, wurde weiter oben erklärt. Was
das QAM-Modulationssystem anbetrifft, in dem die Signalpunktzahl
eine ungeradzahlige Potenz von 2 ist, wie etwa bei 32 QAM, wird
ein Teil der Signalpunkte des QAM-Systems mit einer geradzahligen
Potenz von 2 verwendet, wobei die Potenzzahl um eins höher ist.
Wenn kein kombinationsverbotenes Signal eingegeben wird, ist es
daher möglich,
das Umwandlungssystem der Erfindung wie es ist anzuwenden.
-
Ferner
ist die vorliegende Erfindung auch auf ein Modulationssystem mit
einer höheren
Mehrstufigkeit, wie etwa 256 QAM, anwendbar.
-
Wie
weiter oben beschrieben, hat die Vorrichtung für die mehrstufige Quadratur-Amplitudenmodulation
der vorliegenden Erfindung derartige Auswirkungen wie folgt:
- (1) Da an dem digitalen Filtereingang nur eine Umwandlung
eines Eingangssignals durchgeführt wird,
wird die Vorrichtung im Vergleich zu einem herkömmlichen Beispiel, das die
Verarbeitung mit der Ausgabe eines digitalen Filters durchführt, mit einem
kleineren ROM oder einer einfacheren logischen Schaltung realisiert,
und die Zunahme des Schaltungsumfangs ist unerheblich. Ferner ist
die Schaltung mit Hochgeschwindigkeitsbetrieb unnötig, und
die Betriebsgeschwindigkeit der Schaltung kann um diesen Teil höher gemacht
werden.
- (2) Da die mittlere Leistung der digitalen Roll-Off-Filterausgaben fast
gleich ist und der Gleichspannungspegel sich nicht abhängig von der
Modulationsstufenzahl ändert,
werden eine Anpassung des Gleichspannungspegels des Modulators aufgrund
der Änderung
der Modulationsstufenzahl und die Änderung des Stufendiagramms
unnötig.
- (3) Es ist möglich,
den Gleichspannungspegel ungeachtet des Modulationssystems auf 0
einzustellen.
- (4) Die Änderung
der mittleren Leistung abhängig von
dem Modulationssystem ist in einem derartigen Umfang klein, daß auf die
wesentlichen Eigenschaften des Quadraturmodulators kein Einfluß ausgeübt wird.